JP2008124390A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008124390A JP2008124390A JP2006309293A JP2006309293A JP2008124390A JP 2008124390 A JP2008124390 A JP 2008124390A JP 2006309293 A JP2006309293 A JP 2006309293A JP 2006309293 A JP2006309293 A JP 2006309293A JP 2008124390 A JP2008124390 A JP 2008124390A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- disk
- semiconductor device
- semiconductor chip
- iron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】放熱性とヒートサイクル信頼性とが両立する半導体装置を提供する。
【解決手段】リードフレーム1と、前記リードフレームの一表面上に接合されたディスク2と、前記ディスクの一表面上に接合された半導体チップ3と、を備え、前記ディスクは銅と鉄と銅の3層クラッド層構成を有する。
【選択図】図1
【解決手段】リードフレーム1と、前記リードフレームの一表面上に接合されたディスク2と、前記ディスクの一表面上に接合された半導体チップ3と、を備え、前記ディスクは銅と鉄と銅の3層クラッド層構成を有する。
【選択図】図1
Description
本発明は、半導体装置に関するものである。
パワーMOSFET素子は発熱量が大きく、半導体パッケージにはパッケージを介して外部に熱を逃がす放熱性能が要求される。そのため、熱伝導率の高い銅によるリードフレームを半導体チップ搭載部のみ厚く形成し放熱を行っていた。しかし、温度サイクル試験(TCT:Temperature cycle test)を行うと、半導体チップ(シリコン)とリードフレーム(銅)は線膨張率が大きく異なるため、ヒートサイクルにより、リードフレームにはんだ接合した半導体チップに大きな熱応力が働くことで、はんだ接合部に剥離が生じて電気特性が変動する問題が生じる。
このようなヒートサイクル信頼性に対する問題を解決するために、銅とコバール(鉄Fe、ニッケルNi、コバルトCoの合金)と銅の3層クラッド材からなる金属製放熱容器に半導体チップをはんだ接合するものが提案されている(例えば特許文献1参照)。しかし、コバールは熱伝導率が低いため、この3層クラッド材の放熱性能は十分ではない。
特開昭63−252457号公報
本発明は放熱性とヒートサイクル信頼性とが両立する半導体装置を提供することを目的とする。
本発明の一態様による半導体装置は、リードフレームと、前記リードフレームの一表面上に接合されたディスクと、前記ディスクの一表面上に接合された半導体チップと、を備え、前記ディスクは銅と鉄と銅の3層クラッド層構成を有することを特徴とするものである。
また、本発明の一態様による半導体装置は、基板と、前記基板の一表面上に電気的に接続された半導体チップと、前記半導体チップの一表面上に接合されたディスクと、を備え、前記ディスクは銅と鉄と銅の3層クラッド層構成を有することを特徴とするものである。
本発明によれば、放熱性とヒートサイクル信頼性とを両立できる。
以下、本発明の実施の形態による半導体装置を図面に基づいて説明する。
図1に本発明の実施形態に係る半導体装置の概略構成を示す。半導体装置はリードフレーム1、リードフレーム1上にはんだ接合されたディスク2、ディスク2上にはんだ接合された半導体チップ3、リード端子4と半導体チップ3を接続するコネクタ5を有する。リードフレーム1、ディスク2、半導体チップ3、コネクタ5及びリード端子4の一部は樹脂モールド6で覆われている。
このような半導体装置は次のようにして製造される。まず、リードフレーム1上にはんだを供給し、はんだ層を介してディスク2を搭載する。リードフレーム1の材質は例えば銅である。次に、ディスク2上にはんだを供給し、はんだ層を介して半導体チップ3を搭載する。次に、半導体チップ3上およびリード端子4上にはんだを供給し、それぞれのはんだ層を介してコネクタ5を接合する。続いて、樹脂モールド6で樹脂封止する。
ディスク2は銅(Cu)、鉄(Fe)、銅の3層からなるクラッド材である。銅の線膨張係数は17×10−6/℃、鉄の線膨張係数は12×10−6/℃である。このため、クラッド材において鉄が占める割合が大きいとクラッド材の線膨張係数は低くなり、半導体チップの線膨張係数との差が小さくなり、ヒートサイクルにより半導体チップに働く熱応力が小さくなる。従ってヒートサイクル信頼性が高くなる。また、銅の熱伝導率は347W/m・K、鉄の熱伝導率は79W/m・Kであるため、クラッド材において銅が占める割合が大きいとクラッド材の放熱性が良くなる。
銅、鉄、銅の比率を変えたクラッド材のチップ表面温度とミーゼス(mises)応力を図2に示す。チップ表面温度は半導体チップ3を所定時間動作させた後の表面温度であり、クラッド材の放熱特性を表す指標となる。ミーゼス応力は延性破損に適合する基準であり、ヒートサイクル信頼性を表す指標となる。図2に示される比率は銅:鉄:銅の厚さ比率である。放熱特性を実線、応力特性を破線で示す。横軸は各クラッド材の線膨張係数である。一般に、半導体装置に求められる条件はチップ表面温度が60〜70℃、ミーゼス応力が620MPa以下である。
図2から銅の割合が大きいほどチップ表面温度が低くなり放熱性が良くなることが分かる。また、鉄の割合が大きいほどミーゼス応力が低くなり、ヒートサイクル信頼性が高まることが分かる。図2から銅、鉄、銅の比率は1:5:1〜1:1:1〜3:1:3が良い。また、より好適にはミーゼス応力が600MPa以下、チップ表面温度が60〜68℃であり、この条件を満たす銅、鉄、銅の比率は1:3:1〜1:1:1である。このような比率にすることで放熱性及びヒートサイクル信頼性がさらに高まる。
比較のため銅、コバール、銅を1:1:1の比率にしたクラッド材を用いた場合のチップ表面温度を図2に示す。このようなクラッド材ではチップ表面温度が80℃弱になり、放熱性が良くないことがわかる。
このように本実施形態に係る半導体装置により、放熱性とヒートサイクル信頼性とを両立することができる。
上述した実施の形態はいずれも一例であって制限的なものではないと考えられるべきである。例えば、図3に示すように基板10と半導体チップ3をフリップチップ接続し、半導体チップ3上面に銅、鉄、銅の3層クラッド材からなるディスク2を金属接合するようにしてもよい。また、さらにディスク2上にヒートシンク(放熱器)を設けるようにしてもよい。本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 リードフレーム
2 ディスク
3 半導体チップ
4 リード端子
5 コネクタ
2 ディスク
3 半導体チップ
4 リード端子
5 コネクタ
Claims (5)
- リードフレームと、
前記リードフレームの一表面上に接合されたディスクと、
前記ディスクの一表面上に接合された半導体チップと、
を備え、
前記ディスクは銅と鉄と銅の3層クラッド層構成を有することを特徴とする半導体装置。 - さらに、前記ディスク及び前記半導体チップを封止するモールド樹脂を備えることを特徴とする請求項1に記載の半導体装置。
- 基板と、
前記基板の一表面上に電気的に接続された半導体チップと、
前記半導体チップの一表面上に接合されたディスクと、
を備え、
前記ディスクは銅と鉄と銅の3層クラッド層構成を有することを特徴とする半導体装置。 - さらに、前記ディスクの一表面上に接合されたヒートシンクを備えることを特徴とする請求項3に記載の半導体装置。
- 前記3層クラッド層構成は銅と鉄と銅の厚さの比率が1:1:1〜1:3:1であることを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309293A JP2008124390A (ja) | 2006-11-15 | 2006-11-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309293A JP2008124390A (ja) | 2006-11-15 | 2006-11-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008124390A true JP2008124390A (ja) | 2008-05-29 |
Family
ID=39508794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006309293A Pending JP2008124390A (ja) | 2006-11-15 | 2006-11-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008124390A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9275921B2 (en) | 2014-01-30 | 2016-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
US9362192B2 (en) | 2014-01-30 | 2016-06-07 | Kabushiki Kaisha Toshiba | Semiconductor device comprising heat dissipating connector |
KR20200104182A (ko) * | 2019-02-26 | 2020-09-03 | 주식회사 코스텍시스 | 스템 유닛 및 반도체 레이저 다이오드 패키지 |
-
2006
- 2006-11-15 JP JP2006309293A patent/JP2008124390A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9275921B2 (en) | 2014-01-30 | 2016-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
US9362192B2 (en) | 2014-01-30 | 2016-06-07 | Kabushiki Kaisha Toshiba | Semiconductor device comprising heat dissipating connector |
KR20200104182A (ko) * | 2019-02-26 | 2020-09-03 | 주식회사 코스텍시스 | 스템 유닛 및 반도체 레이저 다이오드 패키지 |
KR102266664B1 (ko) * | 2019-02-26 | 2021-06-21 | 주식회사 코스텍시스 | 스템 유닛 및 반도체 레이저 다이오드 패키지 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7372132B2 (en) | Resin encapsulated semiconductor device and the production method | |
US6921927B2 (en) | System and method for enhanced LED thermal conductivity | |
CN106098646B (zh) | 半导体装置 | |
CN109314063B (zh) | 电力用半导体装置 | |
JP6072667B2 (ja) | 半導体モジュールとその製造方法 | |
US20160300779A1 (en) | Semiconductor package and manufacturing method thereof | |
TW201104808A (en) | Diffusion bonding circuit submount directly to vapor chamber | |
JP2015005681A (ja) | 半導体装置及びその製造方法 | |
JP2006261255A (ja) | 半導体装置 | |
JP2010283053A (ja) | 半導体装置及びその製造方法 | |
JP2007088030A (ja) | 半導体装置 | |
JP2014239084A (ja) | 回路装置 | |
JP6440794B1 (ja) | 半導体装置 | |
CN102790161B (zh) | 发光二极管载具 | |
JP5845634B2 (ja) | 半導体装置 | |
JP2005116702A (ja) | パワー半導体モジュール | |
JP4407521B2 (ja) | 絶縁伝熱構造体及びパワーモジュール用基板 | |
JP2016100424A (ja) | パワーモジュール | |
JP2008135627A (ja) | 半導体装置 | |
JP2008124390A (ja) | 半導体装置 | |
JP2007150040A (ja) | 半導体装置 | |
JP2009147123A (ja) | 半導体装置及びその製造方法 | |
JP4860695B2 (ja) | 半導体パッケージ | |
JP2008098285A (ja) | 半導体装置 | |
JP2006344624A (ja) | 電子部品の製造方法 |