JP2016100424A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2016100424A
JP2016100424A JP2014235218A JP2014235218A JP2016100424A JP 2016100424 A JP2016100424 A JP 2016100424A JP 2014235218 A JP2014235218 A JP 2014235218A JP 2014235218 A JP2014235218 A JP 2014235218A JP 2016100424 A JP2016100424 A JP 2016100424A
Authority
JP
Japan
Prior art keywords
semiconductor element
bonding
sinterable metal
bonding material
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014235218A
Other languages
English (en)
Other versions
JP6399906B2 (ja
Inventor
佑哉 村松
Yuya Muramatsu
佑哉 村松
隆行 山田
Takayuki Yamada
隆行 山田
範之 別芝
Noriyuki Betsushiba
範之 別芝
中島 泰
Yasushi Nakajima
泰 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014235218A priority Critical patent/JP6399906B2/ja
Publication of JP2016100424A publication Critical patent/JP2016100424A/ja
Application granted granted Critical
Publication of JP6399906B2 publication Critical patent/JP6399906B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Powder Metallurgy (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体素子と基板との焼結性金属接合材料を用いた接合において、剥離を防ぎ、信頼性の高いパワーモジュールを提供することを目的とする。【解決手段】焼結性金属接合材料4および焼結性金属接合材料4よりも粒子径が小さい焼結性金属接合材料6とで接合層7が構成され、半導体素子5裏面の周縁部の領域においては導体層2と半導体素子5裏面との接合に、金属微粒子径の小さい焼結性金属接合材料6を用い、接合強度を向上させる。【選択図】図3

Description

この発明は、金属微粒子を含む接合材料を用いて半導体素子を実装するパワーモジュールに関する。
パワーモジュールなどの電力用半導体装置には、スイッチング素子や整流素子としてIGBT(Insulated Gate Bipolar Transistor)やダイオードなどの半導体素子が搭載されている。これらの縦型半導体素子は、裏面全域にメタライズを施した裏面電極と、それに対向する面(表面)の一部分にメタライズを施した表面電極とが設けられている。そして、大電流を流すための配線構造として、裏面電極は基板電極に接続するとともに、表面の電極は配線金属板を介して外部端子と接続する。
一方、電力損失低減の観点から、近年、例えば、炭化ケイ素(SiC)、窒化ガリウムのようなワイドバンドギャップ半導体材料を用いた半導体素子が開発されている。半導体素子が、こうしたワイドギャップ半導体の場合、素子自身の耐熱性が高く、大電流による高温動作が可能であるが、その特性を発揮するためには、上述した配線構造を形成するために、高耐熱性能の接合材料が必要とされる。しかし、鉛フリーでかつ高耐熱性能を有するはんだ材は現状見出されていない。そこで、はんだに代わり、金属微粒子の焼結現象を利用した焼結性金属接合材料を用いたパワーモジュールが検討されている(例えば、特許文献1または2参照)。焼結性金属接合材料は金属微粒子、有機溶剤成分および金属微粒子を覆う保護膜から構成されるペースト状の接合材である。焼結性金属接合材料は金属微粒子がその金属の融点よりも低い温度で焼結する現象を利用して、被接合部材との金属結合を達成するものである。接合後の状態は金属微粒子間が拡散接合され、また素子のメタライズ及び素子を搭載する基板の表面との間も拡散接合がなされ、接合後の融点は金属としての本来の融点にまで高まるものである。そのため、接合時の温度よりも高い耐熱性能を有することができる。また、焼結製金属材料として一般的によく知られている金(Au)、銀(Ag)および銅(Cu)ははんだに比べて熱伝導率が大きく、さらに接合層を薄くすることができるため高い放熱性能も有する。パワーモジュールは、高電圧・大電流での利用に好適であり、産業機器から家電や情報端末まであらゆる製品に普及しつつある。近年、家電に搭載されるモジュールについては、小型軽量化とともに多品種に対応できる高い生産性と高い信頼性が求められる。また、動作温度が高く、効率に優れている点で、今後の主流となる可能性の高いSiC半導体に適用できるパッケージ形態であることも同時に求められている。
特開2008−212976号公報(段落0024〜0042) 特開2007−44754号公報(段落0014、図2)
このように、焼結現象を利用した焼結性金属接合材料は、高耐熱性能が要求されるパワーモジュールに好適な性質を有するものである。焼結反応は焼結性金属接合材料の金属微粒子は粒径が小さいほど進行しやすいため、金属粒子径を小さくすることで焼結性金属接合材料と被接合材の接合強度が大きくなり信頼性を向上させることができる。しかし、金属粒子の粒径が小さくなるにつれて保護膜の割合が増えていくため接合時、揮発した保護膜による基板汚染が問題となる。また、大面積の半導体素子での接合においては揮発する保護膜の量が多いため、抜けきらなかった保護膜が接合を阻害する恐れもある。
一方で金属粒子径を大きくした場合、粒子同士の隙間が大きくなるため上記汚染の影響は小さくなるものの焼結反応は進みにくくなり、良好な接合部を得るために必要な加圧力の増加、接合時間の増加が発生する。さらには半導体素子よりも外周に配置された未加圧部の加圧不足による導体層からの剥離が発生し、導電性異物の発生を引き起こす。
この発明は、上記のような課題を解決するためになされたものであり、半導体素子と基板との間の焼結性金属接合材料接合を用いた接合において、剥離を防ぎ、信頼性の高いパワーモジュールを提供することを目的とする。
この発明のパワーモジュールは、表面に導体層が設けられた絶縁基板と、裏面に電極が設けられた半導体素子と、焼結性金属接合材料を用いて絶縁基板の導体層と半導体素子の電極とを接合した接合層とを備えたパワーモジュールであって、接合層は、半導体素子の周縁部側から外側に半導体素子の中央部側より粒子径の小さい焼結性金属接合材料を用いたことを特徴とするものである。
また、この発明のパワーモジュールは、表面に導体層が設けられた絶縁基板と、裏面に電極が設けられた半導体素子と、焼結性金属接合材料を用いて絶縁基板の導体層と半導体素子の電極とを接合した接合層とを備えたパワーモジュールであって、接合層は、少なくとも半導体素子側または絶縁基板側のいずれか一方に他方より粒子径の小さい焼結性金属接合材料を用いたことを特徴とするものである。
この発明によれば、異なる粒子径の焼結性金属接合材料を用いて絶縁基板の導体層と半導体素子の電極とを接合することにより、必要に応じて接触面積を増やすことで、接合強度を向上させ、剥離を防ぐことができる。
この発明の実施の形態1によるパワーモジュールの構成を示す模式図である。 この発明の実施の形態1によるパワーモジュールの製造工程を示すフローチャート図である。 この発明の実施の形態1によるパワーモジュールの製造工程における拡大断面図である。 この発明の実施の形態2によるパワーモジュールの構成を示す模式図である。 この発明の実施の形態2によるパワーモジュールの製造工程を示すフローチャート図である。 この発明の実施の形態2によるパワーモジュールの製造工程における拡大断面図である。 この発明の実施の形態3によるパワーモジュールの構成を示す模式図である。 この発明の実施の形態3によるパワーモジュールの製造工程における拡大断面図である。 この発明の実施の形態3によるパワーモジュールの他の構成を示す模式図である。 この発明の実施の形態3によるパワーモジュールの他の製造工程を示すフローチャート図である。 この発明の実施の形態3によるパワーモジュールの他の製造工程における拡大断面図である。
実施の形態1.
図1は、この発明の実施の形態1によるパワーモジュール100の要部を示す模式図である。図1(a)は、上面図であり、図1(b)は、図1(a)のA−A’線での矢視断面図である。
図1に示すように、パワーモジュール100は、セラミック絶縁基板1と、セラミック絶縁基板1の両面に設けられた導体層2と、セラミック絶縁基板1の表面側の導体層2上に配置される半導体素子5と、セラミック絶縁基板1の表面側の導体層2と半導体素子5の裏面電極5aとを接合する接合層7とから構成される。
セラミック絶縁基板1は、例えばAl、Si、AlNなどの絶縁性のセラミックで形成され、セラミック絶縁基板1の両面には導体層2が積層固着されている。
導体層2は、CuやAlなどの金属が用いられ、金属層単独の場合もあり得るし、Auなどの貴金属材料で被覆することもある。
半導体素子5は、材質が珪素(Si)やワイドバンドギャップ半導体材料としての炭化珪素(SiC)、窒化ガリウム(GaN)、ダイヤモンドなどのものが用いられ、大きさは例えば一辺5mm〜20mm程度の長方形のものが用いられる。半導体素子5ではパワーモジュールで扱う電力の数%が損失となり、半導体素子5自身が発熱し、パワーモジュールの負荷の変動や動作非動作に応じて温度が変化する。半導体素子5は、損失による熱を冷却器へと受け渡す必要があるため、半導体素子5の裏面の全面が導体層2上に面接合される。そして、導体層2と半導体素子5の線膨張係数は、例えば、Cuの導体層2であれば18ppm/Kの線膨張係数であるのに対して、材質がSiの半導体素子5では3ppm/Kと数倍以上の差があるため、接合層7には大きな熱応力が生じる。このため、この接合層7は極めて大きな熱応力に高温でさらされる。特に、熱応力は半導体素子5のコーナー部で最大となる。そこで、半導体素子5と導体層2とを接合する接合層7には、高耐熱性能の接合材料が必要とされ、金属微粒子の焼結現象を利用した焼結性金属接合材料が用いられる。
接合層7は、Auや、Ag、Cuなどの骨材たる金属属微粒子が有機成分中に分散されてペースト状になった焼結性金属接合材料を用いて形成される。焼結性金属接合材料は、ナノメーターレベルの金属微粒子が非常に大きな表面積を有し、表面エネルギーを多く備えることから反応性が高くなっており、その金属がバルクで示す融点よりも低い温度で金属接合が拡散により進むという現象を利用したものである。ただし、金属微粒子は、その反応性の高さから、常温でも接触するだけで焼結すなわち拡散接合が進行する。そのため、焼結性金属接合材料では、金属微粒子が凝集して焼結反応が進行するのを抑制するため、金属微粒子の表面は保護膜で覆われている。保護膜は、金属微粒子間を独立した状態で分散保持するための有機分散材によって形成されている。さらに、接合工程において焼結反応を生じさせるため、加熱により有機分散材と反応して金属微粒子を裸にする分散材捕捉材と、有機分散材と分散材捕捉材との反応物質を捕捉して揮散する揮発性有機成分等が添加されている。
図1(b)に示すように、この実施の形態1におけるパワーモジュール100では、半導体素子5は、セラミック絶縁基板1の導体層2と接合層7により接合されているが、半導体素子5裏面の周縁部に対応する位置での導体層2および裏面電極5aの接合面を除く導体層2および裏面電極5aの全接合面が第1の焼結性金属接合材料である焼結性金属接合材料4を用いた接合層7により接合されており、半導体素子5裏面の周縁部に対応する位置での導体層2および裏面電極5aの接合面は焼結性金属接合材料4よりも粒子径が小さい第2の焼結性金属接合材料である焼結性金属接合材料6を用いた接合層7により接合されている。焼結性金属接合材料の粒子径は、焼結性金属接合材料4の粒子径がサブミクロン以上で、焼結性金属接合材料6の粒子径が100nm未満であることが好ましい。ただし、パワーモジュールの構造および焼成条件によって適切な粒径範囲は異なり、この発明の作用を発揮できるものであれば、上述の粒子径の範囲でなくともよいことは言うまでもないことである。
この実施の形態1においては、半導体素子5裏面の周縁部に対応する位置での導体層2および裏面電極5aの接合面と接合する接合層7に、焼結性金属接合材料6を使用し、金属微粒子径を小さくすることで、最も熱応力の大きい箇所の接合層と被接合面の接触面積を増やすことができるため、接合強度を向上させることができる。また、半導体素子5裏面の周縁部に対応する位置での導体層2および裏面電極5aの接合面を除く全接合面と接合する接合層7に、焼結性金属接合材料4を使用し、金属微粒子径を大きくすることで、焼結性金属接合材料6のみの場合に比べて、金属粒子の周りの保護膜の総量が少なく、揮発した保護膜による基板汚染や抜けきらなかった保護膜による接合阻害を防ぐことができる。さらに、半導体素子5裏面より外側で、加圧が困難な位置にある導体層2の接合面と接合する接合層7の端部においても、焼結性金属接合材料6を使用し、金属微粒子径を小さくすることで、導体層2との接触面積を増やすことができるため、剥離を防ぐことができる。
次に、この発明の実施の形態1によるパワーモジュール100の製造方法について、図2に基づき説明する。図2は、この発明の実施の形態1によるパワーモジュール100の製造工程を示すフローチャート図である。
まず最初に、セラミック絶縁基板1の表面側の導体層2上に、焼結性金属接合材料4を印刷により塗布する。(ステップS31)。半導体素子5の裏面の形状が、10mm×10mmの正方形である場合には、半導体素子5裏面直下の周縁部以外に対応する位置、例えば半導体素子5裏面の4辺の各端部から2mm幅の部分を除く、8mm×8mmの正方形状に、30〜200μm厚で焼結性金属接合材料4を塗布する。
次いで、セラミック絶縁基板1の表面側の導体層2上に、焼結性金属接合材料4よりも粒子径が小さい焼結性金属接合材料6を印刷により塗布する。(ステップS32)。正方形に印刷されている焼結性金属接合材料4の外周で半導体素子5裏面の周縁部に対応する位置、例えば、外形11mm×11mm、内形8mm×8mmの額縁形状に、30〜200μm厚で、焼結性金属接合材料6を塗布する。
続いて、導体層2に塗布された焼結性金属接合材料4および焼結性金属接合材料6を乾燥(ステップS33)する。最後に、額縁形状に塗布された焼結性金属接合材料6上に、半導体素子5裏面の裏面電極5aの4辺が位置するように半導体素子5を載せ、半導体素子5を押下して焼結性金属接合材料4および焼結性金属接合材料6を加圧しながら加熱(ステップS34)することで、焼結性金属接合材料4および焼結性金属接合材料6は、導体層2および裏面電極5aの接合面および金属微粒子同士と焼結接合し、接合層7が形成される。
図3は、図1(b)の領域B、つまり半導体素子5裏面の周縁部の拡大断面図である。図3(a)は、焼結性金属接合材料を乾燥(ステップS33)した後に半導体素子5を載せた、焼結する前の状態を示し、図3(b)は、焼結性金属接合材料を加圧しながら加熱(ステップS34)し、焼結した後の状態を示す。焼結前においては、図3(a)に示すように、半導体素子5裏面直下の焼結性金属接合材料4では金属微粒子径が大きく、金属微粒子間に空隙が大きく存在する。この空隙が金属微粒子を覆う保護膜の有機成分の抜け道となり、揮発した保護膜による基板汚染や抜けきらなかった保護膜による接合阻害を防ぐことができる。焼結後は、図3(b)に示すように、半導体素子5裏面直下では加圧によって空隙は減少し、金属粒子間の焼結接合が強固となる。半導体素子5裏面直下の周縁部においては、加圧によって空隙が減少するとともに、粒子径が小さい焼結性金属接合材料6により、最も熱応力の大きい箇所の接合層と導体層2および裏面電極5aの接合面との接触面積を増やすことで、接合強度を向上させることができる。さらに、接合層7の端部は、半導体素子5裏面より外側で、加圧できない領域にあるが、金属微粒子径の小さい焼結性金属接合材料6を用いることで、被接合面である導体層2との接触面積が増え、剥離を防ぐことができる。
接合層7の形成により、セラミック絶縁基板1上への半導体素子5の接合が完了する。焼結接合では、接合温度、加圧、接合時間が接合力を決定する主なパラメータとなる。Au、AgおよびCuの金属微粒子からなる焼結性金属接合材料の焼結接合においては、焼成条件は、温度:250〜350℃、加圧:0.1〜30MPa、接合時間:1〜60minであることが好ましい。
以上のように、この発明の実施の形態1におけるパワーモジュール100では、セラミック絶縁基板1の表面側の導体層2と半導体素子5とを接合する接合層7は、接合条件としての接合面の位置に基づいて焼結性金属接合材料4および焼結性金属接合材料4よりも粒子径が小さい焼結性金属接合材料6と粒径の異なる焼結性金属接合材料を用い、半導体素子5裏面の周縁部に対応する位置での導体層2および裏面電極5aの接合面との接合に、金属微粒子径の小さい焼結性金属接合材料6を用いたことにより、最も熱応力の大きい箇所の接合層と導体層2および裏面電極5aの接合面の接触面積を増やすことで、接合強度を向上させることができる。
また、半導体素子5裏面の周縁部に対応する位置での導体層2および裏面電極5aの接合面を除く導体層2および裏面電極5aの全接合面との接合に、金属微粒子径の大きい焼結性金属接合材料4を用いたことにより、金属微粒子径の小さい焼結性金属接合材料のみの場合に比べて、金属粒子の周りの保護膜の総量が少ないだけでなく、焼結前には金属微粒子間に有機成分の抜け道となる空隙を確保でき、揮発した保護膜による基板汚染や抜けきらなかった保護膜による接合阻害を防ぐことができる。
さらに、半導体素子5裏面より外側で、加圧が困難な領域の接合層7の端部おいても、金属微粒子径の小さい焼結性金属接合材料6を用いたことにより、導体層との接触面積を増やすことができ、剥離を防ぐことができる。
実施の形態2.
実施の形態1では、半導体素子5裏面の周縁部に対応する位置での接合層7は、半導体素子5裏面とセラミック絶縁基板1の表面側の導体層2との両方に金属微粒子径の小さい焼結性金属接合材料6が接合する構成としたが、実施の形態2では、半導体素子5の裏面電極の全接合面に金属微粒子径の大きい焼結性金属接合材料4が接合する場合について示す。
図4は、この発明の実施の形態2によるパワーモジュール200の要部を示す模式図である。図4(a)は、上面図であり、図4(b)は、図4(a)のA−A’線での矢視断面図である。
図4(b)に示すように、この実施の形態2におけるパワーモジュール200では、接合層7は、半導体素子5裏面には、裏面電極5aの全接合面に粒子径が大きい焼結性金属接合材料6で接合し、セラミック絶縁基板1の表面側の導体層2には、半導体素子5裏面の周縁部に対応する位置の接合面とは粒子径が小さい焼結性金属接合材料4で、半導体素子5裏面の周縁部に対応する位置以外の接合面とは粒子径が大きい焼結性金属接合材料6で接合している。
パワーモジュール200のその他の構成については、実施の形態1のパワーモジュール100と同様であり、その説明を省略する。
次に、この発明の実施の形態2によるパワーモジュール200の製造方法について、図5に基づき説明する。図5は、この発明の実施の形態2によるパワーモジュール200の製造工程を示すフローチャート図である。
まず最初に、セラミック絶縁基板1の表面側の導体層2上に、粒子径が小さい焼結性金属接合材料6を印刷により塗布する(ステップS51)。半導体素子5の裏面の形状が、10mm×10mmの正方形である場合には、半導体素子5裏面の周縁部に対応する位置、例えば、外形11mm×11mm、内形8mm×8mmの額縁形状に、10〜100μm厚で焼結性金属接合材料6を塗布する。焼結性金属接合材料6を塗布した後、一度乾燥しておく(ステップS52)。
次いで、セラミック絶縁基板1の表面側の導体層2上に、粒子径が大きい焼結性金属接合材料4を印刷により塗布する(ステップS53)。ここでは、半導体素子5裏面の裏面電極5aの全接合面と粒子径が大きい焼結性金属接合材料4が接合するように、まず額縁形状に印刷されている焼結性金属接合材料6の内側(8mm×8mm正方形状)を埋めるために、10〜100μm厚で焼結性金属接合材料4を塗布し、さらにその上に、中心を合わせて、10.5mm×10.5mmの正方形状に、10〜100μm厚で焼結性金属接合材料4を塗布する。焼結性金属接合材料4を塗布した後、再度乾燥(ステップS54)する。
最後に、正方形状に塗布された焼結性金属接合材料4上に、半導体素子5裏面の裏面電極5aが位置するように半導体素子5を載せ、半導体素子5を押下して焼結性金属接合材料4および焼結性金属接合材料6を加圧しながら加熱(ステップS55)することで、焼結性金属接合材料4および焼結性金属接合材料6は、被接合面および金属微粒子同士と焼結接合し、接合層7が形成される。
図6は、図4(b)の領域B、つまり半導体素子5裏面の周縁部の拡大断面図である。図6(a)は、焼結性金属接合材料4を塗布して乾燥(ステップS54)した後に半導体素子5を載せた、焼結する前の状態を示し、図6(b)は、焼結性金属接合材料を加圧しながら加熱(ステップS55)し、焼結した後の状態を示す。焼結前においては、図6(a)に示すように、半導体素子5裏面の裏面電極5aの全接合面に、金属微粒子径が大きい焼結性金属接合材料4が配置され、金属微粒子間に空隙が大きく存在する。実施の形態2では、この空隙を半導体素子5裏面の全面に形成することで、半導体素子5裏面の中央部から端部に至るまで、金属微粒子を覆う保護膜の有機成分の抜け道を確保でき、揮発した保護膜による基板汚染や抜けきらなかった保護膜による接合阻害を防ぐことができる。焼結後は、図6(b)に示すように、半導体素子5裏面直下では加圧によって空隙は減少し、金属粒子間の焼結接合が強固となる。また、接合層7の端部は、半導体素子5裏面より外側で、加圧できない領域にあるが、金属微粒子径の小さい焼結性金属接合材料6を用いることで、導体層2の接合面との接触面積が増え、剥離を防ぐことができる。さらに、金属微粒子径の小さい焼結性金属接合材料6の使用量を抑えることで、コストを低減できる。
接合層7の形成により、セラミック絶縁基板1上への半導体素子5の接合が完了する。なお、Au、AgおよびCuの金属微粒子からなる焼結性金属接合材料の焼結接合においては、焼成条件は、実施の形態1と同様に、温度:250〜350℃、加圧:0.1〜30MPa、接合時間:1〜60minであることが好ましい。
以上のように、この発明の実施の形態2におけるパワーモジュール200では、セラミック絶縁基板1の表面側の導体層2と半導体素子5とを接合する接合層7は、接合条件としての接合面の位置に基づいて焼結性金属接合材料4および焼結性金属接合材料4よりも粒子径が小さい焼結性金属接合材料6と粒径の異なる焼結性金属接合材料を用い、半導体素子5裏面の裏面電極5aの全接合面とは粒子径が大きい焼結性金属接合材料4を用いて接合し、セラミック絶縁基板1の表面側の導体層2とは、半導体素子5裏面の周縁部に対応する位置の接合面とは粒子径が小さい焼結性金属接合材料6を用い、半導体素子5裏面の周縁部に対応する位置以外の接合面とは粒子径が大きい焼結性金属接合材料4を用いて接合したことにより、金属粒子の周りの保護膜の総量がさらに少なくなるとともに、半導体素子5裏面の中央部から端部に至るまで、金属微粒子を覆う保護膜の有機成分の抜け道を確保することで、揮発した保護膜による基板汚染や抜けきらなかった保護膜による接合阻害を防ぐことができる。
また、半導体素子裏面より外側で、加圧が困難な領域の接合層の端部おいては、導体層の接合面との接触面積を増やすことで、剥離を防ぐことができる。
さらに、金属微粒子径の小さい焼結性金属接合材料6の使用量を抑えたことで、コストを低減できる。
実施の形態3.
実施の形態1および実施の形態2では、接合層7を形成する金属微粒子径の異なる焼結性金属接合材料4と焼結性金属接合材料6を、半導体素子5の周縁部と周縁部以外の位置に基づいて配置したが、実施の形態3では、セラミック絶縁基板上の導体層、半導体素子の裏面電極、および接合層、それぞれの金属材料の種類に基づいて配置する場合について説明する。
焼結接合において、Au、Agの貴金属は、同じ貴金属に対しては無加圧でも拡散し焼結が進んでいくのに対し、Cuに対しては拡散率が小さく接触面積を増やさなければ接合強度を確保できない。従来は、導体層または半導体素子に焼結性金属接合材料と拡散反応を起こしやすい金属をメッキしていた。
この実施の形態3では、AuまたはAgの貴金属とCuを焼結接合する接合面おいては、金属をメッキする替わりに、焼結性金属接合材料の金属微粒子の粒子径を小さくして、接合材と被接合材の接触面積を増やすことで、接合強度を確保することを可能とした。
接合面がCuの導体層を有するセラミック絶縁基板と接合面がAuまたはAgの裏面電極を有する半導体素子をAuの焼結性金属接合材料またはAgの焼結性金属接合材料で接合する場合や、接合面がAuまたはAgの導体層を有するセラミック絶縁基板と接合面がCuの裏面電極を有する半導体素子をCuの焼結性金属接合材料で接合する場合、セラミック絶縁基板の導体層と焼結性金属接合材料との接合強度を確保する必要がある。
図7は、この発明の実施の形態3によるパワーモジュール300の要部を示す模式図である。図7(a)は、上面図であり、図7(b)は、図7(a)のA−A’線での矢視断面図である。
図7(b)に示すように、この実施の形態3におけるパワーモジュール300では、セラミック絶縁基板1の表面に設けられたCuの導体層2および半導体素子5の裏面に設けられたAuの裏面電極5aの接合面と接合するAuの焼結性金属接合材料からなる接合層7が、半導体素子5裏面のAuの裏面電極5aの全接合面に粒子径が大きいAuの焼結性金属接合材料4で接合し、セラミック絶縁基板1の表面側のCuの導体層2の全接合面には、粒子径が小さいAuの焼結性金属接合材料6で接合している。
なお、ここでは、半導体素子5の裏面電極5aおよび接合層7は、Auとしたが、いずれか一方がAg、または両方がAgであってもよい。
また、導体層2がAuまたはAg、半導体素子5の裏面電極5aおよび接合層7がCuの組合せであってもよい。
パワーモジュール300のその他の構成については、実施の形態1のパワーモジュール100と同様であり、その説明を省略する。
次に、この発明の実施の形態3によるパワーモジュール300の製造方法について、説明する。なお、パワーモジュール300の製造工程は、基本的に実施の形態の2のパワーモジュール200の製造工程と同じであり、図5を用いて説明する。
まず最初に、セラミック絶縁基板1の表面側のCuの導体層2上に、粒子径が小さいAuの焼結性金属接合材料6を印刷により塗布する(ステップS51)。半導体素子5の裏面の形状が、10mm×10mmの正方形である場合には、半導体素子5を配置する領域に、例えば、11mm×11mmの正方形状に、10〜100μm厚でAuの焼結性金属接合材料6を塗布する。Auの焼結性金属接合材料6を塗布した後、一度乾燥しておく(ステップS52)。
次いで、ステップS51で塗布後、乾燥したAuの焼結性金属接合材料6の上に、粒子径が大きいAuの焼結性金属接合材料4を印刷により塗布する(ステップS53)。ここでは、正方形に印刷されているAuの焼結性金属接合材料6の上に、中心を合わせて、10.5mm×10.5mmの正方形状に、10〜100μm厚でAuの焼結性金属接合材料6を塗布する。焼結性金属接合材料4を塗布した後、再度乾燥(ステップS54)する。
最後に、正方形状に塗布されたAuの焼結性金属接合材料4上に、半導体素子5のAuの裏面電極5aが位置するように半導体素子5を載せ、半導体素子5を押下してAuの焼結性金属接合材料4および焼結性金属接合材料6を加圧しながら加熱(ステップS55)することで、焼結性金属接合材料4および焼結性金属接合材料6は、導体層2および裏面電極5aの接合面および金属微粒子同士と焼結接合し、Auの接合層7が形成される。
図8は、図7(b)の領域B、つまり半導体素子5裏面の周縁部の拡大断面図である。図8(a)は、焼結性金属接合材料4を塗布して乾燥(ステップS54)した後に半導体素子5を載せた、焼結する前の状態を示し、図8(b)は、焼結性金属接合材料を加圧しながら加熱(ステップS55)し、焼結した後の状態を示す。焼結前においては、図8(a)に示すように、半導体素子5裏面の裏面電極5aの全接合面に、金属微粒子径が大きいAuの焼結性金属接合材料4が配置され、金属微粒子間に空隙が大きく存在する。この空隙を半導体素子5裏面の裏面電極5aの全接合面に形成することで、半導体素子5裏面の中央部から端部に至るまで、金属微粒子を覆う保護膜の有機成分の抜け道を確保でき、揮発した保護膜による基板汚染や抜けきらなかった保護膜による接合阻害を防ぐことができる。焼結後は、図8(b)に示すように、半導体素子5裏面直下では加圧によって空隙は減少し、金属粒子間の焼結接合が強固となる。また、Cuの導体層2の全接合面に、金属微粒子径が小さいAuの焼結性金属接合材料6が配置され、接触面積を増やすことで、接合強度を向上させることができる。さらに、接合層7の端部は、半導体素子5裏面より外側で、加圧できない領域にあるが、金属微粒子径の小さいAuの焼結性金属接合材料6を用いることで、Cuの導体層2の接合面との接触面積が増え、剥離を防ぐことができる。
接合層7の形成により、セラミック絶縁基板1上への半導体素子5の接合が完了する。なお、焼成条件は、実施の形態1と同様に、温度:250〜350℃、加圧:0.1〜30MPa、接合時間:1〜60minであることが好ましい。
一方、接合面がCuの導体層を有するセラミック絶縁基板と接合面がAuまたはAgの半導体素子をCuの焼結性金属接合材料で接合する場合や、接合面がAuまたはAgの導体層を有するセラミック絶縁基板と接合面がCuの裏面電極を有する半導体素子をAuの焼結性金属接合材料またはAgの焼結性金属接合材料で接合する場合、半導体素子の裏面電極と焼結性金属接合材料との接合強度を確保する必要がある。
図9は、この発明の実施の形態3によるパワーモジュール301の要部を示す模式図である。図9(a)は、上面図であり、図9(b)は、図9(a)のA−A’線での矢視断面図である。
図9(b)に示すように、この実施の形態3におけるパワーモジュール301では、セラミック絶縁基板1の表面に設けられたCuの導体層2の接合面および半導体素子5の裏面に設けられたAuの裏面電極5aの接合面とを接合するCuの焼結性金属接合材料からなる接合層7が、半導体素子5裏面のAuの裏面電極5aの全接合面には、全面に粒子径が小さいCuの焼結性金属接合材料6で接合し、セラミック絶縁基板1の表面側のCuの導体層2の接合面においては、接合層7の端部では粒子径が小さいCuの焼結性金属接合材料6で接合し、端部以外は粒子径が大きいCuの焼結性金属接合材料4で接合している。
なお、ここでは、半導体素子5の裏面電極5aはAuとしたが、Agであってもよい。
また、導体層2および接合層7がAuまたはAg、半導体素子5の裏面電極がCuの組合せであってもよい。
パワーモジュール301のその他の構成については、実施の形態1のパワーモジュール100と同様であり、その説明を省略する。
次に、この発明の実施の形態3によるパワーモジュール301の製造方法について、図10に基づき説明する。図10は、この発明の実施の形態3によるパワーモジュール301の製造工程を示すフローチャート図である。
まず最初に、セラミック絶縁基板1の表面側のCuの導体層2上に、粒子径が大きいCuの焼結性金属接合材料4を印刷により塗布する(ステップS101)。半導体素子5の裏面の形状が、10mm×10mmの正方形である場合には、半導体素子5を配置する領域に、例えば、11mm×11mmの正方形状に、10〜100μm厚でCuの焼結性金属接合材料4を塗布する。Cuの焼結性金属接合材料4を塗布した後、一度乾燥しておく(ステップS102)。
次いで、ステップS101で塗布後、乾燥したCuの焼結性金属接合材料4の上に、粒子径が小さいCuの焼結性金属接合材料6を印刷により塗布する(ステップS103)。ここでは、粒子径が大きい焼結性金属接合材料4が、半導体素子5裏面の裏面電極5aの全接合面だけではなく、接合層7の端部においてセラミック絶縁基板1の表面側のCuの導体層2とも接合させるために、正方形に印刷されているCuの焼結性金属接合材料4を覆うように、中心を合わせて、例えば、12mm×12mmの正方形状に、10〜100μm厚でCuの焼結性金属接合材料6を塗布する。焼結性金属接合材料6を塗布した後、再度乾燥(ステップS104)する。
最後に、正方形状に塗布されたCuの焼結性金属接合材料6上に、半導体素子5のAuの裏面電極が位置するように半導体素子5を載せ、半導体素子5を押下してCuの焼結性金属接合材料4および焼結性金属接合材料6を加圧しながら加熱(ステップS105)することで、焼結性金属接合材料4および焼結性金属接合材料6は、導体層2および裏面電極5aの接合面および金属微粒子同士と焼結接合し、Cuの接合層7が形成される。
図11は、図9(b)の領域B、つまり半導体素子5裏面の周縁部の拡大断面図である。図11(a)は、焼結性金属接合材料6を塗布して乾燥(ステップS104)した後に半導体素子5を載せた、焼結する前の状態を示し、図11(b)は、焼結性金属接合材料を加圧しながら加熱(ステップS105)し、焼結した後の状態を示す。焼結前においては、図11(a)に示すように、セラミック絶縁基板1の表面側のCuの導体層2上の、半導体素子5裏面に対応する位置の全接合面に、金属微粒子径が大きいCuの焼結性金属接合材料4が配置され、金属微粒子間に空隙が大きく存在する。この空隙を導体層2上の半導体素子5裏面に対応する位置の全接合面に形成することで、半導体素子5裏面の中央部から端部に至るまで、金属微粒子を覆う保護膜の有機成分の抜け道を確保でき、揮発した保護膜による基板汚染や抜けきらなかった保護膜による接合阻害を防ぐことができる。焼結後は、図11(b)に示すように、半導体素子5裏面直下では加圧によって空隙は減少し、金属粒子間の焼結接合が強固となる。また、半導体素子5のAuの裏面電極5aとCuの接合層7の全接合面に、金属微粒子径が小さいAuの焼結性金属接合材料6が配置され、接触面積を増やすことで、接合強度を向上させることができる。さらに、接合層7の端部は、半導体素子5裏面より外側で、加圧できない領域にあるが、金属微粒子径の小さい焼結性金属接合材料6を用いることで、導体層2の接合面との接触面積が増え、剥離を防ぐことができる。
接合層7の形成により、セラミック絶縁基板1上への半導体素子5の接合が完了する。なお、焼成条件は、実施の形態1と同様に、温度:250〜350℃、加圧:0.1〜30MPa、接合時間:1〜60minであることが好ましい。
以上のように、この発明の実施の形態3におけるパワーモジュール300、301では、セラミック絶縁基板1の表面側の導体層2と半導体素子5とを接合する接合層7は、接合条件としての接合面の材料の種類に基づいて焼結性金属接合材料4および焼結性金属接合材料4よりも粒子径が小さい焼結性金属接合材料6と粒径の異なる焼結性金属接合材料を用い、AuまたはAgの貴金属とCuの接合の関係にある接合面においては、粒子径が小さい焼結性金属接合材料6を用いて接合したことにより、接合面との接触面積を増やすことで、剥離を防ぐことができる。
また、半導体素子裏面より外側で、加圧が困難な領域の接合層の端部おいては、導体層との接触面積を増やすことで、剥離を防ぐことができる。
さらに、AuまたはAgの貴金属とCuの接合の関係にない接合面においては、粒子径が大きい焼結性金属接合材料6を用いて接合したことにより、半導体素子5裏面側の中央部から端部に至るまで、金属微粒子を覆う保護膜の有機成分の抜け道を確保することで、揮発した保護膜による基板汚染や抜けきらなかった保護膜による接合阻害を防ぐことができる。
上述した実施の形態1から実施の形態3におけるパワーモジュールを構成する半導体素子5としては、珪素(Si)によって形成されたものには限定されず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素(SiC)、窒化ガリウム(GaN)、ダイヤモンドなどが挙げられことは、すでに述べたとおりである。
このようなワイドバンドギャップ半導体によって形成された半導体素子は、耐電圧性が高く、許容電流密度も高い。また、耐熱性も高いため、放熱部材の冷却フィンの小型化や、空冷化が可能であるので、パワーモジュールの一層の小型化が可能になる。
パワーモジュールの小型化が進むと、放熱性を確保し、熱応力に対する長期信頼性への要求がさらに高度になる。このような要求に対しても、この発明のパワーモジュールは、優れた効果を発揮する。
なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 セラミック絶縁基板、2 導体層、4 焼結性金属接合材料、5 半導体素子、5a 裏面電極、6 焼結性金属接合材料、7 接合層、100、200、300、301 パワーモジュール

Claims (8)

  1. 表面に導体層が設けられた絶縁基板と、
    裏面に電極が設けられた半導体素子と、
    焼結性金属接合材料を用いて前記絶縁基板の導体層と前記半導体素子の電極とを接合した接合層とを備えたパワーモジュールであって、
    前記接合層は、前記半導体素子の周縁部側から外側に前記半導体素子の中央部側より粒子径の小さい前記焼結性金属接合材料を用いたことを特徴とするパワーモジュール。
  2. 前記接合層は、前記絶縁基板側のみ粒子径の小さい前記焼結性金属接合材料を用いたことを特徴とする請求項1に記載のパワーモジュール。
  3. 表面に導体層が設けられた絶縁基板と、
    裏面に電極が設けられた半導体素子と、
    焼結性金属接合材料を用いて前記絶縁基板の導体層と前記半導体素子の電極とを接合した接合層とを備えたパワーモジュールであって、
    前記接合層は、少なくとも前記半導体素子側または前記絶縁基板側のいずれか一方に他方より粒子径の小さい前記焼結性金属接合材料を用いたことを特徴とするパワーモジュール。
  4. 前記絶縁基板の導体層の材料と前記接合層に用いられる材料が貴金属とCuの接合の関係にある場合には、前記接合層は、前記絶縁基板側に粒子径の小さい前記焼結性金属接合材料を用いたことを特徴とする請求項3に記載のパワーモジュール。
  5. 前記半導体素子の電極の材料と前記接合層に用いられる材料が貴金属とCuの接合の関係にある場合には、前記接合層は、前記半導体素子側および前記絶縁基板側の端部に粒子径の小さい前記焼結性金属接合材料を用いたことを特徴とする請求項3に記載のパワーモジュール。
  6. 前記貴金属は、AuまたはAgであることを特徴とする請求項4または請求項5に記載のパワーモジュール。
  7. 前記半導体素子は、ワイドバンドギャップ半導体であることを特徴とする請求項1から請求項6のいずれか1項に記載のパワーモジュール。
  8. 前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項7に記載のパワーモジュール。
JP2014235218A 2014-11-20 2014-11-20 パワーモジュール Expired - Fee Related JP6399906B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014235218A JP6399906B2 (ja) 2014-11-20 2014-11-20 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014235218A JP6399906B2 (ja) 2014-11-20 2014-11-20 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2016100424A true JP2016100424A (ja) 2016-05-30
JP6399906B2 JP6399906B2 (ja) 2018-10-03

Family

ID=56077412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014235218A Expired - Fee Related JP6399906B2 (ja) 2014-11-20 2014-11-20 パワーモジュール

Country Status (1)

Country Link
JP (1) JP6399906B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6261819B1 (ja) * 2016-05-12 2018-01-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2018032684A (ja) * 2016-08-23 2018-03-01 ローム株式会社 半導体装置、パワーモジュール及びその製造方法
JP2019138327A (ja) * 2018-02-07 2019-08-22 セイコーエプソン株式会社 接合体、接合体の製造方法及びプロジェクター
CN113690151A (zh) * 2020-05-19 2021-11-23 三菱电机株式会社 半导体装置的制造方法及电力控制电路的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022000219T5 (de) 2021-07-16 2023-08-17 Fuji Electric Co., Ltd. Halbleitervorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置
JP2014127537A (ja) * 2012-12-26 2014-07-07 Hitachi Power Semiconductor Device Ltd 導電性接合材料を用いた半導体装置及びその半導体装置の製造方法。
WO2014155619A1 (ja) * 2013-03-28 2014-10-02 株式会社安川電機 半導体装置、電力変換装置および半導体装置の製造方法
JP2015177182A (ja) * 2014-03-18 2015-10-05 三菱電機株式会社 パワーモジュール
WO2016071233A2 (en) * 2014-11-07 2016-05-12 Danfoss Silicon Power Gmbh Electronic sandwich structure with two parts to be joined that are sintered together by means of a sintering layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置
JP2014127537A (ja) * 2012-12-26 2014-07-07 Hitachi Power Semiconductor Device Ltd 導電性接合材料を用いた半導体装置及びその半導体装置の製造方法。
WO2014155619A1 (ja) * 2013-03-28 2014-10-02 株式会社安川電機 半導体装置、電力変換装置および半導体装置の製造方法
JP2015177182A (ja) * 2014-03-18 2015-10-05 三菱電機株式会社 パワーモジュール
WO2016071233A2 (en) * 2014-11-07 2016-05-12 Danfoss Silicon Power Gmbh Electronic sandwich structure with two parts to be joined that are sintered together by means of a sintering layer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6261819B1 (ja) * 2016-05-12 2018-01-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2018032684A (ja) * 2016-08-23 2018-03-01 ローム株式会社 半導体装置、パワーモジュール及びその製造方法
JP2019138327A (ja) * 2018-02-07 2019-08-22 セイコーエプソン株式会社 接合体、接合体の製造方法及びプロジェクター
JP7163586B2 (ja) 2018-02-07 2022-11-01 セイコーエプソン株式会社 接合体、接合体の製造方法及びプロジェクター
CN113690151A (zh) * 2020-05-19 2021-11-23 三菱电机株式会社 半导体装置的制造方法及电力控制电路的制造方法
JP2021181917A (ja) * 2020-05-19 2021-11-25 三菱電機株式会社 半導体装置の製造方法及び電力制御回路の製造方法
JP7313315B2 (ja) 2020-05-19 2023-07-24 三菱電機株式会社 半導体装置の製造方法及び電力制御回路の製造方法
CN113690151B (zh) * 2020-05-19 2024-03-29 三菱电机株式会社 半导体装置的制造方法及电力控制电路的制造方法

Also Published As

Publication number Publication date
JP6399906B2 (ja) 2018-10-03

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP4770533B2 (ja) 半導体装置の製造方法および半導体装置
KR102170623B1 (ko) 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판 및 파워 모듈
JP6300386B2 (ja) 半導体装置
JP6399906B2 (ja) パワーモジュール
JP2012099779A (ja) 焼成接合を用いたパワーモジュール及びその製造方法
JP6072667B2 (ja) 半導体モジュールとその製造方法
JP6143687B2 (ja) 半導体装置および半導体装置の製造方法
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
JP6366766B2 (ja) 半導体装置
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
US20120074563A1 (en) Semiconductor apparatus and the method of manufacturing the same
JP2015177182A (ja) パワーモジュール
JP2018026417A (ja) 電力用半導体装置
JP6890520B2 (ja) 電力用半導体装置
JP2015216160A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
JP6619661B2 (ja) 半導体装置、並びに半導体装置の製造方法
JP2019510367A (ja) 回路キャリアの製造方法、回路キャリア、半導体モジュールの製造方法、及び半導体モジュール
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
JP2014160707A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP2014143342A (ja) 半導体モジュール及びその製造方法
WO2013021983A1 (ja) 半導体装置及びその製造方法
JP6436247B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180904

R151 Written notification of patent or utility model registration

Ref document number: 6399906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees