CN113690151A - 半导体装置的制造方法及电力控制电路的制造方法 - Google Patents

半导体装置的制造方法及电力控制电路的制造方法 Download PDF

Info

Publication number
CN113690151A
CN113690151A CN202110528910.7A CN202110528910A CN113690151A CN 113690151 A CN113690151 A CN 113690151A CN 202110528910 A CN202110528910 A CN 202110528910A CN 113690151 A CN113690151 A CN 113690151A
Authority
CN
China
Prior art keywords
semiconductor device
manufacturing
semiconductor elements
current
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110528910.7A
Other languages
English (en)
Other versions
CN113690151B (zh
Inventor
中田洋辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113690151A publication Critical patent/CN113690151A/zh
Application granted granted Critical
Publication of CN113690151B publication Critical patent/CN113690151B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8584—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体装置的制造方法及电力控制电路的制造方法。在对半导体装置进行PN结二极管的通电试验的情况下，提高半导体装置的生产率，使半导体装置的成本降低，对进行通电试验时的通电用半导体元件的温度上升进行抑制。在半导体装置的制造方法中，分别内置多个PN结二极管的多个通电用半导体元件的背面与导体板的第1主面连接。另外，导体片连接于多个通电用半导体元件的表面。之后，在导体板的第2主面在具有多个通电用半导体元件、导体板及导体片的半导体装置的半成品的底面露出的状态下进行多个PN结二极管的通电试验。

Description

半导体装置的制造方法及电力控制电路的制造方法
技术领域
本发明涉及半导体装置的制造方法及电力控制电路的制造方法。
背景技术
在专利文献1中公开了对内置进行通电的PN结二极管的半导体元件进行PN结二极管的通电试验的试验装置及通电试验的试验条件，该半导体元件为使用了SiC的金属氧化物半导体场效应晶体管(MOSFET)等。
在对使用了SiC的MOSFET进行了正向通电的情况下，堆垛缺陷扩大而产生接通电压上升的双极劣化。为了对该双极劣化进行抑制，通过在基板之上形成缓冲层，在缓冲层之上形成漂移层，从而使得双极电流没有到达基板所包含的堆垛缺陷。
在非专利文献1中公开了将缓冲层所包含的堆垛缺陷的密度设定得比基板所包含的堆垛缺陷的密度显著地小。
但是，在市场上为了对产生双极劣化进行抑制，希望通过通电试验来确定缓冲层包含堆垛缺陷的半导体元件而对该半导体元件流出到市场进行抑制。但是，根据电流密度、最大结温等半导体元件的使用条件，通电试验的必要充分条件产生变化。但是，为了在半导体元件的寿命中保证缓冲层所包含的堆垛缺陷不生长，有时需要进行高温、长时间或高电流密度的通电试验。
而且，在专利文献2中公开了为了提高通电试验的电流密度，使用层叠金属箔而逐个芯片地进行通电试验。
专利文献1：日本专利第6104363号公报
专利文献2：日本专利第6289287号公报
非专利文献1：Hironori Itoh et.al.,"High Reliable 4H-SiC EpitaxialWafer with BPD Free Recombination-Enhanced Buffer Layer for High CurrentApplications",ICSCRM,2019
在如专利文献1公开的那样进行了通电试验的情况下，为了在进行通电试验后将半导体元件组装于半导体装置，必须对半导体元件所具有的电极产生劣化进行抑制。因此，必须将进行通电试验时的试验温度限制为小于或等于230℃。通过提高试验温度能够将进行通电试验时的通电时间缩短，但由于用于进行了通电试验后的工序的限制而使试验温度受到限制，因此在实际实施通电试验时，必须使通电时间是以分钟为单位的。而且，在对流动具有大的电流密度的电流的半导体元件进行通电试验的情况下，必须严格设置通电试验的条件。因此，必须延长通电时间。另外，根据半导体元件所具有的电极的规格及安装方法，必须在更低的温度下进行筛选试验。因此，必须延长通电时间。另外，由于逐个芯片地进行通电试验，因此进行通电试验的试验装置的数量增多。另外，由于进行半导体元件其本身的通电试验，因此必须使用精密的输送半导体元件的输送系统、用于进行通电试验的探针夹具等。因此，试验装置的成本上升。这些问题使半导体装置的生产率降低。
在如专利文献2所公开的那样使用层叠金属箔而逐个芯片地进行了通电试验的情况下，在每次进行通电时必须更换层叠金属箔。因此，层叠金属箔的间接部件成本增加。另外，进行通电试验的试验装置的运转率降低。这些问题使半导体装置的成本上升。
还想到对具有被模块化的多个半导体元件的半导体装置进行通电试验。但是，在对该半导体装置进行了通电试验的情况下，与对没有被模块化的半导体元件的单体进行通电试验的情况相比，包含堆垛缺陷的概率上升，不良率上升。另外，进行通电试验的试验装置大型化。另外，由于半导体元件之外的周边部件的耐热温度，进行通电试验时的试验温度受到限制。另外，在进行通电试验时由半导体元件发出的热量滞留在半导体装置的内部，半导体装置的内部温度变高。而且，在该多个半导体元件被电并联连接的情况下，由于在该多个半导体元件分别内置的多个PN结二极管的正向特性的差异的影响，试验电流偏聚于具有低正向特性的特定的半导体元件而流动，在该特定的半导体元件流动过剩电流。这些问题使半导体装置的生产率降低。
发明内容
本发明就是鉴于这些问题而提出的。
本发明的目的在于，在对半导体装置进行PN结二极管的通电试验的情况下，提高半导体装置的生产率，使半导体装置的成本降低，对进行通电试验时的通电用半导体元件的温度上升进行抑制。
在半导体装置的制造方法中，分别内置多个PN结二极管的多个通电用半导体元件的背面与导体板的第1主面连接。另外，导体片连接于多个通电用半导体元件的表面。之后，在导体板的第2主面在具有多个通电用半导体元件、导体板及导体片的半导体装置的半成品的底面露出的状态下进行多个PN结二极管的通电试验。
发明的效果
根据本发明，多个PN结二极管的通电试验是在被配备于半导体装置的半成品处的状态下进行的。因此，能够同时进行多个通电用半导体元件的筛选试验。由此，能够提高半导体装置的生产率。
另外，根据本发明，能够将通电试验所使用的试验探针抵接于导体片。因此，能够对由于试验探针而损伤通电用半导体元件的表面电极这一情况进行抑制。另外，能够在之后的装配工序中将导体片用作电极接合用金属膜。由此，不需要用于对通电用半导体元件的表面电极进行保护的金属箔等缓冲材料，能够使半导体装置的成本降低。
另外，根据本发明，在进行通电试验时由通电用半导体元件发出的热量被导体板吸收，从在半成品的底面露出的导体板的第2主面有效地释放到试验工作台等。由此，能够对进行通电试验时的通电用半导体元件的温度上升进行抑制。
通过下面的详细的说明和附图，本发明的目的、特征、方案及优点会变得更加明了。
附图说明
图1是示意性地图示通过实施方式1的半导体装置的制造方法制造的半导体装置的第1半成品的俯视图。
图2是示意性地图示通过实施方式1的半导体装置的制造方法制造的半导体装置的第1半成品的剖视图。
图3是示意性地图示通过实施方式1的半导体装置的制造方法制造的半导体装置的第2半成品的俯视图。
图4是示意性地图示通过实施方式1的半导体装置的制造方法制造的半导体装置的俯视图。
图5是示意性地图示通过实施方式1的半导体装置的制造方法制造的半导体装置的剖视图。
图6是表示实施方式1的半导体装置的制造方法及电力控制电路的制造方法的流程图。
图7是示意性地图示通过实施方式2的半导体装置的制造方法制造的半导体装置的第1半成品的俯视图。
图8是表示实施方式2的半导体装置的制造方法及电力控制电路的制造方法的流程图。
图9是示意性地图示通过实施方式3的半导体装置的制造方法制造的半导体装置的第1半成品的俯视图。
图10是示意性地图示通过实施方式3的半导体装置的制造方法制造的半导体装置的第2半成品的俯视图。
图11是表示实施方式3的半导体装置的制造方法及电力控制电路的制造方法的流程图。
具体实施方式
1实施方式1
1.1半导体装置的制造方法
图1及图2分别是示意性地图示通过实施方式1的半导体装置的制造方法制造的半导体装置的第1半成品的俯视图及剖视图。图3是示意性地图示通过实施方式1的半导体装置的制造方法制造的半导体装置的第2半成品的俯视图。图4及图5分别是示意性地图示通过实施方式1的半导体装置的制造方法制造的半导体装置的俯视图及剖视图。图2及图5分别图示出图1及图4所描绘的剖断线A-A’位置处的剖面。
图6是表示实施方式1的半导体装置的制造方法及电力控制电路的制造方法的流程图。
实施方式1的半导体装置的制造方法具有图6所图示的工序S1至S12。
通过图4及图5所图示的实施方式1的半导体装置的制造方法制造的半导体装置1为电力用半导体装置，是使用了SiC的金属氧化物半导体场效应晶体管(MOSFET)。半导体装置1也可以是使用了SiC的MOSFET之外的半导体装置。
在工序S1中，如图1及图2所图示的那样，在多个通电用半导体元件11所包含的大于或等于两个通电用半导体元件11的表面11f之上分别形成大于或等于两个栅极电极15。在实施方式1中，大于或等于两个通电用半导体元件11是多个通电用半导体元件11的全部。多个通电用半导体元件11分别内置多个PN结二极管。对多个PN结二极管进行通电。
在工序S2中，如图1及图2所图示的那样，在多个通电用半导体元件11所包含的大于或等于两个通电用半导体元件11的表面11f之上分别形成大于或等于两个源极电极16。在实施方式1中，该大于或等于两个通电用半导体元件11是多个通电用半导体元件11的全部。
工序S1及S2可以同时执行，也可以不同时执行。工序S1及S2的执行顺序是任意的。
在工序S3中，如图1及图2所图示的那样，将多个通电用半导体元件11的背面11b连接于导体板31的第1主面31f。在实施方式1中，导体板31的第1主面31f为导体板31的表面。在实施方式1中，通过烧结接合将多个通电用半导体元件11的背面11b连接于导体板31的第1主面31f。由此，多个通电用半导体元件11的背面11b与导体板31的第1主面31f进行电及热连接。
在工序S4中，如图1及图2所图示的那样，将导体片32连接于多个通电用半导体元件11的表面11f。在实施方式1中，导体片32是与多个通电用半导体元件11的表面11f分别连接的多个导体片。在实施方式1中，多个导体片32彼此独立。在实施方式1中，通过烧结接合将导体片32连接于多个通电用半导体元件11的表面11f。由此，导体片32与多个通电用半导体元件11的表面11f进行电及热连接。在实施方式1中，多个导体片32所包含的大于或等于两个导体片32分别经由大于或等于两个源极电极16与大于或等于两个通电用半导体元件11的表面11f连接。
在工序S5中，如图1及图2所图示的那样，将中继基板12连接于导体板31的第1主面31f。在实施方式1中，通过烧结接合将中继基板12连接于导体板31的第1主面31f。由此，中继基板12与导体板31的第1主面31f进行热连接。在实施方式1中，中继基板12为一个中继基板。中继基板12也可以是多个中继基板。中继基板12具有栅极电路图案21及源极电路图案22。栅极电路图案21及源极电路图案22具有导电性。栅极电路图案21及源极电路图案22配置于中继基板12的表面12f侧。栅极电路图案21具有大于或等于两个第1栅极焊盘21-1及第2栅极焊盘21-2。在实施方式1中，第2栅极焊盘21-2为一个第2栅极焊盘。第2栅极焊盘21-2也可以是多个第2栅极焊盘。第2栅极焊盘21-2主要用于在对图1及图2所图示的半导体装置1的第1半成品1A进行通电试验时将信号输入至半导体装置1的第1半成品1A，以及用于在将半导体装置1组装于具有大的电路结构的半导体装置的情况下从半导体装置1取出信号电位。源极电路图案22具有大于或等于两个第1源极焊盘22-1及第2源极焊盘22-2。在实施方式1中，第2源极焊盘22-2为一个第2源极焊盘。第2源极焊盘22-2也可以是多个第2源极焊盘。
在工序S3、S4及S5中进行的烧结接合所使用的烧结接合材料是由Ag、Cu等构成的材料。烧结接合经过加压接合工艺或无加压接合工艺而进行。烧结接合也称为烧结连接。
工序S3、S4及S5可以同时执行，也可以不同时执行。工序S3、S4及S5的执行顺序是任意的。
在工序S6中，如图1及图2所图示的那样，大于或等于两个栅极电极15经由栅极电路图案21彼此电连接。由此，对大于或等于两个栅极电极赋予共通的栅极电位。在实施方式1中，大于或等于两个栅极电极通过大于或等于两个导电导线35分别与大于或等于两个第1栅极焊盘21-1电连接，由此大于或等于两个栅极电极15经由栅极电路图案21彼此电连接。
通过工序S1至S6，得到图1及图2所图示的具有多个通电用半导体元件11、中继基板12、大于或等于两个栅极电极15、大于或等于两个源极电极16、导体板31、导体片32及大于或等于两个导电导线35的半导体装置1的第1半成品1A。导体板31的第2主面31b在半导体装置1的第1半成品1A的底面1Ab露出。在实施方式1中，导体板31的第2主面31b为导体板31的背面。
在工序S7中，在导体板31的第2主面31b在半导体装置1的第1半成品1A的底面1Ab露出的状态下，对半导体装置1的第1半成品1A进行多个通电用半导体元件11所具有的多个PN结二极管的通电试验。此外，在对半导体模块进行通电试验的情况下，绝缘材料附着于导体板31的第2主面31b。
在进行通电试验时，导体板31的第2主面31b设置于通电工作台之上。由此，向多个通电用半导体元件11赋予共通的漏极电位。另外，能够从多个通电用半导体元件11经由导体板31及通电工作台而释放由多个通电用半导体元件11发出的热量。另外，能够使得用于将进行通电试验时的多个通电用半导体元件11的试验温度设得高的热量经由通电工作台及导体板31而流入到多个通电用半导体元件11。
另外，在进行通电试验时，对第2栅极焊盘21-2进行电探测。由此，对大于或等于两个通电用半导体元件11赋予共通的栅极电位。另外，对大于或等于两个导体片32进行电探测。由此，对大于或等于两个通电用半导体元件11赋予彼此独立的源极电位。对大于或等于两个通电用半导体元件11赋予彼此独立的源极电位的原因在于，如上所述，与大于或等于两个源极电极16分别连接的大于或等于两个导体片32彼此独立，对大于或等于两个源极电极16赋予彼此独立的源极电位。另外，向在各通电用半导体元件11形成的栅极电极15及源极电极16之间施加成为负偏置的电压。成为负偏置的电压是赋予给源极电极16的源极电位比赋予给栅极电极15的栅极电位高的电压。由此，能够可靠地断开MOSFET即各通电用半导体元件11的沟道。由此，能够使在进行各通电用半导体元件11的通电试验时流过各通电用半导体元件11的试验电流的大部分为在内置于各通电用半导体元件11的PN结二极管流动的双极电流。由此，能够将各通电用半导体元件11的筛选试验的条件设为恰当的条件。
另外，在进行通电试验时，在对各通电用半导体元件11赋予了上述漏极电位、栅极电位及源极电位的状态下，从在各通电用半导体元件11形成的源极电极16向在各通电用半导体元件11形成的栅极电极15进行通电。由此，进行在多个通电用半导体元件11分别内置的多个PN结二极管的通电试验。
另外，在进行通电试验时，例如，通过对各通电用半导体元件11供给试验电流的恒流源而对在各通电用半导体元件11流动的试验电流的电流值进行调整，将试验电流的电流密度控制为所希望的电流密度。另外，对通电工作台的温度进行调整，将各通电用半导体元件11的试验温度控制为所希望的试验温度。由于在进行通电试验时各通电用半导体元件11发热，因此通电工作台的温度被设定得比各通电用半导体元件11的所希望的试验温度低。各通电用半导体元件11的发热量依赖于在各通电用半导体元件11内置的PN结二极管的正向损耗及试验电流的电流值。试验温度例如通过将发热量乘以通电工作台和各通电用半导体元件11的最大温度部之间的热阻而得到的值加上通电工作台的温度来进行预测。通电工作台的温度例如被设定为200℃。在进行通电试验时，在对内置于各通电用半导体元件11的PN结二极管设定的时间范围进行通电。
另外，在进行通电试验时，对进行通电试验前后的PN结二极管的正向特性进行比较而验证双极劣化度。此时，在进行通电试验前后的PN结二极管的正向特性的变动量落在规格外的情况下，内置有PN结二极管的各通电用半导体元件11被排除在出厂对象之外。
在工序S8中，如图3所图示的那样，大于或等于两个源极电极16经由源极电路图案22彼此电连接。由此，对大于或等于两个源极电极16赋予共通的源极电位。在实施方式1中，大于或等于两个源极电极16通过大于或等于两个导电导线36分别与大于或等于两个第1源极焊盘22-1电连接，由此大于或等于两个源极电极16经由源极电路图案22彼此电连接。
在工序S9中，如图3所图示的那样，大于或等于两个栅极电极15经由栅极电路图案21彼此重新电连接。在实施方式1中，大于或等于两个栅极电极15通过新的大于或等于两个导电导线37分别与大于或等于两个第1栅极焊盘21-1重新电连接，由此大于或等于两个栅极电极15经由栅极电路图案21彼此重新电连接。由此，即使在进行通电试验前形成的导电导线35的长期可靠性及导电性能在进行通电试验时降低的情况下，也能够通过导电导线37确保长期可靠性及导电性能。在进行通电试验前形成的导电导线35的长期可靠性及导电性能在进行通电试验时降低的原因在于，导电导线35与栅极电极15及栅极电路图案21之间的接合界面暴露于高温，在该接合界面处金属间化合物生长而使导电导线35的连接强度降低。
工序S8及S9可以同时执行，也可以不同时执行。工序S8及S9的执行顺序是任意的。
通过工序S1至S9，得到图3所图示的具有多个通电用半导体元件11、中继基板12、大于或等于两个栅极电极15、大于或等于两个源极电极16、导体板31、导体片32、导电导线35、导电导线36及导电导线37的半导体装置1的第2半成品1B。
在工序S10中，如图4及图5所图示的那样，多个间隔导体(spacer conductor)33连接于栅极电路图案21及源极电路图案22。在实施方式1中，多个间隔导体33包含与第2栅极焊盘21-2连接的间隔导体及与第2源极焊盘22-2连接的间隔导体。多个间隔导体33优选具有与导体片32的厚度相同程度的厚度。
工序S10可以在工序S8及S9前执行，也可以在工序S8及S9后执行。工序S10也可以在执行工序S7前执行。
在工序S11中，如图4及图5所图示的那样，形成树脂封装材料41。树脂封装材料41将多个通电用半导体元件11、中继基板12、导体板31的至少一部分、导体片32的至少一部分、及多个间隔导体33的至少一部分覆盖。
在工序S12中，如图4及图5所图示的那样，对树脂封装材料41的至少一部分、导体片32的至少一部分及多个间隔导体33的至少一部分进行研磨而使导体片32的一个面及多个间隔导体33的一个面在树脂封装材料41的研磨面露出。也可以对导体板31的一部分进行研磨。
在实施方式1的半导体装置的制造方法中，在执行了工序S1至S6后执行工序S7。另外，在执行了S7后执行工序S8至S12。
通过工序S1至S12，得到图4及图5所图示的具有多个通电用半导体元件11、中继基板12、大于或等于两个栅极电极15、大于或等于两个源极电极16、导体板31、导体片32、多个间隔导体33、导电导线35、导电导线36、导电导线37及树脂封装材料41的半导体装置1。对半导体装置1进行高温反向偏置(HTRB)试验、通断试验等将与半导体装置1的耐压相当的电压施加于半导体装置1的试验。
1.2电力控制电路的制造方法
实施方式1的电力控制电路的制造方法具有图6所图示的工序S1至S13。
在对电力控制电路进行制造的情况下，通过具有工序S1至S12的实施方式1的半导体装置的制造方法对多个半导体装置1进行制造。
在工序S13中，对具有制造出的多个半导体装置1的电力控制电路进行制造。制造的电力控制电路构成具有比各半导体装置1的电路结构大的电路结构的半导体装置。
在半导体装置1的等价电路具有单相的MOSFET的情况下，通过将2个半导体装置1搭载于带有电路图案的绝缘基板之上，从而能够对由半桥电路构成的半导体装置进行制造。另外，通过将6个半导体装置1搭载于带有电路图案的绝缘基板之上，从而能够对由全桥电路构成的半导体装置进行制造。另外，通过对半桥电路、全桥电路等进行组合，能够对由升压电路等构成的半导体装置进行制造。在将半导体装置1搭载于带有电路图案的绝缘基板之上后，将信号电极、主电流电极等接合于半导体装置1。也可以通过封装材料覆盖半导体装置1及带有电路图案的绝缘基板。对由电力控制电路构成的半导体装置进行出厂检查。在出厂检查中，能够缩短进行筛选试验的筛选试验时间，能够省略筛选试验其本身。原因在于，在制造出半导体装置1的时间点已经进行了筛选试验。
1.3实施方式1的效果
根据实施方式1，并非是针对单体的通电用半导体元件11，而是针对具有多个通电用半导体元件11的半导体装置1的第1半成品1A进行多个PN结二极管的通电试验。由此，在多个PN结二极管被配备于半导体装置1的第1半成品1A的状态下进行多个PN结二极管的通电试验。由此，能够同时进行多个通电用半导体元件11的筛选试验。由此，能够提高半导体装置1的生产率。
另外，根据实施方式1，并非是针对由电力控制电路构成的半导体装置，而是针对具有多个通电用半导体元件11的半导体装置1的第1半成品1A进行多个PN结二极管的通电试验。由此，能够对同时进行通电试验的通电用半导体元件11的数量进行抑制。由此，能够对通电试验中的成品率的降低进行抑制。例如，在半导体装置1的等价电路具有单相的MOSFET，对由半桥电路构成的半导体装置进行制造的情况下，能够将同时进行通电试验的通电用半导体元件11的数量设为1/2。在半导体装置1的等价电路具有单相的MOSFET，对由全桥电路构成的半导体装置进行制造的情况下，能够将同时进行通电试验的通电用半导体元件11的数量设为1/6。另外，在半导体装置1的等价电路具有单相的MOSFET的情况下，不需要对半导体装置1的背面1b赋予绝缘性。因此，半导体装置1的搬运变得容易。另外，能够将进行通电试验的通电装置小型化。
另外，根据实施方式1，导体片32连接于通电用半导体元件11的表面11f。由此，能够使通电试验所使用的试验探针与导体片32接触。因此，能够对由于试验探针而使通电用半导体元件11的表面电极损伤这一情况进行抑制。另外，能够在之后的装配工序中将导体片32用作电极接合用金属膜。由此，不需要专门用于对通电用半导体元件11的表面电极进行保护的金属箔等缓冲材料，能够使半导体装置1的成本降低。另外，能够不考虑通电用半导体元件11的表面电极损伤这一情况地对试验探针进行选定。由此，能够选定具有管脚的试验探针，该管脚简易且具有高通电能力。另外，根据实施方式1，导体片32连接于通电用半导体元件11的源极电极16。由此，能够使用具有大的剖面面积且仅具有小的面方向的电阻成分的电极而进行通电。由此，即使在探测位置少的情况下，也能够在通电用半导体元件11均匀地流动电流。另外，当在探测位置产生接触电阻，在进行通电时通过接触电阻产生了热量的情况下，产生的热量也会在导体片32的内部扩散直至产生的热量传递至通电用半导体元件11。由此，能够对在通电用半导体元件11产生热点这一情况进行抑制。
另外，根据实施方式1，在进行通电试验时由通电用半导体元件11发出的热量被导体板31吸收，从在半导体装置1的第1半成品1A的底面1Ab露出的导体板31的第2主面31b有效地释放到试验工作台等。由此，能够对进行通电试验时的通电用半导体元件11的温度上升进行抑制。
另外，根据实施方式1，对在大于或等于两个通电用半导体元件11的表面11f分别形成的大于或等于两个栅极电极15赋予共通的栅极电位。由此，能够减少用于对栅极偏置进行控制的探测位置的数量。由此，能够容易地对通电试验的条件进行控制。由此，能够缩小通电用半导体元件11的焊盘尺寸，能够缩小通电用半导体元件11的无效区域。其结果，能够增加从各晶片的通电用半导体元件11的获取数量。
在进行通电试验时，在对大于或等于两个通电用半导体元件11赋予共通的栅极电位，对大于或等于两个通电用半导体元件11赋予共通的源极电位，对大于或等于两个通电用半导体元件11赋予共通的漏极电位的情况下，无法在进行通电试验时对在大于或等于两个通电用半导体元件11流动的试验电流进行独立的控制。而且，试验电流的比率大致为大于或等于两个通电用半导体元件11分别具有的多个PN结二极管的正向电压的倒数的比率。因此，产生与大于或等于两个通电用半导体元件11的特性的波动对应的试验电流的波动。因此，无法使试验电流均匀化。因此，在特定的通电用半导体元件11流动过剩的电流。因此，通电试验中的成品率降低。
相对于此，如实施方式1所示，在进行通电试验时，在对大于或等于两个通电用半导体元件11赋予共通的栅极电位，对大于或等于两个通电用半导体元件11赋予彼此独立的源极电位，对大于或等于两个通电用半导体元件11赋予共通的漏极电位的情况下，能够在进行通电试验时对在大于或等于两个通电用半导体元件11流动的试验电流进行独立的控制。另外，能够使试验电流均匀化。例如，通过从与大于或等于两个通电用半导体元件11的数量相同的数量的大于或等于两个的恒流源分别供给在大于或等于两个通电用半导体元件11流动的试验电流，从而能够在进行通电试验时对试验电流进行独立的控制，能够使试验电流均匀化。因此，在大于或等于两个通电用半导体元件11的特性存在差异的情况下，也能够使试验电流均匀化。因此，通电试验中的成品率上升。
在无法对流过大于或等于两个通电用半导体元件11的试验电流进行独立的控制的情况下，试验电流的波动通常比实际使用时在大于或等于两个通电用半导体元件11流动的电流的波动大。因此，由无法使试验电流均匀化导致的通电试验中的成品率的降低是过剩的。对该点进行说明。
在进行通电试验时在各通电用半导体元件11流动的试验电流主要由直流成分构成。因此，试验电流的电流值主要依赖于各通电用半导体元件11的阻抗的正向的电阻成分。相对于此，在实际使用时在各通电用半导体元件11流动的电流包含直流成分及交流成分。原因在于，该电流的电流值大多随时间变化。因此，该电流的电流值不仅依赖于阻抗的电阻成分，还依赖于阻抗的电感成分。因此，相对而言，该电流的电流值难以受到各通电用半导体元件11的正向电压特性的影响。特别地，在使用同步整流方式仅在死区时间期间中的极短时间对内置的PN结二极管进行通电的半导体装置中，由于在实际使用时在各通电用半导体元件流动的电流所包含的直流成分小，因此该电流的电流值不易受到各通电用半导体元件11的正向电压特性的影响。因此，试验电流的波动通常比在实际使用时在大于或等于两个通电用半导体元件11流动的电流的波动大。
另外，根据实施方式1，在进行了通电试验后，对大于或等于两个通电用半导体元件11赋予共通的栅极电位，对大于或等于两个通电用半导体元件11赋予共通的源极电位，对大于或等于两个通电用半导体元件11赋予共通的漏极电位。这是因为，进行了通电试验后不需要对在大于或等于两个通电用半导体元件11流动的试验电流进行独立的控制。由此，能够将大于或等于两个通电用半导体元件11作为单一的通电用发电元件进行控制。
另外，根据实施方式1，通过烧结接合将多个通电用半导体元件11的背面11b连接于导体板31的第1主面31f。另外，通过烧结接合将导体片32连接于多个通电用半导体元件11的表面11f。另外，通过烧结接合将中继基板12连接于导体板31的第1主面31f。由此，即使在为了缩短进行通电试验的试验时间而在进行通电试验时将半导体装置1的第1半成品1A暴露于高温的情况下，也能够对接合界面的劣化进行抑制。由此，能够对具有高可靠性的半导体装置1进行制造。
另外，根据实施方式1，在进行了通电试验后，将大于或等于两个栅极电极15重新连接于栅极电路图案21。由此，即使在为了缩短进行通电试验的试验时间而在进行通电试验时将半导体装置1的第1半成品1A暴露于高温，导电导线35的长期可靠性及导电性能在进行通电试验时降低的情况下，也能够对具有高可靠性的半导体装置1进行制造。
另外，根据实施方式1，在进行了通电试验后，形成树脂封装材料41。由此，即使在为了缩短进行通电试验的试验时间而在进行通电试验时将半导体装置1的第1半成品1A暴露于高温的情况下，也能够防止树脂封装材料41产生劣化，能够对树脂封装材料41的重量减少进行抑制。此外，在进行了通电试验后形成树脂封装材料41的情况下，在进行通电试验时不存在树脂封装材料41。但是，由于在进行PN结二极管的通电试验时没有施加高电压，因此在不存在树脂封装材料41的情况下，在通电用半导体元件11也不产生沿面放电。因此，能够将进行通电试验时的通电用半导体元件11的试验温度设定为适于缩短进行通电试验的试验时间的试验温度。
另外，根据实施方式1，在进行了通电试验后，对导体片32的至少一部分进行研磨。由此，除去在进行通电试验时形成于导体片32的至少一部分的表面处的氧化膜。由此，能够恢复导体片32的至少一部分的通电性能、与焊料等连接材料的接合性。
另外，在实施方式1中，在执行工序S7前执行工序S10的情况下，通过在进行了通电试验后对多个间隔导体33的至少一部分进行研磨而使多个间隔导体33的一个面在树脂封装材料41的研磨面露出，从而能够恢复多个间隔导体33的至少一部分的通电性能、与焊料等连接材料的接合性。
另外，根据实施方式1，在制造出半导体装置1的时间点已经进行了筛选试验。由此，能够缩短由电力控制电路构成的半导体装置的出厂检查所需要的时间。另外，能够提高出厂检查的成品率。由于进行出厂检查的检查装置大多是大型且高成本的，因此能够缩短出厂检查所需要的时间会产生经济效益。另外，具有大的电路结构的半导体装置由多个部件构成，该半导体装置被判定为不合格品的情况下的损耗成本大。因此，能够提高出厂检查的成品率这一点有助于减小损耗成本。
2实施方式2
图7是示意性地图示通过实施方式2的半导体装置的制造方法制造的半导体装置的第1半成品的俯视图。
图8是表示实施方式2的半导体装置的制造方法及电力控制电路的制造方法的流程图。
实施方式2的半导体装置的制造方法及电力控制电路的制造方法主要在下述点上与实施方式1的半导体装置的制造方法及电力控制电路的制造方法不同。关于未在下面叙述的点，与在实施方式1的半导体装置的制造方法及电力控制电路的制造方法中采用的结构相同的结构也被用于实施方式2的半导体装置的制造方法及电力控制电路的制造方法。
实施方式2的半导体装置的制造方法具有图8所图示的工序S1至S12、S21及S22。
在工序S21中，如图7所图示的那样，将温度检测用元件13搭载于多个通电用半导体元件11所包含的通电用半导体元件11之上。温度检测用元件13由温度检测用二极管等构成。在温度检测用元件13由温度检测用二极管构成的情况下，温度检测用二极管的阳极焊盘43及阴极焊盘44通过导电导线38及导电导线39而分别与中继基板12所具有的第1阳极焊盘23-1及第1阴极焊盘24-1电连接。第1阳极焊盘23-1及第1阴极焊盘24-1经由中继基板12所具有的阳极电路图案23及阴极电路图案24而分别与中继基板12所具有的第2阳极焊盘23-2及第2阴极焊盘24-2连接。由此，通过对第2阳极焊盘23-2及第2阴极焊盘24-2进行电探测，能够取得温度检测用二极管的电位。例如，在温度检测用二极管流动温度确认用的小电流，通过读取温度检测用二极管的正向电压，能够对进行通电试验时的通电用半导体元件11的温度进行测定。在实施方式2中，在一个通电用半导体元件11之上搭载温度检测用元件13。由此，与在大于或等于两个通电用半导体元件11之上搭载有温度检测用元件13的情况相比，能够将半导体装置1小型化。例如，也可以是将搭载有温度检测用元件13的通电用半导体元件11及没有搭载温度检测用元件13的通电用半导体元件11电并联连接而构成半导体装置1。由此，能够使通电用半导体元件11的制造成本降低。
在工序S7中，优选的是，通过向将发热量乘以通电用半导体元件11和温度检测用元件13之间的热阻而得到的值加上由温度检测用元件13检测到的温度，从而与实施方式1相比能够准确地对通电用半导体元件11的温度进行预测。原因在于，由于通电用半导体元件11和温度检测用元件13之间的热阻比通电工作台和各通电用半导体元件11的最大温度部之间的热阻小，因此预测的误差小。
在工序S22中，温度检测用二极管的阳极焊盘43及阴极焊盘44通过新的导电导线与中继基板12所具有的第1阳极焊盘23-1及第1阴极焊盘24-1重新电连接。由此，即使在进行通电试验前形成的导电导线38及导电导线39的长期可靠性及导电性能在进行通电试验时降低的情况下，也能够通过新的导电导线确保长期可靠性及导电性能。
工序S22可以与工序S8及S9同时进行，也可以不与工序S8及S9同时进行。
在执行了工序S7后执行工序S22。
3实施方式3
图9是示意性地图示通过实施方式3的半导体装置的制造方法制造的半导体装置的第1半成品的俯视图。图10是示意性地图示通过实施方式3的半导体装置的制造方法制造的半导体装置的第2半成品的俯视图。
图11是表示实施方式3的半导体装置的制造方法及电力控制电路的制造方法的流程图。
实施方式3的半导体装置的制造方法及电力控制电路的制造方法主要在下述点上与实施方式1的半导体装置的制造方法及电力控制电路的制造方法不同。关于未在下面叙述的点，与在实施方式1的半导体装置的制造方法及电力控制电路的制造方法中采用的结构相同的结构也被用于实施方式3的半导体装置的制造方法及电力控制电路的制造方法。
实施方式3的半导体装置的制造方法具有图11所图示的工序S1至S7、S9至S13及S31。
在工序S5中，在与导体板31的第1主面31f连接的中继基板12处，如图9所图示的那样，第2源极焊盘22-2是被分割开的大于或等于两个第2源极焊盘。大于或等于两个第2源极焊盘22-2分别与大于或等于两个第1源极焊盘22-1电连接。因此，源极电路图案22具有彼此电气独立的大于或等于两个图案。
另外，在工序S5中，在与导体板31的第1主面31f连接的中继基板12处，在第2栅极焊盘21-2及大于或等于两个第2源极焊盘22-2的表面设置接合膜。接合膜是能够进行焊料接合、烧结接合等接合的膜。作为接合膜能够使用将NiP膜、Pd膜及Au膜以记载的顺序层叠后的镀膜等。
在工序S31中，如图9所图示的那样，大于或等于两个源极电极16分别与源极电路图案22所具有的大于或等于两个图案电连接。在实施方式3中，大于或等于两个源极电极16通过大于或等于两个导电导线36分别与大于或等于两个第1源极焊盘22-1电连接，由此大于或等于两个源极电极16分别与大于或等于两个图案电连接。在图9所图示的第1半成品1A中，由于大于或等于两个图案彼此电气独立，因此在大于或等于两个源极电极16分别与大于或等于两个图案电连接的情况下，也能够对大于或等于两个源极电极16赋予彼此独立的源极电位。在执行工序S7前执行工序S31。
在工序S10中被与源极电路图案22连接的间隔导体33将源极电路图案22所具有的大于或等于两个图案彼此电连接。由此，对大于或等于两个源极电极16赋予共通的源极电位。在实施方式3中，通过将与源极电路图案22连接的间隔导体33连接于横跨大于或等于两个第2源极焊盘22-2的间隔导体33的连接区域，从而源极电路图案22所具有的大于或等于两个图案彼此电连接，多个通电用半导体元件11电并联连接。在执行了工序S7后执行工序S10。
在工序S10中被连接于第2栅极焊盘21-2的间隔导体33与设置于第2栅极焊盘21-2的表面处的接合膜接合。另外，与大于或等于两个第2源极焊盘22-2连接的间隔导体33与设置于大于或等于两个第2源极焊盘22-2的表面处的接合膜接合。
也可以在工序S1中形成的栅极电极15及在工序S2中形成的源极电极16的表面设置具有上述镀膜的接合膜。当在栅极电极15的表面设置该接合膜的情况下，在工序S6中，将导电导线35与设置于栅极电极15的表面处的接合膜接合。另外，在工序S31中，将导电导线36与设置于源极电极16的表面处的接合膜接合。
根据实施方式3，即使在大于或等于两个源极电极16与源极电路图案22电连接的情况下，也会对大于或等于两个通电用半导体元件11赋予彼此独立的源极电位。因此，能够对在进行通电试验时在大于或等于两个通电用半导体元件11流动的试验电流进行独立的控制。另外，能够使试验电流均匀化。因此，在大于或等于两个通电用半导体元件11的特性存在差异的情况下，也能够使试验电流均匀化。因此，通电试验中的成品率上升。
另外，根据实施方式3，不需要在进行了通电试验后通过大于或等于两个导电导线36将大于或等于两个源极电极16分别与大于或等于两个第1源极焊盘22-1电连接。因此，能够提高半导体装置1的生产率。
另外，在实施方式3中，当在源极电极16的表面设置具有上述镀膜的接合膜的情况下，能够对由于在工序S7中进行的通电试验中的温度上升而使接合膜的表面氧化这一情况、及由于该加热而使下层的膜所包含的Ni涌到Au膜之上这一情况进行抑制。由此，在进行了通电试验后将导体片32连接于源极电极16的情况下，也能够对导体片32的连接不良进行抑制。因此，也能够在工序S7后执行工序S4。
另外，当由在实施方式3中在工序S7中进行的通电试验中的温度上升导致的热应力被抑制为不会引起导电导线36和第1源极焊盘22-1的接合界面劣化的程度的情况下，不需要在进行了通电试验后通过大于或等于两个导电导线36将大于或等于两个源极电极16分别与大于或等于两个第1源极焊盘22-1重新电连接。另外，在该热应力被抑制为不会引起导电导线35和第1栅极焊盘21-1的接合界面劣化的程度的情况下，经由栅极电路图案21将大于或等于两个栅极电极15彼此重新电连接的工序S9也能够同样地省略。
此外，可以将各实施方式自由地组合，对各实施方式适当进行变形、省略。
虽然对本发明进行了详细的说明，但上述说明在全部的方面都只是例示，并不是限定性的内容。应当理解为，能够设想到未例示的无数的变形例。
标号的说明
1半导体装置，1A第1半成品，1B第2半成品，11通电用半导体元件，12中继基板，13温度检测用元件，15栅极电极，16源极电极，21栅极电路图案，22源极电路图案，31导体板，32导体片。

Claims (14)

1.一种半导体装置的制造方法，其具有：
工序a)，将分别内置多个PN结二极管的多个通电用半导体元件的背面连接于导体板的第1主面；
工序b)，将导体片连接于所述多个通电用半导体元件的表面；以及
工序c)，在执行了工序a)及工序b)后，在所述导体板的第2主面在具有所述多个通电用半导体元件、所述导体板及所述导体片的半导体装置的半成品的底面露出的状态下进行所述多个PN结二极管的通电试验。
2.根据权利要求1所述的半导体装置的制造方法，其具有：
工序d)，在所述多个通电用半导体元件所包含的大于或等于两个通电用半导体元件的表面之上分别形成大于或等于两个栅极电极；
工序e)，将具有栅极电路图案的中继基板连接于所述第1主面，该栅极电路图案具有导电性；以及
工序f)，经由所述栅极电路图案将所述大于或等于两个栅极电极彼此电连接，
在执行了工序d)、工序e)及工序f)后执行工序c)。
3.根据权利要求2所述的半导体装置的制造方法，其中，
在工序e)中，通过烧结接合将所述中继基板连接于所述第1主面。
4.根据权利要求2或3所述的半导体装置的制造方法，其具有：
工序g)，在执行了工序c)后，经由所述栅极电路图案将所述大于或等于两个栅极电极彼此重新电连接。
5.根据权利要求1至4中任一项所述的半导体装置的制造方法，其具有：
工序h)，在所述多个通电用半导体元件所包含的大于或等于两个通电用半导体元件的表面之上分别形成大于或等于两个源极电极；
工序i)，将具有源极电路图案的中继基板连接于所述第1主面，该源极电路图案具有导电性；以及
工序j)，经由所述源极电路图案将所述大于或等于两个源极电极彼此电连接，
在执行了工序c)后执行工序j)。
6.根据权利要求5所述的半导体装置的制造方法，其中，
在工序i)中，通过烧结接合将所述中继基板连接于所述第1主面。
7.根据权利要求1至4中任一项所述的半导体装置的制造方法，其具有：
工序k)，在所述多个通电用半导体元件所包含的大于或等于两个通电用半导体元件的表面之上分别形成大于或等于两个源极电极；
工序l)，将具有源极电路图案的中继基板连接于所述第1主面，该源极电路图案具有彼此电气独立的大于或等于两个图案且具有导电性；以及
工序m)，将所述大于或等于两个源极电极分别与所述大于或等于两个图案电连接，
在执行工序c)前执行工序m)。
8.根据权利要求7所述的半导体装置的制造方法，其具有：
工序n)，将使所述大于或等于两个图案彼此电连接的间隔导体连接于所述源极电路图案，
在执行了工序c)后执行工序n)。
9.根据权利要求1至8中任一项所述的半导体装置的制造方法，其中，
在工序a)中，通过烧结接合将所述多个通电用半导体元件的背面连接于所述第1主面，
在工序b)中，通过烧结接合将所述导体片连接于所述多个通电用半导体元件的表面。
10.根据权利要求1至9中任一项所述的半导体装置的制造方法，其中，
所述导体片为分别连接于所述多个通电用半导体元件的表面且彼此独立的多个导体片，
所述制造方法具有：
工序o)，在所述多个通电用半导体元件所包含的大于或等于两个通电用半导体元件的表面之上分别形成大于或等于两个源极电极，
在工序b)中，经由所述大于或等于两个源极电极将所述多个导体片所包含的大于或等于两个导体片连接于所述大于或等于两个通电用半导体元件的表面。
11.根据权利要求1至10中任一项所述的半导体装置的制造方法，其具有：
工序p)，将具有栅极电路图案和源极电路图案的中继基板连接于所述第1主面，该栅极电路图案具有导电性，该源极电路图案具有导电性；以及
工序q)，将多个间隔导体连接于所述栅极电路图案及所述源极电路图案；以及
工序r)，在执行了工程c)后形成树脂封装材料，该树脂封装材料将所述多个通电用半导体元件、所述中继基板、所述导体板的至少一部分、所述导体片的至少一部分及所述多个间隔导体的至少一部分覆盖。
12.根据权利要求11所述的半导体装置的制造方法，其具有：
工序s)，对所述导体片的至少一部分、所述多个间隔导体的至少一部分及所述树脂封装材料的至少一部分进行研磨而使所述导体片的一个面及所述间隔导体的一个面在所述树脂封装材料的研磨面露出。
13.根据权利要求1至12中任一项所述的半导体装置的制造方法，其具有：
工序t)，将温度检测用元件搭载于所述多个通电用半导体元件所包含的通电用半导体元件之上。
14.一种电力控制电路的制造方法，其具有：
通过权利要求1至13中任一项所述的半导体装置的制造方法对多个半导体装置进行制造的工序；以及
对具有所述多个半导体装置的电力控制电路进行制造的工序。
CN202110528910.7A 2020-05-19 2021-05-14 半导体装置的制造方法及电力控制电路的制造方法 Active CN113690151B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-087244 2020-05-19
JP2020087244A JP7313315B2 (ja) 2020-05-19 2020-05-19 半導体装置の製造方法及び電力制御回路の製造方法

Publications (2)

Publication Number Publication Date
CN113690151A true CN113690151A (zh) 2021-11-23
CN113690151B CN113690151B (zh) 2024-03-29

Family

ID=78408685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110528910.7A Active CN113690151B (zh) 2020-05-19 2021-05-14 半导体装置的制造方法及电力控制电路的制造方法

Country Status (4)

Country Link
US (1) US20210366788A1 (zh)
JP (1) JP7313315B2 (zh)
CN (1) CN113690151B (zh)
DE (1) DE102021111458A1 (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180029A1 (en) * 2001-04-25 2002-12-05 Hideki Higashitani Semiconductor device with intermediate connector
US20030178709A1 (en) * 2002-03-25 2003-09-25 Seiji Andoh Method of manufacturing semiconductor device
CN101634682A (zh) * 2008-07-26 2010-01-27 精炼金属股份有限公司 一种用于检测电试样的电检测装置及电检测方法
US20140264800A1 (en) * 2013-03-14 2014-09-18 General Electric Company Power overlay structure and method of making same
JP2016100424A (ja) * 2014-11-20 2016-05-30 三菱電機株式会社 パワーモジュール
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法
JP2017117869A (ja) * 2015-12-22 2017-06-29 三菱電機株式会社 半導体装置及びその製造方法
JP2017204575A (ja) * 2016-05-12 2017-11-16 株式会社日立製作所 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
WO2018198990A1 (ja) * 2017-04-24 2018-11-01 ローム株式会社 電子部品および半導体装置
JP2018206871A (ja) * 2017-05-31 2018-12-27 株式会社テンシックス 半導体素子及びその製造方法
JP2019021740A (ja) * 2017-07-14 2019-02-07 富士電機株式会社 半導体装置、半導体モジュール及び半導体装置の試験方法
CN109727960A (zh) * 2017-10-31 2019-05-07 三菱电机株式会社 半导体模块、其制造方法以及电力变换装置
WO2019202687A1 (ja) * 2018-04-18 2019-10-24 三菱電機株式会社 半導体モジュール
CN111033735A (zh) * 2017-09-04 2020-04-17 三菱电机株式会社 半导体模块以及电力变换装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104363A (ja) 1992-09-17 1994-04-15 Apic Yamada Kk リードフレーム
JPH06289287A (ja) 1993-02-04 1994-10-18 Asahi Optical Co Ltd 走査光学系
US7763917B2 (en) * 2006-01-24 2010-07-27 De Rochemont L Pierre Photovoltaic devices with silicon dioxide encapsulation layer and method to make same
US8253233B2 (en) * 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
JP5512377B2 (ja) * 2010-04-28 2014-06-04 本田技研工業株式会社 回路基板
JP2014204003A (ja) 2013-04-05 2014-10-27 株式会社デンソー 電力供給モジュール
JP6206021B2 (ja) * 2013-09-12 2017-10-04 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置
JP6265693B2 (ja) * 2013-11-12 2018-01-24 三菱電機株式会社 半導体装置およびその製造方法
JP6152842B2 (ja) * 2014-11-04 2017-06-28 トヨタ自動車株式会社 半導体装置とその製造方法
JP6415381B2 (ja) * 2015-04-30 2018-10-31 三菱電機株式会社 半導体装置の製造方法
JP6351551B2 (ja) 2015-07-14 2018-07-04 三菱電機株式会社 半導体装置、半導体装置の劣化評価方法、半導体装置を含むシステム
JP6633859B2 (ja) * 2015-07-31 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2018107364A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
DE112017006956B4 (de) * 2017-01-30 2022-09-08 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung
JP6893169B2 (ja) * 2017-12-26 2021-06-23 株式会社日立製作所 パワーモジュールおよび電力変換装置
CN113169161A (zh) * 2018-11-26 2021-07-23 三菱电机株式会社 半导体封装件、其制造方法及半导体装置
WO2020170650A1 (ja) * 2019-02-22 2020-08-27 パナソニックＩｐマネジメント株式会社 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180029A1 (en) * 2001-04-25 2002-12-05 Hideki Higashitani Semiconductor device with intermediate connector
US20030178709A1 (en) * 2002-03-25 2003-09-25 Seiji Andoh Method of manufacturing semiconductor device
CN101634682A (zh) * 2008-07-26 2010-01-27 精炼金属股份有限公司 一种用于检测电试样的电检测装置及电检测方法
US20140264800A1 (en) * 2013-03-14 2014-09-18 General Electric Company Power overlay structure and method of making same
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法
JP2016100424A (ja) * 2014-11-20 2016-05-30 三菱電機株式会社 パワーモジュール
JP2017117869A (ja) * 2015-12-22 2017-06-29 三菱電機株式会社 半導体装置及びその製造方法
JP2017204575A (ja) * 2016-05-12 2017-11-16 株式会社日立製作所 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
WO2018198990A1 (ja) * 2017-04-24 2018-11-01 ローム株式会社 電子部品および半導体装置
US20200144209A1 (en) * 2017-04-24 2020-05-07 Rohm Co., Ltd. Electronic component and semiconductor device
JP2018206871A (ja) * 2017-05-31 2018-12-27 株式会社テンシックス 半導体素子及びその製造方法
JP2019021740A (ja) * 2017-07-14 2019-02-07 富士電機株式会社 半導体装置、半導体モジュール及び半導体装置の試験方法
CN111033735A (zh) * 2017-09-04 2020-04-17 三菱电机株式会社 半导体模块以及电力变换装置
CN109727960A (zh) * 2017-10-31 2019-05-07 三菱电机株式会社 半导体模块、其制造方法以及电力变换装置
WO2019202687A1 (ja) * 2018-04-18 2019-10-24 三菱電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP7313315B2 (ja) 2023-07-24
CN113690151B (zh) 2024-03-29
US20210366788A1 (en) 2021-11-25
DE102021111458A1 (de) 2021-11-25
JP2021181917A (ja) 2021-11-25

Similar Documents

Publication Publication Date Title
US20130015468A1 (en) Semiconductor device and method of manufacturing the same
JPS6149432A (ja) 半導体装置の製造方法
US10763346B2 (en) Semiconductor device and power conversion apparatus
JP2012175113A (ja) パワー半導体モジュールおよびパワー半導体モジュールの製造方法
JP6699111B2 (ja) 半導体装置及び半導体装置の製造方法
US20240079384A1 (en) Semiconductor package and semiconductor device
CN110612600B (zh) 半导体装置
CN103996667B (zh) 具有旁路功能的半导体器件及其方法
US11380610B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10615131B2 (en) Semiconductor device with high quality and reliability wiring connection, and method for manufacturing the same
US20150237718A1 (en) Power semiconductor device
US11462516B2 (en) Method of manufacturing semiconductor device
US11211373B1 (en) Double-sided chip stack assembly
JP6988219B2 (ja) 半導体装置、半導体モジュール及び半導体装置の試験方法
WO2015136603A1 (ja) パワー半導体モジュール及びその製造検査方法
JP2011049337A (ja) 半導体装置の製造方法
CN113690151B (zh) 半导体装置的制造方法及电力控制电路的制造方法
JP2021125669A (ja) 半導体装置、および半導体装置の製造方法
JP2022513218A (ja) 電界抑制が向上させられた高電圧半導体装置を製作する方法
US11848298B2 (en) Semiconductor apparatus, power module, and manufacturing method of semiconductor apparatus
JP5618662B2 (ja) 半導体素子の特性測定方法および半導体装置の製造方法
JP2016081943A (ja) 半導体装置及びその製造方法
JP7358797B2 (ja) 半導体装置及びその製造方法、並びに半導体モジュール
KR102361845B1 (ko) 열전 소재 레그, 열전 모듈 및 이의 제조 방법
JP5861822B2 (ja) 半導体装置およびその試験方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant