JP6988219B2 - 半導体装置、半導体モジュール及び半導体装置の試験方法 - Google Patents
半導体装置、半導体モジュール及び半導体装置の試験方法 Download PDFInfo
- Publication number
- JP6988219B2 JP6988219B2 JP2017138169A JP2017138169A JP6988219B2 JP 6988219 B2 JP6988219 B2 JP 6988219B2 JP 2017138169 A JP2017138169 A JP 2017138169A JP 2017138169 A JP2017138169 A JP 2017138169A JP 6988219 B2 JP6988219 B2 JP 6988219B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- metal block
- test
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
Description
表面及び裏面にそれぞれ表面電極及び裏面電極を備えた半導体素子と、
前記半導体素子の前記裏面に導電性の接合材によって接合された金属ブロックと、
からなることを特徴としている。
上記半導体装置を、前記金属ブロックの裏面が接触するように試験ステージ上に載置するステップと、
前記試験ステージ上に載置された前記半導体装置の前記表面電極及び前記金属ブロックにそれぞれ第1及び第2のプローブを接触させる接触ステップと、
前記第1及び第2のプローブを介して前記半導体素子の前記表面電極及び前記裏面電極間に電流を印加するステップと、
を有することを特徴としている。
Claims (6)
- 各々が、表面及び裏面にそれぞれ表面電極及び裏面電極を備えた半導体素子と前記半導体素子の前記裏面に導電性の接合材によって接合された金属ブロックとからなる複数の半導体装置を有し、
前記複数の半導体装置の前記金属ブロックが互いに接触するように基板上に配置して構成された半導体モジュール。 - 前記半導体素子が接合された前記金属ブロックの表面は前記半導体素子よりも大なる面積を有し、前記半導体素子は前記金属ブロックの前記表面の外縁から離間する位置に接合されている請求項1に記載の半導体モジュール。
- 前記半導体素子は縦型パワー半導体素子である請求項1又は2に記載の半導体モジュール。
- 前記半導体素子は、炭化珪素(SiC)系半導体素子である請求項1ないし3のいずれか1に記載の半導体モジュール。
- 表面及び裏面にそれぞれ表面電極及び裏面電極を備えた半導体素子と前記半導体素子の前記裏面に導電性の接合材によって接合された金属ブロックとからなり、前記半導体素子が接合された前記金属ブロックの表面が前記半導体素子よりも大なる面積を有する半導体装置を、前記金属ブロックの裏面が接触するように試験ステージ上に載置するステップと、
前記試験ステージ上に載置された前記半導体装置の前記表面電極に第1のプローブを、前記金属ブロックに複数のコンタクトピンからなる第2のプローブを、それぞれ接触させる接触ステップと、
前記第1及び第2のプローブを介して前記半導体素子の前記表面電極及び前記裏面電極間に電流を印加するステップと、
を有する半導体装置の試験方法。 - 前記接触ステップにおいて、前記複数のコンタクトピンは前記半導体素子を挟んで互いに反対側の位置に押し当てられる請求項5に記載の試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017138169A JP6988219B2 (ja) | 2017-07-14 | 2017-07-14 | 半導体装置、半導体モジュール及び半導体装置の試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017138169A JP6988219B2 (ja) | 2017-07-14 | 2017-07-14 | 半導体装置、半導体モジュール及び半導体装置の試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019021740A JP2019021740A (ja) | 2019-02-07 |
JP6988219B2 true JP6988219B2 (ja) | 2022-01-05 |
Family
ID=65355801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017138169A Active JP6988219B2 (ja) | 2017-07-14 | 2017-07-14 | 半導体装置、半導体モジュール及び半導体装置の試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6988219B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7338258B2 (ja) * | 2019-06-19 | 2023-09-05 | 株式会社レゾナック | 接合材評価方法、及び評価試験装置 |
JP7313315B2 (ja) * | 2020-05-19 | 2023-07-24 | 三菱電機株式会社 | 半導体装置の製造方法及び電力制御回路の製造方法 |
JP7561964B2 (ja) | 2021-03-12 | 2024-10-04 | 三菱電機株式会社 | 通電検査装置および通電検査方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141111A (ja) * | 2006-12-05 | 2008-06-19 | Denso Corp | 半導体装置及び半導体装置のチップクラック検査方法 |
JP5631038B2 (ja) * | 2010-04-01 | 2014-11-26 | 三菱電機株式会社 | 半導体装置の製造方法 |
WO2014009997A1 (ja) * | 2012-07-11 | 2014-01-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2014053403A (ja) * | 2012-09-06 | 2014-03-20 | Rohm Co Ltd | パワーモジュール半導体装置 |
JP6135294B2 (ja) * | 2013-05-17 | 2017-05-31 | 富士電機株式会社 | 半導体チップの試験装置および試験方法 |
JP2015046491A (ja) * | 2013-08-28 | 2015-03-12 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール |
-
2017
- 2017-07-14 JP JP2017138169A patent/JP6988219B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019021740A (ja) | 2019-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107408538B (zh) | 电路基板及半导体装置 | |
US9723707B2 (en) | Power module substrate, power module substrate with heatsink, power module, and method for producing power module substrate | |
JP6988219B2 (ja) | 半導体装置、半導体モジュール及び半導体装置の試験方法 | |
JP5627789B2 (ja) | 半導体装置とその製造方法 | |
JP6148800B1 (ja) | ヒータチップ及び接合装置及び接合方法 | |
JP6448388B2 (ja) | 電力用半導体装置 | |
US9741628B2 (en) | Method for manufacturing semiconductor module and intermediate assembly unit of the same | |
JP3922538B2 (ja) | セラミックス回路基板の製造方法 | |
US9978664B2 (en) | Semiconductor module | |
US11454601B2 (en) | Substrate evaluation chip and substrate evaluation device | |
JP6499642B2 (ja) | ワイヤボンディング構造の製造方法、ワイヤボンディング構造、電子装置 | |
TW201643974A (zh) | 具有用於安裝半導體晶粒減少夾子移動之導體夾子的導線架 | |
KR102020070B1 (ko) | 전력반도체 모듈 및 전력반도체 모듈의 제조 방법 | |
JP2016031324A (ja) | 通電評価装置 | |
JP7313315B2 (ja) | 半導体装置の製造方法及び電力制御回路の製造方法 | |
JP2010253503A (ja) | ヒータチップ及び接合装置 | |
JP6884217B2 (ja) | 凹形湾曲部を備えた底部プレートを有する半導体モジュール | |
JP2016143826A (ja) | 電力用半導体装置、超音波接合方法および超音波接合装置 | |
JP6421674B2 (ja) | パワーモジュール用基板及びその製造方法 | |
JP7243201B2 (ja) | ヒートシンク付き絶縁回路基板の製造方法及びヒートシンク付き絶縁回路基板 | |
CN110945651B (zh) | 在端子的脚部下方的金属化层中具有凹陷的功率半导体模块 | |
Gersh | Reliability Evaluation of Large-Area Sintered Direct Bonded Aluminum Substrates for Medium-Voltage Power Modules | |
JP7497629B2 (ja) | 半導体チップの試験装置および試験方法 | |
JP2007042754A (ja) | パワーモジュール | |
Dobre et al. | Chip structure metallization impact on thermally induced faults in power IC devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6988219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |