JP7497629B2 - 半導体チップの試験装置および試験方法 - Google Patents

半導体チップの試験装置および試験方法 Download PDF

Info

Publication number
JP7497629B2
JP7497629B2 JP2020115848A JP2020115848A JP7497629B2 JP 7497629 B2 JP7497629 B2 JP 7497629B2 JP 2020115848 A JP2020115848 A JP 2020115848A JP 2020115848 A JP2020115848 A JP 2020115848A JP 7497629 B2 JP7497629 B2 JP 7497629B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
energy
test
avalanche
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020115848A
Other languages
English (en)
Other versions
JP2022013347A (ja
Inventor
良紀 竹迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020115848A priority Critical patent/JP7497629B2/ja
Priority to CN202110575844.9A priority patent/CN114089150A/zh
Publication of JP2022013347A publication Critical patent/JP2022013347A/ja
Application granted granted Critical
Publication of JP7497629B2 publication Critical patent/JP7497629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、半導体チップの試験装置および試験方法に関する。
MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などのパワーデバイスは、半導体ウエハまたは半導体チップの状態での動特性試験が行われている。
図12は従来の半導体チップ試験に用いられる測定機構を示す図、図13は試験による半導体チップの破壊後に半導体チップに印加されるエネルギによってコンタクトプローブに付着物が生じる場合を示す図である。
図12に示したように、半導体チップである被測定デバイス100は、テスタ101、コンタクトプローブ102、コンタクトプローブ102を保持するコンタクトブロック103および測定ステージ104を用いて試験が行われる。このとき、被測定デバイス100は、コンタクトプローブ102および測定ステージ104によってテスタ101に電気的に接続され、テスタ101から短時間の電気的なストレスを受けることで良品/不良品の選別が行われる。
テスタ101は、電源と被測定デバイス100との間に半導体スイッチを備えており、試験時に被測定デバイス100が破壊されるようなことがあると、半導体スイッチをターンオフして被測定デバイス100に流れる電流を遮断している。この半導体スイッチには、ターンオフ時に発生するサージ電圧を吸収するスナバ回路として、放電阻止型のスナバ回路が用いられる(たとえば、特許文献1参照)。このため、半導体スイッチがターンオフ後に流れる継続電流を減少させることができ、被測定デバイス100の損傷の拡大およびコンタクトプローブ102および測定ステージ104の損傷が抑制されるので、メンテナンスコストが低減される。
また、被測定デバイス100の試験時には、図13に示したように、被測定デバイス100の電極にコンタクトプローブ102を荷重をかけながら接触させて動特性試験を行っている。ここで、試験時に被測定デバイス100が破壊されるような電流が流れると、コンタクトプローブ102に被測定デバイス100の成分(シリコンデバイスであれば、シリコン)が溶融した異物105が付着することがある。このような異物105は、コンタクトプローブ102だけでなく、測定ステージ104にも付着することがある。
コンタクトプローブ102および測定ステージ104に異物105が付着していると、その異物105が次に試験される被測定デバイス100に物理的なダメージを与えるだけでなく、試験回路に異物105が介在することにより正常な試験ができなくなる。このため、被測定デバイス100が破壊されたときには、テスタ101による試験を中断してコンタクトプローブ102および測定ステージ104の点検が必要になる。
これに対し、デバイス破壊時の点検を自動化する技術が提案されている(たとえば、特許文献2参照)。この特許文献2の技術によれば、半導体チップが破壊した場合に、まず、その半導体チップの画像情報から半導体チップの上部電極に形成された破壊痕とコンタクトプローブの圧接痕との距離を計測する。次いで、その距離が判定基準距離(たとえば0.5ミリメートル)以下かどうかを判定し、判定基準距離以下のときだけ、コンタクトプローブのメンテナンスを行うようにしている。これにより、半導体チップの破壊が発生する都度、コンタクトプローブをメンテナンスしていた場合と比べて、試験装置の停止時間が短縮され、メンテナンスコストを低減することができる。
特開2013-92534号公報 特開2010-276477号公報
しかしながら、半導体スイッチのターンオフ時に発生するサージ電圧を吸収するスナバ回路として、放電阻止型のスナバ回路を用いた場合でも、破壊後に流れる継続電流によるダメージを完全に抑制することができない。また、半導体チップの画像処理にてコンタクトプローブのメンテナンス要否を判断する技術では、システムが複雑になるという問題点があった。
本発明はこのような点に鑑みてなされたものであり、半導体チップの破壊発生時におけるコンタクトプローブおよび測定ステージのメンテナンスを必要最小限にした半導体チップの試験装置および試験方法を提供することを目的とする。
本発明では、上記の課題を解決するために、1つの案では、パワーデバイスの半導体チップに対してチップ破壊が起こり得るスクリーニング試験のための半導体チップの試験装置が提供される。この半導体チップの試験装置は、スクリーニング試験により半導体チップにチップ破壊が生じたかどうかを判定する破壊判定部と、破壊判定部によりチップ破壊と判定されたことを受けて半導体チップに印加される印加エネルギを算出するエネルギ算出部と、エネルギ算出部によって算出された印加エネルギの値が設定値以上かどうかを判定する判定部と、半導体チップを組み込んだ完成品のアバランシェ耐量試験での完成品の熱抵抗と、試験装置において半導体チップを完成品のアバランシェ耐量試験でのアバランシェエネルギで試験を行った際の測定系での熱抵抗とから、完成品のアバランシェエネルギに相当する測定系でのアバランシェエネルギに補正する補正値を算出する補正値算出部と、を備える
また、本発明は、パワーデバイスの半導体チップに対してチップ破壊が起こり得るスクリーニング試験のための半導体チップの試験方法が提供される。この半導体チップの試験方法は、スクリーニング試験により半導体チップにチップ破壊が生じたとき、半導体チップを不良と判定するとともに、半導体チップに印加される印加エネルギを算出し、印加エネルギの値が設定値以上かどうかを判定し、印加エネルギの値が設定値以上と判定したとき、試験装置の停止を指示する、ステップを有し、半導体チップを組み込んだ完成品のアバランシェ耐量試験での完成品の熱抵抗と、試験装置において半導体チップを完成品のアバランシェ耐量試験でのアバランシェエネルギで試験を行った際の測定系での熱抵抗とから、完成品のアバランシェエネルギに相当する測定系でのアバランシェエネルギに補正する補正値を算出するステップをさらに有する
上記構成の半導体チップの試験装置および試験方法は、チップ破壊後のメンテナスを削減できるので、メンテナンスのための装置停止時間の短縮およびそれに伴う製造コストを低減することができるという利点がある。
本発明の実施の形態に係る誘導性負荷アバランシェ耐量試験の試験装置を例示する図である。 テスタの構成例を示すブロック図である。 半導体チップを搬送するハンドラを例示する図である。 試験装置の動作の流れを説明するフローチャートである。 試験時に測定される被測定デバイスのドレイン・ソース間電圧およびドレイン電流の時間変化を示す図である。 破壊後エネルギと測定ステージおよびコンタクトプローブへのダメージとの関係を示す図である。 パワーデバイスの概要図であり、(a)は半導体チップの要部を示す平面図、(b)は(a)のA-A矢視断面図、(c)は被測定デバイスを組み込んだ完成品の要部を示す図である。 アバランシェ試験のために印加したエネルギに対する被測定デバイスの温度変化を示す図である。 デバイス固有のアバランシェ耐量と温度との関係を示す図である。 温度センスダイオードの温度センス電圧をサンプリングするタイミングを説明する図である。 印加エネルギの熱抵抗の違いによる電流補正を説明する図である。 従来の半導体チップ試験に用いられる測定機構を示す図である。 試験による半導体チップの破壊後に半導体チップに印加されるエネルギによってコンタクトプローブに付着物が生じる場合を示す図である。
以下、本発明の実施の形態について、パワーデバイスの半導体チップに対してチップ破壊が起こり得るスクリーニング試験として、誘導性負荷アバランシェ耐量試験に適用した場合を例に図面を参照して詳細に説明する。なお、図中、同一の符号で示される部分は、同一の構成要素を示している。
図1は本発明の実施の形態に係る誘導性負荷アバランシェ耐量試験の試験装置を例示する図、図2はテスタの構成例を示すブロック図、図3は半導体チップを搬送するハンドラを例示する図である。
図1に示す試験装置は、被測定デバイス1としてパワーデバイスの誘導性負荷アバランシェ耐量試験を行う装置である。なお、図示の被測定デバイス1は、MOSFETの半導体チップ2に温度検出用の温度センスダイオード3を内蔵し、ゲート端子G、ドレイン端子D、ソース端子S、アノード端子Aおよびカソード端子Kを有している。
なお、本実施の形態では、温度検出素子である温度センスダイオード3は、半導体チップ2に内蔵されているが半導体チップ2に内蔵される必要はない。また、温度検出素子を被測定デバイス1ではなく試験装置に配置することができる。
テスタ19は、図2に示したように、デジタイザ22、電流計12、インダクタ13、電源14、コンデンサ15、電圧計16、電流源17、電圧計18およびゲートドライブユニット(GDU)11を有している。
被測定デバイス1のゲート端子Gは、ゲートドライブユニット11の出力端子に接続され、ゲートドライブユニット11の低電位端子は、被測定デバイス1のソース端子Sに接続されている。被測定デバイス1のドレイン端子Dは、電流計12の負極端子に接続され、電流計12の正極端子は、誘導性負荷であるインダクタ13の一方の端子に接続され、インダクタ13の他方の端子は、電圧可変の電源14の正極端子およびコンデンサ15の正極端子に接続されている。被測定デバイス1のドレイン端子Dは、また、電圧計16の正極端子に接続され、電圧計16の負極端子は、被測定デバイス1のソース端子Sに接続されている。被測定デバイス1のアノード端子Aは、電流源17の出力端子および電圧計18の正極端子に接続され、電流源17の他方の端子および電圧計18の負極端子は、被測定デバイス1のカソード端子Kに接続されている。
電流計12は、被測定デバイス1のドレイン電流Idを計測し、その計測結果はデジタイザ22に送られる。電圧計16は、被測定デバイス1のドレイン・ソース間電圧Vdsを計測し、その計測結果はデジタイザ22に送られる。電圧計18は、電流源17によって定電流駆動された温度センスダイオード3の順方向電圧である温度センス電圧VFを計測し、その計測結果はデジタイザ22に送られる。温度センスダイオード3は、温度係数を有し、計測した温度センス電圧VFは、被測定デバイス1の温度情報となる。
なお、この試験装置では、被測定デバイス1のドレイン端子Dと電流計12との間の電気的接続は、測定ステージにより行われる。また、被測定デバイス1のゲート端子Gとゲートドライブユニット11との間の電気的接続、被測定デバイス1のソース端子Sと電源14との間の電気的接続および被測定デバイス1のアノード端子Aおよびカソード端子Kと電流源17および電圧計18との間の電気的接続は、それぞれコンタクトプローブにより行われる。コンタクトプローブは、図12と同様であり、コンタクトプローブは、コンタクトブロックにより保持されている。
デジタイザ22は、図2に示したように、入力部20、記憶部21、演算部41、出力部23および表示部24を有している。入力部20は、取得部20aを有し、演算部41は、破壊判定部41a、エネルギ算出部41b、交換要否判定部41cおよび補正値算出部41dを有している。補正値算出部41dは、必要に応じて設けられる。設けない場合において、補正値を用いる場合は、装置外部で算出した補正値を入力部20より入力し記憶部21に記憶する。
入力部20では、取得部20aが電流計12からの電流値(ドレイン電流Id)と、電圧計16からの電圧値(ドレイン・ソース間電圧Vds)と、電圧計18からの電圧値(温度センスダイオード3の温度センス電圧VF)とを取得する。入力部20の取得部20aは、また、被測定デバイス1を組み込んだ完成品に対してあらかじめ解析されたアバランシェエネルギおよび熱抵抗Rthが入力される。補正値算出部41dが設けられていない場合は、入力は行わなくてもよい。
記憶部21は、各測定値と、交換要否判定部22cで使用される設定値と、必要に応じて、熱抵抗の違いによる補正値算出のためにあらかじめ取得した温度およびアバランシェエネルギとが記憶される。
演算部41の破壊判定部41aは、取得した電流値(ドレイン電流Id)が急変した場合、被測定デバイス1は破壊されたと判断する。エネルギ算出部41bは、破壊されたと判断された場合、試験終了後に被測定デバイス1に印加されたエネルギを算出する。交換要否判定部41cは、エネルギ算出部41bによって算出されたエネルギが測定ステージおよびコンタクトプローブの交換を必要とするような設定値であるかどうかを判定する。補正値算出部41dは、測定系の条件を完成品の条件に合わせるべく被測定デバイス1に流す補正値を算出する。
出力部23は、ハンドラ25に接続されていて、破壊判定部41aによる判定結果に応じて被測定デバイス1の選別を指示したり、測定終了等を出力する。出力部23は、また、補正値算出部41dの算出結果に応じてゲートドライブユニット11または電源14に対して被測定デバイス1に印加する電流値または電圧値の補正を行う。表示部24は、被測定デバイス1の破壊が発生した場合のアラーム報知を含むデジタイザ22の動作状態を表示する。
ハンドラ25は、図3に示したように、搬送部26と測定部27とを有し、搬送部26では、吸着コレット28がチップトレイ29に収容された被測定デバイス1を取り出して測定部27の測定ステージ30まで搬送する。搬送部26は、また、吸着コレット31が測定済みの被測定デバイス1をピックアップし、測定結果に応じて、被測定デバイス1を良品用のチップトレイ32または不良品用のチップトレイ33へ搬送する。
次に、図1に示す試験装置を用いて、被測定デバイス1の誘導性負荷アバランシェ耐量試験を行う手順について説明する。
図4は試験装置の動作の流れを説明するフローチャートであり、図5は試験時に測定される被測定デバイスのドレイン・ソース間電圧およびドレイン電流の時間変化を示す図、図6は破壊後エネルギと測定ステージおよびコンタクトプローブへのダメージとの関係を示す図である。
まず、被測定デバイス1の誘導性負荷アバランシェ耐量試験は、ハンドラ25において被測定デバイス1をチップトレイ29から測定部27の測定ステージ30まで搬送し(ステップS1)、被測定デバイス1にコンタクトプローブをコンタクトさせる(ステップS2)。
次に、電源14の電圧を所定の電圧まで上げ、その電圧を被測定デバイス1に印加する(ステップS3)。このとき、図5に示したように、被測定デバイス1のドレイン端子Dおよびソース端子Sには、ドレイン・ソース間電圧Vdsが印加され、ドレイン電流Idは、被測定デバイス1がターンオフしているので、0アンペア(A)である。
次に、ゲートドライブユニット11がパルス信号を出力して被測定デバイス1のゲート端子Gに印加することにより被測定デバイス1のスイッチングが開始される(ステップS4)。被測定デバイス1がターンオンされると、ドレイン・ソース間電圧Vdsが0ボルト(V)に近い値まで低下し、ドレイン電流Idは、インダクタ13があることによって徐々に増加する。このとき、インダクタ13にはエネルギが蓄えられる。その後、被測定デバイス1がターンオフされると、インダクタ13に蓄えられたエネルギが被測定デバイス1のドレイン・ソース間に一気になだれ込むことで、ドレイン・ソース間電圧Vdsが跳ね上がり、ドレイン電流Idは、徐々に減少する。
その後、電流計12が測定していたドレイン電流Idおよび電圧計16が測定していたドレイン・ソース間電圧Vdsは、デジタイザ22により取得され、記憶部21に保存される(ステップS5)。
次に、演算部41の破壊判定部41aは、被測定デバイス1がターンオフした後にサンプリングしたドレイン電流Idの波形を解析し、被測定デバイス1が破壊したかどうかを判定する(ステップS6)。破壊判定部41aは、被測定デバイス1がターンオフした後、ドレイン電流Idが0Aまで徐々に減少すれば、被測定デバイス1の誘導性負荷アバランシェ耐量試験を合格と判定する。被測定デバイス1がターンオフした後、徐々に減少するドレイン電流Idが、図5に示したように急増する場合、破壊判定部41aは、被測定デバイス1が破壊されたと判定する。
次に、破壊判定部41aによる判定の結果、被測定デバイス1は不良かどうかを判定する(ステップS7)。破壊判定部41aにより破壊と判定された被測定デバイス1は不良となる。被測定デバイス1が不良であれば、処理は、ステップS8に進み、被測定デバイス1が不良でなければ、処理は、ステップS12に進む。
被測定デバイス1が不良と判定されると、演算部41のエネルギ算出部41bにより、破壊後のエネルギ解析が行われる(ステップS8)。このエネルギ解析は、図5に示したように、破壊後(以下、ドレイン電流Idが瞬時に増加する時点ともいう)からドレイン電流Idが振動しながらほぼ0Aに低下するまでの期間行われ、ドレイン・ソース間電圧Vdsとドレイン電流Idとの積の時間積分で破壊後の印加エネルギが算出される。印加エネルギの算出の開始時点は、破壊後から開始することが望ましいが、破壊後からでなく、半導体チップ2のゲート端子Gにパルス信号が印加開始時点からでもよい。
次に、演算部41の交換要否判定部41cにて、被測定デバイス1の破壊後に被測定デバイス1に印加されたエネルギが設定値以上かどうかが判定される(ステップS9)。ここで、設定値は、使用している測定系における破壊後エネルギとデバイスダメージ(破壊痕深さと破壊痕幅)との間に図6のような一定の関係があることを利用して決定される。すなわち、破壊後エネルギとデバイスダメージとの関係をあらかじめ解析しておき、デバイスダメージが生じ始めるときの破壊後エネルギを設定値としている。したがって、破壊後のエネルギが設定値以上であれば、被測定デバイス1の破壊による測定ステージ30およびコンタクトプローブへのダメージがあると判断され、処理は、ステップS10に進む。また、破壊後のエネルギが設定値未満であれば、被測定デバイス1の破壊があったとしてもそれによる測定ステージ30およびコンタクトプローブへのダメージがないと判断され、処理は、ステップS12に進む。
なお、実際には、被測定デバイス1の破壊により測定ステージ30およびコンタクトプローブがダメージを受けるときの破壊後のエネルギは相違する場合が多く、一般的には、交換要否判定のための設定値は、測定ステージ30よりコンタクトプローブが小さい。そのため、コンタクトプローブのための第1の設定値と測定ステージ30のための第2の設定値とを用意し、算出した破壊後のエネルギが第1の設定値以上で第2の設定値未満の場合、コンタクトプローブのみの交換を指示することができる。また、算出した破壊後のエネルギが第2の設定値以上となった場合、測定ステージ30およびコンタクトプローブの交換を指示することができる。稀に、破壊の種類によっては、測定ステージ30のみを交換すればよい場合もある。
次に、デジタイザ22が被測定デバイス1の破壊による測定ステージ30およびコンタクトプローブへのダメージがあると判断した場合、ハンドラ25に指示して破壊された被測定デバイス1を不良品用のチップトレイ33へ搬送させる(ステップS10)。本例では、不良品用のチップトレイ33を用いたが、チップトレイでなくてもよい。
次に、デジタイザ22は、装置アラームを報知し、ハンドラ25に対して測定ステージ30およびコンタクトプローブの交換を指示し(ステップS11)、その後、ステップS1に戻る。
ステップS7にて被測定デバイス1が不良でないと判定され、または、ステップS9にて被測定デバイス1に印加したエネルギが設定値以上でないと判定された場合、試験済みの被測定デバイス1がチップトレイ32または33に搬送され(ステップS12)、その後、ステップS1に戻る。
この試験装置は、被測定デバイス1の破壊後に印加されるエネルギ量によって測定ステージ30およびコンタクトプローブの交換の要否を判断している。このため、デバイスへのダメージの少ないときは、メンテナンス工数を削減できるので、それによるチップ製造のスループットを向上でき、それに伴う製造コストを低減することができる。
次に、被測定デバイス1に対して破壊が起こり得るスクリーニング試験において、被測定デバイス1の実際の使用に即した試験について検討する。すなわち、被測定デバイス1をチップ状態で試験をする場合と被測定デバイス1を組み込んだ完成品の状態で被測定デバイス1を試験する場合とでは、同じ温度条件で試験をしても試験結果が異なることがある。
図7はパワーデバイスの概要図であり、(a)は半導体チップの要部を示す平面図、(b)は(a)のA-A矢視断面図、(c)は被測定デバイスを組み込んだ完成品の要部を示す図である。
図7(a)および(b)に示すように、半導体チップ2は、半導体基板2aの一方の面にドレイン電極2bが配置され、他方の面にソース電極2cが配置されている。また、他方の面にはゲート電極2g、アノード電極2hおよびカソード電極2iが配置されている。温度センスダイオード3は、保護膜2jの下で半導体基板2a上の図示しない絶縁膜内に設けられている。図7(c)に示すように、完成品は、絶縁基板5に設けられた配線6と半導体チップ2のドレイン電極2bとがはんだ7により電気的に接続されている。半導体チップ2のソース電極2cなどは、ワイヤボンディングによりワイヤ8と接合されている。半導体チップ2のドレイン電極2bは、はんだ7との接合性を考慮し、Niを主成分として含む層とAu層の積層層を最表面に配置することができる。半導体チップ2のソース電極2cは、Alを主成分として含む層を最表面に配置することができる。また、ドレイン電極2bと同様の層を最表面に配置することもできる。ソース電極2cの最表面にNiを主成分として含む層とAu層の積層層を配置する場合、ソース電極2cとリードフレームなどとをはんだにより電気的に接続してもよい。
図8はアバランシェ試験のために印加したエネルギに対する被測定デバイスの温度変化を示す図、図9はデバイス固有のアバランシェ耐量と温度との関係を示す図である。
この図8によれば、アバランシェ試験を行ったときの被測定デバイス1の温度は、チップ状態の場合よりも被測定デバイス1を組み込んだ完成品の状態の場合の方が、被測定デバイス1の温度上昇が低いことを示している。これは、チップ状態の場合、被測定デバイス1と測定ステージ30およびコンタクトプローブとの間の接触抵抗が大きく、測定ステージ30およびコンタクトプローブを介しての放熱性が悪く、熱抵抗が大きいためであると考えられる。一方、被測定デバイス1を組み込んだ完成品の状態では、被測定デバイス1とボンディングワイヤおよびプリント基板との電気的接続が主としてはんだによるために、接触抵抗が小さく、放熱性もよいので、熱抵抗が小さい。
また、被測定デバイス1は、図9に示したように、温度が低いとアバランシェ耐量が高く、温度が高くなるほどアバランシェ耐量が低くなる傾向を有している。これは、アバランシェ試験において、被測定デバイス1の温度が変化してしまえばアバランシェ耐量も変化してしまうことを示している。
このように、チップ状態でのアバランシェ耐量試験は、熱抵抗にも影響されるため、測定ステージ30の材質、吸着穴設計、上面のコンタクトプローブの材質、レイアウトや荷重により放熱特性が変わると、完成品における狙いエネルギ量に対してずれが生じることになる。たとえば、図8のように、測定条件として、1.0ジュール(J)のエネルギ印加狙いをしたいが、実際には、チップ状態での温度上昇が大きく1.0J以上のエネルギ印加条件に相当する試験をしていたことになる。ただし、温度上昇に対するアバランシェ耐量は、被測定デバイス1のデバイスに依存するため、測定系による熱抵抗に応じた条件の最適調整が必要になる。
そこで、この試験装置では、測定部に被測定デバイスの温度を測定するために、電流源17および電圧計18を備える。これにより、アバランシェ耐量試験における半導体チップ2の熱抵抗を得ることができる。
以下、熱抵抗の具体的な求め方について説明する。
まず、完成品に組み込んだ被測定デバイス1を用いて、図9に示したようなデバイスに応じたアバランシェ耐量の温度依存性をあらかじめ解析し、そこから得られた完成品の狙いのアバランシェ耐量から複数の被測定デバイス1においてアバランシェ耐量試験を行い、その際の被測定デバイス1の温度と印加されたアバランシェエネルギとを取得し、熱抵抗を算出する。
次に、測定系による熱抵抗は、完成品のアバランシェ耐量試験により印加するアバランシェエネルギと同じ印加電圧およびパルス信号によって、チップ状態の複数の被測定デバイス1についてアバランシェ耐量試験を行い、電流計12が計測したドレイン電流Id、電圧計16が計測したドレイン・ソース間電圧Vdsおよび電圧計18が計測した温度センスダイオード3の温度センス電圧VFを取得し、温度と印加されたアバランシェエネルギから熱抵抗を算出する。
図10は温度センスダイオードの温度センス電圧をサンプリングするタイミングを説明する図、図11は印加エネルギの熱抵抗の違いによる電流補正を説明する図である。
測定系による熱抵抗を求めるには、図10に示したように、まず、アバランシェ試験の測定前の温度センス電圧VF1[V]と測定後の温度センス電圧VF2[V]とを取得し、その差を算出する。次に、温度センス電圧VF2[V]の取得と同時に、ドレイン・ソース間電圧Vds[V]とドレイン電流Id[A]との積をP[W]として熱抵抗Rth[℃/W]=(VF1-VF2)/Pを算出する。
次に、測定系による熱抵抗に応じた条件の最適調整のための補正値の算出について説明する。被測定デバイス1のアバランシェ耐量と熱抵抗との関係は、図11に破線で示す関係を有していて、熱抵抗Rthが小さいほどアバランシェ耐量を大きくすることができる。ここで、完成品のアバランシェ耐量および熱抵抗があらかじめ測定されているので、完成品と同じ温度条件となるときのアバランシェ耐量を知ることができる。このときの被測定デバイス1のアバランシェ耐量と熱抵抗との関係から、先に算出した熱抵抗に相当するアバランシェ耐量がチップ条件として求められ、そのときのアバランシェ耐量に相当するようにチップ状態での測定系による試験条件への補正値として求められる。この補正値は、たとえば、記憶部21に記憶できる。補正値は、電流値であっても電圧値であってもよい。
補正値の算出は、補正値算出部41dにより行うことができる。この場合は、たとえば、完成品の狙いのアバランシェ耐量から導き出された印加するアバランシェエネルギと熱抵抗とをデジタイザ22に入力しておく。アバランシェエネルギとしては、被測定デバイス1に印加する電圧とパルス信号幅の試験条件としてもよい。そして、前述したようにチップ状態の熱抵抗を算出し、補正値算出部41dにより補正値を算出する。補正値が電流値である場合はゲートドライブユニット11に伝えられ、パルス信号の幅を短くする。補正値が電圧値である場合は電源14に伝えられ、電源14は、ドレイン・ソース間に印加する電圧を小さくする。これにより、被測定デバイス1は、完成品の狙い値に対応した低い補正値のチップ条件でアバランシェ試験が行われることになるので、過剰なエネルギの印加がなくなる。
なお、補正値算出部41dを設けない場合は、完成品の印加するアバランシェエネルギをデジタイザ22に入力し、測定系での熱抵抗を算出し出力し、完成品の熱抵抗と測定系の熱抵抗とから補正値を算出し、補正値もしくは測定系での印加するアバランシェエネルギをデジタイザ22に入力する。
このことから、被測定デバイス1を組み込んだ完成品の状態と同じ温度条件で試験するときの印加エネルギが少なくてよいので、スクリーニング試験としては、過剰なエネルギの印加がない分、不良品の発生率を減らすことができる。
なお、この実施の形態では、被測定デバイス1として個片化された半導体チップの場合について説明した。しかし、個片化される前の半導体ウエハの状態で半導体チップのスクリーニング試験をすることも可能である。
1 被測定デバイス
2 半導体チップ
2a 半導体基板
2b ドレイン電極
2c ソース電極
2g ゲート電極
2h アノード電極
2i カソード電極
2j 保護膜
3 温度センスダイオード
5 絶縁基板
6 配線
7 はんだ
8 ワイヤ
11 ゲートドライブユニット
12 電流計
13 インダクタ
14 電源
15 コンデンサ
16 電圧計
17 電流源
18 電圧計
19 テスタ
20 入力部
20a 取得部
21 記憶部
22 デジタイザ
23 出力部
24 表示部
25 ハンドラ
26 搬送部
27 測定部
28 吸着コレット
29 チップトレイ
30 測定ステージ
31 吸着コレット
32,33 チップトレイ
41 演算部
41a 破壊判定部
41b エネルギ算出部
41c 交換要否判定部
41d 補正値算出部

Claims (15)

  1. パワーデバイスの半導体チップに対してチップ破壊が起こり得るスクリーニング試験のための試験装置において、
    前記スクリーニング試験により前記半導体チップに前記チップ破壊が生じたかどうかを判定する破壊判定部と、
    前記破壊判定部により前記チップ破壊と判定されたことを受けて前記半導体チップに印加される印加エネルギを算出するエネルギ算出部と、
    前記エネルギ算出部によって算出された前記印加エネルギの値が設定値以上かどうかを判定する判定部と、
    前記半導体チップを組み込んだ完成品のアバランシェ耐量試験での前記完成品の熱抵抗と、前記試験装置において前記半導体チップを前記完成品のアバランシェ耐量試験でのアバランシェエネルギで試験を行った際の測定系での熱抵抗とから、前記完成品のアバランシェエネルギに相当する前記測定系でのアバランシェエネルギに補正する補正値を算出する補正値算出部と
    を備えた、半導体チップの試験装置。
  2. 前記印加エネルギの値が前記設定値以上の場合前記半導体チップと電気的に接触されていたコンタクトプローブの交換のために前記試験装置の停止を指示する停止指示部をさらに有する、請求項1記載の半導体チップの試験装置。
  3. 前記印加エネルギの値が前記設定値以上の場合前記半導体チップと電気的に接触されていた測定ステージの交換のために前記試験装置の停止を指示する停止指示部をさらに有する、請求項1記載の半導体チップの試験装置。
  4. 前記エネルギ算出部は、前記半導体チップに印加される電圧と電流との積の時間積分により前記印加エネルギの値を算出する、請求項1記載の半導体チップの試験装置。
  5. 前記印加エネルギの算出は、前記チップ破壊が生じたときから前記半導体チップに印加される破壊後印加エネルギを算出する、請求項1ないし4のいずれかに記載の半導体チップの試験装置。
  6. 前記設定値は、あらかじめ解析した前記破壊後印加エネルギに対する前記半導体チップへのダメージの大きさの関係から決められた値である、請求項5記載の半導体チップの試験装置。
  7. 前記スクリーニング試験のときに前記半導体チップを測定部まで搬送し、前記スクリーニング試験の終了後に、前記破壊判定部による判定結果に応じて前記測定部の前記半導体チップを良品トレイまで搬送するハンドラを備えている、請求項1記載の半導体チップの試験装置。
  8. パワーデバイスの半導体チップに対してチップ破壊が起こり得るスクリーニング試験のための半導体チップの試験方法において、
    前記スクリーニング試験により前記半導体チップに前記チップ破壊が生じたとき、前記半導体チップを不良と判定するとともに、前記半導体チップに印加される印加エネルギを算出し、
    前記印加エネルギの値が設定値以上かどうかを判定し、
    前記印加エネルギの値が前記設定値以上と判定したとき、試験装置の停止を指示する、ステップを有
    前記半導体チップを組み込んだ完成品のアバランシェ耐量試験での前記完成品の熱抵抗と、前記試験装置において前記半導体チップを前記完成品のアバランシェ耐量試験でのアバランシェエネルギで試験を行った際の測定系での熱抵抗とから、前記完成品のアバランシェエネルギに相当する前記測定系でのアバランシェエネルギに補正する補正値を算出するステップをさらに有する、
    半導体チップの試験方法。
  9. 前記試験装置の停止後、コンタクトプローブを交換し、試験を再開するステップをさらに有する、請求項8記載の半導体チップの試験方法。
  10. 前記試験装置の停止後、測定ステージを交換し、試験を再開するステップをさらに有する、請求項8記載の半導体チップの試験方法。
  11. 前記印加エネルギは、前記半導体チップに印加される電圧と電流との積の時間積分により算出される、請求項8ないし10のいずれかに記載の半導体チップの試験方法。
  12. 前記印加エネルギの算出は、前記チップ破壊が生じたときから前記半導体チップに印加される破壊後印加エネルギを算出する、請求項8ないし11のいずれかに記載の半導体チップの試験方法。
  13. 前記設定値は、あらかじめ解析した前記破壊後印加エネルギに対する前記半導体チップへのダメージの大きさの関係から決められた値である、請求項12記載の半導体チップの試験方法。
  14. 前記半導体チップを組み込んだ前記完成品のアバランシェ耐量試験での前記完成品の熱抵抗と、前記試験装置において前記半導体チップを前記完成品のアバランシェ耐量試験でのアバランシェエネルギで試験を行った際の測定系での熱抵抗とから、前記完成品のアバランシェエネルギに相当する前記測定系でのアバランシェエネルギを算出するステップをさらに有する、請求項8ないし13のいずれかに記載の半導体チップの試験方法。
  15. パワーデバイスの半導体チップに対してチップ破壊が起こり得るスクリーニング試験のための半導体チップの試験方法において、
    前記スクリーニング試験により前記半導体チップに前記チップ破壊が生じたとき、前記半導体チップを不良と判定するとともに、前記半導体チップに印加される印加エネルギを算出し、
    前記印加エネルギの値が設定値以上かどうかを判定し、
    前記印加エネルギの値が前記設定値以上と判定したとき、試験装置の停止を指示する、ステップを有し、
    前記半導体チップを組み込んだ完成品のアバランシェ耐量試験での前記完成品の熱抵抗と、前記試験装置において前記半導体チップを前記完成品のアバランシェ耐量試験でのアバランシェエネルギで試験を行った際の測定系での熱抵抗とから、前記完成品のアバランシェエネルギに相当する前記測定系でのアバランシェエネルギを算出するステップをさらに有する、
    半導体チップの試験方法。
JP2020115848A 2020-07-03 2020-07-03 半導体チップの試験装置および試験方法 Active JP7497629B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020115848A JP7497629B2 (ja) 2020-07-03 2020-07-03 半導体チップの試験装置および試験方法
CN202110575844.9A CN114089150A (zh) 2020-07-03 2021-05-26 半导体芯片的试验装置及试验方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020115848A JP7497629B2 (ja) 2020-07-03 2020-07-03 半導体チップの試験装置および試験方法

Publications (2)

Publication Number Publication Date
JP2022013347A JP2022013347A (ja) 2022-01-18
JP7497629B2 true JP7497629B2 (ja) 2024-06-11

Family

ID=80169571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020115848A Active JP7497629B2 (ja) 2020-07-03 2020-07-03 半導体チップの試験装置および試験方法

Country Status (2)

Country Link
JP (1) JP7497629B2 (ja)
CN (1) CN114089150A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004534238A (ja) 2001-07-04 2004-11-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気的構成素子の動作温度を測定するための装置および方法
JP2008103601A (ja) 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置の製造方法
JP2010276477A (ja) 2009-05-28 2010-12-09 Fuji Electric Systems Co Ltd 半導体チップの試験装置および試験方法
JP2014082255A (ja) 2012-10-15 2014-05-08 Sharp Corp ウェハの試験方法
JP2018054543A (ja) 2016-09-30 2018-04-05 株式会社デンソー デバイス検査装置及びデバイス検査方法
JP2018091748A (ja) 2016-12-05 2018-06-14 三菱電機株式会社 半導体チップ試験装置および半導体チップ試験方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1351060B1 (en) * 1997-07-24 2005-10-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a test probe for semiconductor devices
JP4387125B2 (ja) * 2003-06-09 2009-12-16 東京エレクトロン株式会社 検査方法及び検査装置
JP4723195B2 (ja) * 2004-03-05 2011-07-13 株式会社オクテック プローブの製造方法
US7521947B2 (en) * 2006-05-23 2009-04-21 Integrated Technology Corporation Probe needle protection method for high current probe testing of power devices
JP5257110B2 (ja) * 2009-02-06 2013-08-07 富士電機株式会社 半導体試験装置
WO2013016643A2 (en) * 2011-07-28 2013-01-31 Integrated Technology Corporation Damage reduction method and apparatus for destructive testing of power semiconductors
JP5817361B2 (ja) * 2011-09-08 2015-11-18 富士電機株式会社 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法
CN103076550A (zh) * 2012-12-28 2013-05-01 杭州士兰微电子股份有限公司 半导体二极管的雪崩耐量测试装置及其测试方法与应用
JP6135294B2 (ja) * 2013-05-17 2017-05-31 富士電機株式会社 半導体チップの試験装置および試験方法
CN103293503B (zh) * 2013-05-24 2017-02-08 上海华虹宏力半导体制造有限公司 探针卡的检测方法
WO2015069633A1 (en) * 2013-11-06 2015-05-14 Illinois Tool Works Inc. Loadcell probe for overload protection
JP5939272B2 (ja) * 2014-03-28 2016-06-22 トヨタ自動車株式会社 試験装置及び試験方法
CN104237823B (zh) * 2014-07-31 2017-04-12 上海华力微电子有限公司 一种有效验证探针卡异常的方法
US10191021B2 (en) * 2015-02-27 2019-01-29 Deere & Company Method for estimating a temperature of a transistor
CN109073705B (zh) * 2016-11-16 2021-03-23 富士电机株式会社 半导体测试电路、半导体测试装置和半导体测试方法
JP7010687B2 (ja) * 2017-02-17 2022-01-26 エイブリック株式会社 半導体装置の製造方法および半導体装置
CN208225844U (zh) * 2018-05-16 2018-12-11 深圳市杰普特光电股份有限公司 自动化晶圆测试装置
CN110850268A (zh) * 2018-08-21 2020-02-28 华邦电子股份有限公司 测试系统及其方法
CN209167475U (zh) * 2018-10-12 2019-07-26 福建星云电子股份有限公司 一种同时对多个mos管进行配对的检测系统
CN110824325A (zh) * 2019-11-13 2020-02-21 陕西三海测试技术开发有限责任公司 一种uis测试电路及其mosfet雪崩能量补偿方法
CN110954803A (zh) * 2019-11-21 2020-04-03 合肥科威尔电源系统股份有限公司 一种半导体器件测试系统及其测试方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004534238A (ja) 2001-07-04 2004-11-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気的構成素子の動作温度を測定するための装置および方法
JP2008103601A (ja) 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置の製造方法
JP2010276477A (ja) 2009-05-28 2010-12-09 Fuji Electric Systems Co Ltd 半導体チップの試験装置および試験方法
JP2014082255A (ja) 2012-10-15 2014-05-08 Sharp Corp ウェハの試験方法
JP2018054543A (ja) 2016-09-30 2018-04-05 株式会社デンソー デバイス検査装置及びデバイス検査方法
JP2018091748A (ja) 2016-12-05 2018-06-14 三菱電機株式会社 半導体チップ試験装置および半導体チップ試験方法

Also Published As

Publication number Publication date
CN114089150A (zh) 2022-02-25
JP2022013347A (ja) 2022-01-18

Similar Documents

Publication Publication Date Title
TWI344682B (en) Semiconductor device having function for detecting defect
JP6351547B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP5817361B2 (ja) 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法
CN112858887B (zh) 用于集成电路封装的分层缺陷检测方法
CN112582290B (zh) 半导体测试装置、半导体装置的测试方法及半导体装置的制造方法
US5381105A (en) Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit
TW201715626A (zh) 測試線結構
JP4867639B2 (ja) 半導体素子評価装置及び半導体素子評価方法
US12092659B2 (en) Safety system for needle probe card for high-voltage and high-current test on power semiconductor devices, related test machine and corresponding testing method
JP7497629B2 (ja) 半導体チップの試験装置および試験方法
EP1677122A1 (en) Integrated semiconductor device
JP6348755B2 (ja) 半導体トランジスタのテスト方法
US10319648B2 (en) Conditions for burn-in of high power semiconductors
TWI855590B (zh) 測試系統及測試裝置
JP5861822B2 (ja) 半導体装置およびその試験方法
JP2008141111A (ja) 半導体装置及び半導体装置のチップクラック検査方法
US12007437B2 (en) Test method
KR102715192B1 (ko) 반도체 패키지의 계면 고장 분석 장치 및 방법
TW202436893A (zh) 測試系統及測試裝置
JP7392533B2 (ja) 検査システム
JP4599776B2 (ja) ワイヤボンディング評価方法とそれに用いる評価用治具
US20230069188A1 (en) Testing method and manufacturing method
JP2007281383A (ja) 半導体装置の製造方法
JP2000124280A (ja) ウエハバーンインに対応する半導体装置
JP2024064121A (ja) 試験装置および試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240513

R150 Certificate of patent or registration of utility model

Ref document number: 7497629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150