JP4867639B2 - 半導体素子評価装置及び半導体素子評価方法 - Google Patents

Description

本発明は半導体素子評価装置及び半導体素子評価方法に関し、特に半導体素子の電気的特性を測定する半導体素子評価装置及び半導体素子評価方法に関する。

ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のようなパワー半導体素子を搭載した半導体モジュールの製造工程では、半導体モジュールの完成前に、電気的特性を評価するのが一般的になっている。その評価には、大電流スイッチング試験のような動特性試験と素子電極間の漏れ電流試験を行う静特性試験がある。

具体的な製造工程は、ウエハプロセスを経た後、ウエハ基板上で静特性試験を行い、続いてダイシングによって個々の半導体素子に分断している。そして、分断された半導体素子単体で動特性試験を行い、その後に半導体素子単体での静特性試験を行っている。そして、モジュールの組み立てを行い、半導体モジュールを完成させている。

ところで、ダイシングによって分断された半導体素子単体の大電流スイッチング試験を行う場合には、評価機から導出された接触針をパワー半導体素子の電極に接続させて、その電気的特性を評価するのが一般的になっている。そして、その後の静特性試験では、静特性試験用の別の評価装置を用いて評価するというのが実情である。

このように、半導体モジュールの製造工程では、半導体モジュールを完成させる前に、動特性試験と、静特性試験とをそれぞれ別の評価装置を用いて行い、パワー半導体素子が正常に動作するか否かの確認を行っている。

ところで、半導体素子の中でも、電界効果トランジスタに関しては、静特性試験を行う装置として、図４に示す装置が開示されている（例えば、特許文献１参照。）。
図４は電界効果トランジスタの電気的特性を測定する装置の回路図である。

この測定装置は、ＭＯＳトランジスタのような電界効果トランジスタの電極間の漏れ電流を静的に測定する装置である。その構成は、電界効果トランジスタ１００のゲート端子、ドレイン端子及びソース端子に接続されるゲート端子用接続手段１０１、ドレイン端子用接続手段１０２及びソース端子用接続手段１０３と、ゲート端子用接続手段１０１とグランドとの間に直列接続されたスイッチ１０４、電流計１０５及び電源１０６と、ドレイン端子用接続手段１０２とグランドとの間に直列接続されたスイッチ１０７、電流計１０８及び電源１０９と、ソース端子用接続手段１０３とグランドとの間に接続されたスイッチ１１０とによって構成されている。

このような測定装置を用いて、電界効果トランジスタ１００の電気的特性を測定すれば、スイッチ１０４とスイッチ１０７，１１０を交互に導通させることで、ゲート・ソース間またはソース・ドレイン間の漏れ電流試験を連続して測定することができる。

また、最近では、半導体素子に関し、大電流と微小電流とを連続して測定することのできる評価装置が開示されている（例えば、特許文献２参照。）。
特開平１１−１０８９８６号公報 特開２００４−５３３３９号公報

しかしながら、大電流スイッチング試験を行うために、接触針を半導体素子の電極に接触させると、半導体素子によっては、その物理的な接触によって衝撃を受け、ゲート電極とエミッタ電極との間に形成させた絶縁膜が損傷するものがある。

ところが、接触針を電極から離すと、絶縁膜の損傷状態によっては絶縁膜の破壊部分において、ゲート電極とエミッタ電極とが一時的に絶縁状態となる場合がある。
このような一時的な絶縁状態が持続すると、損傷を受けているにも係わらず、見かけ上、損傷が和らいだ状態になり、その後の漏れ電流試験でゲート電極とエミッタ電極間に発生する漏れ電流が観測されない場合がある。即ち、不良半導体素子が潜在したまま看過され、半導体モジュールとして完成することになる。

半導体モジュールの製造工程においては、半田付け等の熱処理があり、損傷を受けたにもかかわらず、このような欠陥が潜在している素子内部のダメージを受けた箇所は熱処理等によって顕在化する。そして、半導体モジュールが完成した後の静特性試験によって、不良品であることが初めて発覚し、結果的に半導体モジュールの歩留まりが低減するということが問題になっている。

このような問題は、動特性試験と静特性試験とを別の接触状態で行っていることに原因がある。即ち、大電流スイッチング試験を行った後、半導体素子の電極に接触させた接触針を電極から離して、再度、接触針を接触させて漏れ電流試験を行っていることに問題がある。

ところで、図４に示す特開平１１−１０８９８６号公報の開示例によればゲート・ソース間またはソース・ドレイン間の漏れ電流を別の装置を用いずに、それぞれの漏れ電流を連続して測定することができることが開示されている。

しかし、この開示例では電極間の場所を変えた静特性試験を連続して行っているに過ぎない。従って、図４に示す回路構成は、動的な大電流スイッチング試験と、静的な漏れ電流試験を連続して評価するものではない。また、特開２００４−５３３３９号公報では、大電流と微小電流が測定できるとの記載はあるものの、それぞれを測定するための独立した測定回路間を、装置内部において、被試験素子を搬送して測定の切り換えを行うものであって、同一の接触状態で行うものではない。

本発明は、このような点に鑑みてなされたものであり、半導体素子の電気的特性試験において、動特性試験と静特性試験を効率よく測定し、半導体モジュールの歩留まり、生産性を向上させる半導体素子評価装置及び半導体素子評価方法を提供することを目的とする。

本発明では、上記課題を解決するために、半導体素子の電気的特性を評価する半導体素子評価装置において、前記半導体素子評価装置に設置された接触針を前記半導体素子の電極に接触させる接触針接触手段と、前記接触針を経由して前記半導体素子の動特性試験を行う第１の試験手段と、前記接触針を経由して前記半導体素子の静特性試験を行う第２の試験手段と、を備え、前記接触針接触手段は、前記接触針を前記半導体素子の前記電極に接触させて、前記第１の試験手段及び前記第２の試験手段が前記動特性試験及び前記静特性試験の一方と他方を連続して行うとき、前記接触針を前記電極から離すことなく同一の接触状態を維持したままにすることを特徴とする半導体素子評価装置が提供される。

このような半導体素子評価装置では、半導体素子評価装置に設置された接触針が半導体素子の電極に接触され、接触針を経由して半導体素子の動特性試験及び静特性試験の一方の特性試験が行われ、先の特性試験で用いた接触針と同一の接触状態を維持したまま、接触針を経由して半導体素子の動特性試験及び静特性試験の他方の特性試験が行われる。

また本発明では、半導体素子の電気的特性を評価する半導体素子評価方法において、半導体素子評価装置に設置された接触針を前記半導体素子の電極に接触するステップと、前記接触針を経由して前記半導体素子の動特性試験及び静特性試験の一方を行うステップと、前記接触針を前記半導体素子の前記電極から離すことなく同一の接触状態を維持したまま、前記接触針を経由して前記半導体素子の前記動特性試験及び前記静特性試験の他方を行うステップと、を有することを特徴とする半導体素子評価方法が提供される。

このような半導体素子評価方法では、上記の半導体素子評価装置を用いて、半導体素子評価装置に設置された接触針が半導体素子の電極に接触され、接触針を経由して半導体素子の動特性試験及び静特性試験の一方の特性試験が行われ、先の特性試験で用いた接触針と同一の接触状態を維持したまま、接触針を経由して半導体素子の動特性試験及び静特性試験の他方の特性試験が行われる。

本発明では、半導体素子の電気的特性を評価する半導体素子評価装置において、半導体素子評価装置に設置された接触針を半導体素子の電極に接触させ、接触針を経由して半導体素子の動特性試験を行い、動特性試験で用いた接触針と同一の接触状態によって、接触針を経由して半導体素子の静特性試験を行うようにした。

また本発明では、半導体素子の電気的特性を評価する半導体素子評価方法において、上記の半導体素子評価装置を用い、半導体素子評価装置に設置された接触針を半導体素子の電極に接触させ、接触針を経由して半導体素子の動特性試験を行い、動特性試験で用いた接触針と同一の接触状態によって、接触針を経由して半導体素子の静特性試験を行うようにした。

このような半導体素子評価装置及び半導体素子評価方法によれば、半導体素子評価装置から導出されている接触針を半導体素子の電極に接触させた後、動特性試験と静特性試験を同一の接触針を用い、接触針と該電極との接触状態を同一に維持したまま、それぞれの試験を連続して遂行することができる。これにより、例えば、大電流スイッチング試験を行う際の接触針の接触によって発生する不良半導体素子を半導体モジュールとして組み立てる前に漏れ電流試験よって確実に除去することができる。その結果、半導体モジュールの歩留まりを向上させ、生産性を向上させることができる。

以下、本発明の実施の形態を、図面を参照して詳細に説明する。最初に、半導体素子評価装置の基本構成について説明する。
図１は半導体素子評価装置の要部を説明する回路図である。

半導体素子評価装置１０は、動特性試験の一例である大電流スイッチング試験と静特性試験の一例である漏れ電流測定試験を同一の接触針を用いて、同一の接触状態でそれぞれの試験を連続して行うことができる。ここで、被検体であるＤＵＴ（Device Under Test）としては、例えば、絶縁ゲートを有する半導体素子を用いる。

具体的には、ＤＵＴ１１として、縦型の半導体素子（例えば、ＩＧＢＴ素子、パワーＭＯＳＦＥＴ等）を用い、この図では一例として、ＩＧＢＴ素子を被検体としている。
そして、ＤＵＴ１１のエミッタ（Ｅ）電極に接触針１２を接触させ、接触針１２を介し、エミッタ（Ｅ）電極には電源１３の負極側を接続している。また、コレクタ（Ｃ）電極は、半導体素子評価装置のステージ（不図示）に搭載し、ステージを介し、コレクタ（Ｃ）電極には電源１３の正極側を接続している。また、コレクタ（Ｃ）電極と電源１３の正極側との間には、スイッチ１４と、試験抵抗１５及び試験コイル１６が直列接続されている。そして、試験抵抗１５の両端には、大電流測定回路１７が並列接続され、ＩＧＢＴ素子内に流れる大電流を試験抵抗１５の両端の電圧降下により測定する。尚、電源１３の負極側は接地されている。

そして、ＤＵＴ１１のゲート（Ｇ）電極にはゲート用抵抗１８を介して、矩形状のパルスをゲート電極に出力制御するＧＤＵ（Gate Drive Unit）１９が接続されている。このＧＤＵ１９によってゲート（Ｇ）の状態をオン状態或いはオフ状態にすることができる。

そして、エミッタ（Ｅ）電極とコレクタ（Ｃ）電極間に電源１３によって電圧（例えば１．２ｋＶ）が印加されると、スイッチ１４が導通状態では、ゲート（Ｇ）のオン状態でエミッタ（Ｅ）電極とコレクタ（Ｃ）電極間に大電流（例えば３００Ａ）が流れ、オフ状態では、その電流が遮断される。

このように、絶縁ゲートをスイッチングさせることによって、半導体素子のコレクタ（Ｃ）・エミッタ（Ｅ）間に大電流を通電させたり、遮断させたりすることができる。
また、半導体素子評価装置１０には、ＤＵＴ１１のエミッタ（Ｅ）電極とゲート（Ｇ）電極の間に、別の通電経路が設けられている。

この通電経路では、エミッタ（Ｅ）電極とゲート（Ｇ）電極の間に、スイッチ２０と、電源２１と、検出抵抗２２が上記と同一の接触針１２を介して、直列接続されている。さらに、検出抵抗２２の両端には、漏れ電流測定回路２３が並列接続されている。そして、スイッチ２０を導通させた場合、電源２１によって、エミッタ（Ｅ）電極とゲート（Ｇ）電極の間に所定の電圧が印加されると、ゲート（Ｇ）電極とエミッタ（Ｅ）電極間の漏れ電流（例えば、数ｎＡ〜数μＡ）を検出抵抗２２の両端の電圧降下により測定することができる。そして、大電流スイッチング試験と漏れ電流試験の切り替えは、半導体素子評価装置１０内に設けたリレーや半導体スイッチ等の切り替えによって行う。

このように、半導体素子評価装置１０は、半導体素子評価装置１０に設置された接触針１２を半導体素子の電極に接触する手段と、接触針１２を経由して半導体素子の動特性試験を行う手段と、動特性試験で用いた接触針１２をＤＵＴ１１のエミッタ（Ｅ）電極から離すことなく同一の接触状態によって、接触針１２を経由して半導体素子の静特性試験を行う手段と、を備えていることに特徴がある。そして、これらの手段は全て自動化されている。

即ち、半導体素子評価装置１０では、ＤＵＴ１１に２つの接触通電経路が設けられ、同一の接触針１２を用い、接触針１２を半導体素子の電極から離すことなく同一の接触状態で、動特性試験である大電流スイッチング試験と、静特性試験である漏れ電流試験を連続して行うことができる。

次に、半導体素子評価装置の変形例について説明する。
図２は半導体素子評価装置の要部を説明する回路図である。この図面では、図１と同一の構成については、同一の符号を付し、その詳細な説明については省略する。

半導体素子評価装置３０は、動特性試験の一例である大電流スイッチング試験と静特性試験の一例である漏れ電流測定試験を同一の接触針を用いて、同一の接触状態でそれぞれの試験を連続して行うことができる。ここでも、被検体であるＤＵＴにはＩＧＢＴ素子を用いる。

そして、ＤＵＴ１１のエミッタ（Ｅ）電極に接触針１２を接触させ、接触針１２を介し、エミッタ（Ｅ）電極には電源１３の負極側を接続している。また、コレクタ（Ｃ）電極は、半導体素子評価装置のステージ（不図示）に搭載し、ステージを介し、コレクタ（Ｃ）電極には電源１３の正極側を接続している。また、コレクタ（Ｃ）電極と電源１３の正極側の間には、スイッチ１４と、試験抵抗１５及び試験コイル１６が直列接続されている。そして、試験抵抗１５の両端には、大電流測定回路１７が並列接続され、ＩＧＢＴ素子内に流れる大電流を試験抵抗１５の両端の電圧降下により測定する。尚、電源１３の負極側は接地されている。

そして、ＤＵＴ１１のゲート（Ｇ）電極にはゲート用抵抗１８とスイッチ４２の並列回路を介して、矩形状のパルスをゲート電極に出力する制御回路であるＧＤＵ３１が接続されている。このＧＤＵ３１によってゲート（Ｇ）の状態をオン状態或いはオフ状態にすることができる。

ここで、ＧＤＵ３１は、内部に直列に接続された２つの直流電源３２，３３と、矩形状のパルス信号を生成する制御回路３４と、直列に接続されたスイッチ素子３５，３６とを備えている。直流電源３２，３３、スイッチ素子３５，３６は、ＤＵＴ１１をオン状態とするときに、直流電源３２の電圧をスイッチ素子３５を介してゲート用抵抗１８とスイッチ４２の並列回路に与え、ＤＵＴ１１をオフ状態とするときに、直流電源３３の電圧をスイッチ素子３６を介してゲート用抵抗１８とスイッチ４２の並列回路に与えるように構成されている。図２の例では、スイッチ素子３５にはｐチャネルトランジスタ、スイッチ素子３６にｎチャネルトランジスタを用いている。

ここで、ＤＵＴ１１のエミッタ（Ｅ）電極は、静特性試験手段の検出抵抗２２とスイッチ４１との並列回路を介して直流電源３２と直流電源３３との接続点に接続されている。
図２の回路において、動特性試験を行うには、スイッチ１４を閉じて、エミッタ（Ｅ）電極とコレクタ（Ｃ）電極間に電源１３によって電圧（例えば１．２ｋＶ）を印加する。スイッチ４２を開いて、ＧＤＵ３１からＤＵＴ１１をオン状態またはオフ状態とするための信号を出力し、ゲート用抵抗１８を介してゲート（Ｇ）に電圧を印加する。このときスイッチ４１は閉じておく。

ＤＵＴ１１のオン状態ではエミッタ（Ｅ）電極とコレクタ（Ｃ）電極間に大電流（例えば３００Ａ）が流れ、オフ状態では、その電流が遮断される。
このように、絶縁ゲートをスイッチングさせることによって、半導体素子のコレクタ（Ｃ）・エミッタ（Ｅ）間に大電流を通電させたり、遮断させたりすることができる。この大電流を大電流測定回路１７で測定することにより、ＤＵＴ１１の動特性を試験することができる。

一方、静特性試験を行う際は、スイッチ１４とスイッチ４１を開き、スイッチ４２を閉じる。
この通電経路では、エミッタ（Ｅ）電極とゲート（Ｇ）電極の間に、電源３２または３３と、検出抵抗２２が上記と同一の接触針１２を介して、直列接続されている。さらに、検出抵抗２２の両端には、漏れ電流測定回路２３が並列接続されている。そして、スイッチ素子３５または３６を導通させた場合、電源３２または３３によって、エミッタ（Ｅ）電極とゲート（Ｇ）電極の間に所定の電圧が印加されると、ゲート（Ｇ）電極とエミッタ（Ｅ）電極間の漏れ電流（例えば、数ｎＡ〜数μＡ）を検出抵抗２２の両端の電圧降下により測定することができる。

そして、大電流スイッチング試験と漏れ電流試験の切り替えは、半導体素子評価装置３０内に設けたリレーやスイッチ１４，４１，４２等の切り替えによって行う。
このように、半導体素子評価装置３０は、半導体素子評価装置３０に設置された接触針１２を半導体素子の電極に接触する手段と、接触針１２を経由して半導体素子の動特性試験を行う手段と、動特性試験で用いた接触針１２をＤＵＴ１１から離すことなく同一の接触状態によって、接触針１２を経由して半導体素子の静特性試験を行う手段と、を備えていることに特徴がある。特に、この半導体素子評価装置３０では、上記の説明に加え、静特性試験を行う場合に、ゲート（Ｇ）電極を制御する制御回路部、即ちＧＤＵ３１に設置された電源３２，３３によって、絶縁ゲートとエミッタ電極との間に電源電位を印加することを特徴としている。

このような半導体素子評価装置３０によれば、静特性試験の際に、別途電源を設けることなく、ＧＤＵ３１内部の電源を用いることができるため、試験回路を簡素化することができる。試験回路が簡素化されると、浮遊容量や浮遊インダクタンスなど影響を最小限にとどめることができ、特に微小な信号を取り扱う静特性試験の検出結果を正確なものとすることができる。

次に、図１及び図２に示す半導体素子評価装置を用いた半導体素子評価方法について説明する。
図３は半導体素子評価方法のフローを説明するチャート図である。

先ず、縦型の半導体素子（例えば、ＩＧＢＴ素子、パワーＭＯＳＦＥＴ等）のウエハプロセス工程が終了した後（ステップＳ１）、予め半導体素子がウエハ基板に配列された状態で静特性試験を行う（ステップＳ２）。ここでの静特性試験とは、半導体素子がウエハ基板に配列された状態での半導体素子の漏れ電流試験である。そして、ウエハ基板のダイシングを行い（ステップＳ３）、各半導体素子をウエハ基板に配列された状態からチップ状に分断する。

続いて、チップ状に分断された半導体素子を図１または図２に示す半導体素子評価装置にＤＵＴ１１として設置し、接触針１２を半導体素子のエミッタ（Ｅ）電極に接触させ、接触針１２と半導体素子のエミッタ（Ｅ）電極との電気的接続を行う（ステップＳ４）。

そして、スイッチ１４を導通させ、電源１３によるエミッタ（Ｅ）・コレクタ（Ｃ）間の電圧印加と、ＧＤＵ１９によるゲート（Ｇ）電極へのパルス印加を行い、動特性試験である大電流スイッチング試験を行う（ステップＳ５）。続いて、大電流スイッチング試験と同一の接触針１２をエミッタ（Ｅ）電極に接触させたまま、接触針１２とエミッタ（Ｅ）電極とを同一の接触状態で、静特性試験を行う。即ち、ゲート・エミッタ間の漏れ電流試験を漏れ電流測定回路２３によって測定する（ステップＳ６）。尚、ステップＳ５，ステップＳ６での試験については、その順序は問わない。即ち、必要な場合には、大電流スイッチング試験前に、ゲート・エミッタ間の漏れ電流試験を行ってもよい。この場合、即ち、一旦、接触針１２をエミッタ（Ｅ）電極に接触させた後においては、接触状態を変えることなく、静特性試験から開始してもよい。即ち、一旦、接触針１２をエミッタ（Ｅ）電極に接触させた後においては、その接触状態を変えることなく、動特性試験及び静特性試験の一方を行って、その後に他方を行えばよい。

また、それぞれの試験回数は１回に限る必要はなく、複数回試験を行ってもよい。
また、必要な場合には、ダイシング前のウエハ基板に配列された状態の半導体素子について、半導体素子評価装置１０によって大電流スイッチング試験及びゲート・エミッタ間の漏れ電流試験を行ってもよい。

次に、所定の電流以上の漏れ電流が計測された不良半導体素子については、製造工程から除去し（ステップＳ７）、これら不良の半導体素子については、次の工程に移行させないようにする。

そして、所定の電流以上の漏れ電流が計測されなかった半導体素子については、次の工程に移行させ、パッケージ等を行うことにより半導体モジュールに組み立てる（ステップＳ８）。そして、モジュール化した半導体装置については、さらに最終的な電気的特性試験を行う（ステップＳ９）。尚、半導体素子評価の工程は、自動化されている。

また、動特性試験とは、より具体的には、逆バイアス安全動作領域（ＲＢＳＯＡ：Reverse Bias Safe Operating Area）試験、負荷短絡試験、或いはアバランシェ試験等である。静特性試験とは、より具体的には、上述したゲート（Ｇ）・エミッタ（Ｅ）間の漏れ電流ＩＧＥＳの測定の他、ゲート（Ｇ）・エミッタ（Ｅ）間の閾値電圧ＶＧＥ（ｔｈ）の測定、或いは、図１及び図２には、図示していないが、コレクタ（Ｃ）・エミッタ（Ｅ）間の漏れ電流ＩＣＥＳの測定等である。

このように半導体素子評価方法では、半導体素子評価装置１０に設置された接触針１２を半導体素子の電極に接触するステップと、接触針１２を経由して半導体素子の動特性試験を行うステップと、接触針１２と半導体素子の電極とを同一の接触状態によって、接触針１２を経由して半導体素子の静特性試験を行うステップと、を有していることに特徴がある。

このような半導体素子評価装置１０及び半導体素子評価方法によれば、半導体素子評価装置１０から導出されている接触針１２を半導体素子の電極（例えば、エミッタ電極）に接触させた後、動特性試験と静特性試験を同一の接触針１２を用い、接触針１２と該電極との接触状態を同一に維持したまま、それぞれの試験を連続して遂行している。

これにより、大電流スイッチング試験を行う際の接触針１２の接触によって発生する不良半導体素子を半導体モジュールとして組み立てる前に漏れ電流試験よって確実に除去することができる。その結果、半導体モジュールの歩留まりを向上させ、生産性を向上させることができる。

そして、上記の半導体素子評価方法によって、半導体モジュールを組み立てた場合と、上記のステップＳ６を略して、ゲート・エミッタ間の漏れ電流が潜在する半導体素子を含めて半導体モジュールを組み立てた場合とでは、ステップＳ８の最終的な電気的特性試験において顕著な差が生じることが判明している。

このように、本実施の形態の半導体素子評価方法を用いれば、半導体モジュールの歩留まり、生産性を確実に向上させることができる。
尚、上記の説明では、ＤＵＴ１１としてＩＧＢＴ素子を用いたが、例えばパワーＭＯＳＦＥＴを用いた場合は、上記の説明エミッタ電極をソース電極に、コレクタ電極をドレイン電極に置き換えることで、パワーＭＯＳＦＥＴの評価・製造にも本実施の形態を容易に転用することができる。

また、上記の各形態において、動特性試験として大電流スイッチング試験を例に説明したが、動特性試験はこれに限るものではない。例えば、逆バイアス安全動作領域（ＲＢＳＯＡ）試験、ターンオフ試験、アバランシェ試験、負荷短絡試験などについても同様に適用可能である。さらに、動特性試験としてダイオードの逆回復試験にも適用が可能である。

半導体素子評価装置の要部を説明する回路図である（その１）。 半導体素子評価装置の要部を説明する回路図である（その２）。 半導体素子評価方法のフローを説明するチャート図である。 電界効果トランジスタの電気的特性を測定する装置の回路図である。

符号の説明

１０，３０ 半導体素子評価装置
１１ ＤＵＴ
１２ 接触針
１３，２１，３２，３３ 電源
１４，２０，４１，４２ スイッチ
１５ 試験抵抗
１６ 試験コイル
１７ 大電流測定回路
１８ ゲート用抵抗
１９ ＧＤＵ
２２ 検出抵抗
２３ 漏れ電流測定回路
３４ 制御回路
３５，３６ スイッチ素子

Claims (6)

1. 半導体素子の電気的特性を評価する半導体素子評価装置において、
   前記半導体素子評価装置に設置された接触針を前記半導体素子の電極に接触させる接触針接触手段と、
   前記接触針を経由して前記半導体素子の動特性試験を行う第１の試験手段と、
   前記接触針を経由して前記半導体素子の静特性試験を行う第２の試験手段と、
   を備え、
   前記接触針接触手段は、前記接触針を前記半導体素子の前記電極に接触させて、前記第１の試験手段及び前記第２の試験手段が前記動特性試験及び前記静特性試験の一方と他方を連続して行うとき、前記接触針を前記電極から離すことなく同一の接触状態を維持したままにすることを特徴とする半導体素子評価装置。
2. 前記半導体素子が絶縁ゲートを有する半導体素子であることを特徴とする請求項１記載の半導体素子評価装置。
3. 前記静特性試験を行う場合には、前記絶縁ゲートを制御する制御回路部に設置された電源の電位を、前記絶縁ゲートと前記電極との間に印加することを特徴とする請求項２記載の半導体素子評価装置。
4. 半導体素子の電気的特性を評価する半導体素子評価方法において、
   半導体素子評価装置に設置された接触針を前記半導体素子の電極に接触するステップと、
   前記接触針を経由して前記半導体素子の動特性試験及び静特性試験の一方を行うステップと、
   前記接触針を前記半導体素子の前記電極から離すことなく同一の接触状態を維持したまま、前記接触針を経由して前記半導体素子の前記動特性試験及び前記静特性試験の他方を行うステップと、
   を有することを特徴とする半導体素子評価方法。
5. 前記動特性試験及び前記静特性試験の一方は前記動特性試験であり、前記動特性試験及び前記静特性試験の他方は前記静特性試験であることを特徴とする請求項４記載の半導体素子評価方法。
6. 前記半導体素子がウエハ基板に配列された半導体素子またはチップ状に分断された半導体素子であることを特徴とする請求項４または５記載の半導体素子評価方法。

Images