JP4591772B2 - 電気回路の検査方法及び電気回路の製造方法 - Google Patents

Description

本発明は、電気回路の検査方法及び電気回路の製造方法、並びにそれらの方法に好適な電気回路に関する。

特許文献１には、ゲート電極とソース電極との間（以下、ゲート−ソース間という。）にツェナーダイオードが接続された電界効果トランジスタ（以下ＦＥＴという。）の漏れ電流の測定方法が開示されている。特許文献１に記載された測定方法では、ツェナーダイオードがゲート電極又はソース電極に未接続の状態で、検査装置によりゲート−ソース間に検査電圧を印加しながら、そのとき流れる検査電流を測定することにより、ＦＥＴのゲート−ソース間を流れる漏れ電流（以下、ＦＥＴの漏れ電流という。）を測定している。この測定方法によれば、検査電圧印加時にツェナーダイオードを介して電流が流れず、検査電流にツェナーダイオードを介して流れる電流が含まれないため、ＦＥＴの漏れ電流を正確に測定することができる。ここで検査電流とは、検査対象のＦＥＴが含まれる電気回路と検査装置の内部回路とにより形成される検査電圧印加用の回路を流れる電流のことである。

特開平５−４１４３６号公報

しかしながら、複数のＦＥＴを含む電気回路の個々のＦＥＴの漏れ電流を特許文献１に記載された測定方法により測定する場合、ＦＥＴの漏れ電流測定後に、複数のＦＥＴ毎に配置されている複数のツェナーダイオードの未接続の一端をゲート電極又はソース電極に接続する必要がある。すなわち、電気回路に含まれる測定対象のＦＥＴ数が増加するにつれて、電気回路の漏れ電流測定後の組立工数も増加するため、電気回路の製造コストが増加するという問題がある。

本発明は、上記の問題に鑑みてなされたものであって、構成部品としての複数のトランジスタの漏れ電流を正確に測定できる安価な電気回路、その製造方法及びその検査方法を提供することを目的とする。

請求項１、請求項２、請求項５に記載の発明によれば、ドレイン電極とソース電極とにより電源とグランドとの間に並列に接続された複数のＦＥＴと、一端が複数のＦＥＴのゲート電極に個々に接続された複数の受動素子とを備える電気回路を、複数の受動素子の他端が互いに接続されそれらの他端がグランドと接続されていない状態でＦＥＴの漏れ電流を測定する。ここで請求項１、請求項２、請求項５に係る受動素子とは、例えばバイアス回路や保護回路として機能する、抵抗器（以下、抵抗という。）やダイオードである。またグランドとは、電気回路に電源電圧を供給するため電源回路に接続されている導体層又は導線である。複数の受動素子の他端が互いに接続された状態でＦＥＴの漏れ電流を測定するため、ＦＥＴの漏れ電流測定後、受動素子の他端とグランドとを例えば１カ所で接続するだけで電気回路を組み立てることができる。複数のＦＥＴに対応する複数の受動素子の他端を個別にグランドに接続する場合と比較して、電気回路の漏れ電流測定後の組立工数を削減することができ、電気回路の製造コストを低減することができる。尚、本明細書において、「・・・に接続する」とは、技術上の阻害要因がない限りにおいて、「・・・に他の回路素子を介することなく直に接続する」ことと、「・・・に他の回路素子を介して接続する」ことの両方を含む意味とする。

ところが、受動素子の他端が互いに接続されていると、検査対象のＦＥＴのゲート−ソース間のみに検査電圧を印加したとしても、検査対象のＦＥＴの漏れ電流以外の電流が検査対象外のＦＥＴに対応する受動素子を介して流れてしまう。具体的には例えば、検査対象のＦＥＴに対応する受動素子と検査対象外のＦＥＴに対応する受動素子とを介して、検査対象のＦＥＴのゲート−ソース間に印加した検査電圧に応じた電圧が検査対象外のＦＥＴのゲート−ソース間にも印加される。この結果、検査対象のＦＥＴの漏れ電流だけでなく、検査対象外のＦＥＴの漏れ電流も流れてしまう。また請求項１、請求項２、請求項５に係る受動素子とは別の回路素子（抵抗器やダイオード等）が検査対象外のＦＥＴのゲート−ソース間に接続されている場合には、その回路素子を介して電流が流れてしまう。このように検査対象のＦＥＴの漏れ電流以外の電流が含まれる検査電流を検査対象のＦＥＴの漏れ電流として測定したとしても、検査対象のＦＥＴの漏れ電流を正確に測定し得ない。

そこで請求項１、請求項２、請求項５に記載の発明では、検査電圧とともに、検査対象のＦＥＴに対応する受動素子の一端と他端とが同一電位になるように受動素子の他端に補助電圧を印加する。この結果、検査電流測定の際に検査対象のＦＥＴに対応する受動素子には電流が流れないので、検査電流をＦＥＴの漏れ電流として測定することにより、ＦＥＴの漏れ電流を正確に測定することができる。尚、本明細書において、「ＦＥＴに対応する・・・」とは「ＦＥＴのゲート電極に接続されている・・・」ことを意味するものとする。

請求項３、請求項４、請求項５に記載の発明によれば、コレクタ電極とエミッタ電極とにより電源とグランドとの間に並列に接続された複数のバイポーラトランジスタと、一端が複数のバイポーラトランジスタのベース電極に個々に接続された複数の受動素子とを備える電気回路を、複数の受動素子の他端が互いに接続されそれらの他端がグランドと接続されていない状態でバイポーラトランジスタのベース電極とエミッタ電極との間を流れる漏れ電流（以下、バイポーラトランジスタの漏れ電流という。）を測定する。ここで請求項３、請求項４に係る受動素子とは、例えばバイアス回路や保護回路として機能する、抵抗器（以下、抵抗という。）やダイオードである。またグランドとは、電気回路に電源電圧を供給するため電源回路に接続されている導体層又は導線である。複数の受動素子の他端が互いに接続された状態でバイポーラトランジスタの漏れ電流を測定するため、バイポーラトランジスタの漏れ電流測定後に、受動素子の他端とグランドとを例えば１カ所で接続するだけで電気回路を組み立てることができる。複数のバイポーラトランジスタに対応する複数の受動素子の他端を個別にグランドに接続する場合と比較して、電気回路の漏れ電流測定後の組立工数を削減することができ、電気回路の製造コストを低減することができる。

ところが、受動素子の他端が互いに接続されていると、検査対象のバイポーラトランジスタのベース電極とエミッタ電極の間（以下、ベース−エミッタ間という。）のみに検査電圧を印加したとしても、検査対象のバイポーラトランジスタの漏れ電流以外の電流が検査対象外のバイポーラトランジスタに対応する受動素子を介して流れてしまう。具体的には例えば、検査対象外のバイポーラトランジスタに対応する受動素子を介して、検査対象のバイポーラトランジスタに印加した検査電圧に応じた電圧が検査対象外のバイポーラトランジスタのベース−エミッタ間にも印加される。この結果、検査対象のバイポーラトランジスタの漏れ電流だけでなく、検査対象外のバイポーラトランジスタの漏れ電流も流れてしまう。また請求項３、請求項４、請求項５に係る受動素子とは別の回路素子（抵抗器やダイオード等）が検査対象外のバイポーラトランジスタのベース−エミッタ間に接続されている場合には、その回路素子を介して電流が流れてしまう。このように検査対象のバイポーラトランジスタの漏れ電流以外の電流が含まれる検査電流を検査対象のバイポーラトランジスタの漏れ電流として測定したとしても、検査対象のバイポーラトランジスタの漏れ電流を正確に測定し得ない。

そこで請求項３、請求項４、請求項５に記載の発明では、検査電圧とともに、検査対象のバイポーラトランジスタに対応する受動素子の一端と他端とが同一電位になるように受動素子の他端に補助電圧を印加する。この結果、検査電流測定の際に検査対象のバイポーラトランジスタに対応する受動素子には電流が流れないので、検査電流をバイポーラトランジスタの漏れ電流として測定することにより、バイポーラトランジスタの漏れ電流を正確に測定することができる。尚、本明細書において、「バイポーラトランジスタに対応する・・・」とは「バイポーラトランジスタのベース電極に接続されている・・・」を意味するものとする。

請求項５に記載の発明によれば、導線をワイヤボンディングにより形成する。これにより、例えばリードフレームのインナリードと電気回路の入出力端子をワイヤボンディングにより接続する工程（以下ボンディング工程という。）において、導線をワイヤボンディングにより形成することができる。この場合、ボンディング工程以外の工程で導線を形成する場合と比較して電気回路の製造工程を簡素化できるため、電気回路の製造コストを低減することができる。

（第１実施形態）
図２は本発明の一実施形態によるモータ駆動装置１００を示す模式図である。
モータ駆動装置１００は、例えばエンジンのバルブタイミングを制御するモータの駆動装置である。モータ駆動装置１００は、制御回路１１０、電気回路としてのインバータ回路１２０等から構成されている。尚、電気回路は制御回路１１０等のインバータ回路１２０以外の回路を含んでもよい。
制御回路１１０はインバータ回路１２０を制御する。尚、制御回路１１０は自律的に作動する回路でもよい。

インバータ回路１２０はモータ２００を駆動する。インバータ回路１２０は、２つのＮチャネルのＦＥＴ（以下、ＦＥＴという。）１２１がソース電極Ｓとドレイン電極Ｄとで直列接続された３つのアーム１３０を有し、３つのアーム１３０は電源間に並列接続されている。具体的にはアーム１３０の一端側のＦＥＴ１２１のドレイン電極Ｄは、作動時に駆動電圧が印加される電源１４０に接続され、アーム１３０の他端側のＦＥＴ１２１のソース電極Ｓはグランド１４２に接続されている。電源１４０は電源ラインや電源層であり、グランド１４２はグランドラインやグランド層である。以下、電源１４０側のＦＥＴ１２１を上段のＦＥＴといい、グランド１４２側のＦＥＴ１２１を下段のＦＥＴという。

インバータ回路１２０は、６つのＦＥＴ１２１のゲート電極Ｇで制御回路１１０と接続され、各アーム１３０の２つのＦＥＴ１２１の接続点１３２でモータ２００のコイル２１０と接続されている。インバータ回路１２０は、制御回路１１０がＦＥＴ１２１のゲート電極Ｇに印加する駆動制御信号に応じた駆動信号をモータ２００のコイル２１０に印加する。尚、制御回路１１０と各ＦＥＴ１２１との間に直列接続された抵抗１２２は、各ＦＥＴ１２１のゲート電極Ｇへの突入電流を抑制する保護回路として機能する。尚、インバータ回路１２０は抵抗１２２を有していなくてもよい。

各ＦＥＴ１２１のドレイン電極Ｄとソース電極Ｓ間（以下、ドレイン−ソース間という。）にはダイオード１２３が接続され、ゲート電極Ｇとソース電極Ｓとの間にはツェナーダイオード１２４が接続されている。ダイオード１２３は、ＦＥＴ１２１の寄生ダイオードであり、モータ２００による逆起電力を吸収する所謂フライホイールダイオードとして機能する。もちろんダイオード１２３の電流容量が不足する場合には外付けのダイオードを各ＦＥＴ１２１に並列接続してもよい。ツェナーダイオード１２４は、その両端の電位差が降伏電圧以上になると電流を通過させることにより、ＦＥＴ１２１のゲート−ソース間の過電圧を防止する保護回路として機能する。尚、インバータ回路１２０はツェナーダイオード１２４を有していなくてもよい。

下段のＦＥＴ１２１には、それぞれ受動素子としての抵抗１２６が１つずつ配置されている。３つの抵抗１２６の一端はそれぞれ対応するＦＥＴ１２１のゲート電極Ｇに接続され、３つの他端は互いに接続されている。さらに３つの抵抗１２６の共通接続された他端は、導線１７０によりグランド１４２に接続されている。この結果、下段のＦＥＴ１２１のゲート電極Ｇは抵抗１２６によりグランド１４２の電位（以下０Ｖという。）にバイアスされるため、ローレベルの駆動制御信号を確実に０Ｖに保持することができる。尚、ツェナーダイオード１２４は、一端が対応するＦＥＴ１２１のゲート電極Ｇに接続され、他端が抵抗１２６の他端に接続されていてもよい。その場合のツェナーダイオード１２４は請求項に記載の受動素子に相当する。

第一端子１５１から１５３は、それぞれＦＥＴ１２１のゲート電極Ｇと抵抗１２６の一端との接続点に形成されている。第二端子１６０は３つの抵抗１２６の他端が共通接続されている接続点に形成されている。後述するＦＥＴ１２１の漏れ電流測定時、第一端子１５１から１５３及び第二端子１６０には検査装置のプローブが接続される。

以上説明したモータ駆動装置１００は、インバータ回路１２０の各ＦＥＴ１２１をオン状態又はオフ状態に制御することにより、モータ２００の３つの巻線２０２のうち所定の巻線２０２に駆動信号を印加する。モータ駆動装置１００は、モータ２００の巻線２０２に対する駆動信号の印加パターンを切り換えることにより、モータ２００を制御する。

以下、インバータ回路１２０の製造方法について説明する。
まず、抵抗１２６の他端とグランド１４２とが接続されていない状態、すなわち導線１７０が形成されていない状態のインバータ回路１２０を形成する（図１参照）。具体的には例えば、リソグラフィにより上述したインバータ回路１２０をウェハに形成する。尚、インバータ回路１２０はリソグラフィ以外の方法で形成してもよい。

次に、インバータ回路１２０に含まれるＦＥＴ１２１のゲート−ソース間の漏れ電流を測定する。具体的には例えば、ウェハ状態でインバータ回路１２０の電気的特性を検査する所謂ウェハ検査においてＦＥＴ１２１の漏れ電流を測定する。尚、ＦＥＴ１２１の漏れ電流の測定は、外部から検査電圧及び補助電圧を印加することが可能な状態であればどのような状態で実施してよく、例えばウェハから切り出されたチップ状態で実施してもよい。

図１はＦＥＴ１２１の漏れ電流の測定方法を示す模式図である。図３は本発明の一実施形態による漏れ電流測定方法に対する比較例としての漏れ電流測定方法を示す模式図である。
図３に示すように、比較例としてのＦＥＴ１２１の漏れ電流の測定は、検査装置３１０から検査対象のＦＥＴ１２１に対応する第一端子とグランド１４２との間に検査電圧を印加しながら、検査電流を検査対象のＦＥＴ１２１の漏れ電流として測定することにより実施される。ここで検査電流とは、検査装置３１０のプローブ３１２を介してインバータ回路１２０と検査装置３１０の電源回路３１６とにより形成される検査電圧印加用の回路（以下、検査回路という。）を流れる電流（図３に示す矢印１９４参照）のことである。
尚、ＦＥＴ１２１の漏れ電流測定の際には、インバータ回路１２０の電源１４０とグランド１４２との間に電源電圧を印加せず、検査装置３１０の電源回路３１６にグランド１４２を接続する。例えば、電源回路３１６と共にグランド１４２を接地する。もちろん、グランド１４２と検査装置３１０の電源回路３１６を、検査装置３１０のプローブ等で直に接続してもよい。

ところが、３つの抵抗１２６の他端は互いに接続されている。そのため、検査対象のＦＥＴ１２１に対応する第一端子（例えば第一端子１５１）とグランド１４２との間にのみに検査電圧を印加したとしても、検査対象のＦＥＴ１２１のゲート−ソース間だけでなく、検査対象外のＦＥＴ１２１のゲート−ソース間にも抵抗１２６を介して検査電圧に応じた電圧が印加される。この結果、検査対象のＦＥＴ１２１の漏れ電流（図３に示す矢印１９０参照）だけでなく、検査対象外のＦＥＴ１２１及びそれに対応するツェナーダイオード１２４を介して検査回路に電流が流れてしまう（図３に示す矢印１９２参照）。すなわち、検査電流には、検査対象のＦＥＴ１２１の漏れ電流の他に、検査対象外のＦＥＴ１２１の漏れ電流やツェナーダイオード１２４を流れる電流が含まれるため、検査電流を検査対象のＦＥＴ１２１の漏れ電流として正確に測定したとしても、検査対象のＦＥＴ１２１の漏れ電流を正確に測定し得ない。

そこで、図１に示すように、本発明の一実施形態による漏れ電流測定方法では、検査対象のＦＥＴ１２１に対応する第一端子（例えば第一端子１５１）とグランド１４２との間に検査電圧を印加するとともに、第二端子１６０−グランド１４２間に検査電圧と同一電圧の補助電圧を印加する。具体的には、検査装置３００のプローブ３０２とプローブ３０４とをそれぞれ第一端子と第二端子１６０とに接触させることによりインバータ回路１２０に検査装置３００を接続する。そして検査装置３００の電源回路３０６により、第一端子とグランド１４２との間と、第二端子１６０とグランド１４２との間とにそれぞれ検査電圧と補助電圧とを印加する。

この結果、検査対象のＦＥＴ１２１に対応する抵抗１２６の一端と他端とが同一電位になり、検査対象のＦＥＴ１２１に対応する抵抗１２６には電流が流れなくなる。すなわち、検査対象のＦＥＴ１２１の漏れ電流以外の電流が検査対象のＦＥＴ１２１に対応する抵抗１２６を介して検査回路を流れることを防止できるので、検査電流を検査対象のＦＥＴ１２１のゲート−ソース間の漏れ電流として測定することにより、ＦＥＴ１２１のゲート−ソース間の漏れ電流を正確に測定することができる。また、インバータ回路１２０は検査電圧印加用の第一端子（第一端子１５１から１５３）と補助電圧印加用の第二端子１６０とを備えているため、インバータ回路１２０の配線等にプローブ３０２及び３０４を直に接触させる場合と比較して、インバータ回路１２０に検査電圧及び補助電圧を容易に印加することができる。

以上説明した漏れ電流の測定方法により検査対象とする全てのＦＥＴ１２１の漏れ電流を測定する検査工程を終えると、その後に抵抗１２６の他端とグランド１４２とを接続する導線１７０を形成する。具体的には例えば、上述したボンディング工程において、リードフレームのインナリードとインバータ回路１２０の入出力端子１８０とをワイヤボンディングにより接続するとともに、ワイヤボンディングで導線１７０を形成することにより、抵抗１２６の他端とグランド１４２とを接続する。このようにしてインバータ回路１２０の組立て工程を簡素化することにより、インバータ回路１２０の製造コストを削減することができる。また、３つの抵抗１２６の他端が予め互いに接続されているため、１本の導線１７０を形成するだけで抵抗１２６の他端とグランド１４２とを接続することができる。この結果、複数本の導線で抵抗１２６の他端とグランド１４２とを接続する場合と比較して、インバータ回路１２０の組立工数を削減できるため、インバータ回路１２０の製造コストを低減することができる。以上説明した導線１７０を形成する工程が請求項に記載の「導線形成工程」に相当する。尚、導線１７０はボンディング工程と異なる別工程でワイヤボンディングにより形成してもよいし、導線１７０はワイヤボンディング以外の方法で形成してもよい。

（他の実施形態）
尚、以上説明した一実施形態では、インバータ回路１２０に含まれるＦＥＴ１２１の漏れ電流の測定方法について説明した。しかし本発明による電気回路の検査方法及び製造方法は、ドレイン電極とソース電極とにより電源間に並列に接続された複数のＦＥＴと、インバータ回路１２０の複数の抵抗１２６に相当する回路とを含む電気回路であれば、インバータ回路１２０以外の電気回路にも適用可能である。

また、ＮチャネルのＦＥＴ１２１により構成されたインバータ回路１２０の漏れ電流の測定方法について説明したが、本発明による電気回路の検査方法及び製造方法は、ＰチャネルのＦＥＴにより構成された電気回路及びＮチャネルのＦＥＴとＰチャネルのＦＥＴとが混在した電気回路にも適用可能である。
また、本発明による電気回路の検査方法及び製造方法は、バイポーラトランジスタにより構成された電気回路にも適用可能である。そのときは、ＦＥＴ１２１のゲート電極Ｇ、ドレイン電極Ｄ、ソース電極Ｓをそれぞれバイポーラトランジスタのベース電極、コレクタ電極、エミッタ電極に読み換えて、上述したＦＥＴ１２１に係る記載を解釈することができる。

また、インバータ回路１２０の電源間に並列接続されるアーム１３０の数は駆動するモータ２００に応じて決まる設計事項であり、その数は２つでも４つ以上でもよい。
また、第一端子１５１から１５３は、ＦＥＴ１２１のゲートＧとそのＦＥＴ１２１に対応する抵抗１２６との接続点から引き出して上述の接続点と異なる位置に配置してもよく、第二端子１６０は、抵抗１２６の他端が共通接続された接続点から引き出して上述の接続点と異なる位置に配置してもよい。
また、インバータ回路１２０は複数の第二端子１６０を備えてもよい。

本発明によるインバータ回路の検査方法を示す模式図。 本発明によるモータ駆動回路を示す模式図。 本発明によるインバータ回路の検査方法の比較例を示す模式図。

符号の説明

１２０ インバータ回路（電気回路）、１２１ 電界効果トランジスタ、１２６ 抵抗（抵抗器、受動素子）、１４０ 電源、１４２ グランド（電源）、１５１〜１５３ 第一端子、１６０ 第二端子、１７０ 導線

Claims (5)

1. ドレイン電極とソース電極とにより電源とグランドとの間に並列に接続された複数の電界効果トランジスタと、抵抗器又はダイオードであって一端が複数の前記電界効果トランジスタのゲート電極に個別に接続され他端が前記グランドに接続される複数の受動素子とを備える電気回路の検査方法であって、
   複数の前記受動素子の前記他端が互いに接続され前記他端と前記グランドとが未接続の状態で、検査対象の前記電界効果トランジスタの前記ゲート電極と前記ソース電極との間に検査電圧を印加し、検査対象の前記電界効果トランジスタの前記ゲート電極に前記一端が接続された前記受動素子の前記一端と前記他端とが同一電位になるように前記受動素子の前記他端に補助電圧を印加しながら、検査対象の前記電界効果トランジスタの前記ゲート電極と前記ソース電極との間を流れる漏れ電流を測定する電気回路の検査方法。
2. 請求項１に記載の電気回路の検査方法により、前記電気回路を構成する前記電界効果トランジスタの前記ゲート電極と前記ソース電極との間を流れる漏れ電流を測定する検査工程と、
   前記検査工程の後に、前記受動素子の前記他端を前記グランドに接続する導線を形成する導線形成工程と、
   を含む電気回路の製造方法。
3. コレクタ電極とエミッタ電極とにより電源とグランドとの間に並列に接続された複数のバイポーラトランジスタと、抵抗器又はダイオードであって一端が複数の前記バイポーラトランジスタのベース電極に個別に接続され他端が前記グランドに接続される複数の受動素子とを備える電気回路の検査方法であって、
   複数の前記受動素子の前記他端が互いに接続され前記他端と前記グランドとが未接続の状態で、検査対象の前記バイポーラトランジスタの前記ベース電極と前記エミッタ電極との間に検査電圧を印加し、検査対象の前記バイポーラトランジスタの前記ベース電極に前記一端が接続された前記受動素子の前記一端と前記他端とが同一電位になるように前記受動素子の前記他端に補助電圧を印加しながら、検査対象の前記バイポーラトランジスタの前記ベース電極と前記エミッタ電極との間を流れる漏れ電流を測定する電気回路の検査方法。
4. 請求項３に記載の電気回路の検査方法により、前記電気回路を構成する前記バイポーラトランジスタの前記ベース電極と前記エミッタ電極との間を流れる漏れ電流を測定する検査工程と、
   前記検査工程の後に、前記受動素子の前記他端を前記グランドに接続する導線を形成する導線形成工程と、
   を含む電気回路の製造方法。
5. 前記導線形成工程において、前記導線をワイヤボンディングにより形成する請求項２又は４に記載の電気回路の製造方法。

Images