JPH0786345A - テスト素子微小電流測定方法 - Google Patents
テスト素子微小電流測定方法Info
- Publication number
- JPH0786345A JPH0786345A JP5252623A JP25262393A JPH0786345A JP H0786345 A JPH0786345 A JP H0786345A JP 5252623 A JP5252623 A JP 5252623A JP 25262393 A JP25262393 A JP 25262393A JP H0786345 A JPH0786345 A JP H0786345A
- Authority
- JP
- Japan
- Prior art keywords
- land
- test element
- test
- current
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 テスト素子微小電流測定の高速化及び高精度
化を図る。 【構成】 プロセスモニタ用として半導体装置基板に形
成された複数のテスト素子Ｒ１，ＴＦＴ，Ｒ２は少なく
とも一部共有を含む多数のランドａ〜ｅを備えている。
全ランド同時にプローブ１を当接させ、スイッチャー４
の切換操作により個々のテスト素子の電気特性を電圧電
流測定テスター５等で逐次測定する。共有ランドｂを介
して互いに隣接するテスト素子Ｒ１，ＴＦＴの一方（例
えばＴＦＴ）に流れる微小電流Ｉｂｄを測定する際、他
方のテスト素子Ｒ１に属する別のランドａに対して該共
有ランドｂと同電位となる様に対応するプローブ１ａの
電位を制御する。これにより、測定対象外のテスト素子
Ｒ１側に流れる微小電流を抑制できる。
化を図る。 【構成】 プロセスモニタ用として半導体装置基板に形
成された複数のテスト素子Ｒ１，ＴＦＴ，Ｒ２は少なく
とも一部共有を含む多数のランドａ〜ｅを備えている。
全ランド同時にプローブ１を当接させ、スイッチャー４
の切換操作により個々のテスト素子の電気特性を電圧電
流測定テスター５等で逐次測定する。共有ランドｂを介
して互いに隣接するテスト素子Ｒ１，ＴＦＴの一方（例
えばＴＦＴ）に流れる微小電流Ｉｂｄを測定する際、他
方のテスト素子Ｒ１に属する別のランドａに対して該共
有ランドｂと同電位となる様に対応するプローブ１ａの
電位を制御する。これにより、測定対象外のテスト素子
Ｒ１側に流れる微小電流を抑制できる。
Description
【０００１】
【産業上の利用分野】本発明は、プロセスモニタ用とし
て半導体装置基板に形成されたテスト素子の微小電流測
定方法に関する。
て半導体装置基板に形成されたテスト素子の微小電流測
定方法に関する。
【０００２】
【従来の技術】先ず発明の技術的な背景を明らかにする
為、図３を参照してテスト素子を簡潔に説明する。ここ
では、半導体装置の一例としてアクティブマトリクス型
液晶表示素子の駆動基板を示している。図示する様に、
絶縁基板１０１の表面には、マトリクス状に交差配列し
たゲートライン１０２と信号ライン１０３が形成されて
いる。交差部には画素電極１０４とこれを駆動するスイ
ッチング素子が形成されている。本例ではこのスイッチ
ング素子は薄膜トランジスタ１０５からなる。絶縁基板
１０１上には走査回路１０６も形成されており、各ゲー
トライン１０２に接続している。又駆動回路１０７も形
成されており各信号ライン１０３に接続している。さら
に、絶縁基板１０１の一端側には外部接続用の電極端子
１０８が形成されている。加えて絶縁基板１０１の周辺
部には複数のテスト素子が形成されるモニタ領域１０９
が設けられている。
為、図３を参照してテスト素子を簡潔に説明する。ここ
では、半導体装置の一例としてアクティブマトリクス型
液晶表示素子の駆動基板を示している。図示する様に、
絶縁基板１０１の表面には、マトリクス状に交差配列し
たゲートライン１０２と信号ライン１０３が形成されて
いる。交差部には画素電極１０４とこれを駆動するスイ
ッチング素子が形成されている。本例ではこのスイッチ
ング素子は薄膜トランジスタ１０５からなる。絶縁基板
１０１上には走査回路１０６も形成されており、各ゲー
トライン１０２に接続している。又駆動回路１０７も形
成されており各信号ライン１０３に接続している。さら
に、絶縁基板１０１の一端側には外部接続用の電極端子
１０８が形成されている。加えて絶縁基板１０１の周辺
部には複数のテスト素子が形成されるモニタ領域１０９
が設けられている。
【０００３】かかる構成を有する駆動基板は半導体プロ
セスを駆使して製造される。即ち、絶縁基板１０１の上
に成膜された半導体薄膜に対して種々の半導体プロセス
を適用しスイッチング素子や走査回路、駆動回路を構成
する薄膜トランジスタ素子等を集積的に形成する。この
際、半導体プロセスが適正に行なわれているかどうかを
モニタする為、モニタ領域１０９に種々のテスト素子を
同時に形成する。これらのテスト素子は集積回路を構成
する各種要素と同等の構造を有している。各テスト素子
の電気特性を測定する事により半導体プロセスが適正に
行なわれたかどうかを判定する事ができる。測定結果は
プロセスにフィードバックされ工程管理に利用できる
他、不良解析にも有用である。
セスを駆使して製造される。即ち、絶縁基板１０１の上
に成膜された半導体薄膜に対して種々の半導体プロセス
を適用しスイッチング素子や走査回路、駆動回路を構成
する薄膜トランジスタ素子等を集積的に形成する。この
際、半導体プロセスが適正に行なわれているかどうかを
モニタする為、モニタ領域１０９に種々のテスト素子を
同時に形成する。これらのテスト素子は集積回路を構成
する各種要素と同等の構造を有している。各テスト素子
の電気特性を測定する事により半導体プロセスが適正に
行なわれたかどうかを判定する事ができる。測定結果は
プロセスにフィードバックされ工程管理に利用できる
他、不良解析にも有用である。
【０００４】図４は、図３に示したモニタ領域１０９に
形成されるテスト素子の一例を模式的に示したものであ
る。この例では、２個の抵抗素子Ｒ１，Ｒ２と１個の薄
膜トランジスタ素子ＴＦＴが含まれている。但し、実際
には集積回路の規模等に応じて、モニタ領域１０９には
多種多様のテスト素子が含まれる。各テスト素子には電
気特性測定用のランド（又はパッド）が設けられてお
り、測定機側に接続したプローブが当接できる様になっ
ている。図４の例では、個々のテスト素子毎に分離した
ランドが設けられている。例えば、抵抗素子Ｒ１の両端
に一対のランドａ，ｂ１が設けられている。薄膜トラン
ジスタ素子ＴＦＴには３個のランドｂ２，ｃ，ｄ１が設
けられている。抵抗素子Ｒ２にはその両端に一対のラン
ドｄ２，ｅが設けられている。しかしながら、個々のテ
スト素子に対応して夫々別個にランドを設けると、テス
ト素子の個数が増大するにつれ、ランドの占める面積が
大きくなり、モニタ領域１０９を拡張しなければならな
い。図３に示す様に、モニタ領域１０９は基板１０１の
周辺部に設けられており、実際の集積回路動作には関与
していない。従って、モニタ領域１０９の面積は実用上
の観点からできる限り小さい事が好ましい。
形成されるテスト素子の一例を模式的に示したものであ
る。この例では、２個の抵抗素子Ｒ１，Ｒ２と１個の薄
膜トランジスタ素子ＴＦＴが含まれている。但し、実際
には集積回路の規模等に応じて、モニタ領域１０９には
多種多様のテスト素子が含まれる。各テスト素子には電
気特性測定用のランド（又はパッド）が設けられてお
り、測定機側に接続したプローブが当接できる様になっ
ている。図４の例では、個々のテスト素子毎に分離した
ランドが設けられている。例えば、抵抗素子Ｒ１の両端
に一対のランドａ，ｂ１が設けられている。薄膜トラン
ジスタ素子ＴＦＴには３個のランドｂ２，ｃ，ｄ１が設
けられている。抵抗素子Ｒ２にはその両端に一対のラン
ドｄ２，ｅが設けられている。しかしながら、個々のテ
スト素子に対応して夫々別個にランドを設けると、テス
ト素子の個数が増大するにつれ、ランドの占める面積が
大きくなり、モニタ領域１０９を拡張しなければならな
い。図３に示す様に、モニタ領域１０９は基板１０１の
周辺部に設けられており、実際の集積回路動作には関与
していない。従って、モニタ領域１０９の面積は実用上
の観点からできる限り小さい事が好ましい。
【０００５】図５は、各テスト素子のランドの共通化を
図った例を示しており、モニタ領域の面積縮小に寄与す
る。図４の例では別個に設けられていたランドｂ１，ｂ
２が、図５の例では共通化され１個のランドｂになって
いる。同様に、図４の例では別個に設けられていたラン
ドｄ１，ｄ２が、図５の例では共通化され１個のランド
ｄになっている。
図った例を示しており、モニタ領域の面積縮小に寄与す
る。図４の例では別個に設けられていたランドｂ１，ｂ
２が、図５の例では共通化され１個のランドｂになって
いる。同様に、図４の例では別個に設けられていたラン
ドｄ１，ｄ２が、図５の例では共通化され１個のランド
ｄになっている。
【０００６】一方、テスト素子の電気特性測定作業を合
理化する為、全ランド同時にプローブ１を当接する方法
が適宜行なわれている。図示の例では、模式的に５本の
プローブ１がホルダ２に取り付けられている。このホル
ダ２を上下に移動させる事により、全ランド同時にプロ
ーブ１を接触させる事ができる。各プローブ１は夫々ケ
ーブル３を介してスイッチャー４に接続されている。こ
のスイッチャー４はリレー制御により逐次測定対象とな
るテスト素子に属するランドに接触したプローブを選択
切り換えし、電気特性測定用テスターに接続するもので
ある。ここでは、単に例示の為、電圧電流測定テスター
５と容量テスター６が用いられている。これらのテスタ
ーは各テスト素子の電気特性測定項目に応じて適宜選択
される。なお、プロセスモニタ用として半導体装置基板
にテスト素子を設ける技術は、例えば特開昭６０−２９
８９号公報に開示されている。
理化する為、全ランド同時にプローブ１を当接する方法
が適宜行なわれている。図示の例では、模式的に５本の
プローブ１がホルダ２に取り付けられている。このホル
ダ２を上下に移動させる事により、全ランド同時にプロ
ーブ１を接触させる事ができる。各プローブ１は夫々ケ
ーブル３を介してスイッチャー４に接続されている。こ
のスイッチャー４はリレー制御により逐次測定対象とな
るテスト素子に属するランドに接触したプローブを選択
切り換えし、電気特性測定用テスターに接続するもので
ある。ここでは、単に例示の為、電圧電流測定テスター
５と容量テスター６が用いられている。これらのテスタ
ーは各テスト素子の電気特性測定項目に応じて適宜選択
される。なお、プロセスモニタ用として半導体装置基板
にテスト素子を設ける技術は、例えば特開昭６０−２９
８９号公報に開示されている。
【０００７】
【発明が解決しようとする課題】引き続き図５を参照し
て発明が解決しようとする課題を簡潔に説明する。テス
ト素子によっては微小電流測定を行なう場合がある。例
えば、図示のテスト素子ＴＦＴが図３に示したスイッチ
ング素子１０５に対応して設けられたものである場合、
特に電流リーク特性の評価が重要となり、数十pFオーダ
の微小電流測定が必須である。即ち、図３に示したスイ
ッチング素子１０５に電流リーク欠陥があると、液晶表
示素子として組み立てた場合輝点欠陥が発生し表示品位
を著しく損なう事になる。この電流リーク欠陥を半導体
プロセスの中で抑えていく為には、テスト素子ＴＦＴの
リーク電流を随時モニタする必要がある。
て発明が解決しようとする課題を簡潔に説明する。テス
ト素子によっては微小電流測定を行なう場合がある。例
えば、図示のテスト素子ＴＦＴが図３に示したスイッチ
ング素子１０５に対応して設けられたものである場合、
特に電流リーク特性の評価が重要となり、数十pFオーダ
の微小電流測定が必須である。即ち、図３に示したスイ
ッチング素子１０５に電流リーク欠陥があると、液晶表
示素子として組み立てた場合輝点欠陥が発生し表示品位
を著しく損なう事になる。この電流リーク欠陥を半導体
プロセスの中で抑えていく為には、テスト素子ＴＦＴの
リーク電流を随時モニタする必要がある。
【０００８】しかしながら、ランドの共有を図り、且つ
全ランド同時プロービング方式を採用した場合、テスト
用薄膜トランジスタ素子ＴＦＴのリーク電流を迅速且つ
正確に測定する事が困難であるという課題があった。ス
イッチャー４を制御して、ランドｂ，ｃ，ｄを選択し、
ＴＦＴのチャネルに流れるリーク電流Ｉｂｄを測定する
場合、同時に共有ランドｂを介して隣接するテスト用抵
抗素子Ｒ１にも微小電流Ｉｂａが流れてしまう。この微
小電流Ｉｂａは主として、ランドｂ、抵抗素子Ｒ１、ラ
ンドａ、ケーブル３ａ（以下、特定のランドに対応する
ケーブル、プローブを明示する場合、ランド符号を参照
番号に添える。）のループに生じる誘電吸収現象に起因
している。例えば、ケーブル３ａに含まれる絶縁材料が
誘電分極し電荷が流れる事になる。この誘電吸収現象は
過渡的なものであるが、飽和に達するまで長時間を要し
電気特性測定の高速化を阻害していた。誘電吸収現象に
起因する微小電流Ｉｂａは正味のリーク電流Ｉｂｄを遥
かに超えるレベルに達する場合があり、電荷蓄積が終了
するまで信頼に足る測定データを得る事ができない。か
かる弊害を防止する為には、例えば微小電流測定を要す
るテスト素子のランドのみを他のテスト素子から独立し
て設ける事が考えられる。しかしながらこれではランド
数が全体として増加する事になり、モニタ領域の縮小化
に相反する事になる。あるいは、他の対策として全ラン
ド同時プロービング方式に代え、微小電流測定を要する
テスト素子のみにプロービングを行なう事も考えられ
る。しかしながら、これではプロービング操作が煩雑と
なり測定作業能率が低下してしまう。
全ランド同時プロービング方式を採用した場合、テスト
用薄膜トランジスタ素子ＴＦＴのリーク電流を迅速且つ
正確に測定する事が困難であるという課題があった。ス
イッチャー４を制御して、ランドｂ，ｃ，ｄを選択し、
ＴＦＴのチャネルに流れるリーク電流Ｉｂｄを測定する
場合、同時に共有ランドｂを介して隣接するテスト用抵
抗素子Ｒ１にも微小電流Ｉｂａが流れてしまう。この微
小電流Ｉｂａは主として、ランドｂ、抵抗素子Ｒ１、ラ
ンドａ、ケーブル３ａ（以下、特定のランドに対応する
ケーブル、プローブを明示する場合、ランド符号を参照
番号に添える。）のループに生じる誘電吸収現象に起因
している。例えば、ケーブル３ａに含まれる絶縁材料が
誘電分極し電荷が流れる事になる。この誘電吸収現象は
過渡的なものであるが、飽和に達するまで長時間を要し
電気特性測定の高速化を阻害していた。誘電吸収現象に
起因する微小電流Ｉｂａは正味のリーク電流Ｉｂｄを遥
かに超えるレベルに達する場合があり、電荷蓄積が終了
するまで信頼に足る測定データを得る事ができない。か
かる弊害を防止する為には、例えば微小電流測定を要す
るテスト素子のランドのみを他のテスト素子から独立し
て設ける事が考えられる。しかしながらこれではランド
数が全体として増加する事になり、モニタ領域の縮小化
に相反する事になる。あるいは、他の対策として全ラン
ド同時プロービング方式に代え、微小電流測定を要する
テスト素子のみにプロービングを行なう事も考えられ
る。しかしながら、これではプロービング操作が煩雑と
なり測定作業能率が低下してしまう。
【０００９】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はテスト素子の微小電流を高速且つ高
精度で測定可能な方法を提供する事を目的とする。かか
る目的を達成する為に以下の手段を講じた。即ち、本発
明にかかるテスト素子微小電流測定方法においては、前
提として半導体装置基板に形成されたプロセスモニタ用
の複数のテスト素子は少なくとも一部共有を含む多数の
ランドを備えている。又、全ランド同時にプローブを当
接させ切換操作により個々のテスト素子の電気特性を逐
次測定するものである。本発明の特徴事項として、共有
ランドを介して互いに隣接するテスト素子の一方に流れ
る微小電流を測定する際、他方のテスト素子に属する別
のランドに対して該共有ランドと同電位となる様に対応
するプローブの電位を制御する。本発明にかかるテスト
素子微小電流測定方法は、例えば薄膜トランジスタから
なるテスト素子に流れるリーク電流測定に適用可能であ
る。
題に鑑み、本発明はテスト素子の微小電流を高速且つ高
精度で測定可能な方法を提供する事を目的とする。かか
る目的を達成する為に以下の手段を講じた。即ち、本発
明にかかるテスト素子微小電流測定方法においては、前
提として半導体装置基板に形成されたプロセスモニタ用
の複数のテスト素子は少なくとも一部共有を含む多数の
ランドを備えている。又、全ランド同時にプローブを当
接させ切換操作により個々のテスト素子の電気特性を逐
次測定するものである。本発明の特徴事項として、共有
ランドを介して互いに隣接するテスト素子の一方に流れ
る微小電流を測定する際、他方のテスト素子に属する別
のランドに対して該共有ランドと同電位となる様に対応
するプローブの電位を制御する。本発明にかかるテスト
素子微小電流測定方法は、例えば薄膜トランジスタから
なるテスト素子に流れるリーク電流測定に適用可能であ
る。
【００１０】
【作用】本発明によれば、共有ランドを介して互いに隣
接するテスト素子の一方に流れる微小電流を測定する
際、他方のテスト素子に属する別のランドと該共有ラン
ドが同電位となる様にしている。この為、前述した誘電
吸収現象を抑制でき、当該共有ランドから前記別のラン
ドに不要な微小電流が殆ど流れない。従って、測定対象
となるテスト素子に流れる正味の微小電流を高速且つ高
精度で測定可能になる。
接するテスト素子の一方に流れる微小電流を測定する
際、他方のテスト素子に属する別のランドと該共有ラン
ドが同電位となる様にしている。この為、前述した誘電
吸収現象を抑制でき、当該共有ランドから前記別のラン
ドに不要な微小電流が殆ど流れない。従って、測定対象
となるテスト素子に流れる正味の微小電流を高速且つ高
精度で測定可能になる。
【００１１】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるテスト素子微小
電流測定方法の一例を示す模式図である。測定系の全体
構成は図５に示した先の例と類似しており、対応する部
分には対応する参照番号及び参照符号を付して理解を容
易にしている。図示する様に、プロセスモニタ用として
半導体装置基板（本例ではアクティブマトリクス液晶表
示素子用駆動基板）に形成された複数のテスト素子Ｒ
１，ＴＦＴ，Ｒ２は少なくとも一部共有を含む多数のラ
ンドを備えている。本例では、テスト素子Ｒ１の一方の
端子とテスト素子ＴＦＴのドレイン端子Ｄが共有ランド
ｂに接続されている。又、テスト素子ＴＦＴのソース端
子Ｓとテスト素子Ｒ２の一方の端子が共有ランドｄに接
続されている。なおＴＦＴのゲート端子Ｇは単独のラン
ドｃに接続している。Ｒ１の他方の端子は単独のランド
ａに接続している。同様にＲ２の他方の端子も単独のラ
ンドｅに接続している。かかる構成において、全ランド
ａ〜ｅ同時にプローブ１を当接させ、切換操作により個
々のテスト素子Ｒ１，ＴＦＴ，Ｒ２の電気特性を逐次測
定する。この切換操作は、ケーブル３を介して各プロー
ブ１に接続したスイッチャー４のリレー制御により行な
われる。このスイッチャー４には電気特性を測定する
為、電圧電流測定テスター５と容量テスター６が接続さ
れている。特に微小電流測定を行なう場合には電圧電流
測定テスター５が選択される。
詳細に説明する。図１は本発明にかかるテスト素子微小
電流測定方法の一例を示す模式図である。測定系の全体
構成は図５に示した先の例と類似しており、対応する部
分には対応する参照番号及び参照符号を付して理解を容
易にしている。図示する様に、プロセスモニタ用として
半導体装置基板（本例ではアクティブマトリクス液晶表
示素子用駆動基板）に形成された複数のテスト素子Ｒ
１，ＴＦＴ，Ｒ２は少なくとも一部共有を含む多数のラ
ンドを備えている。本例では、テスト素子Ｒ１の一方の
端子とテスト素子ＴＦＴのドレイン端子Ｄが共有ランド
ｂに接続されている。又、テスト素子ＴＦＴのソース端
子Ｓとテスト素子Ｒ２の一方の端子が共有ランドｄに接
続されている。なおＴＦＴのゲート端子Ｇは単独のラン
ドｃに接続している。Ｒ１の他方の端子は単独のランド
ａに接続している。同様にＲ２の他方の端子も単独のラ
ンドｅに接続している。かかる構成において、全ランド
ａ〜ｅ同時にプローブ１を当接させ、切換操作により個
々のテスト素子Ｒ１，ＴＦＴ，Ｒ２の電気特性を逐次測
定する。この切換操作は、ケーブル３を介して各プロー
ブ１に接続したスイッチャー４のリレー制御により行な
われる。このスイッチャー４には電気特性を測定する
為、電圧電流測定テスター５と容量テスター６が接続さ
れている。特に微小電流測定を行なう場合には電圧電流
測定テスター５が選択される。
【００１２】本発明においては、共有ランドを介して互
いに隣接するテスト素子の一方に流れる微小電流を測定
する際、他方のテスト素子に属する別のランドに対して
該共有ランドと同電位となる様に対応するプローブの電
位を制御している。例えば、共有ランドｂを介して互い
に隣接するテスト素子Ｒ１，ＴＦＴに着目すると、一方
のテスト素子ＴＦＴに流れる微小電流を測定する際、他
方のテスト素子Ｒ１に属する別のランドａに対して該共
有ランドｂと同電位となる様に対応するプローブ３ａの
電位を制御している。より具体的には、テスト素子ＴＦ
Ｔの微小リーク電流Ｉｂｄを測定する時、ドレイン端子
Ｄ側のランドｂには１０Ｖの電圧を印加し、ソース端子
Ｓ側のランドｄには０Ｖの電圧を印加する。又ゲート端
子Ｇに接続するランドｃには０Ｖを印加しｎ型ＴＦＴの
チャネルをオフ状態としておく。この時テスト素子Ｒ１
の他方の端子側のランドａにも１０Ｖの電圧を印加す
る。テスト素子Ｒ１の両側に位置するランドａ，ｂを同
電位にセットする事により、前述した誘電吸収現象を効
果的に抑制でき、テスト素子Ｒ１側には微小電流が殆ど
流れない。従って、瞬時且つ高精度でＴＦＴに流れる正
味のリーク電流Ｉｂｄを測定する事が可能である。又、
同様な理由によりテスト素子Ｒ２の両端に位置するラン
ドｄ，ｅも同電位となる様にする。
いに隣接するテスト素子の一方に流れる微小電流を測定
する際、他方のテスト素子に属する別のランドに対して
該共有ランドと同電位となる様に対応するプローブの電
位を制御している。例えば、共有ランドｂを介して互い
に隣接するテスト素子Ｒ１，ＴＦＴに着目すると、一方
のテスト素子ＴＦＴに流れる微小電流を測定する際、他
方のテスト素子Ｒ１に属する別のランドａに対して該共
有ランドｂと同電位となる様に対応するプローブ３ａの
電位を制御している。より具体的には、テスト素子ＴＦ
Ｔの微小リーク電流Ｉｂｄを測定する時、ドレイン端子
Ｄ側のランドｂには１０Ｖの電圧を印加し、ソース端子
Ｓ側のランドｄには０Ｖの電圧を印加する。又ゲート端
子Ｇに接続するランドｃには０Ｖを印加しｎ型ＴＦＴの
チャネルをオフ状態としておく。この時テスト素子Ｒ１
の他方の端子側のランドａにも１０Ｖの電圧を印加す
る。テスト素子Ｒ１の両側に位置するランドａ，ｂを同
電位にセットする事により、前述した誘電吸収現象を効
果的に抑制でき、テスト素子Ｒ１側には微小電流が殆ど
流れない。従って、瞬時且つ高精度でＴＦＴに流れる正
味のリーク電流Ｉｂｄを測定する事が可能である。又、
同様な理由によりテスト素子Ｒ２の両端に位置するラン
ドｄ，ｅも同電位となる様にする。
【００１３】図２は比較の為テスト素子微小電流測定方
法の参考例を示している。微小電流測定系の構成は基本
的に図１と同様であり、理解を容易にする為、対応する
部分には対応する参照番号及び参照符号を付してある。
又、測定対象も同一であり、ＴＦＴのリーク電流Ｉｂｄ
を測定する。従って、ＴＦＴのドレイン端子Ｄ側に位置
するランドｂには１０Ｖが印加され、ソース端子Ｓ側の
ランドｄにはプローブを介して０Ｖが印加され、ゲート
端子Ｇに接続したランドｃにはプローブを介し０Ｖが印
加される。図１に示した本発明の実施例と異なる点は、
ランドａに接触するプローブ１ａの電位を不定としてい
る事である。同様にランドｅに接触しているプローブ１
ｅの電位も不定状態にしている。この場合、例えばケー
ブル３ａ等の誘電吸収現象により、ランドｂからランド
ａに微小電流Ｉｂａが過渡的に流れる。この微小電流Ｉ
ｂａのオーダは数百pFに達する場合がある。一方ＴＦＴ
の正味のリーク電流Ｉｂｄは例えば１０pF〜１００pF程
度である。従って、微小電流Ｉｂａが流れる過渡期にお
いては正確なリーク電流測定は不可能である。この過渡
時間は例えば３０秒〜６０秒程度に達する。この間、待
機状態を余儀なくされ測定サイクルの長期化を招く。
法の参考例を示している。微小電流測定系の構成は基本
的に図１と同様であり、理解を容易にする為、対応する
部分には対応する参照番号及び参照符号を付してある。
又、測定対象も同一であり、ＴＦＴのリーク電流Ｉｂｄ
を測定する。従って、ＴＦＴのドレイン端子Ｄ側に位置
するランドｂには１０Ｖが印加され、ソース端子Ｓ側の
ランドｄにはプローブを介して０Ｖが印加され、ゲート
端子Ｇに接続したランドｃにはプローブを介し０Ｖが印
加される。図１に示した本発明の実施例と異なる点は、
ランドａに接触するプローブ１ａの電位を不定としてい
る事である。同様にランドｅに接触しているプローブ１
ｅの電位も不定状態にしている。この場合、例えばケー
ブル３ａ等の誘電吸収現象により、ランドｂからランド
ａに微小電流Ｉｂａが過渡的に流れる。この微小電流Ｉ
ｂａのオーダは数百pFに達する場合がある。一方ＴＦＴ
の正味のリーク電流Ｉｂｄは例えば１０pF〜１００pF程
度である。従って、微小電流Ｉｂａが流れる過渡期にお
いては正確なリーク電流測定は不可能である。この過渡
時間は例えば３０秒〜６０秒程度に達する。この間、待
機状態を余儀なくされ測定サイクルの長期化を招く。
【００１４】
【発明の効果】以上説明した様に、本発明によれば、微
小電流測定の対象となるテスト素子についても、他のテ
スト素子と同様にランドの共有化が図れる為、テスト素
子群の設計自由度が増すという効果がある。ランド共有
化が可能となる為テスト素子群の全ランド数を最小化で
きモニタ領域の縮小が可能になるとともに、プロービン
グの信頼性が高くなるという効果がある。さらに、スイ
ッチャーの切換能力等の制限により、同時プロービング
可能なランド数が決定されるが、本発明によれば一度の
プロービングで測定可能なテスト素子の数を増やす事が
できるという効果がある。
小電流測定の対象となるテスト素子についても、他のテ
スト素子と同様にランドの共有化が図れる為、テスト素
子群の設計自由度が増すという効果がある。ランド共有
化が可能となる為テスト素子群の全ランド数を最小化で
きモニタ領域の縮小が可能になるとともに、プロービン
グの信頼性が高くなるという効果がある。さらに、スイ
ッチャーの切換能力等の制限により、同時プロービング
可能なランド数が決定されるが、本発明によれば一度の
プロービングで測定可能なテスト素子の数を増やす事が
できるという効果がある。
【図１】本発明にかかるテスト素子微小電流測定方法の
一実施例を示す模式図である。
一実施例を示す模式図である。
【図２】テスト素子微小電流測定方法の参考例を示す模
式図である。
式図である。
【図３】プロセスモニタ用として形成されたテスト素子
を有する半導体装置基板の一例を示す模式的な平面図で
ある。
を有する半導体装置基板の一例を示す模式的な平面図で
ある。
【図４】従来のテスト素子のランド構成を示す模式図で
ある。
ある。
【図５】同じく従来のテスト素子のランド構成の他の例
を示す模式図である。
を示す模式図である。
１ プローブ ３ ケーブル ４ スイッチャー ５ 電圧電流測定テスター ＴＦＴ テスト素子 Ｒ１ テスト素子 Ｒ２ テスト素子 ａ 単独ランド ｂ 共有ランド ｃ 単独ランド ｄ 共有ランド ｅ 単独ランド
【手続補正書】
【提出日】平成５年１１月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【発明が解決しようとする課題】引き続き図５を参照し
て発明が解決しようとする課題を簡潔に説明する。テス
ト素子によっては微小電流測定を行なう場合がある。例
えば、図示のテスト素子ＴＦＴが図３に示したスイッチ
ング素子１０５に対応して設けられたものである場合、
特に電流リーク特性の評価が重要となり、数十ｐＡオー
ダの微小電流測定が必須である。即ち、図３に示したス
イッチング素子１０５に電流リーク欠陥があると、液晶
表示素子として組み立てた場合輝点欠陥が発生し表示品
位を著しく損なう事になる。この電流リーク欠陥を半導
体プロセスの中で抑えていく為には、テスト素子ＴＦＴ
のリーク電流を随時モニタする必要がある。
て発明が解決しようとする課題を簡潔に説明する。テス
ト素子によっては微小電流測定を行なう場合がある。例
えば、図示のテスト素子ＴＦＴが図３に示したスイッチ
ング素子１０５に対応して設けられたものである場合、
特に電流リーク特性の評価が重要となり、数十ｐＡオー
ダの微小電流測定が必須である。即ち、図３に示したス
イッチング素子１０５に電流リーク欠陥があると、液晶
表示素子として組み立てた場合輝点欠陥が発生し表示品
位を著しく損なう事になる。この電流リーク欠陥を半導
体プロセスの中で抑えていく為には、テスト素子ＴＦＴ
のリーク電流を随時モニタする必要がある。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】図２は比較の為テスト素子微小電流測定方
法の参考例を示している。微小電流測定系の構成は基本
的に図１と同様であり、理解を容易にする為、対応する
部分には対応する参照番号及び参考符号を付してある。
又、測定対象も同一であり、ＴＦＴのリーク電流Ｉｂｄ
を測定する。従って、ＴＦＴのドレイン端子Ｄ側に位置
するランドｂには１０Ｖが印加され、ソース端子Ｓ側の
ランドｄにはプローブを介して０Ｖが印加され、ゲート
端子Ｇに接続したランドｃにはプローブを介し０Ｖが印
加される。図１に示した本発明の実施例と異なる点は、
ランドａに接触するプローブ１ａの電位を不定としてい
る事である。同様にランドｅに接触しているプローブ１
ｅの電位も不定状態にしている。この場合、例えばケー
ブル３ａ等の誘電吸収現象により、ランドｂからランド
ａに微小電流Ｉｂａが過渡的に流れる。この微小電流Ｉ
ｂａのオーダは数百ｐＡに達する場合がある。一方ＴＦ
Ｔの正味のリーク電流Ｉｂａは例えば１０ｐＡ〜１００
ｐＡ程度である。従って、微小電流Ｉｂａが流れる過渡
期においては正確なリーク電流測定は不可能である。こ
の過渡時間は例えば３０秒〜６０秒程度に達する。この
間、待機状態を余儀なくされ測定サイクルの長期化を招
く。
法の参考例を示している。微小電流測定系の構成は基本
的に図１と同様であり、理解を容易にする為、対応する
部分には対応する参照番号及び参考符号を付してある。
又、測定対象も同一であり、ＴＦＴのリーク電流Ｉｂｄ
を測定する。従って、ＴＦＴのドレイン端子Ｄ側に位置
するランドｂには１０Ｖが印加され、ソース端子Ｓ側の
ランドｄにはプローブを介して０Ｖが印加され、ゲート
端子Ｇに接続したランドｃにはプローブを介し０Ｖが印
加される。図１に示した本発明の実施例と異なる点は、
ランドａに接触するプローブ１ａの電位を不定としてい
る事である。同様にランドｅに接触しているプローブ１
ｅの電位も不定状態にしている。この場合、例えばケー
ブル３ａ等の誘電吸収現象により、ランドｂからランド
ａに微小電流Ｉｂａが過渡的に流れる。この微小電流Ｉ
ｂａのオーダは数百ｐＡに達する場合がある。一方ＴＦ
Ｔの正味のリーク電流Ｉｂａは例えば１０ｐＡ〜１００
ｐＡ程度である。従って、微小電流Ｉｂａが流れる過渡
期においては正確なリーク電流測定は不可能である。こ
の過渡時間は例えば３０秒〜６０秒程度に達する。この
間、待機状態を余儀なくされ測定サイクルの長期化を招
く。
Claims (2)
- 【請求項１】 プロセスモニタ用として半導体装置基板
に形成された複数のテスト素子は少なくとも一部共有を
含む多数のランドを備えており、全ランド同時にプロー
ブを当接させ切換操作により個々のテスト素子の電気特
性を逐次測定する方法であって、 共有ランドを介して互いに隣接するテスト素子の一方に
流れる微小電流を測定する際、他方のテスト素子に属す
る別のランドに対して該共有ランドと同電位となる様に
対応するプローブの電位を制御する事を特徴とするテス
ト素子微小電流測定方法。 - 【請求項２】 前記一方のテスト素子は薄膜トランジス
タからなり、そのリーク電流測定に適用される事を特徴
とする請求項１記載のテスト素子微小電流測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252623A JPH0786345A (ja) | 1993-09-14 | 1993-09-14 | テスト素子微小電流測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252623A JPH0786345A (ja) | 1993-09-14 | 1993-09-14 | テスト素子微小電流測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786345A true JPH0786345A (ja) | 1995-03-31 |
Family
ID=17239941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5252623A Pending JPH0786345A (ja) | 1993-09-14 | 1993-09-14 | テスト素子微小電流測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786345A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007024512A (ja) * | 2005-07-12 | 2007-02-01 | Denso Corp | 電気回路の検査方法及び電気回路の製造方法 |
| CN111313390A (zh) * | 2020-05-15 | 2020-06-19 | 佛山市联动科技股份有限公司 | 一种功率板卡的保护系统 |
-
1993
- 1993-09-14 JP JP5252623A patent/JPH0786345A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007024512A (ja) * | 2005-07-12 | 2007-02-01 | Denso Corp | 電気回路の検査方法及び電気回路の製造方法 |
| JP4591772B2 (ja) * | 2005-07-12 | 2010-12-01 | 株式会社デンソー | 電気回路の検査方法及び電気回路の製造方法 |
| CN111313390A (zh) * | 2020-05-15 | 2020-06-19 | 佛山市联动科技股份有限公司 | 一种功率板卡的保护系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5113134A (en) | Integrated test circuit for display devices such as LCD's | |
| US5363037A (en) | Method and apparatus for testing LCD panel array | |
| JPH0569410B2 (ja) | ||
| US6028442A (en) | Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof | |
| WO2000023973A1 (fr) | Substrat de composant electro-optique, substrat de matrice active et procede servant a verifier un substrat de composant electro-optique | |
| US5006809A (en) | Apparatus for measuring the electrical resistance of a test specimen | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| JP2506840B2 (ja) | アクティブマトリックスアレイの検査方法 | |
| JPH0786345A (ja) | テスト素子微小電流測定方法 | |
| JPH0320721A (ja) | 画像表示装置 | |
| JP2002116423A (ja) | 液晶表示装置とその検査方法 | |
| JP2007199429A (ja) | 液晶表示パネルの製造方法、検査方法および検査装置 | |
| KR100188144B1 (ko) | 표시 장치용 측정 장치 | |
| Schmitt et al. | Electron-beam testing of flat panel display substrates | |
| JPH0769676B2 (ja) | アクティブマトリックスアレイおよびその検査方法 | |
| JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JPH07199220A (ja) | アレイ基板 | |
| JP2506807B2 (ja) | アクティブマトリックスアレイの製造方法 | |
| JPH0646278B2 (ja) | 液晶表示装置 | |
| JPH0648551Y2 (ja) | アクテイブマトリクス表示装置 | |
| JPH07113727B2 (ja) | アクティブマトリックスアレイ | |
| KR100507269B1 (ko) | 액정표시소자의 결함 테스트 방법 | |
| JP2607447Y2 (ja) | 表示体駆動用半導体装置 | |
| JP2002229056A (ja) | 表示装置用電極基板及びその検査方法 |