JP2007199429A - 液晶表示パネルの製造方法、検査方法および検査装置 - Google Patents

液晶表示パネルの製造方法、検査方法および検査装置 Download PDF

Info

Publication number
JP2007199429A
JP2007199429A JP2006018352A JP2006018352A JP2007199429A JP 2007199429 A JP2007199429 A JP 2007199429A JP 2006018352 A JP2006018352 A JP 2006018352A JP 2006018352 A JP2006018352 A JP 2006018352A JP 2007199429 A JP2007199429 A JP 2007199429A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal element
pixel
voltage
inspected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006018352A
Other languages
English (en)
Inventor
Yasuhiro Miyake
泰弘 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Priority to JP2006018352A priority Critical patent/JP2007199429A/ja
Priority to US11/518,767 priority patent/US20070176623A1/en
Publication of JP2007199429A publication Critical patent/JP2007199429A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】液晶表示パネルの動的特性に基づく欠陥を、精度よく検査する方法等を提供する。
【解決手段】上述した課題は、対向する電極の間に液晶材料を封入した液晶素子を備えた画素を、マトリクス状に配置した液晶表示パネルの検査方法であって、被検査画素の前記液晶素子の前記対向する電極の間に、第1の電圧を印加する第1充電工程と、前記被検査画素の前記液晶素子の対向する電極の間に、第1の電圧とは逆極性の第2の電圧を印加する第2充電工程と、前記第2充電工程後に、前記被検査画素の前記液晶素子の前記電極に蓄積された電荷を放電し、放電された電荷量を測定する測定工程と、を含むことを特徴とする液晶表示パネルの検査方法等により解決することができる。
【選択図】図1

Description

本発明は、表示パネルの製造方法、検査方法および検査装置に関し、特に、液晶材料を封入した液晶表示パネルの製造方法等に関する。
液晶材料を利用した表示装置は、光源となるバックライトと、一定の偏光をもつ光のみを透過する偏向フィルタと、画素ごとに偏光状態を制御する表示パネルと、3原色を作るカラーフィルタとから構成されるものが主流となっている。このうち、表示パネルは、ガラス板などの基体の上に、画素ごとに、トランジスタや保持容量などの素子を形成したアクティブマトリクスアレイ基板上に液晶素子を設けた構造が一般的である。
図2に、典型的な液晶表示パネルの液晶素子233の構造を示す。液晶素子233は、液晶材料302と、液晶材料302を両側から挟むように配置された配向膜301、303と、配向膜301、303のさらに外側を挟むように配置された対向する2つの電極300、304からなる。対向する電極の一方の電極304は、TFT基板上に設けられている。
液晶素子233は、電極300、304の間に電圧が印加されていない状態では入射光の偏光を90度回転して出射し、電圧が印加されると入射光をそのままの偏光状態で出射する機能を有する。表示パネルは、かかる機能を利用して、偏光方向が揃った光を、液晶素子233に入射し、液晶素子233通過後の光を再度偏向フィルタに入力することにより、光の遮蔽/透過状態を制御するのである。従って、液晶素子233の液晶材料302の分子群が、電圧が印加されていない状態で、一定の方向に配向していないと、光の遮蔽/透過状態をうまく制御することができない。このため、各電極300、304と液晶材料302の間に配向膜301、303を設け、液晶の分子群を一定の方向に配向させている。
ところで、液晶表示パネル上の画素は、全て均一な特性をもっていることが望ましいが、現在の製造技術では、物理的面積が広いパネル領域にわたって安定した特性をもったパネルを形成することは困難である。例えば、液晶材料封入する領域に異物が混入したり、対向する電極300、304の間のギャップが不均一となったり、配向膜301、304の形成段階で欠陥が生じたり、液晶材料302自体が不均一であったりと、様々な原因により欠陥が生じる。このため、液晶表示パネルの製造最終段階で、パネルが所定の特性を有するか否かを検査する必要がある。
このような検査の方法としては、特許文献1に示すように、パネルを光学的に撮像または目視して検査を用いる方法や、液晶素子の静電容量を測定することにより不具合の有無を検出する電気的な検査方法が考えられる。電気的な測定は、光学的な測定に比べて、装置構造が簡単で、測定に必要な時間が短いという利点がある。
特開2005−55196号公報
ところで、液晶パネルの欠陥には、光の遮蔽量(透過量)が不十分などといったような定常状態での欠陥(静的特性の欠陥)と、応答性が遅いといった定常状態に至る過程の欠陥(動的特性の欠陥)にわけることができる。このうち、静的特性の欠陥は、上述したように定常状態の静電容量を測定する方法で検出することが可能であるが、動的特性の欠陥は静電容量を定常状態で測定しただけでは検出できないことがある。
例えば、配向膜301、304の一部に欠陥があったり、応答性の遅い液晶材料が含まれているような欠陥の場合、定常状態における静電容量は欠陥のないものとほとんど変わらないため、検出することは極めて困難である。そこで、電気的な測定方法を利用して、液晶パネルの動的な物性に起因する欠陥を検出できる検査方法が求められていた。
上述した課題は、対向する電極の間に液晶材料を封入した液晶素子を備えた画素を、マトリクス状に配置した液晶表示パネルの検査方法であって、被検査画素の前記液晶素子の前記対向する電極の間に、第1の電圧を印加する第1充電工程と、前記被検査画素の前記液晶素子の対向する電極の間に、第1の電圧とは逆極性の第2の電圧を印加する第2充電工程と、前記液晶素子の前記電極に蓄積された電荷を放電し、放電された電荷量を測定する測定工程とを含むことを特徴とする液晶表示パネルの検査方法等により解決することができる。
すなわち、予め所定方向の電界がかかっている液晶素子に、逆向きの電界が印加されるような電圧を印加した直後に液晶素子がどの程度の電荷を蓄積するかを検査することにより、液晶素子の電気的な動的特性を検出することができる。分子群の応答性が悪い液晶素子は、電気的な応答性も悪い。このため、電気的な特性を検出することにより、分子群の応答性の悪い欠陥画素を検出することができる。このとき、検出する電荷を供給するために付与する電圧を、予め印加されていた電圧と逆極性で絶対値が同じ電圧とすることにより、検査による液晶素子の劣化を防止することができる。
また、上述した課題は、対向する電極の間に液晶材料を封入した液晶素子を備えた画素を、マトリクス状に配置した液晶表示パネルの検査方法であって、被検査画素の前記液晶素子の前記対向する電極の間に、検査電圧を印加する充電工程と、前記液晶素子の前記電極に蓄積された電荷を放電し、放電される電荷の経時的変化を求める測定工程と、を含むことを特徴とする液晶表示パネルの検査方法等によっても解決することができる。
すなわち、液晶素子から放電される電荷の経時的な変化を測定することにより、当該液晶素子の電気的な動特性を求めることができる。一般に、分子群の応答性が悪い液晶素子は、電気的な応答性も悪い。そこで、液晶素子の電気的な応答性を検出することによって、応答性の遅い画素の検出を行うことができる。このとき、放電直後とほぼ定常状態に達したときの2つの測定値から変化量を求めることによって、SN比の高い変化量を求めることができるため、精度の高い検査を行うことができる。
本発明により、液晶表示パネルの動的特性に基づく欠陥を、精度よく検査する方法等を提供することができる。
(第1の実施形態)
以下、図面参照下に、本発明の代表的な実施例の一例を示す。
図1は、本発明に係る検査装置100を検査対象である液晶表示パネル200に接続した状態の概略構成図である。
液晶表示パネル200は、画素を選択するための制御線212、213、214、215と、各制御線と交差し、画素の状態を制御する信号を伝達する信号線218、219と、制御線212の入力に基づき外部からの信号入力線211と信号線218との接続状態を制御するトランジスタ220と、制御線213の入力に基づき信号入力線211と信号線219との接続状態を制御するトランジスタ221と、制御線と信号線の交差部分に配置された画素(230、240等)と、画素の保持容量(232、242等)と液晶素子(233、243等)とに基準電位を与える共通線217から構成されている。
画素230は、ゲート端子が制御線214に、ドレイン端子が信号線218に接続されたスイッチ素子であるトランジスタ231と、トランジスタ231のソース端子に直列に接続された保持容量232と液晶素子233とからなる。保持容量232の他端は、共通線217に接続されている。また、液晶素子233は、TFTアクティブマトリクス基板側の電極(図2の電極304)がトランジスタ231のソース端子に、対向する電極300が共通線217に接続されている。
各画素素子の液晶材料の封入部分の構造は、前述した図2と同じ構成である。また、液晶表示パネル200内の他の画素(240、250等)の構成も、画素230と同様な構成となっている。
なお、スイッチ素子(231、241等)は、信号線218と液晶素子233との接続状態を制御できる機能を有するものであれば、トランジスタ以外の機能素子に適宜変更可能である。また、トランジスタ220、221も、信号入力線221と信号線218、219との接続状態を制御する機能があれば、シフトレジスタなどに適宜変更可能である。
液晶表示パネル200は、検査装置100に接続されている。検査装置100は、被検査画素の選択や検査装置の動作を制御する制御装置104と、被検査画素の液晶素子に電圧を印加するための電源101、105と、被検査画素から放電された電荷量を測定し、液晶素子の欠陥の有無を判定する電荷量測定装置102と、電源101と電荷量測定装置102とを選択的に信号入力線211に接続するスイッチ素子103とから構成される。制御線212、213、214、215は、制御装置104に接続されている。また、共通線217は、電源105に接続されている。
次に、検査装置100の動作を、図3のフローチャート参照下に説明を行う。
はじめに、スイッチ素子103により信号入力線211と電源101とを接続する。電源101の出力は0V、すなわち接地電位に設定する。また、電源105の出力電圧を5Vに設定する。この状態で、制御線212と制御線214にオン電圧を与える。すると、制御線212が制御するトランジスタ220が接続された信号線218と、制御線214との交差位置(1行1列)に配置された画素230が被検査画素として選択される。
ここで、本願における「オン電圧」とは、スイッチ素子が導通状態(オン状態)となる電圧、すなわちスレッショルド電圧以上の電圧をいう。検査装置100では、トランジスタ231をオン状態にするために、制御線214に8Vのオン電圧を与えている。
他方、スイッチ素子がオフ状態になる電圧を「オフ電圧」という。例えば、被検査画素230が接続されていない制御線215には−5Vのオフ電圧を与え、制御線215に接続されている画素(240、260等)を非選択状態にしている。オン電圧とオフ電圧の電圧や極性は、トランジスタのチャネルや型により異なるため、トランジスタの仕様にあわせて適宜設定することになる。
再び検査装置100の動作の説明に戻る。制御線212にオン電圧が与えられたことにより、トランジスタ220がオン状態となり、信号入力線211と信号線218が導通状態となる。また、制御線214にオン電圧が与えられたことにより、被検査画素230のトランジスタ231がオン状態となり、制御線218と液晶素子233が導通状態となる。このため、液晶素子233の電極304(トランジスタ231のソース端子側の電極)は接地電位となる。他方、対向する電極300は、5Vの電圧が印加されている共通線217が接続されている。このため、液晶素子233には、−5Vの電圧(共通線217に接続された電極300からみた電極304の電圧)が印加されていることになり、電極300には正電荷が、電極304には負電荷が供給される(ステップ401)。この状態を100マイクロ秒程度保持して、液晶素子233を充電する(第1充電工程)。
その後、電源105の出力電圧を接地電位に、電源101の出力電圧を5Vに設定する。すると、今度は電極304に接地電位となり、電極300が5Vとなるため、液晶素子233には、第1充電工程とは逆極性の5Vの電圧が印加される(ステップ402)。この状態を100マイクロ秒程度保持して、液晶素子233を逆極性に充電する(第2充電工程)。なお、保持時間は、測定する液晶素子233の応答性等の電気的特性により、適宜設定することになる。
第2充電工程が終了すると、いったん制御線214にオフ電圧を印加して、トランジスタ230をオフ状態にする。その後、電源101の出力電圧を0Vに、電源105の出力電圧を5Vに設定する(ステップ403)。信号線218や信号入力線211は電源101と導通状態であるため、信号線218等の寄生容量に蓄積された電荷が放電される。信号線218と切り離されている液晶素子233に蓄積された電荷は保持される。その後、電荷量測定装置102をリセットし、スイッチ103を電荷量測定装置102側に切り替える。
この状態で、制御線214にオン電圧を印加して、被検査画素230のトランジスタ231を再びオン状態にする。すると、液晶素子233に蓄積された電荷が、トランジスタ231を経由して信号線218に放電される。放電された電荷は、信号入力線211を経由して電荷量測定装置102に流入する。電荷量測定装置102は、放電開始から100マイクロ秒の間に流入した電荷量を測定する(ステップ404)。液晶素子233は、定常状態に達するまでに10ミリ秒程度の時間がかかるため、ステップ404で測定される電荷量は、定常状態電荷量ではなく、液晶素子233に印加される電界を反転させた直後の電荷量である点に留意されたい(測定工程)。
ここで、放電開始の時点で、液晶素子233は第2充電工程で充電された電圧(5V)が保持されており、さらに、ステップ403で共通線217に印加される電圧が変更されたことにより、検査装置100の接地電位からみた電極300の電圧は10Vとなっている点に留意されたい。このように、測定時に共通線217の電圧を変更することにより、SN比の高い測定値を得ることができる。
次に、電荷量測定装置102は、測定結果が所定範囲内にあるか判定する(ステップ405)。配向膜301、303が正常に形成できていない、液晶材料302の品質が悪いなどの原因により、分子群の状態変化の応答性の悪い液晶素子では、電気的な動的特性も悪くなるため、測定される電荷量が正常の液晶素子で測定される範囲から逸脱する。電荷量測定装置102は、測定結果が所定範囲にない場合には、被検査画素230に欠陥があると判定し、被検査画素の位置、測定された電荷量などを記録する(ステップ406)(判定工程)。以上で、1列1行の画素230の検査を終了する。
同様な検査工程を、1列2行の画素240、1列3行の画素(図示せず)・・・と順次実行する。1列目の画素の検査を全て終了したら、2列1行の画素250、2列2行の画素260・・・と順次検査を行い2列目の画素を全て検査する。同様に、3列目の各画素、4列目の各画素・・・と順次検査を行い、全画素の検査を行うと表示パネル200の検査工程を終了する(ステップ407)。
上述した検査では、液晶素子233に比較的大きな電圧を印加しているが、第1充電工程と第2充電工程で逆極性の電圧を印加しているため、液晶素子233が劣化することを防止できる。このとき、第1充電工程で印加する電圧と第2充電工程で印加する電圧とは、極性が逆で絶対値が等しい電圧とすることが望ましい。
なお、上述した画素の検査順序は、一例であって、これに限られるものではない。例えば、1列1行の画素230の検査の後に、2列1行の画素250、3列1行の画素・・・というように、列方向にスキャンして検査してもよい。また、液晶表示パネルの製造工程の安定性、信頼性が高い場合には、全画素を検査する必要はなく、所定の画素をサンプルして検査を行ってもよい。
(第2の実施形態)
本発明の別の実施形態に示す。第2の実施形態は、第1の実施形態と検査手順が異なるが、検査装置100と液晶表示パネル200の構成や接続状態は図1と同じである。
次に、第2の実態形態の検査手順を図4のフローチャート参照下に説明する。
はじめに、スイッチ素子103により信号入力線211と電源101とを接続する。電源101の出力は5Vに、電源105の出力電圧を0Vに設定する。この状態で、制御線212と制御線214にオン電圧を与える。すると、制御線212が制御するトランジスタ220が接続された信号線218と、制御線214との交差位置(1行1列)に配置された画素230が被検査画素として選択される。
制御線212にオン電圧が与えられたことにより、トランジスタ220がオン状態となり、信号入力線211と信号線218が導通状態となる。また、制御線214にオン電圧が与えられたことにより、被検査画素230のトランジスタ231がオン状態となり、信号線218と液晶素子233が導通状態となる。このため、液晶素子233の電極300(トランジスタ231のソース端子側の電極)は5Vとなる。他方、共通線217が接続されている対向する電極300の電位は接地電位である。したがって、液晶素子233には5Vの電圧が印加されていることになり、電極304には正電荷が、電極300には負電荷が供給される(ステップ501)(充電工程)。
この状態を100マイクロ秒程度保持した後に、いったん制御線214をオフ電圧を印加して、トランジスタ230をオフ状態にする。保持する時間は、測定する液晶表示パネル200の液晶素子233の応答性により適宜設定することになる。その後、電源101の出力電圧を0Vに、電源105の出力電圧を5Vに設定する(ステップ502)。信号線218や信号入力線211は電源101と導通状態であるため、信号線218等の寄生容量に蓄積された電荷が放電される。信号線218と切り離されている液晶素子233に蓄積された電荷は保持される。その後、電荷量測定装置102をリセットし、スイッチ103を電荷量測定装置102側に切り替える。
この状態で、制御線214にオン電圧を印加して、被検査画素230のトランジスタ231を再びオン状態にする。すると、液晶素子233に蓄積された電荷が、トランジスタ231を経由して信号線218に放電される。放電された電荷は、信号入力線211を経由して電荷量測定装置102に流入する。電荷量測定装置102は、放電開始から100マイクロ秒経過した時点で1度目の電荷量の測定を行う(ステップ503)。さらに、100ミリ秒経過した時点で2度目の電荷量の測定を行う(ステップ504)(測定工程)。
ここで、放電開始の時点で、液晶素子233は充電工程で充電された電圧(5V)が保持されており、さらに、ステップ502で共通線217に印加される電圧が変更されたことにより、検査装置100の接地電位からみた電極300の電圧は10Vとなっている点に留意されたい。このように、測定時に共通線217の電圧を変更することにより、SN比の高い測定値を得ることができる。
その後、電荷量測定装置102は、1度目の測定電荷量と2度目の測定電荷量の差(経時的変化)を求める。そして求めた変化量が所定範囲内にあるか判定する(ステップ505)。配向膜301、303が正常に形成できていなかったり、品質の悪い液晶材料302が含まれているなどの原因により、分子群の状態変化の応答性の悪い液晶素子では、静電容量の応答性(動的特性)も悪いため、測定される変化量が正常の液晶素子で測定される範囲から逸脱する。電荷量測定装置102は、測定結果が所定範囲にない場合には、被検査画素230に欠陥があると判定し、被検査画素の位置、測定された電荷量などを記録する(ステップ506)(判定工程)。以上で、1列1行の画素230の検査を終了する。
同様な検査工程を、1列2行の画素240、1列3行の画素(図示せず)・・・と順次実行する。1列目の画素の検査を全て終了したら、2列1行の画素250、2列2行の画素260・・・と順次検査を行い2列目の画素を全て検査する。同様に、3列目の各画素、4列目の各画素・・・と順次検査を行い、全画素の検査を行うと表示パネル200の検査工程を終了する(ステップ507)。
なお、上述した画素の検査順序は、一例であって、これに限られるものではない。例えば、1列1行の画素230の検査の後に、2列1行の画素250、3列1行の画素・・・というように、列方向にスキャンして検査してもよい。また、液晶表示パネルの製造工程の安定性、信頼性が高い場合には、全画素を検査する必要はなく、所定の画素をサンプルして検査を行ってもよい。
また、1回目と2回目の測定を行うタイミングは、液晶素子233の応答性によって適宜変更可能である。このとき、1回目の測定は放電開始直後に、2回目の測定は1回目の測定から十分な時間(例えば、1ミリ秒)を経過した後、望ましくは定常状態に達した状態で行うと、変化量を大きくとることができるため測定のSN比を大きくとることができ、精度の高い検査を行うことができる。
また、2回目の測定を定常状態に達した状態で実行した場合には、得られる測定結果は、静的特性の測定結果とみることができるから、測定結果の絶対的な値が所定範囲内にあるかを判定することによって、静的特性による欠陥検査を並行して実施することができる。
さらに、放電開始直後とほぼ定常状態に達した時点との間でも測定を行って、経時的変化をさらに細かく求めることにより、さらに精密な検査や欠陥モード判定が可能である。
本実施形態では、電荷量測定装置により放電電流の電荷量の変化を求めているが、電荷量測定装置の代わりに電流計を設置し、電流量の変化により画素の動的特性の欠陥を求めてもよい。本願における「放電される電荷の経時的変化」とは、電荷量の変化と電流量の変化の双方を含む概念である。
以上、本発明に係る技術的思想を特定の実施例を参照しつつ詳細にわたり説明したが、本発明の属する分野における当業者には、請求項の趣旨及び範囲から離れることなく様々な変更及び改変を加えることが出来ることは明らかである。
本発明に係る検査装置の説明図である。 検査対象となる液晶表示パネルの説明図である。 第1の実施形態の動作フローチャートである。 第2の実施形態の動作フローチャートである。
符号の説明
100 検査装置
101、105 電源
102 電荷量測定装置
200 液晶表示パネル
212、213、214、215 制御線
217 共通線
218、219 信号線
230、240、250、260 画素
231、241、251、261 スイッチ素子
233、243、253、263 液晶素子
300、304 電極
302 液晶材料

Claims (8)

  1. 対向する電極の間に液晶材料を封入した液晶素子を備えた画素を、マトリクス状に配置した液晶表示パネルの検査方法であって、
    被検査画素の前記液晶素子の前記対向する電極の間に、第1の電圧を印加する第1充電工程と、
    前記被検査画素の液晶素子の対向する電極の間に、第1の電圧とは逆極性の第2の電圧を印加する第2充電工程と、
    前記第2充電工程後に、前記被検査画素の前記液晶素子の前記電極に蓄積された電荷を放電し、放電された電荷量を測定する測定工程と、を含むことを特徴とする液晶表示パネルの検査方法。
  2. 前記第1の電圧の絶対値と前記第2の電圧の絶対値とが等しいことを特徴とする請求項1に記載の液晶表示パネルの検査方法。
  3. 対向する電極の間に液晶材料を封入した液晶素子を備えた画素を、マトリクス状に配置した液晶表示パネルの製造方法であって、前記製造方法が前記液晶素子の欠陥の有無を検査する検査工程を含み、前記検査工程が、
    被検査画素の前記液晶素子の前記対向する電極の間に、第1の電圧を印加する第1充電工程と、
    前記被検査画素の液晶素子の対向する電極の間に、第1の電圧とは逆極性の第2の電圧を印加する第2充電工程と、
    前記第2充電工程後に、前記被検査画素の前記液晶素子の前記電極に蓄積された電荷を放電し、放電された電荷量を測定する測定工程と、を含むことを特徴とする液晶表示パネルの製造方法。
  4. 対向する電極の間に液晶材料を封入した液晶素子を備えた画素を、マトリクス状に配置した液晶表示パネルの検査方法であって、
    被検査画素の前記液晶素子の前記対向する電極の間に、検査電圧を印加する充電工程と、
    前記液晶素子の前記電極に蓄積された電荷を放電し、放電される電荷の経時的変化を求める測定工程と、を含むことを特徴とする液晶表示パネルの検査方法。
  5. 前記測定工程が、放電開始直後の状態と放電開始直後から所定時間経過後の状態との変化から、前記放電される電荷の経時的変化を求めることを特徴とする請求項4に記載の液晶表示パネルの検査方法。
  6. 対向する電極の間に液晶材料を封入した液晶素子を備えた画素を、マトリクス状に配置した液晶表示パネルの製造方法であって、前記製造方法が前記液晶素子の欠陥の有無を検査する検査工程を含み、前記検査工程が、
    被検査画素の前記液晶素子の前記対向する電極に、検査電圧を印加する充電工程と、
    前記液晶素子の前記電極に蓄積された電荷を放電し、放電開始から所定の時間間隔をおいて、放電された電荷の電荷量を測定し、前記電荷量の変化を求める測定工程と、を含むことを特徴とする液晶表示パネルの製造方法。
  7. 複数の制御線と、前記複数の制御線と交差する複数の信号線と、前記制御線と前記信号線との交差位置に配置され、液晶素子と前記制御線の信号に基づいて前記信号線と前記液晶素子との接続状態を制御するスイッチ素子とを備えた画素と、前記液晶素子の基準電位をあたえる共通線と、を備えた液晶表示パネルの検査装置であって、前記検査装置が、
    電源と、
    電荷量測定装置と、
    前記電源を被検査画素の前記共通線に接続して前記被検査画素の前記液晶素子の前記対向する電極の間に電圧を印加する工程と、前記電源を前記被検査画素が接続された前記信号線に接続して前記被検査画素の前記液晶素子の前記対向する電極の間に電圧を印加する工程と、前記被検査画素の前記液晶素子の前記電極に蓄積された電荷を放電して、前記電荷量測定装置により放電された電荷の電荷量を測定する工程と、を実行する制御装置と、を備えたことを特徴とする液晶表示パネルの検査装置。
  8. 複数の制御線と、前記複数の制御線と交差する複数の信号線と、前記制御線と前記信号線との交差位置に配置された画素とを有し、前記画素が、液晶素子と、前記制御線の信号に基づいて前記信号線と前記液晶素子との接続状態を制御するスイッチ素子とを有する液晶表示パネルの検査装置であって、前記検査装置が、
    電源と、
    電荷量測定装置と、
    前記電源を被検査画素が接続された前記信号線に接続して、前記被検査画素の前記液晶素子の前記対向する電極の間に電圧を印加した後に、前記被検査画素の前記液晶素子の前記電極に蓄積された電荷を放電して、前記電荷量測定装置により、所定時間間隔をおいて放電される電荷の電荷量を測定して、前記電荷量の変化量を求める制御装置と、を備えたことを特徴とする液晶表示パネルの検査装置。
JP2006018352A 2006-01-27 2006-01-27 液晶表示パネルの製造方法、検査方法および検査装置 Pending JP2007199429A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006018352A JP2007199429A (ja) 2006-01-27 2006-01-27 液晶表示パネルの製造方法、検査方法および検査装置
US11/518,767 US20070176623A1 (en) 2006-01-27 2006-09-11 Method and apparatus for testing a TFT array for a liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006018352A JP2007199429A (ja) 2006-01-27 2006-01-27 液晶表示パネルの製造方法、検査方法および検査装置

Publications (1)

Publication Number Publication Date
JP2007199429A true JP2007199429A (ja) 2007-08-09

Family

ID=38321429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006018352A Pending JP2007199429A (ja) 2006-01-27 2006-01-27 液晶表示パネルの製造方法、検査方法および検査装置

Country Status (2)

Country Link
US (1) US20070176623A1 (ja)
JP (1) JP2007199429A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148206B1 (ko) * 2005-11-29 2012-05-24 삼성전자주식회사 표시 기판과, 이의 검사 방법
JP5428299B2 (ja) * 2008-03-18 2014-02-26 セイコーエプソン株式会社 電気光学装置及び電子機器
KR102038983B1 (ko) * 2012-05-04 2019-11-01 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치 검사 방법 및 유기 발광 표시 장치 검사 장치
CN109444606B (zh) * 2018-12-17 2020-06-16 深圳市华星光电半导体显示技术有限公司 充电测试方法以及充电测试装置

Also Published As

Publication number Publication date
US20070176623A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
KR101376404B1 (ko) 액정 표시 장치 및 액정 표시 장치의 검사 방법
JPH01161316A (ja) 液晶表示装置の検査方法
KR100436197B1 (ko) 어레이 기판의 검사 방법
KR20030090502A (ko) 액티브 매트릭스 기판의 검사방법 및 검사장치와그에 사용되는 검사용 프로그램 및 정보기록매체
KR20080080487A (ko) 집적된 드라이버 집적회로를 포함하는 박막 트랜지스터액정표시장치의 검사를 위한 쇼팅 바 및 고 주파수 클록신호를 이용하는 어레이 시험
KR20060044426A (ko) Tft 어레이 시험 방법
JP3203864B2 (ja) アクティブマトリックス基板の製造方法、検査方法および装置と液晶表示装置の製造方法
JP2007199429A (ja) 液晶表示パネルの製造方法、検査方法および検査装置
JP2010164714A (ja) 表示体、検査装置、および検査方法
JP2007171428A (ja) 表示パネルの製造方法、検査方法および検査装置
KR101274656B1 (ko) 표시장치용 트랜지스터 어레이 기판
KR20070044684A (ko) 평판 표시장치
JP2008065152A5 (ja)
JP2008070702A (ja) Tftアレイ検査方法、製造方法および検査装置
JP2007248624A (ja) 液晶表示パネルの製造方法、検査方法および検査装置
KR100632680B1 (ko) 액정표시장치의 어레이 기판 및 그 검사방법
US20060097744A1 (en) Apparatus and method for inspecting thin film transistor active matrix substrate
KR100318021B1 (ko) 액티브매트릭스어레이기판의 검사방법 및 검사장치
JP4782956B2 (ja) アレイ基板の検査方法
JPH0915645A (ja) アクティブマトリクス液晶表示素子
JPH1062474A (ja) 液晶ディスプレイ基板の検査方法及び装置
JP2008175987A (ja) アレイ基板、並びに、アレイ基板及び液晶パネルの検査方法
JP2004109823A (ja) リーク検査装置及びリーク検査方法
KR20050004080A (ko) 기판 및 이를 결합한 디스플레이 디바이스
KR101768483B1 (ko) 액정 표시 장치