JP2008070702A - Ｔｆｔアレイ検査方法、製造方法および検査装置 - Google Patents

Abstract

【課題】 短時間で高精度な画素欠陥を検査することのできる検査方法等を提供する。
【解決手段】上述した課題は、アレイ状に配置した複数の画素とデータ線とを備え、画素の各々が、保持容量と、データ線と保持容量との導通状態を制御するスイッチ素子とを備えた、ＴＦＴアレイ基板の検査方法であって、スイッチ素子を導通状態にして、データ線の電位を第１の電位に設定して、保持容量を充電するステップと、保持容量の充電後に、スイッチ素子を非導通の状態で、データ線の電位を第２の電位に設定して、所定時間保持するステップと、所定時間保持後に、スイッチ素子を導通の状態で、データ線の電位を第３の電位に設定して、保持容量から放出された電荷を検出するステップと、検出された電荷に基づいて、前記ＴＦＴアレイ基板の前記画素の良否判定を行うステップとを含み、第３の電位が、第１の電位と第２の電位の間の電位であることを特徴とする検査方法等により解決することができる。
【選択図】図１

Description

本発明は、ＴＦＴアレイ基板の検査方法に関し、特に画素の欠陥の有無を電気的な方法で検査を行う検査方法に関する。

ＴＦＴアレイ基板は、液晶パネルディスプレイやＥＬパネルディスプレイなどのフラットパネルディスプレイ（ＦＰＤ）を構成する部品のひとつである。ＴＦＴアレイ基板は、液晶素子やＥＬ素子などの機能素子の状態を画素毎に制御し、画素の発光レベルを制御する機能を有する。出射光は、カラーフィルタで赤・青・緑の三原色の光となり、カラー画像の構成要素となる。

図２に代表的なＴＦＴアレイ基板２００の構成を示す。ＴＦＴアレイ基板２００は、複数のゲート線２１１、２１２、２１３、２１４と、ゲート線と交差する複数のデータ線２２１、２２２、・・・、２２５と、ゲート線とデータ線の各交差点近傍に設けられアレイ状に配置された複数の画素２４１、２４２、・・・、２８４が備えられている。図２では、紙面の都合上、４行５列の計２０個の画素しか記載していないが、実際のＴＦＴアレイ基板はさらに多くの画素が配列し、列数、行数に応じたデータ線とゲート線が配設されている。

また、図２では、発明の説明の都合上、各画素が制御する色を示してあるが、発色はカラーフィルタの色のみによって決定されるものであり、色毎にＴＦＴアレイ基板の画素自体の内部構造が異なるわけではない。つまり、「赤」と表示された画素２４１の内部構造と、「緑」と表示された画素２５１の内部構造と、「青」と表示された画素２６１の内部構造は、全て同一の構造である。

ＴＦＴアレイ基板２００には、さらに、ラスタ線２０１と、ラスタゲート線２０２、２０３、２０４と、ラスタゲート線によって各データ線とラスタ線２０１との導通状態を制御するトランジスタ２３１、２３２、・・・、２３５とが備えられている。これらの構成要素は、主としてＴＦＴアレイやＦＰＤの動作試験のために、同一色の発色を制御する画素に同時に共通のデータ信号を供給するために設けられた構成要素であり、ＴＦＴアレイ本来の動作に不可欠な構成要素ではない。

具体的な動作例としては、例えば、全ての「赤」の画素にデータを供給する場合には、ラスタゲート線２０４の電位を制御して、トランジスタ２３１とトランジスタ２３４を導通状態にする。すると、ラスタ線２０１と「赤」の画素が接続されているデータ線２２１、２２４とが導通状態となり、全ての「赤」の画素にデータ線の信号が供給される。同様に、全ての「緑」の画素にデータを供給する場合には、ラスタゲート線２０３に電圧を印加して、トランジスタ２３２とトランジスタ２３５を導通状態にする。

図３にＴＦＴアレイ２００の各画素の構造を示す。図３は、画素２４１、２４２、２５１、２５２の近傍を拡大した図である。前述したように画素の内部構造は制御する発色が異なっても全て同一であるため、画素２４１を例にとって説明を行う。画素２４１は、トランジスタ３１１と、保持容量３１２により構成されている。トランジスタ３１１は、ゲート線２４１の電位によってデータ線２２１と保持容量３１２の一端との導通状態を制御する機能を有する。トランジスタ３１１は、アナログスイッチなどスイッチ機能を有する他のスイッチ素子と置き換え可能である。

保持容量３１２の他端は共通線３０１に接続されている。共通線３０１は、全ての画素の保持容量の他端と接続されている。画素２４１は、この保持容量３１２の両端間の電位差で発光量を制御する機能を有する。例えば、液晶ディスプレイパネルの場合は、保持容量３１２と並列に液晶素子を接続して液晶の状態を制御する。また、ＥＬディスプレイパネルの場合は、保持容量３１２と並列に電圧電流変換回路を接続して、電位差を電流量に変換することによって、ＥＬ素子を流れる電流量を制御して発光量を制御する。

次に、代表的なＴＦＴアレイ２００の電気的な画素検査方法を簡単に説明する。まず、検査を行う画素（例えば画素２４１）に接続されたゲート線２１１に電圧を印加し、画素２４１内のトランジスタ３１１を導通状態にする。次に、データ線２２１に電圧を印加し、保持容量３１２を充電する。充電後トランジスタ３１１を非導通状態にして、データ線の電位を変更して、しばらくその状態を保持する。

もし、画素２４１に欠陥がなければ、保持容量３１２は蓄えられた電荷を保持し続ける。ところが、トランジスタ３１１のオフ抵抗が小さかったり、保持容量３１２と周辺の線（例えば隣のデータ線２２２）が短絡していたりすると、保持容量３１２の電荷がリークして、次第に電荷量が減少する。

保持後に、再びゲート３１１を導通状態にする。すると、保持容量３１２の電位とデータ線２２１の電位の違いから、保持容量からデータ線２２１に電荷が放出される。放出された電荷を検出することによって、画素の欠陥を判定することができる。

特開２００３−４３９８０号公報

しかし、リークする電流量が小さい場合には、保持容量を充電してから長い時間保持してから、電荷を検出しないと、電荷量の変化が検出できない。１つの画素の測定時間が長くなれば、ＴＦＴアレイ基板全体の検査時間が格段に長くなってしまう。そこで、リーク量が小さい欠陥も短時間で検出可能な検査方法等が求められていた。

上述した課題は、アレイ状に配置した複数の画素とデータ線とを備え、前記画素の各々が、保持容量と、前記データ線と前記保持容量との導通状態を制御するスイッチ素子とを備えた、ＴＦＴアレイ基板の検査方法であって、前記スイッチ素子を導通状態にして、前記データ線の電位を第１の電位に設定して、前記保持容量を充電するステップと、前記保持容量の充電後に、前記スイッチ素子を非導通の状態で、前記データ線の電位を第２の電位に設定して、所定時間保持するステップと、前記所定時間保持後に、前記スイッチ素子を導通の状態で、前記データ線の電位を第３の電位に設定して、前記保持容量から放出された電荷を検出するステップと、
検出された前記電荷に基づいて、前記ＴＦＴアレイ基板の前記画素の良否判定を行うステップとを含み、前記第３の電位が、前記第１の電位と前記第２の電位の間の電位であることを特徴とする検査方法等により解決することができる。

すなわち、充電した保持容量を保持する間、リークを促進する電圧をデータ線に印加することにより、短時間で大きなリークによる電荷移動を発生させることができる。

本発明により、短時間で高精度な画素欠陥を検査することのできる検査方法等を提供することができる。

図１を参照しながら、本発明を利用したＴＦＴアレイ基板２００の検査方法を示す。本検査工程は、ＴＦＴアレイ基板２００の製造工程において、ガラス基板上に画素やデータ線、ゲート線などを構成した後に行われる。液晶素子やＥＬ素子などの機能素子の封入工程の前であっても後であってもよい。

図１では、ＴＦＴアレイ基板２００が、検査装置１００に接続されている。検査装置１００は、出力電位が変更可能は電圧源１０１と、電荷量測定装置１０２と、制御装置１０３とから構成されている。電荷量測定装置１０２は電圧源１０１と直列に接続され、電圧源に流出入する電荷量を測定する。制御装置１０３は、ＴＦＴアレイ基板２００の動作を制御する信号を発生するとともに、電圧源１０１の出力電位を制御し、さらに電荷量測定装置１０２の測定結果からＴＦＴアレイ基板２００の画素の良否判断を行う機能を有する。

図１では、ラスタ線２０１は電荷量測定装置１０２に接続されている。また、ラスタデータ線２０２〜２０４と、ゲート線２１１〜２１４は制御装置１０３に接続されている。なお、ＴＦＴアレイ基板によっては、基板内にゲートドライバが内蔵され、基板外にはゲート線自体ではなく、ゲートドライバの制御信号が出力されているものもある。このようなタイプのＴＦＴアレイ基板を検査する場合には、制御装置１０３をゲートドライバの制御線に接続され、制御装置１０３からドライバの制御信号を出力することになる。

次に、図４のフローチャートと図５のタイミングチャートを参照しながら、本発明に係る検査方法の一実施態様を詳細に述べる。
なお、以下の実施態様では、スイッチ素子であるトランジスタが導通状態となるゲート電圧を「オン電圧」、非導通状態となるゲート電圧を「オフ電圧」と表記する。本実施態様で説明するＴＦＴアレイ基板２００内のトランジスタは、「オン電圧」を１１Ｖ、「オフ電圧」を−５Ｖでドライブしている。つまり、ラスタデータ線２０２〜２０４とゲート線２１１〜２１４には、制御装置１０３から１１Ｖまたは−５Ｖの電圧が印加されており、印加電圧によって各線に接続されているトランジスタ（２３１〜２３５、３１１、３２１等）の導通状態を制御している。オン電圧とオフ電圧は、トランジスタの極性や特性に応じて適宜設定可能である。

本実施態様では、同一行に配置された同一色の発色を制御する複数の画素を同時に検査を行う。このため、まず検査対象となる画素が制御する色（検査対象色）に対応するラスタゲート線をオンにする（ステップ４００）。本実施態様では、検査対象色として「赤」が選択され、ラスタゲート線２０４にオン電圧が、他色に対応するラスタゲート線２０２、２０３にオフ電圧が与えられる。これにより、ラスタゲート線２０４に接続されたトランジスタ２３１、２３４が導通状態となる。また、ラスタゲート線２０２、２０３に接続されたトランジスタ２３２、２３３、２３５が非導通状態となる。

次に、電圧源１０１の出力電位を５Ｖに設定して、ラスタ線２０１の電位を５Ｖにする（ステップ４０１、５０）。すると、導通状態となっているトランジスタ２３１、２３４を介して赤色の発色を制御する画素２４１〜２４４、２７１〜２７４に接続されたデータ線２２１、２２４の電位が約５Ｖとなる。印加された電圧が安定するまで約１マイクロ秒の間この状態を保持する（Ｔ_１〜Ｔ_２）。

つぎに、検査対象となる画素が属する行（検査行）のゲート線にオン電圧を与える（ステップ４０２、５２）。本実施態様では、第１行から順次検査を行うので、まず第１行のゲート線２１１にオン電圧を与え、他のゲート線２１２〜２１４にオフ電圧を与える。すると、第１行の画素２４１、２５１、・・・、２８１のスイッチ素子３１１、３３１が導通状態となる。すると、データ線に与えられた電圧が画素の保持容量に印加される。この時点では、「赤」の発色を制御する画素が接続されたデータ線２２１、２２４のみに電圧が与えられているから、画素２４１の保持容量３１２と、画素２７１の保持容量のみが充電されることになる。保持容量が十分充電されるまで、約５マイクロ秒間この状態を保持する（Ｔ_２〜Ｔ_３）。その後、検査行（第１行）のゲート線にオフ電圧を与え（ステップ４０３）、第１行の各画素のスイッチ素子３１１、３３１を非導通状態にする（Ｔ_３〜Ｔ_４）。

その後、電圧源１０１の出力電位を−１Ｖに設定して、全てのラスタゲート線２０２〜２０４にオン電圧を与える（ステップ４０４、５１）。すると、全てのデータ線２２１〜２２５の電位が−１Ｖとなる。この時点では、全ての画素のスイッチ素子３１１、３２１、３３２、３４２は非導通状態であるから、画素に欠陥がなければ充電された保持容量３１２から電荷が流出することはない。

しかし、スイッチ素子３１１のオフ抵抗が小さかったり、保持容量３１２とデータ線２２１、２２２が短絡しているなどの欠陥があると、保持容量３１２に蓄積された電荷がリークする。このとき、データ線２２１〜２２５には、後述する電荷量測定時の電圧（０Ｖ）よりもさらにリークを促進する電圧が与えられているため、検査対象となる画素に欠陥があると、保持容量３１２に蓄積されている電荷が短時間で放出される。電荷が移動するためには相当の時間が必要となるため、所定の時間、この状態を保持する。保持する時間は、測定精度や検査時間などを勘案して適宜設定可能だが、実際の表示駆動時のフレームと同等の時間に設定することが望ましい。本実施例では、６０Ｈｚ駆動を想定して１６．７ｍｓの間、この状態を保持している（Ｔ_４〜Ｔ_５）。

次に、ふたたび検査対象色のラスタゲート線２０４にオン電圧を、他のラスタゲート線２０２、２０３にオフ電圧を与えるとともに、電圧源１０１の出力電位を０Ｖに設定する（ステップ４０５）。この状態で、ラスタ線２０１や検査対象色である赤の画素が属するデータ線２２１、２２４の電位が安定するまでこの状態を保持して、基板２００上の浮遊容量に蓄積された電荷を除電する（Ｔ_５〜Ｔ_６）。除電完了後、電荷量測定装置１０２をリセットする。

そして、検査行である第１行のゲート線２１１にオン電圧を与える（ステップ４０６、５３）。すると、第１行の全ての画素２４１、２５１、・・・、２８１のスイッチ素子３１１、３３１が導通状態となる。すると、保持容量３１２に蓄積されている電荷がデータ線２２１に放出され、トランジスタ２３１、ラスタ線２０１、電荷量測定装置１０２を通って、電圧源１０１に流れ込む。同様に、画素２７１など第１行の赤の発色を制御する各画素の保持容量から放出された電荷がラスタ線２０１、電荷量測定装置１０２を通って、電圧源１０１に流れ込む。

このため、電荷量測定装置１０２で測定される電荷量は、第１行の赤の発色を制御する画素から放出された電荷の総量となる(ステップ４０７)。電荷の放出には時間がかかるため、この状態を５マイクロ秒程度保持する（Ｔ_６〜Ｔ_７）。このときの保持時間は、保持容量３１２の容量と放出された電荷が移動する経路上の抵抗（例えば、トランジスタ２１３、３１１のオン抵抗や電荷量測定装置１０２の内部抵抗など）によって決まる時定数により適宜設定する。

ここで、電荷量測定装置１０２の測定について更に詳細に述べる。ゲート線２１１にオン電圧が与えられると、上述したように第１行の赤の発色を制御する画素の保持容量（３１２など）に蓄積された電荷が放出されるが、それとともにゲート線２１１にオン電圧が与えられた瞬間に（Ｔ_６）、スイッチ素子（３１１など）のゲート・ドレイン間の容量にオン電圧が印加されることにより発生する電流（カップリング電流）も流れる。このため、電荷量測定装置１０２の測定値は、求めたい保持容量からの放出電荷量よりも大きな値を示す（Ｔ_６〜Ｔ_７、５４）。

所定時間経過後、ゲート線２１１にオフ電圧を印加した瞬間、ゲート・ドレイン間の容量には先のカップリング電流をキャンセルする電流が流れる（Ｔ_７、５５）。約５マイクロ秒ほどして測定値が安定したとき（Ｔ_８）の測定値が、求めるべき保持容量に蓄積された電荷量である。電荷量測定装置１０２は、ゲート線２１１にオン電圧を印加する前（Ｔ_６直前）の測定値Ｂと、ゲート線２１１に再びオフ電圧を印加後に収束した測定値Ａ（Ｔ_８）の２回測定を行い、ＡとＢとの差分（Ａ−Ｂ）求めて、第１行の赤の発色を制御する画素から放出された電荷の総量の測定結果とする。

電荷量測定装置１０２で測定された値は、制御装置１０３のメモリに格納される。以上で、第１行の赤色の発色を制御する画素２４１、２７１の検査を終了する。この時点では、第２行の赤色の発色を制御する画素２４２、２７２の検査が未完了であるため（ステップ４０８）、ステップ４０１に戻って、第２行の赤色の発色を制御する画素２４２、２７２について、ステップ４０１からステップ４０７の工程を実行して検査を行う。

このようにして、赤色の発色を制御する画素について第１行から順次検査を行って、最終行まで検査を終えると、次に異なる色の発色を制御する画素について、同様に検査を行う（ステップ４０９）。本実施態様では、赤色の次には、緑色の発色を制御する画素の検査を行う。すなわち、第１行の緑色の発色を制御する画素２５１、２８１の検査を行い、次に第２行の緑色の発色を制御する画素２５２、２８２の検査を行うという順で最終行まで検査する。緑色が終了すると、最後に青色の発色を制御する画素の検査を実行する。

最後に、制御装置１０３に記録された測定結果が、全て所定の範囲に入っているかを判定することにより、ＴＦＴアレイ基板の良否判定を行う（ステップ４１０）。すなわち、測定された電荷量が全て所定の範囲内であれば、当該基板は良品と判定し、範囲外のものが含まれている場合には、欠陥がある製品と判定して、欠陥が発見された画素と測定結果を特定して出力する。良否判定や判定結果の出力の方法は、要求されるＴＦＴアレイ基板の品質や必要とされるデータによって適宜変更可能である。たとえば、多少の欠陥画素が存在していても実用上問題ない表示装置向けのＴＦＴアレイ基板の検査では、測定された電荷量に所定の範囲を超えるものが含まれていたとしても、その数が少なく超過量も小さいようであれば、良品と判定とする方法も考えられる。

本実施態様では、同一行に配置された同一色の発色を制御する複数の画素を同時に検査を行う（例えば、第１行目の赤色の発色を制御する画素２４１、２７１を同時に検査を行う）ため、基板２００上の全ての画素の検査を短時間で行うことができるという利点がある。この反面、欠陥が判定された場合、画素２４１と画素２７１のどちらの画素に欠陥があるのかを判定することはできない。このため、必要に応じて、欠陥の可能性がある画素を画素単位に個別に検査を行って、欠陥がある画素を特定する必要がある。

次に、図６のフローチャートと図７のタイミングチャートを参照しながら、本発明に係る別の実施態様を詳細に述べる。電圧源１０１や電荷量測定装置１０２などの装置構成は図１と同じである。先に説明した実施態様との違いは、容量素子を充電するときにデータ線に与える電位と、容量素子に蓄積された電荷量を放電するときにデータ線に与える電位とが、同一電圧であるという点である。

まず検査対象となる画素が制御する色（検査対象色）に対応するラスタゲート線をオンにする（ステップ６００）。本実施態様では、検査対象色として「赤」が選択され、ラスタゲート線２０４にオン電圧が、他色に対応するラスタゲート線２０２、２０３にオフ電圧を印加する。これにより、ラスタゲート線２０４に接続されたトランジスタ２３１、２３４が導通状態となる。また、ラスタゲート線２０２、２０３に接続されたトランジスタ２３２、２３３、２３５が非導通状態となる。

次に、電圧源１０１の出力電位を０Ｖに設定して、ラスタ線２０１の電位を０Ｖにする（ステップ６０１）。すると、電圧源１０１から印加された電圧は、導通状態となっているトランジスタ２３１、２３４を介してデータ線２２１、２２４に与えられる。データ線の電位が安定するまで約１マイクロ秒の間この状態を保持する（Ｔ_１〜Ｔ_２）。

つぎに、検査対象となる画素が属する行（検査行）のゲート線にオン電圧を与える（ステップ６０２、７２）。本実施態様では、第１行から順次検査を行うので、まず第１行のゲート線２１１にオン電圧を与え、他のゲート線２１２、２１３、２１４にオフ電圧を与える。すると、第１行の画素２４１、２５１、・・・、２８１のスイッチ素子３１１、３３１が導通状態となる。すると、データ線の電位が画素の保持容量に印加される。この時点では、「赤」の発色を制御する画素が接続されたデータ線２２１、２２４のみに電圧が与えられていることから、画素２４１の保持容量３１２と、画素２７１の保持容量（図示せず）のみが充電されることになる。保持容量が十分充電されるまで、約５マイクロ秒間この状態を保持する（Ｔ_２〜Ｔ_３）。その後、検査行（第１行）のゲート線にオフ電圧を与え（ステップ６０３）、第１行の各画素のスイッチ素子３１１、３３１を非導通状態にする（Ｔ_３〜Ｔ_４）。

その後、電圧源１０１の出力電位を−１Ｖに設定して、全てのラスタゲート線２０２〜２０４にオン電圧を与える（ステップ６０４、７１）。すると、全てのデータ線２２１〜２２５の電位が−１Ｖとなる。この時点では、全ての画素のスイッチ素子３１１、３２１、３３２、３４２は非導通状態であるから、画素に欠陥がなければ保持容量３１２から電荷が流出することはない。

しかし、スイッチ素子３１１のオフ抵抗が小さかったり、保持容量３１２と近接して配置されたデータ線２２１、２２２が短絡しているなどの欠陥があると、データ線から保持容量３１２にリーク電流が流れる。すなわち、この時点で保持容量３１２の電位は０Ｖであるが、データ線の電位は−１Ｖであるため、保持容量の電位を下げるように電荷が供給されることになる。この状態を所定する時間は、測定精度や検査時間などを勘案して適宜設定可能だが、実際の表示駆動時のフレームと同等の時間に設定することが望ましい。本実施例では、６０Ｈｚ駆動を想定して１６．７ｍｓの間、この状態を保持している（Ｔ_４〜Ｔ_５）。

次に、ふたたび検査対象色のラスタゲート線２０４にオン電圧を、他のラスタゲート線２０２、２０３にオフ電圧を与えるとともに、電圧源１０１の出力電位を０Ｖに設定する（ステップ６０５）。この状態で、ラスタ線２０１や検査対象色である赤の画素が属するデータ線２２１、２２４の電位が安定するまでこの状態を保持して、基板２００上の浮遊容量に蓄積された電荷を除電する（Ｔ_５〜Ｔ_６）。除電完了後、電荷量測定装置１０２をリセットする。

そして、検査行である第１行のゲート線２１１にオン電圧を与える（ステップ６０６、７３）。すると、第１行の全ての画素２４１、２５１、・・・、２８１のスイッチ素子３１１、３３１が導通状態となる。このとき、電圧源１０１と保持容量３１２との間に電位差があれば、保持容量３１２に蓄積されている電荷がデータ線２２１に放出され、トランジスタ２３１、ラスタ線２０１、電荷量測定装置１０２を通って、電圧源１０１に流れ込む。同様に、画素２７１など第１行の赤の発色を制御する各画素の保持容量と電圧源１０１との間に電位差があれば、当該保持容量から放出された電荷がラスタ線２０１、電荷量測定装置１０２を通って、電圧源１０１に流れ込む。

このため、電荷量測定装置１０２で測定される電荷量は、第１行の赤の発色を制御する画素から放出された電荷の総量となる(ステップ６０７)。本実施態様では、保持容量充電時（ステップ６０２）のデータ線の電位と電荷検出時（ステップ６０７）のデータ線の電位が等しいので、もし、検査対象である第１行の赤の発色を制御する画素２４１、２７１のいずれにも欠陥がなければ、両者間に電位差はなく電荷の流出入はない。しかし、もし画素に欠陥があってリーク電流が発生して保持容量の電圧が−１Ｖ近傍になっていると、データ線の電圧（０Ｖ）との電位差に応じた電荷移動が発生することになる。

電荷の移動には時間がかかるため、この状態を５マイクロ秒程度保持する（Ｔ_６〜Ｔ_７）。このときの保持時間は、保持容量３１２の容量と放出電流路上の抵抗（例えば、トランジスタ２１３、３１１のオン抵抗や電荷量測定装置１０２の内部抵抗など）によって決まる時定数により適宜設定する。

ここで、電荷量測定装置１０２の測定について更に詳細に述べる。ゲート線２１１にオン電圧が与えられると、上述したように第１行の赤の発色を制御する画素の保持容量（３１２など）に蓄積された電荷が放出されるが、それとともにゲート線２１１にオン電圧が与えられた瞬間（Ｔ_６）に、スイッチ素子（３１１など）のゲート・ドレイン間の容量にオン電圧が印加されることにより発生する電流（カップリング電流）も流れる（７４）。このため、電荷量測定装置１０２の測定値は、保持容量からの放出電荷とカップリング電流による電荷の和となる。

所定時間経過後、ゲート線２１１にオフ電圧を印加すると、ゲート・ドレイン間の容量には先のカップリング電流をキャンセルする電流が流れる（Ｔ_７、７５）。約５マイクロ秒ほどして測定値が安定したとき（Ｔ_８）の測定値が、求める保持容量に蓄積された電荷量となる。電荷量測定装置１０２は、ゲート線２１１にオン電圧を印加する前（Ｔ_６直前）の測定値Ｄと、ゲート線２１１に再びオフ電圧を印加後に収束した測定値Ｃ（Ｔ_８）の２回測定を行い、ＣとＤとの差分（Ｃ−Ｄ）を求めて、第１行の赤の発色を制御する画素から放出された電荷の総量の測定結果とする。

電荷量測定装置１０２で測定された値は、制御装置１０３のメモリに格納される。以上で、第１行の赤色の発色を制御する画素２４１、２７１の検査を終了する。この時点では、第２行の赤色の発色を制御する画素２４２、２７２の検査が未完了であるため（ステップ６０８）、ステップ６０１に戻って、第２行の赤色の発色を制御する画素２４２、２７２について、ステップ６０１からステップ６０７の工程を実行して検査を行う。

このようにして、赤色の発色を制御する画素について第１行から順次検査を行って、最終行まで検査を終えると、次に異なる色の発色を制御する画素について、同様に検査を行う（ステップ６０９）。本実施態様では、赤色の次には、緑色の発色を制御する画素の検査を行う。すなわち、第１行の緑色の発色を制御する画素２５１、２８１の検査を行い、次に第２行の緑色の発色を制御する画素２５２、２８２の検査を行うという順で最終行まで検査する。緑色が終了すると、最後に青色の発色を制御する画素の検査を実行する。

最後に、制御装置１０３に記録された測定結果が、全て所定の範囲に入っているかを判定することにより、ＴＦＴアレイ基板の良否判定を行う（ステップ６１０）。すなわち、測定された電荷量が全て所定の範囲内であれば、当該基板は良品と判定し、範囲外のものが含まれている場合には、欠陥がある製品と判定して、欠陥が発見された画素と測定結果を特定して出力する。良否判定や判定結果の出力の方法は、要求されるＴＦＴアレイ基板の品質や必要とされるデータによって適宜変更可能である。たとえば、多少の欠陥画素が存在していても実用上問題ない表示装置向けのＴＦＴアレイ基板の検査では、測定された電荷量に所定の範囲を超えるものが含まれていたとしても、その数が少なく超過量も小さいようであれば、良品と判定とする方法も考えられる。

本実施態様では、電圧源１０１の出力電圧が２つのレベル（０Ｖと−１Ｖ）ですむため、先に説明した実施態様（図４、５の実施態様）に比べて装置構成が簡素になるという利点がある。その反面、欠陥のない画素では電荷の流出入がないため、電荷量の絶対値から保持容量の容量値を求めることができず、容量値を求める必要がある場合には、別条件での測定を行う必要があり、検査時間が増大してしまう特徴がある。このことは、本実施態様で利用する電荷量測定装置が、電荷量の絶対値を測定できる能力まで有している必要は必ずしもなく、所定の電荷量以上の電荷の流出入があったか否かを検出する能力を備えていればよいといえる。

本発明における「電荷量測定装置」とは、上述した実施態様の電荷量測定装置１０２のように電荷量の絶対値を測定する装置のみならず、所定の範囲の電荷量の電荷の流出入があったか否かを検出する装置も含まれる。また、電荷量を直接的に測定する装置のみならず、他の物理量を測定して、その測定値から電荷量を求める装置も含まれる。例えば、保持時間の間の電流量を測定して、測定された電荷量のデータを数値処理により積分して電荷量の絶対値を求める装置であってもよい。同様に、本発明において、電荷を「検出」するとは、所定範囲の電荷量の移動があったか否かの判定のみならず、絶対的な電荷量の測定をも含む概念である点に留意されたい。

以上、本発明に係る技術的思想を特定の実施例を参照しつつ詳細にわたり説明したが、本発明の属する分野における当業者には、請求項の趣旨及び範囲から離れることなく様々な変更及び改変を加えることが出来ることは明らかである。例えば、実施態様で紹介したＴＦＴアレイ基板２００は、液晶パネルディスプレイ用のＴＦＴアレイ基板であるが、ＥＬパネルディスプレイ用のＴＦＴアレイ基板の画素も、スイッチ素子と、スイッチ素子に直列に接続された保持容量という同様な構成を含むため、同様な検査方法で検査を行うことができる。本発明における「ＴＦＴアレイ基板」とは、液晶パネルディスプレイ用のＴＦＴアレイ基板に限定されるものではなく、保持容量と、前記データ線と前記保持容量との導通状態を制御するスイッチ素子を含む画素を有する他の用途向けのＴＦＴアレイ基板も含む。

また、画素の充電および検出を行う順序も適宜変更可能である。例えば、保持容量を充電する工程（ステップ４０１〜４０３、ステップ６０１〜６０３）を第１行から最終行まで全て実行してから、保持工程（ステップ４０４、４０５、６０４、４０５）を１回だけ実行し、再び第１行から順次、電荷を検出する工程（ステップ４０６、４０７、６０６、６０７）を実行してもよい。また、良否判定を画素の検査を終了してからまとめて実行せずに、電荷を検出する工程（ステップ４０７、６０７）を終了後に逐一判定を行うようにしてもよい。

本発明に係る検査装置の概略構成図である。 代表的なＴＦＴアレイ基板の概略構成図である。 代表的なＴＦＴアレイ基板の画素の概略構成図である。 本発明の実施態様を説明するフローチャートである。 本発明の実施態様を説明するタイミングチャートである。 本発明の別の実施態様を説明するフローチャートである。 本発明の別の実施態様を説明するタイミングチャートである。

符号の説明

１００ 検査装置
１０１ 電圧源
１０２ 電荷量測定装置
１０３ 制御装置
２００ ＴＦＴアレイ基板
２２１、２２２、・・・、２２５ データ線
２４１、２４２、・・・、２８４ 画素
３１１、３２１、３３１、３４１ スイッチ素子
３１２、３２２、３３２、３４２ 保持容量

Claims (6)

1. アレイ状に配置した複数の画素とデータ線とを備え、前記画素の各々が、保持容量と、前記データ線と前記保持容量との導通状態を制御するスイッチ素子とを備えた、ＴＦＴアレイ基板の検査方法であって、
   前記スイッチ素子を導通状態にして、前記データ線の電位を第１の電位に設定して、前記保持容量を充電するステップと、
   前記保持容量の充電後に、前記スイッチ素子を非導通の状態で、前記データ線の電位を第２の電位に設定して、所定時間保持するステップと、
   前記所定時間保持後に、前記スイッチ素子を導通の状態で、前記データ線の電位を第３の電位に設定して、前記保持容量から放出された電荷を検出するステップと、
   検出された前記電荷に基づいて、前記ＴＦＴアレイ基板の前記画素の良否判定を行うステップとを含み、
   前記第３の電位が、前記第１の電位と前記第２の電位の間の電位であることを特徴とする検査方法。
2. 前記第３の電位が、前記第１の電位と同電位であることを特徴とする請求項１記載の検査方法。
3. 前記保持容量を充電するステップが複数の画素の保持容量を同時に充電するステップであり、かつ、前記電荷を検出するステップが複数の画素の保持容量を同時に検出するステップであることを特徴とする請求項１または２に記載の検査方法。
4. 前記複数の画素が、全て同一色の発色を制御する画素であることを特徴とする請求項３記載の検査方法。
5. アレイ状に配置した複数の画素とデータ線とを備え、前記画素の各々が、保持容量と、前記データ線と前記保持容量との導通状態を制御するスイッチ素子とを備えた、ＴＦＴアレイ基板の製造方法であって、前記製造方法が前記ＴＦＴアレイ基板の検査工程を含み、前記検査工程が、
   前記スイッチ素子を導通状態にして、前記データ線の電位を第１の電圧に設定して、前記保持容量を充電するステップと、
   前記保持容量の充電後に、前記スイッチ素子を非導通の状態で、前記データ線の電位を第２の電位に設定して、所定時間保持するステップと、
   前記所定時間保持後に、前記スイッチ素子を導通の状態で、前記データ線の電位を第３の電位に設定して、前記保持容量から放出された電荷を検出するステップと、
   検出された前記電荷に基づいて前記ＴＦＴアレイ基板の前記画素の良否判定を行うステップとを含み、
   前記第３の電位が、前記第１の電位と前記第２の電位の間の電位であることを特徴とする製造方法。
6. アレイ状に配置した複数の画素とデータ線とを備え、前記画素の各々が、保持容量と、前記データ線と前記保持容量との導通状態を制御するスイッチ素子とを備えた、ＴＦＴアレイ基板の検査装置であって、前記検査装置が、
   出力電位が変更可能な電圧源と、
   前記電圧源と直列に接続された電荷量測定装置と、
   前記電圧源の出力電位と前記電荷量測定装置の動作を制御する制御装置とを備え、
   前記制御装置が、前記スイッチ素子を導通状態にして、前記データ線の電位を第１の電位に設定して、前記保持容量を充電した後、前記スイッチ素子を非導通の状態で、前記データ線の電位を第２の電位に設定して、所定時間保持し、その後、前記スイッチ素子を導通の状態で、前記データ線の電位を第３の電位に設定して、前記保持容量から放出された電荷を検出して、前記ＴＦＴアレイ基板の前記画素の良否判定を行う装置であり、かつ、
   前記第３の電位が、前記第１の電位と前記第２の電位の間の電位であることを特徴とする検査装置。

Images