JP4091537B2 - アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 - Google Patents
アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 Download PDFInfo
- Publication number
- JP4091537B2 JP4091537B2 JP2003430804A JP2003430804A JP4091537B2 JP 4091537 B2 JP4091537 B2 JP 4091537B2 JP 2003430804 A JP2003430804 A JP 2003430804A JP 2003430804 A JP2003430804 A JP 2003430804A JP 4091537 B2 JP4091537 B2 JP 4091537B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage supply
- transistor
- parasitic capacitance
- gate
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 title claims description 85
- 238000000034 method Methods 0.000 title claims description 59
- 239000011159 matrix material Substances 0.000 title claims description 53
- 239000000758 substrate Substances 0.000 title claims description 50
- 230000003071 parasitic effect Effects 0.000 claims description 111
- 230000007547 defect Effects 0.000 claims description 78
- 239000003990 capacitor Substances 0.000 claims description 49
- 238000003860 storage Methods 0.000 claims description 41
- 238000007599 discharging Methods 0.000 claims description 22
- 230000007704 transition Effects 0.000 claims description 13
- 230000006870 function Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 description 16
- 230000002159 abnormal effect Effects 0.000 description 14
- 238000005259 measurement Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 6
- 238000011179 visual inspection Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 206010027146 Melanoderma Diseases 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
複数の信号線、複数の走査線及び複数の電圧供給線の各1本にそれぞれ接続された複数の画素を有し、前記複数の画素の各々は、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタとを含み、前記動作トランジスタは、ゲートが前記画素選択トランジスタに接続され、ソース及びドレインの一方に前記電圧供給線が接続され、他方がオープン状態であるアクティブマトリクス基板を用意する第1工程と、
検査装置より電位を供給して、前記動作トランジスタのゲート−電圧供給線間の寄生容量を充電する第2工程と、
前記寄生容量に蓄えられた電荷を放電させて、前記寄生容量に基づく放電電流を前記検査装置にて計測する第3工程と、
前記放電電流値に基づいて、前記複数の画素の欠陥を前記検査装置にて判定する第4工程と、
を有することを特徴とする。
検査装置より電位を供給して、前記保持容量を充電する第2工程と、
前記保持容量に蓄えられた電荷を放電させて、前記保持容量に基づく放電電流を前記検査装置にて計測する第3工程と、
前記放電電流値に基づいて、前記複数の画素の欠陥を前記検査装置にて判定する第4工程と、
前記第2工程及び前記第3工程では、前記動作トランジスタのゲート−電圧供給線間の寄生容量の影響をキャンセルすることを特徴とする。
複数の信号線、複数の走査線及び複数の電圧供給線の各1本にそれぞれ接続された複数の画素を有し、前記複数の画素の各々は、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタとを含み、前記動作トランジスタは、ゲートが前記画素選択トランジスタに接続され、ソース及びドレインの一方に前記電圧供給線が接続され、他方がオープン状態であるアクティブマトリクス基板を検査する検査装置であって、
前記複数の走査線及び前記複数の電圧供給線に供給される検査電位を発生する検査電位発生手段と、
前記複数の信号線に接続されるチャージ・センス手段と、
前記複数の走査線、前記複数の信号線及び前記複数の電圧供給線を駆動するためのタイミング信号を発生するタイミング信号発生手段と、
前記チャージ・センス手段からの出力に基づいて、前記複数の画素の欠陥を判定する判定手段と、
を有し、
前記検査電位発生手段及びチャージ・センス手段は、チャージ時に前記動作トランジスタのゲート−電圧供給線間の寄生容量を充電する電位を供給し、センス時に前記寄生容量に蓄えられた電荷を放電させる電位を供給し、前記センス時に前記寄生容量に基づく放電電流を前記チャージ・センス手段にて計測することを特徴とする。
図1は、有機EL表示装置に用いられるアクティブマトリクス基板の等価回路図である。図1において、絶縁基板上にはその行方向に沿って、複数のゲート線(走査線)10と複数のコモン線12が設けられている。基板上にはさらに、その列方向に沿って、複数の信号線(ソース線)14と、複数の電圧供給線(アノード線)16とが設けられている。
本実施形態は、図1に示すアクティブマトリクス基板を用いて有機EL表示装置を組み立てた後に初めて可能となる図2に示すような欠陥を、アクティブマトリクス基板の段階での検査にて事前に検出できるようにしたものである。
図2に示す目視検査は有機EL表示装置が完成されない限り実施不能である。換言すれば、有機EL膜を有しないアクティブマトリクス基板の段階では、有機EL素子に通電不能であるので、目視検査は不可能である。
そこで、本発明者等は、図1に示す動作トランジスタQ2のゲート−ドレイン間の寄生容量Cdgoに着目した。動作トランジスタQ2のゲート−ドレイン間に電圧を印加すれば、ソースがオープン状態であっても、寄生容量Cdgoに充電できるからである。もし、アノード線16が断線され、あるいは動作トランジスタQ2のゲート−ドレイン間が断線されている不良発生時には、寄生容量Cdgoを充電できない。よって、寄生容量Cdgoを充電した後、その電荷を放電させた時の電流をモニタすれば、上述の断線欠陥を検出することができる。アノード線16等がショートしている場合も、動作トランジスタQ2のゲート−ドレイン間に正常な電圧を印加できないので、放電時の電流モニタにより欠陥として判別可能である。
図3は、動作トランジスタQ2をTFTにて形成したときの、ゲート−ドレイン間電圧に依存して変化する寄生容量Cdgoの特性の一例を示している。図3に示す通り、動作トランジスタQ2の寄生容量Cdgoは印加電圧依存性を有する。図3に示すように、例えば実線で示すTFT−Aは、印加電圧に拘わらず寄生容量Cdgoが高い飽和値となる高飽和域Aと、印加電圧に拘わらず寄生容量Cdgoが低い飽和値となる低飽和域Bと、これら高・低飽和域A,Bの間では印加電圧に従って寄生容量Cdgoが変化する移行域Cとを有している。
図2の輝度むらF3の原因の一つは、動作トランジスタQ2の特性のばらつきであるが、その特性のばらつきも、寄生容量Cdgoのばらつきに基づく電流を測定することで検出可能である。
図1に示す画素構成によれば、動作トランジスタQ2のゲートG2には、保持容量Csが接続されている。よって、動作トランジスタQ2の寄生容量Cdgoの充電、放電を実施する際には、保持容量Csの充電、放電が同時に実施されてしまう。しかも、保持容量Csの容量値をc1とし、寄生容量Cdgoの容量値をc2とすると、一般的にはc2≪c1であり、例えばc2<c1/10のように、容量値c1と比べて容量値c2は充分に小さい。
画素欠陥の測定として、チャージ時に寄生容量Cdgoでなく、保持容量Csに充電させさせても良い。センス時には、保持容量Csからの放電電流を測定することができる。その放電電流値が異常であれば、保持容量Csへの充電経路途中に欠陥があることが分かる。特に、寄生容量Cdgoを充放電したときに異常のあった画素について、保持容量Csを充放電させる測定を実施することができる。保持容量Csを充放電させた時も異常であれば、動作トランジスタQ2以外の部分、例えば画素選択トランジスタQ1が異常であることが判明する。
図5は、本実施形態の検査対象であるアクティブマトリクス基板とその検査装置を示している。画素マトリクスアレー領域30には、図1に示す多数の画素20がマトリクスアレー状に配列されている。この画素マトリクスアレー30の複数のゲート線10は垂直系駆動回路32に、複数のソース線14は複数の列選択ゲート35を介して水平系駆動回路34に、複数のアノード線16はアノード電圧供給回路36に、複数のコモン線12はコモン電圧供給回路38に、それぞれ接続されている。これら垂直系駆動回路32、水平系駆動回路34、アノード電圧供給回路36及びコモン電圧供給回路38は、アクティブマトリクス基板上に形成することもできる。その場合には、検査装置側にこれらの回路32〜38は不要であり、アクティブマトリクス基板上に設けられた回路32〜38をそのまま用いることができる。なお、図5では説明の便宜上、画素マトリクスアレー30内のゲート線10及びソース線14の本数をそれぞれ4本とし、トータルで16個の画素20を有するものとした。
図6に示すように、本実施形態では、第1フレームにて各画素20の動作トランジスタQ2の寄生容量Cdgoを順次チャージし、第2フレームにて各画素20の動作トランジスタQ2の寄生容量Cdgoを順次ディスチャージして電流をセンシングしている。
画素欠陥の測定として、チャージ時に寄生容量Cdgoでなく、保持容量Csに充電させさせても良い。保持容量Csは、画素選択トランジスタQ1をオンさせて、図1のノードaとコモン線12とに電位差を与えることで充電される。センス時には、画素選択トランジスタQ1をオンさせて、保持容量Csからの放電電流をソース線14を介して測定することができる。その放電電流値が異常であれば、保持容量Csへの充電経路途中に欠陥があることが分かる。特に、寄生容量Cdgoを充放電したときに異常のあった画素について、保持容量Csを充放電させる測定を実施することができる。保持容量Csを充放電させた時も異常であれば、動作トランジスタQ2以外の部分、例えば画素選択トランジスタQ1が異常であることが判明する。
12 コモン線
14 信号線(ソース線S1〜S4))
16 電圧供給線(アノード線)
20 画素
22 画素電極
30 画素マトリクスアレー領域
32 垂直系駆動回路
34 水平系駆動回路
35 列選択ゲート
36 アノード電圧供給回路
38 コモン電圧供給回路
40 中央制御回路(CPU)
42 バス
44 検査電位発生回路
46 タイミング信号発生回路
48 A/D変換回路
50 第1のメモリー回路
52 第2のメモリー回路
54 減算回路
56 第3のメモリー回路
58 欠陥判定回路
60 チャージ・センス回路
62 プログラムメモリ
Q1 画素選択トランジスタ
Q2 動作トランジスタ
A 高飽和域
B 低飽和域
C 移行域
Cs 保持容量
Cdgo 動作トランジスタのゲート−ドレイン間寄生容量
R1〜R4 列選択ゲート制御線
Claims (10)
- 複数の信号線、複数の走査線及び複数の電圧供給線の各1本にそれぞれ接続された複数の画素を有し、前記複数の画素の各々は、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタとを含み、前記動作トランジスタは、ゲートが前記画素選択トランジスタに接続され、ソース及びドレインの一方に前記電圧供給線が接続され、他方がオープン状態であるアクティブマトリクス基板を用意する第1工程と、
検査装置より電位を供給して、前記動作トランジスタのゲート−電圧供給線間の寄生容量を充電する第2工程と、
前記寄生容量に蓄えられた電荷を放電させて、前記寄生容量に基づく放電電流を前記検査装置にて計測する第3工程と、
前記放電電流値に基づいて、前記複数の画素の欠陥を前記検査装置にて判定する第4工程と、
を有し、
前記動作トランジスタのゲート−電圧供給線間の寄生容量の容量値は、印加電圧に依存して、高飽和域と、低飽和域と、前記高飽和域及び低飽和域間で容量値が変化する移行域とを有し、
前記第2工程及び前記第3工程の少なくとも一方では、前記動作トランジスタのゲート−電圧供給線間の寄生容量の容量値が前記高飽和域となる電圧を、前記動作トランジスタのゲート−電圧供給線間に印加することを特徴とするアクティブマトリクス基板の検査方法。 - 請求項1において、
前記第2工程は、前記複数の走査線を1本ずつ順次アクティブ電位に設定して、前記複数の走査線の各々に接続された一行分の複数の画素毎に充電動作を実施し、
前記第3工程は、全画素についての充電工程が完了した後に、前記複数の走査線を1本ずつ順次アクティブ電位に設定して、前記複数の走査線の各々に接続された一行分の複数の画素毎に放電動作を実施することを特徴とするアクティブマトリクス基板の検査方法。 - 請求項2において、
前記第2工程及び前記第3工程は、前記一行分の複数の画素に接続された前記複数の信号線を、前記検査装置に順次接続して、前記一行分の複数の画素を点順次で駆動することを特徴とするアクティブマトリクス基板の検査方法。 - 請求項2または3において、
前記アクティブマトリクス基板上に、前記複数の走査線を選択駆動する垂直系駆動回路と、前記複数の信号線を選択駆動する水平系駆動回路とが搭載され、
前記第2工程及び前記第3工程での画素駆動が、前記垂直系駆動回路及び前記水平系駆動回路の機能に基づいて実施されることを特徴とするアクティブマトリクス基板の検査方法。 - 複数の信号線、複数の走査線及び複数の電圧供給線の各1本にそれぞれ接続された複数の画素を有し、前記複数の画素の各々は、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタとを含み、前記動作トランジスタは、ゲートが前記画素選択トランジスタに接続され、ソース及びドレインの一方に前記電圧供給線が接続され、他方がオープン状態であるアクティブマトリクス基板を検査する検査装置であって、
前記複数の走査線及び前記複数の電圧供給線に供給される検査電位を発生する検査電位発生手段と、
前記複数の信号線に接続されるチャージ・センス手段と、
前記複数の走査線、前記複数の信号線及び前記複数の電圧供給線を駆動するためのタイミング信号を発生するタイミング信号発生手段と、
前記チャージ・センス手段からの出力に基づいて、前記複数の画素の欠陥を判定する判定手段と、
を有し、
前記検査電位発生手段及びチャージ・センス手段は、チャージ時に前記動作トランジスタのゲート−電圧供給線間の寄生容量を充電する電位を供給し、センス時に前記寄生容量に蓄えられた電荷を放電させる電位を供給し、前記センス時に前記寄生容量に基づく放電電流を前記チャージ・センス手段にて計測し、
前記動作トランジスタのゲート−電圧供給線間の寄生容量の容量値は、印加電圧に依存して、高飽和域と、低飽和域と、前記高飽和域及び低飽和域間で容量値が変化する移行域とを有し、
前記検査電位発生手段及び前記チャージ・センス手段は、前記チャージ時及び前記センス時の少なくとも一方では、前記動作トランジスタのゲート−電圧供給線間の寄生容量の容量値が前記高飽和域となる電圧を、前記動作トランジスタのゲート−電圧供給線間に印加することを特徴とするアクティブマトリクス基板の検査装置。 - 複数の信号線、複数の走査線及び複数の電圧供給線の各1本にそれぞれ接続された複数の画素を有し、前記複数の画素の各々は、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタとを含み、前記動作トランジスタは、ゲートが前記画素選択トランジスタに接続され、ソース及びドレインの一方に前記電圧供給線が接続され、他方がオープン状態であるアクティブマトリクス基板を検査する検査装置であって、
前記複数の走査線及び前記複数の電圧供給線に供給される検査電位を発生する検査電位発生手段と、
前記複数の信号線に接続されるチャージ・センス手段と、
前記複数の走査線、前記複数の信号線及び前記複数の電圧供給線を駆動するためのタイミング信号を発生するタイミング信号発生手段と、
前記チャージ・センス手段からの出力に基づいて、前記複数の画素の欠陥を判定する判定手段と、
を有し、
前記検査電位発生手段及びチャージ・センス手段は、チャージ時に前記動作トランジスタのゲート−電圧供給線間の寄生容量を充電する電位を供給し、センス時に前記寄生容量に蓄えられた電荷を放電させる電位を供給し、前記センス時に前記寄生容量に基づく放電電流を前記チャージ・センス手段にて計測し、
前記動作トランジスタのゲート−電圧供給線間の寄生容量の容量値は、印加電圧に依存して、高飽和域と、低飽和域と、前記高飽和域及び低飽和域間で容量値が変化する移行域とを有し、
前記検査電位発生手段及び前記チャージ・センス手段は、前記チャージ時及び前記センス時の少なくとも一方では、前記動作トランジスタのゲート−電圧供給線間の寄生容量の容量値が前記移行域となる電圧を、前記動作トランジスタのゲート−電圧供給線間に印加することを特徴とするアクティブマトリクス基板の検査装置。 - 請求項5または6において、
前記アクティブマトリクス基板上に、前記複数の走査線を選択駆動する水平系駆動回路と、前記複数の信号線を選択駆動する垂直系駆動回路とが搭載され、
前記タイミング信号発生手段は、前記水平系駆動回路及び前記垂直系駆動回路にタイミング信号を供給して、前記水平系駆動回路及び前記垂直系駆動回路の機能に基づいてチャージ動作及びセンス動作を実施させることを特徴とするアクティブマトリクス基板の検査装置。 - 複数の信号線、複数の走査線及び複数の電圧供給線の各1本にそれぞれ接続された複数の画素を有し、前記複数の画素の各々は、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタとを含み、前記動作トランジスタは、ゲートが前記画素選択トランジスタに接続され、ソース及びドレインの一方に前記電圧供給線が接続され、他方がオープン状態であり、前記動作トランジスタのゲート−電圧供給線間の寄生容量の容量値は、印加電圧に依存して、高飽和域と、低飽和域と、前記高飽和域及び低飽和域間で容量値が変化する移行域とを有するアクティブマトリクス基板を検査するために、コンピュータに、
前記動作トランジスタのゲート−電圧供給線間の寄生容量を充電させる第1手順と、
前記寄生容量に蓄えられた電荷を放電させて、前記寄生容量に基づく放電電流を計測する第2手順と、
前記放電電流値に基づいて、前記複数の画素の欠陥を判定する第3手順と、
前記第1手順及び前記第2手順の少なくとも一方では、前記動作トランジスタのゲート−電圧供給線間の寄生容量の容量値が前記高飽和域となる電圧を、前記動作トランジスタのゲート−電圧供給線間に印加させる第4手順と、
を実行させるためのアクティブマトリクス基板の検査用プログラム。 - 複数の信号線、複数の走査線及び複数の電圧供給線の各1本とコモン線とにそれぞれ接続された複数の画素を有し、前記複数の画素の各々は、前記信号線及び前記走査線に接続された画素選択トランジスタと、動作トランジスタと、保持容量を含み、前記動作トランジスタは、ゲートが前記保持容量の一端及び前記画素選択トランジスタに接続され、ソース及びドレインの一方に前記電圧供給線が接続され、他方がオープン状態であり、前記保持容量の他端が前記コモン線に接続されたアクティブマトリクス基板を検査するために、コンピュータに、
前記保持容量を充電させる第1手順と、
前記保持容量に蓄えられた電荷を放電させて、前記保持容量に基づく放電電流を計測する第2手順と、
前記放電電流値に基づいて、前記複数の画素の欠陥を判定する第3手順と、
前記第1手順および前記第2手順にて、前記信号線と前記電圧供給線との電位差を等しく設定して、前記動作トランジスタのゲート−電圧供給線間の寄生容量の影響をキャンセルさせる第4手順と、
を実行させるためのアクティブマトリクス基板の検査用プログラム。 - コンピュータ読み取り可能な情報記録媒体であって、請求項8または9に記載の検査用プログラムを記録した情報記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003430804A JP4091537B2 (ja) | 2003-12-25 | 2003-12-25 | アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003430804A JP4091537B2 (ja) | 2003-12-25 | 2003-12-25 | アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002146323A Division JP3527726B2 (ja) | 2002-05-21 | 2002-05-21 | アクティブマトリクス基板の検査方法及び検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004221072A JP2004221072A (ja) | 2004-08-05 |
JP4091537B2 true JP4091537B2 (ja) | 2008-05-28 |
Family
ID=32906153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003430804A Expired - Fee Related JP4091537B2 (ja) | 2003-12-25 | 2003-12-25 | アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4091537B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006112979A (ja) * | 2004-10-15 | 2006-04-27 | Agilent Technol Inc | アクティブマトリックスtftアレイの測定方法 |
JP4791023B2 (ja) * | 2004-11-08 | 2011-10-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Tftの検査装置および検査方法 |
KR100658261B1 (ko) | 2004-12-24 | 2006-12-14 | 삼성에스디아이 주식회사 | 라인 무라 결함을 검출하는 방법 |
-
2003
- 2003-12-25 JP JP2003430804A patent/JP4091537B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004221072A (ja) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3527726B2 (ja) | アクティブマトリクス基板の検査方法及び検査装置 | |
KR100394923B1 (ko) | 어레이 기판의 검사 방법 | |
US20070236244A1 (en) | Test method, semiconductor device, and display | |
US20080117144A1 (en) | Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel | |
KR100586753B1 (ko) | El 어레이 기판에 대한 검사방법 및 장치 | |
JP2007333823A (ja) | 液晶表示装置および液晶表示装置の検査方法 | |
JPH055866A (ja) | アクテイブマトリクス基板の検査方法 | |
JP3879668B2 (ja) | 液晶表示装置とその検査方法 | |
JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
KR100796700B1 (ko) | 액티브 매트릭스형 디스플레이의 화소검사장치 및화소검사방법 | |
JP4091537B2 (ja) | アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 | |
JP4107601B2 (ja) | アレイ基板の検査方法及びその検査装置 | |
JPWO2004086070A1 (ja) | 半導体装置の検査回路、および検査方法 | |
JP2003337547A (ja) | アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 | |
JP2005148579A (ja) | Tftアレイの駆動電流測定方法および装置 | |
JP2008070702A (ja) | Tftアレイ検査方法、製造方法および検査装置 | |
JP4754264B2 (ja) | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 | |
KR100697130B1 (ko) | 기판 및 이를 결합한 디스플레이 디바이스 | |
CN117746755A (zh) | 像素的检查方法 | |
JPH08313396A (ja) | 液晶パネルの検査方法 | |
JP2001318113A (ja) | 電気光学装置の検査装置及び検査方法 | |
JP2003028754A (ja) | 表示装置検査用装置及び表示装置検査方法 | |
JPH1195250A (ja) | Lcd基板検査方法 | |
JP2005173420A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4091537 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |