JP2003337547A - アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 アクティブマトリクス基板の段階で、点欠
陥、線欠陥、輝度むら欠陥などを検査することができる
検査方法を提供すること。 【解決手段】 検査対象は、複数の走査線１０及び複数
の信号線１４の各１本にそれぞれ接続された複数の画素
２０を有し、複数の画素２０の各々にて個別に形成され
るべき画素電極２２が２以上の画素に亘って連続形成さ
れた共通画素電極２６を有する加工途中のアクティブマ
トリクス基板である。検査方法は、このアクティブマト
リクス基板の共通画素電極２６にコンタクトして、複数
の画素２０の各々に流れる電流をそれぞれ検出する工程
と、出された電流に基づいて複数の画素２０の欠陥を判
定する工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、有機ＥＬディスプ
レイ装置または液晶ディスプレイ装置等に用いられるア
クティブマトリクス基板の検査方法及び検査装置並びに
それに用いる検査用プログラム及び情報記録媒体に関す
る。

【０００２】

【背景技術及び発明が解決しようとする課題】近年、光
学変調が可能な液晶素子あるいは自発光可能な有機ＥＬ
素子をマトリクスアレイ状に配列した表示装置の開発が
盛んである。

【０００３】例えば有機ＥＬディスプレイ装置を例に挙
げれば、この有機ＥＬ表示装置の工場出荷前の欠陥検査
は、アクティブマトリクス基板とその対向基板との間に
有機ＥＬ膜を形成し、周辺部品を全て組み立てた後に実
施されている。

【０００４】その検査手法として、有機ＥＬ表示装置を
駆動してその表示画面を目視検査をするものがある。し
かし、目視検査の場合、検査員の体調や個人差により検
査精度にばらつきが生じ易い。また、その表示欠陥が配
線欠陥によるものか、あるいは欠陥画素自体がダークス
ポットであるのか、原因が不明である。また、画面上の
輝度むらが、有機ＥＬ膜の不良であるのか、あるいは駆
動部の不良であるのか、さらには配線からの電流リーク
であるかも判別がつかない。このため、不良と判断され
たものについて、検査後に不良原因を一つ一つあたって
いく必要があるが、複数の製造工程を経ていることから
不良原因が各工程で重畳することもある。よって、不良
発生データを製造工程に迅速にフィードバックすること
ができない。

【０００５】一方、この有機ＥＬ表示装置の検査を自動
化したものもがある（特開平１０−３２１３６７及び特
開２０００−３４８８６１）。特開平１０−３２１３６
７は、逆バイアス電圧印加時に有機ＥＬ素子に流れるリ
ーク電流を測定して、その有機ＥＬ素子を評価するもの
である。この方法では、有機ＥＬに一定電流を流す表示
駆動を一旦中断し、有機ＥＬ素子に逆バイアス電圧を印
加する必要がある。特開２０００−３４８８６１は、上
記公報での提案が、駆動中断による影響から真の駆動特
性を評価できない可能性を指摘し、それに代えて、有機
ＥＬ素子へ順方向バイアス電圧を印加する駆動時に検査
信号を重畳させて検査を行っている。そして、検査信号
を重畳した時の駆動電圧及び駆動電流の変化に基づい
て、有機ＥＬ素子を評価している。

【０００６】上記２つの公報ではいずれも、完成品の状
態で検査を実施しているため、不良品の検出時までに、
その製品を製造するために費やした多くの時間と材料と
が無駄になってしまう。

【０００７】本発明の目的は、アクティブマトリクス基
板の段階で、画素欠陥を検査することができるアクティ
ブマトリクス基板の検査方法及び検査装置並びにそれに
用いる検査用プログラム及び情報記録媒体を提供するこ
とにある。

【０００８】

【課題を解決するための手段】本発明の一態様に係るア
クティブマトリクス基板の検査方法は、複数の信号線及
び複数の走査線の各１本にそれぞれ接続された複数の画
素を有し、前記複数の画素の各々にて個別に形成される
べき画素電極が２以上の画素に亘って連続形成された少
なくとも一つの共通画素電極を有する加工途中の少なく
とも一つのアクティブマトリクス基板を用意する第１工
程と、前記少なくとも一つの共通画素電極にコンタクト
して、前記複数の画素の各々に流れる電流をそれぞれ検
出する第２工程と、検出された電流に基づいて、前記複
数の画素の欠陥を判定する第３工程と、を有することを
特徴とする。

【０００９】本発明の一態様では、加工途中のアクティ
ブマトリクス基板には、前記複数の画素の各々にて本来
個別に形成されるべき画素電極が２以上の画素に亘って
連続形成された少なくとも一つの共通画素電極が形成さ
れている。よって、この拡大された共通画素電極にコン
タクトすれば、アクティブマトリクス基板に形成された
画素を駆動でき、その画素からの電流に基づいて画素欠
陥を判定できる。

【００１０】検査対象は、共通絶縁基板上に区画形成さ
れた複数のアクティブマトリクス基板であっても良い。
この複数のアクティブマトリクス基板の各々にて、全画
素に亘って形成される一つの共通画素電極が形成され、
隣り合う共通画素電極同士が絶縁されている。この共通
絶縁基板上の複数のアクティブマトリクス基板同士を絶
縁させた状態で、複数のアクティブマトリクス基板の各
々にて、複数の画素の各々に流れる電流をそれぞれ検出
することができる。

【００１１】こうすると、共通絶縁基板に形成された複
数のアクティブマトリクス基板のうちの少なくとも一つ
にて、画素電極が他の電極とショートしている等の異常
があっても、他のアクティブマトリクス基板での電流測
定に悪影響を及ぼさない。その複数のアクティブマトリ
クス基板に形成される共通画素電極同士が絶縁されてい
るからである。

【００１２】検査対象は、互いに絶縁された複数行の共
通画素電極が形成されたアクティブマトリクス基板であ
っても良い。この複数行の共通画素電極の各々は、複数
の走査線の少なくとも一つに共通接続される複数の画素
に亘って連続形成される。この場合、複数行の共通画素
電極にコンタクトして、各画素にそれぞれ流れる電流を
検出することができる。

【００１３】検査対象は、互いに絶縁された複数列の共
通画素電極が形成されたアクティブマトリクス基板であ
っても良い。この複数列の共通画素電極の各々は、複数
の信号線の少なくとも一つに共通接続される複数の画素
に亘って連続形成される。この場合、複数列の共通画素
電極にコンタクトして、各画素にそれぞれ流れる電流を
検出することができる。

【００１４】本発明の一態様では、前記第２工程では、
前記複数の画素の各々にて個別に形成されるべき画素電
極領域以外の領域にて、前記少なくとも一つの共通画素
電極と接触子とをコンタクトすることができる。

【００１５】こうすると、たとえプローブ針などの接触
子によって共通画素電極と点接触によりコンタクトをと
った場合、そのコンタクト箇所に傷がついても、本来の
画素電極部分には傷がつかない。よって、このアクティ
ブマトリクス基板を用いてディスプレイ装置を完成させ
た時に、画素電極部分にて光の屈折などが生じずに、適
正な画像を表示することができる。

【００１６】本発明の一態様では、前記第２工程では、
前記少なくとも一つの共通画素電極と接触子とを面接触
させてコンタクトしてもよい。拡大された共通画素電極
であるので、接触子を面接触させることが可能であり、
それによりコンタクト時の傷もつかなくなる。よって、
この場合には、本来の画素電極部分とコンタクトされて
も良い。

【００１７】前記第１工程にて用意される前記少なくと
も一つのアクティブマトリクス基板は、有機ＥＬディス
プレイに用いられる基板とすることができる。この場
合、前記少なくとも一つのアクティブマトリクス基板に
は、複数の電圧供給線がさらに設けられ、前記複数の信
号線、前記複数の走査線及び前記複数の電圧供給線の各
１本に前記複数の画素の各々が接続され、前記複数の画
素の各々は、前記信号線及び前記走査線に接続された画
素選択トランジスタと、動作トランジスタとを含み、前
記動作トランジスタは、ゲートが前記画素選択トランジ
スタに接続され、ソース及びドレインの一方が前記電圧
供給線に接続され、その他方が前記少なくとも一つの共
通画素電極に接続される。

【００１８】有機ＥＬディスプレイに用いられるアクテ
ィブマトリクス基板を検査対象とする場合には、前記第
２工程では、前記複数の画素の各々にて、前記動作トラ
ンジスタのソース−ドレイン間に流れる電流を検出する
ことができる。

【００１９】前記第１工程にて用意される前記少なくと
も一つのアクティブマトリクス基板は、液晶ディスプレ
イに用いられる基板とすることができる。この場合、前
記少なくとも一つのアクティブマトリクス基板に形成さ
れた前記複数の画素の各々は画素選択トランジスタを含
み、前記画素選択トランジスタのゲートが前記走査線に
接続され、ソース及びドレインの一方が前記信号線に接
続され、その他方が前記少なくとも一つの共通画素電極
に接続される。

【００２０】液晶ディスプレイに用いられるアクティブ
マトリクス基板を検査対象とする場合には、前記第２工
程では、前記複数の画素の各々にて、前記画素選択トラ
ンジスタのソース−ドレイン間に流れる電流を検出する
ことができる。

【００２１】本発明の一態様においては、前記第２工程
は、前記複数の走査線を１本ずつ順次アクティブ電位に
設定して、前記複数の走査線の各々に接続された一行分
の複数の画素を同時に選択し、かつ、前記一行分の複数
の画素に接続された前記複数の信号線を、検査装置に順
次接続して、前記一行分の複数の画素を点順次で駆動す
ることができる。

【００２２】共通画素電極は２以上の画素に共通して用
いられるため、複数の画素の各々を点順次で駆動するこ
とで、１回あたりに１画素の電流を計測できる。

【００２３】検査対象のアクティブマトリクス基板上
に、前記複数の走査線を選択駆動する垂直系駆動回路
と、前記複数の信号線を選択駆動する水平系駆動回路と
が搭載されていても良い。この場合、前記第２工程での
画素駆動が、前記水平系駆動回路及び前記垂直系駆動回
路の機能に基づいて実施される。

【００２４】本発明の他の態様に係る発明は、複数の信
号線及び複数の走査線の各１本にそれぞれ接続された複
数の画素を有し、前記複数の画素の各々にて個別に形成
されるべき画素電極が２以上の画素に亘って連続形成さ
れた少なくとも一つの共通画素電極を有する加工途中の
少なくとも一つのアクティブマトリクス基板を検査する
検査装置であって、前記複数の走査線及び前記複数の信
号線に供給される検査電位を発生する検査電位発生手段
と、前記少なくとも一つの共通画素電極に接続される電
流検出手段と、前記複数の走査線及び前記複数の信号線
を選択するためのタイミング信号を発生するタイミング
信号発生手段と、前記電流検出手段からの出力に基づい
て、前記複数の画素の欠陥を判定する判定手段と、を有
することを特徴とする。

【００２５】このアクティブマトリクス基板の検査装置
は、上述した本発明の一態様に係る検査方法を好適に実
施することができる。

【００２６】本発明のさらに他の態様は、上述したアク
ティブマトリクス基板を検査するために、コンピュータ
に、各手順を実行させるための検査用プログラムを定義
している。

【００２７】本発明のさらに他の態様は、上述の検査用
プログラムを記録した、コンピュータ読み取り可能な情
報記録媒体を定義している。

【００２８】

【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照して説明する。

【００２９】（アクティブマトリクス基板）図１は、有
機ＥＬ表示装置の等価回路図である。なお、図１に示す
有機ＥＬ表示装置自体は、本実施形態の検査対象ではな
い。図１において、一方の絶縁基板（アクティブマトリ
クス基板）上にはその行方向に沿って、複数のゲート線
（走査線）１０が設けられている。この一方の絶縁基板
上には、その列方向に沿って、複数の信号線（ソース
線）１４が設けられている。この一方の絶縁基板上には
さらに、例えば行方向に沿って、少なくとも１本の電圧
供給線（アノード線）１６が設けられている。また、他
方の絶縁基板上には、例えば行方向に沿って、複数のコ
モン線１２が形成されている。そして、２枚の絶縁基板
間に有機ＥＬ素子１８が配置される。なお、図１にて破
線で示す枠内の有機ＥＬ素子１８及びコモン線１２が、
アクティブマトリクス基板外に形成されている。

【００３０】図２は、完成されたアクティブマトリクス
基板の等価回路図である。なお、図２に示す完成された
アクティブマトリクス基板もまた、本実施形態の検査対
象ではない。このアクティブマトリクス基板上には、複
数の信号線１４及び複数の走査線１０の各１本にそれぞ
れ接続された複数の画素２０が設けられる。複数の画素
２０の各々は、画素選択トランジスタＱ１と動作トラン
ジスタＱ２とを有する。画素選択トランジスタＱ１のゲ
ートＧ１はゲート線１０に、ソースＳ１はソース線１４
に、ドレインＤ１は動作トランジスタＱ２のゲートＧ２
に、それぞれ接続されている。動作トランジスタＱ２の
ドレインＤ２はアノード線１６に、ソースＳ２は、例え
ば透明電極（ＩＴＯ）にて形成された画素電極２２に接
続されている。なお、画素電極２２は、実際には図２よ
りも広い面積が確保されている。

【００３１】なお、図２では画素選択トランジスタＱ１
と動作トランジスタＱ２とを共にＮ型トランジスタにて
形成しているが、いずれか一方または双方をＰ型トラン
ジスタとしても良い。Ｎ型トランジスタに代えてＰ型ト
ランジスタを採用した場合には、画素選択トランジスタ
Ｑ１のソースＳ１とドレインＤ１は、図２とは逆に接続
され、動作トランジスタＱ２のソースＳ２とドレインＤ
２は、図２とは逆に接続される。

【００３２】複数の画素２０の各々には、図２に示すよ
うに、保持容量Ｃｓを設けることができる。保持容量Ｃ
ｓの第１電極は、動作トランジスタＱ２のゲートＧ２
（＝画素選択トランジスタＱ１のドレインＤ１）に接続
され、第２電極はコモン線（符号なし）に共通接続され
ている。

【００３３】なお、トランジスタＱ１，Ｑ２は共に、例
えばガラス基板上に形成されるＴＦＴ（薄膜トランジス
タ）にて形成することができるが、それに限定されな
い。

【００３４】図２に示すアクティブマトリクス基板を用
いて、図１に示す有機ＥＬ表示装置を組み立てると、動
作トランジスタＱ２のソースＳ２に接続された画素電極
２２に、有機ＥＬ素子１８が接続されることになる。従
って、有機ＥＬ膜が形成されていないアクティブマトリ
クス基板の段階では、全ての画素電極２２にコンタクト
しない限り、動作トランジスタＱ２のソース−ドレイン
間に電流は流れない。しかし、全ての画素電極２２にコ
ンタクトすることは事実上不可能である。

【００３５】そこで、本実施形態では、アクティブマト
リクス基板が完成される前の加工途中状態の基板にて、
画素の欠陥検査を実施するようにしている。

【００３６】本実施形態の検査対象である、加工途中の
アクティブマトリクス基板の一例を、図３に示す。加工
途中では、一枚の共通絶縁基板２４に複数例えば６枚の
アクティブマトリクス基板が同時に製造されている。図
３では、６枚のアクティブマトリクス基板の画素マトリ
クスアレー領域に対応させて、６ヶ所に共通画素電極２
６が形成されている。この６ヶ所の共通画素電極２６
は、共通絶縁基板２４の全面にＩＴＯ膜を形成した後
に、ＩＴＯ膜を６つに分割して相互に絶縁するための周
縁領域２６Ａと、各アクティブマトリクス基板の端子群
領域２６Ｂとを、エッチングにより除去することで形成
される。

【００３７】ここで、共通絶縁基板２４上に形成される
例えば６枚のアクティブマトリクス基板の全ての画素マ
トリクスアレーに共通する一つの共通画素電極を形成し
ても良い。この場合にも、６ヶ所の端子群領域２６Ｂが
露出される。ただし、この場合には、ある一つのアクテ
ィブマトリクス基板にて、例えば共通画素電極が他の電
極とショートしていると、全てのアクティブマトリクス
基板にて正確な画素欠陥判定が実施できなくなる虞があ
る。

【００３８】なお、通常は、上記と同一工程のエッチン
グ工程の実施により、図２に示すように画素電極２２が
形成されるのであるが、本実施形態の検査対象である加
工途中のアクティブマトリクス基板は、一旦は図３に示
す加工状態に設定される。よって、図２に示す完成状態
とするには、本実施形態の検査工程の実施後に、さらに
もう１回のエッチング工程が追加される。

【００３９】図４は、図３に示すＡ−Ａ線上の一部（２
画素分）の断面図である。図４に示すように、６つのア
クティブマトリクス基板の各々では、行方向で隣り合う
画素２０間で、連続して共通画素電極２６が形成されて
いる。列方向で隣り合う画素２０間でも、連続して共通
画素電極２６が形成されている。こうして、一つのアク
ティブマトリクス基板内では、全画素２０でショートさ
れた共通画素電極２６が形成されることになる。

【００４０】（アクティブマトリクス基板の欠陥と目視
検査欠陥との相関）本実施形態は、図１に示す有機ＥＬ
表示装置にて初めて可能となる図５に示すような欠陥
を、アクティブマトリクス基板の段階での検査にて事前
に検出できるようにしたものである。

【００４１】図５は、有機ＥＬ表示装置を駆動すること
で可能となる目視検査の一例を示している。図５では、
正常画素が中間調に表示されているが、線欠陥Ｆ１、点
欠陥Ｆ２及び輝度むらＦ３が発生している。

【００４２】線欠陥Ｆ１の原因として、箇所Ｐ１にて図
１に示すアノード線１６が断線している場合が考えられ
る。アノード電圧供給回路が図５の上側に配置されてい
る場合には、断線箇所Ｐ１に至る前のアノード線１６に
は電圧が供給可能であるので、その部分に接続された画
素２０のＥＬ素子に通電可能となる。しかし、断線箇所
Ｐ１にてアノード電圧供給回路との接続が絶たれたアノ
ード線１６に接続された各画素２０のＥＬ素子には電流
がながれず、縦ラインに沿って線欠陥Ｆ１が発生する。

【００４３】図５に示す点欠陥Ｆ２の原因として、その
各画素２０の動作トランジスタＱ２の不良が考えられ
る。動作トランジスタＱ２のソース−ドレイン間に流れ
る電流が、正常時の中間調の電流でないと、白点または
黒点のような点欠陥が生ずる。

【００４４】図５に示す輝度むらの原因として、各画素
２０の動作トランジスタＱ２の特性のばらつきが考えら
れる。動作トランジスタＱ２の電流特性がばらつくと、
有機ＥＬ素子に流れる電流が区々となり、画面上で輝度
むらＦ３として認識される。なお、輝度むらＦ３のパタ
ーンは、電流特性がばらつく動作トランジスタＱ２の配
置に依存し、図５はその一例を示している。

【００４５】図５に示す目視検査は有機ＥＬ表示装置が
完成されない限り実施不能である。換言すれば、有機Ｅ
Ｌ膜を有しないアクティブマトリクス基板の段階では、
有機ＥＬ素子に通電不能であるので、目視検査は不可能
である。

【００４６】有機ＥＬ素子に電流を供給する動作トラン
ジスタＱ２の電流特性を測定するには、微細ピッチで配
列された多数の画素電極２２の個々にコンタクトする必
要があるが、それは事実上不可能である。

【００４７】本実施形態は、共通画素電極２６を形成し
ておくことで、各画素２２の動作トランジスタＱ２の電
流特性を個別的に測定することを可能としたものであ
る。

【００４８】（検査装置の説明）図６は、本実施形態の
検査対象であるアクティブマトリクス基板とその検査装
置を示している。画素マトリクスアレー領域３０には、
多数の画素２０がマトリクスアレー状に配列されてい
る。この画素マトリクスアレー３０の複数のゲート線１
０は垂直系駆動回路３２に、複数のソース線１４は複数
の列選択ゲート３５を介して水平系駆動回路３４に、複
数のアノード線１６はアノード電圧供給回路３６に、そ
れぞれ接続されている。なお、アノード線１６は全画素
に共通する１本にて形成しても良い。これら垂直系駆動
回路３２、水平系駆動回路３４及びアノード電圧供給回
路３６は、アクティブマトリクス基板上に形成すること
もできる。その場合には、検査装置側にこれらの回路３
２，３４，３６は不要であり、アクティブマトリクス基
板上に設けられた回路３２，３４，３６をそのまま用い
ることができる。なお、図６では説明の便宜上、画素マ
トリクスアレー３０内のゲート線１０及びソース線１４
の本数をそれぞれ４本とし、トータルで１６個の画素２
０を有するものとした。

【００４９】検査装置には、検査の制御を司る中央制御
回路（ＣＰＵ）４０が設けられている。ＣＰＵ４０のバ
ス４２には、検査電位発生回路（検査電位発生手段）４
４と、タイミング信号発生回路（タイミング信号発生手
段）４６と、電流検出回路（電流検出手段）４８と、判
定手段を構成する電流増幅回路５０、Ａ／Ｄ変換回路５
２及び欠陥判定回路５４とが接続されている。

【００５０】また、ＣＰＵ４０にはプログラムメモリ５
６が接続されている。このプログラムメモリ５６は、以
下にて説明する検査方法の実行手順を記録した、ＣＰＵ
４０を含むコンピュータにて読み取り可能な情報記録媒
体である。このプログラムメモリ５６は、ハードディス
ク、ＲＯＭ、ＲＡＭ、フレキシブルディスク、ＣＤＲＯ
Ｍなどにて構成することができる。

【００５１】（検査方法の具体例）この検査方法を実施
するために、図３及び図６に示す共通画素電極２６は、
プローブ針あるいは面接触子等を介して、図６に示す電
流検出回路４８と接続される。また、図６に示す垂直／
水平系駆動回路３２，３４及びアノード電圧供給回路３
６は、図３に示す端子群領域２６Ｂの各端子にプローブ
針等の接触子をそれぞれコンタクトさせて、図６に示す
検査電位発生回路４４及びタイミング信号発生回路４６
と接続される。これらの接触子は、検査装置に備えられ
ている。

【００５２】なお、共通画素電極２６は図３に示すよう
に広いコンタクト面積を有するので、この共通画素電極
２６と検査装置との接続を極めて容易に行うことができ
る。

【００５３】しかも、共通画素電極２６は、図２に示す
多数の画素電極２２が形成される領域以外にもコンタク
ト領域を有する。よって、多数の画素電極２２の形成領
域から外れた１箇所または複数箇所にコンタクトするこ
とが好ましい。

【００５４】一般に、プローブ針を用いて電極にコンタ
クトすると、その電極面に傷がつくことが知られてい
る。図２に示す画素電極２２は有機ＥＬ素子からの発光
が通過する領域であるので、電極面の傷は好ましくな
い。本実施形態では、共通画素電極２６のうち画素電極
２２（図２参照）の形成領域にはプローブ針などをコン
タクトする必要が無いので、画素電極２２を傷つけるこ
とはない。

【００５５】あるいは、共通画素電極２６は広いコンタ
クト面積を有するので、プローブ針のような点接触でな
く、面接触子を用いたコンタクトが可能となる。このよ
うに共通画素電極２６と接触子とを面接触させれば、た
とえ画素電極２２の形成領域上でのコンタクトあって
も、画素電極２２を傷つけることはない。

【００５６】本実施形態では、図７に示す１フレーム期
間にて、各画素２０の動作トランジスタＱ２のソース−
ドレイン間電流を順次計測している。このために、垂直
駆動系回路３２からは、タイミング信号発生回路４６か
らのＹスタート信号Ｙ−ＳＴ（垂直同期信号）等のタイ
ミング信号に基づき、４本のゲート線Ｇ１〜Ｇ４に、図
７に示すように、一水平走査期間Ｈだけオンする走査信
号が供給される。これにより、まず第１行目の４個の画
素選択トランジスタＱ１が同時にオンされ、以降第２行
目〜第４行目の画素選択トランジスタＱ１が行単位で順
次選択される。

【００５７】一方、水平駆動系回路３４からは、タイミ
ング信号発生回路４６からのＸスタート信号Ｘ−ＳＴ等
のタイミング信号に基づき、４本の列選択ゲート制御線
Ｒ１〜Ｒ４に、図７に示す水平走査信号が供給される。
これにより、各行の選択毎に、４つの列選択ゲート３５
が左側から順にオンされて、４本のソース線Ｓ１〜Ｓ４
が左側から順に検査電位発生回路４４に接続される。ま
た、検査電位発生回路４４からの電位の供給を受けるア
ノード電圧供給回路３６より、アノード線１６に電位が
供給される。これにより、いわゆる点順次にて、各行の
画素２０を駆動することができる。

【００５８】ここで、垂直系駆動回路３２の動作によ
り、一水平走査期間（１Ｈ）内にて、まず、図６の第１
行目の画素２０（１，１）〜画素２０（１，４）の各画
素選択トランジスタＱ１が同時にオンされる。また、水
平系駆動回路３４の動作により、一水平走査期間（１
Ｈ）内にて、列選択ゲート線Ｒ１，Ｒ２，Ｒ３，Ｒ４に
接続された列選択ゲート３５が順次オンされる。

【００５９】このため、一水平走査期間（１Ｈ）の最初
に、画素２０（１，１）の画素選択トランジスタＱ１が
オンされ、それにより動作トランジスタＱ２もオンする
ので、動作トランジスタＱ２のソース−ドレイン間に電
流が流れる。引き続き、一水平走査期間（１Ｈ）内に
て、他の画素２０（１，２）〜（１，４）が同様にして
駆動される。

【００６０】次に、垂直系駆動回路３２及び水平系駆動
回路３４の動作により、次の一水平走査期間（１Ｈ）に
て、第２行目の画素２０（２，１）〜（２，４）でも、
同様な画素駆動動作が順次実施される。以下、同様にし
て、第３行目及び第４行目の各画素２０にて駆動動作が
順次実施され、１フレーム期間内に全画素についての動
作が終了する。

【００６１】各画素２０の動作トランジスタＱ２を流れ
る電流の計測は、全画素２０に共通接続された共通画素
電極２６を介して電流が入力される電流検出回路４８に
て行われる。

【００６２】図６において、共通画素電極２６からの電
流は、電流検出回路４８に入力されて検出される。電流
検出回路４８からの出力は電流増幅回路５０にて増幅さ
れ、Ａ／Ｄ変換回路５２にてディジタル信号に変換され
る。Ａ／Ｄ変換回路５２の出力が、欠陥判定回路５４に
入力されて、各画素２０の欠陥判定が実施される。

【００６３】欠陥判定回路５４は、画素２０毎に計測さ
れた電流値に基づいて、欠陥判定を行う。これにより、
図５に示す欠陥Ｆ１〜Ｆ３を目視検査の前に、アクティ
ブマトリクス基板の段階で判定できる。

【００６４】図８は、欠陥判定回路５８での判定動作の
一例を示している。順次計測される画素２０からの電流
値が、図８に一点鎖線で示す上限及び下限の許容幅に入
っていれば、正常画素と判定できる。

【００６５】図８において、各画素２０からの電流波形
はオン工程にて得られ、オン工程と次のオン工程との間
には、電流波形を分離するためのオフ工程が設けられて
いる。図６に示す欠陥判定回路５４での判定動作は、例
えば図８に示すように、測定された電流値を上限及び下
限のスレッショルドレベルと比較することで行われる。

【００６６】図８に示す例では、画素（１，１）及び画
素（１，４）からの電流値は許容幅内であるので、それ
らの画素は正常と判定される。画素（１，２）のからの
電流値は上限のスレッショルドレベルを超えているの
で、その画素は異常と判定される。この画素はリーク欠
陥もしくは動作トランジスタの規格外動作と考えられ。
図５に示す点欠陥Ｆ２または輝度むら欠陥Ｆ３のうち、
例えば白レベル側への輝度欠陥となる。画素（１，３）
からの電流値は零であるので、画素選択トランジスタＱ
１、動作トランジスタＱ２またはアノード線１６等のオ
ープン欠陥であり、異常と判定される。この画素（１，
３）は、図５に示す線欠陥Ｆ１または点欠陥Ｆ２とな
り、例えば黒レベル側への輝度欠陥となる。

【００６７】なお、欠陥判定回路５４の上述した欠陥判
定動作は一例であり、検出された電流値に基づいて他の
種々の欠陥判定動作を実施することができる。

【００６８】（液晶ディスプレイ用のアクティブマトリ
クス基板）図９は、液晶ディスプレイ用のアクティブマ
トリクス基板を示している。このアクティブマトリクス
基板上には、複数の走査線（ゲート線）６２及び複数の
信号線（ソース線）６４の各１本にそれぞれ接続された
複数の画素６０が設けられる。複数の画素６０の各々
は、画素選択トランジスタＱ、保持容量Ｃｓ及び画素電
極６６を有する。画素選択トランジスタＱのゲートＧは
ゲート線６２に、ソースＳはソース線６４に、ドレイン
Ｄは保持容量Ｃｓ及び画素電極（ＩＴＯ）６６に、それ
ぞれ接続されている。

【００６９】なお、図９では画素選択トランジスタＱを
Ｎ型トランジスタにて形成しているが、Ｐ型トランジス
タとしても良い。Ｎ型トランジスタに代えてＰ型トラン
ジスタを採用した場合には、画素選択トランジスタＱの
ソースＳとドレインＤは、図９とは逆に接続される。

【００７０】図９に示す液晶ディスプレイ用アクティブ
マトリクス基板は、図２の有機ＥＬディスプレイ用アク
ティブマトリクス基板と同様に、本発明の実施形態の検
査対象とはされない。図９に示すアクティブマトリクス
基板を検査するには、多数の画素電極６６に個別的にコ
ンタクトする必要があるからである。

【００７１】そのため、本発明の実施形態の検査対象と
なる液晶ディスプレイ用アクティブマトリクス基板もま
た、図３に示すものと同じ要領にて、複数の画素６０に
亘って連続する共通画素電極を備えたものを用意すれば
よい（図示は省略）。

【００７２】（液晶ディスプレイ用のアクティブマトリ
クス基板の検査装置）図１０は、本実施形態の検査対象
である液晶ディスプレイ用のアクティブマトリクス基板
とその検査装置を示している。図１０に示すアクティブ
マトリクス基板は、共通画素電極６８を有している。

【００７３】図１０に示す画素マトリクスアレー領域７
０には、多数の画素６０がマトリクスアレー状に配列さ
れている。この画素マトリクスアレー領域７０の複数の
ゲート線６２は垂直系駆動回路７２に、複数のソース線
６４は複数の列選択ゲート７５を介して水平系駆動回路
７４に、それぞれ接続されている。また、画素マトリク
スアレー領域７０内の各画素６０の保持容量Ｃｓは、コ
モン線６９を介して電圧供給回路７６に接続されてい
る。

【００７４】これら垂直系駆動回路７２、水平系駆動回
路７４及び電圧供給回路７６は、アクティブマトリクス
基板上に形成することもできる。その場合には、検査装
置側にこれらの回路７２，７４，７６は不要であり、ア
クティブマトリクス基板上に設けられた回路７２，７
４，７６をそのまま用いることができる。なお、図１０
でも説明の便宜上、画素マトリクスアレー領域７０内の
ゲート線６２及びソース線６４の本数をそれぞれ４本と
し、トータルで１６個の画素６０を有するものとした。

【００７５】図１０に示す検査装置も図６に示す検査装
置と実質的に同一の構成を有する。すなわち、ＣＰＵ８
０のバス８２には、検査電位発生回路（検査電位発生手
段）８４と、タイミング信号発生回路（タイミング信号
発生手段）８６と、電流検出回路（電流検出手段）８８
と、判定手段を構成する電流増幅回路９０、Ａ／Ｄ変換
回路９２及び欠陥判定回路９４とが接続されている。ま
た、ＣＰＵ８０にはプログラムメモリ９６が接続されて
いる。このプログラムメモリ９６も、図６のプログラム
メモリ５６と同様に、検査用プログラムを記録した、Ｃ
ＰＵ８０を含むコンピュータにて読み取り可能な情報記
録媒体である。

【００７６】（液晶ディスプレイ用のアクティブマトリ
クス基板の検査方法）図１０に示すアクティブマトリク
ス基板の検査装置の動作は、設定電位が異なるだけで、
図６に示す検査装置と実質的に同じである。なお、図６
に示す検査装置と同様の手順にて各画素６０を駆動した
時に、共通画素電極６８を介して得られる電流は、画素
選択トランジスタＱのソース−ドレイン電流である。よ
って、この電流値に基づいて、各画素６０の欠陥を検出
することができる。

【００７７】ここで、画素選択トランジスタＱのソース
−ドレイン電流を計測するだけであれば、図１０に示す
電圧供給回路７６は不要である。保持容量Ｃｓの一端が
オープンしていても、画素選択トランジスタＱのソース
−ドレイン間に電流を流すことができるからである。

【００７８】なお、本発明は上記の実施形態に限定され
るものではなく、本発明の要旨の範囲内で種々の変形実
施が可能である。

【００７９】例えば、図３に示す共通画素電極２６の変
形例として、種々の形態が考えられる。図１１は、互い
に絶縁された複数行の共通画素電極１０２が形成された
アクティブマトリクス基板１００を示している。この共
通画素電極１０２は、図６に示す１本または複数本の走
査線１０に共通接続される複数の画素２０に亘って連続
形成されものである。図１１に示すアクティブマトリク
ス基板１００を検査対象とする場合には、端子群領域２
６Ｂの各端子にプローブ針１０４を個別コンタクトさせ
る一方で、複数行の共通画素電極１０２の全てに、例え
ば棒状コンタクト１０６等を用いて一括してコンタクト
すればよい。

【００８０】図１２は、互いに絶縁された複数列の共通
画素電極１１２が形成されたアクティブマトリクス基板
１１０を示している。この共通画素電極１１２は、図６
に示す１本または複数本の信号線１４に共通接続される
複数の画素２０に亘って連続形成されものである。図１
２に示すアクティブマトリクス基板１１０を検査対象と
する場合にも、端子群領域２６Ｂの各端子にプローブ針
１０４を個別コンタクトさせる一方で、複数列の共通画
素電極１１２の全てに、例えば棒状コンタクト１０６等
を用いて一括してコンタクトすればよい。

【図面の簡単な説明】

【図１】有機ＥＬディスプレスの等価回路図である。

【図２】図１に示す有機ＥＬディスプレイに用いられる
アクティブマトリクス基板の等価回路図である。

【図３】本発明の実施形態の検査対象である加工途中の
アクティブマトリクス基板の一例を示す平面図である。

【図４】図３のＡ−Ａ線にて切断した部分断面図であ
る。

【図５】図１に示す有機ＥＬ表示装置での線欠陥、点欠
陥及び輝度むらを説明するための概略説明図である。

【図６】本発明の実施形態の検査対象である有機ＥＬデ
ィスプレイ用アクティブマトリクス基板とその検査装置
を示す概略説明図である。

【図７】図６に示す検査装置での画素駆動動作を説明す
るためのタイミングチャートである。

【図８】図６に示す検査装置での欠陥判定工程を説明す
るためのタイミングチャートである。

【図９】液晶ディスプレイ用アクティブマトリクス基板
の等価回路図である。

【図１０】本発明の他の実施形態の検査対象である液晶
ディスプレイ用アクティブマトリクス基板とその検査装
置を示す概略説明図である。

【図１１】本発明のさらに他の実施形態の検査対象であ
る複数行の共通画素電極を有するアクティブマトリクス
基板の概略平面図である。

【図１２】本発明のさらに他の実施形態の検査対象であ
る複数列の共通画素電極を有するアクティブマトリクス
基板の概略平面図である。

【符号の説明】

１０，６２ 走査線（ゲート線Ｇ１〜Ｇ４） １２，６９ コモン線 １４，６４ 信号線（ソース線Ｓ１〜Ｓ４）） １６ 電圧供給線（アノード線） ２０，６０ 画素 ２２，６６ 画素電極 ２４ 共通絶縁基板 ２６，６８ 共通画素電極 ２６Ａ 周縁領域 ２６Ｂ 端子群領域 ３０，７０ 画素マトリクスアレー領域 ３２，７２ 垂直系駆動回路 ３４，７４ 水平系駆動回路 ３５，７５ 列選択ゲート ３６ アノード電圧供給回路 ４０，８０ 中央制御回路（ＣＰＵ） ４２，８２ バス ４４，８４ 検査電位発生回路 ４６，８６ タイミング信号発生回路 ４８，８８ 電流検出回路 ５０，９０ 電流増幅回路 ５２，９２ Ａ／Ｄ変換回路 ５４，９４ 欠陥判定回路 ５６，９６ プログラムメモリ １００，１１０ アクティブマトリクス基板 １０２ 複数行の共通画素電極 １１２ 複数列の共通画素電極 Ｑ，Ｑ１ 画素選択トランジスタ Ｑ２ 動作トランジスタ Ｃｓ 保持容量 Ｒ１〜Ｒ４ 列選択ゲート制御線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 2H088 FA11 FA12 FA13 HA06 HA08 MA20 2H092 JA24 JA41 MA35 MA55 MA56 NA13 NA27 NA29 NA30 PA06 3K007 AB18 DB03 GA00 5C094 AA42 AA43 BA03 BA27 BA43 CA19 DA13 DB04 EA04 EA07 FB12 GB10 HA08 5G435 AA17 AA19 BB05 CC09 HH12 KK05 KK10 LL06 LL07 LL08

Claims (16)

【特許請求の範囲】
1. 【請求項１】 複数の信号線及び複数の走査線の各１本
   にそれぞれ接続された複数の画素を有し、前記複数の画
   素の各々にて個別に形成されるべき画素電極が２以上の
   画素に亘って連続形成された少なくとも一つの共通画素
   電極を有する加工途中の少なくとも一つのアクティブマ
   トリクス基板を用意する第１工程と、 前記少なくとも一つの共通画素電極にコンタクトして、
   前記複数の画素の各々に流れる電流をそれぞれ検出する
   第２工程と、 検出された電流に基づいて、前記複数の画素の欠陥を判
   定する第３工程と、を有することを特徴とするアクティ
   ブマトリクス基板の検査方法。
2. 【請求項２】 請求項１において、 前記第１工程では、共通絶縁基板に区画されて複数のア
   クティブマトリクス基板が形成されており、前記複数の
   アクティブマトリクス基板の各々にて、全画素に亘って
   形成される一つの共通画素電極が形成され、隣り合う前
   記共通画素電極同士が絶縁されている前記複数のアクテ
   ィブマトリクス基板が用意され、 前記第２工程では、前記共通絶縁基板上の前記複数のア
   クティブマトリクス基板同士を絶縁させた状態で、前記
   複数のアクティブマトリクス基板の各々にて、前記複数
   の画素の各々に流れる電流をそれぞれ検出することを特
   徴とするアクティブマトリクス基板の検査方法。
3. 【請求項３】 請求項１において、 前記第１工程では、互いに絶縁された複数行の共通画素
   電極が形成された前記少なくとも一つのアクティブマト
   リクス基板が用意され、前記複数行の共通画素電極の各
   々は、前記複数の走査線の少なくとも一つに共通接続さ
   れる複数の画素に亘って連続形成され、 前記第２工程では、前記複数行の共通画素電極にコンタ
   クトして、前記複数の画素の各々に流れる電流をそれぞ
   れ検出することを特徴とするアクティブマトリクス基板
   の検査方法。
4. 【請求項４】 請求項１において、 前記第１工程では、互いに絶縁された複数列の共通画素
   電極が形成された前記少なくとも一つのアクティブマト
   リクス基板が用意され、前記複数列の共通画素電極の各
   々は、前記複数の信号線の少なくとも一つに共通接続さ
   れる複数の画素に亘って連続形成され、 前記第２工程では、前記複数列の共通画素電極にコンタ
   クトして、前記複数の画素の各々に流れる電流をそれぞ
   れ検出することを特徴とするアクティブマトリクス基板
   の検査方法。
5. 【請求項５】 請求項１乃至４のいずれかにおいて、 前記第２工程では、前記複数の画素の各々にて個別に形
   成されるべき画素電極領域以外の領域にて、前記少なく
   とも一つの共通画素電極と接触子とをコンタクトするこ
   とを特徴とするアクティブマトリクス基板の検査方法。
6. 【請求項６】 請求項１乃至４のいずれかにおいて、 前記第２工程では、前記少なくとも一つの共通画素電極
   と接触子とを面接触させてコンタクトすることを特徴と
   するアクティブマトリクス基板の検査方法。
7. 【請求項７】 請求項１乃至６のいずれかにおいて、 前記第１工程にて用意される前記少なくとも一つのアク
   ティブマトリクス基板は、有機ＥＬディスプレイに用い
   られる基板であり、前記少なくとも一つのアクティブマ
   トリクス基板には、少なくとも一つの電圧供給線がさら
   に設けられ、前記複数の信号線、前記複数の走査線及び
   前記少なくとも一つの電圧供給線の各１本に前記複数の
   画素の各々が接続され、前記複数の画素の各々は、前記
   信号線及び前記走査線に接続された画素選択トランジス
   タと、動作トランジスタとを含み、前記動作トランジス
   タは、ゲートが前記画素選択トランジスタに接続され、
   ソース及びドレインの一方が前記電圧供給線に接続さ
   れ、その他方が前記少なくとも一つの共通画素電極に接
   続され、 前記第２工程では、前記複数の画素の各々にて、前記動
   作トランジスタのソース−ドレイン間に流れる電流を検
   出することを特徴とするアクティブマトリクス基板の検
   査方法。
8. 【請求項８】 請求項１乃至６のいずれかにおいて、 前記第１工程にて用意される前記少なくとも一つのアク
   ティブマトリクス基板は、液晶ディスプレイに用いられ
   る基板であり、前記少なくとも一つのアクティブマトリ
   クス基板に形成された前記複数の画素の各々は画素選択
   トランジスタを含み、前記画素選択トランジスタのゲー
   トが前記走査線に接続され、ソース及びドレインの一方
   が前記信号線に接続され、その他方が前記少なくとも一
   つの共通画素電極に接続され、 前記第２工程では、前記複数の画素の各々にて、前記画
   素選択トランジスタのソース−ドレイン間に流れる電流
   を検出することを特徴とするアクティブマトリクス基板
   の検査方法。
9. 【請求項９】 請求項１乃至８のいずれかにおいて、 前記第２工程は、前記複数の走査線を１本ずつ順次アク
   ティブ電位に設定して、前記複数の走査線の各々に接続
   された一行分の複数の画素を同時に選択し、かつ、前記
   一行分の複数の画素に接続された前記複数の信号線を、
   検査装置に順次接続して、前記一行分の複数の画素を点
   順次で駆動することを特徴とするアクティブマトリクス
   基板の検査方法。
10. 【請求項１０】 請求項９において、 前記少なくとも一つのアクティブマトリクス基板上に、
    前記複数の走査線を選択駆動する垂直系駆動回路と、前
    記複数の信号線を選択駆動する水平系駆動回路とが搭載
    され、 前記第２工程での画素駆動が、前記垂直系駆動回路及び
    前記水平系駆動回路の機能に基づいて実施されることを
    特徴とするアクティブマトリクス基板の検査方法。
11. 【請求項１１】 複数の信号線及び複数の走査線の各１
    本にそれぞれ接続された複数の画素を有し、前記複数の
    画素の各々にて個別に形成されるべき画素電極が２以上
    の画素に亘って連続形成された少なくとも一つの共通画
    素電極を有する加工途中の少なくとも一つのアクティブ
    マトリクス基板を検査する検査装置であって、 前記複数の走査線及び前記複数の信号線に供給される検
    査電位を発生する検査電位発生手段と、 前記少なくとも一つの共通画素電極に接続される電流検
    出手段と、 前記複数の走査線及び前記複数の信号線を選択するため
    のタイミング信号を発生するタイミング信号発生手段
    と、 前記電流検出手段からの出力に基づいて、前記複数の画
    素の欠陥を判定する判定手段と、を有することを特徴と
    するアクティブマトリクス基板の検査装置。
12. 【請求項１２】 請求項１１において、 前記少なくとも一つのアクティブマトリクス基板は、有
    機ＥＬディスプレイに用いられる基板であり、前記少な
    くとも一つのアクティブマトリクス基板には、少なくと
    も一つの電圧供給線がさらに設けられ、前記複数の信号
    線、前記複数の走査線及び前記少なくとも一つの電圧供
    給線の各１本に前記複数の画素の各々が接続され、前記
    複数の画素の各々は、前記信号線及び前記走査線に接続
    された画素選択トランジスタと、動作トランジスタとを
    含み、前記動作トランジスタは、ゲートが前記画素選択
    トランジスタに接続され、ソース及びドレインの一方が
    前記電圧供給線に接続され、その他方が前記少なくとも
    一つの共通画素電極に接続され、 前記検査電位発生手段は前記複数の電圧供給線にも検査
    電位を供給し、 前記電流検出手段は、前記複数の画素の各々にて、前記
    動作トランジスタのソース−ドレイン間に流れる電流を
    検出することを特徴とするアクティブマトリクス基板の
    検査装置。
13. 【請求項１３】 請求項１１において、 前記少なくとも一つのアクティブマトリクス基板は、液
    晶ディスプレイに用いられる基板であり、前記少なくと
    も一つのアクティブマトリクス基板に形成された前記複
    数の画素の各々は画素選択トランジスタを含み、前記画
    素選択トランジスタのゲートが前記走査線に接続され、
    ソース及びドレインの一方が前記信号線に接続され、そ
    の他方が前記少なくとも一つの共通画素電極に接続さ
    れ、 前記電流検出手段は、前記複数の画素の各々にて、前記
    画素選択トランジスタのソース−ドレイン間に流れる電
    流を検出することを特徴とするアクティブマトリクス基
    板の検査装置。
14. 【請求項１４】 請求項１１乃至１３のいずれかにおい
    て、 前記少なくとも一つのアクティブマトリクス基板上に、
    前記複数の走査線を選択駆動する垂直系駆動回路と、前
    記複数の信号線を選択駆動する水平系駆動回路とが搭載
    され、 前記タイミング信号発生手段は、前記垂直系駆動回路及
    び前記水平系駆動回路にタイミング信号を供給して、前
    記垂直系駆動回路及び前記水平系駆動回路の機能に基づ
    いて前記複数の画素を選択駆動することを特徴とするア
    クティブマトリクス基板の検査装置。
15. 【請求項１５】 複数の信号線及び複数の走査線の各１
    本にそれぞれ接続された複数の画素を有し、前記複数の
    画素の各々にて個別に形成されるべき画素電極が２以上
    の画素に亘って連続形成された少なくとも一つの共通画
    素電極を有する加工途中の少なくとも一つのアクティブ
    マトリクス基板を検査するために、コンピュータに、 前記少なくとも一つの共通画素電極にコンタクトした状
    態で、前記複数の画素の各々に流れる電流をそれぞれ検
    出する第１手順と、 検出された電流に基づいて、前記複数の画素の欠陥を判
    定する第２手順と、を実行させるためのアクティブマト
    リクス基板の検査用プログラム。
16. 【請求項１６】 コンピュータ読み取り可能な情報記録
    媒体であって、請求項１５に記載の検査用プログラムを
    記録した情報記録媒体。