JP2008541181A - 導体路構造体の検査方法 - Google Patents

導体路構造体の検査方法 Download PDF

Info

Publication number
JP2008541181A
JP2008541181A JP2008511677A JP2008511677A JP2008541181A JP 2008541181 A JP2008541181 A JP 2008541181A JP 2008511677 A JP2008511677 A JP 2008511677A JP 2008511677 A JP2008511677 A JP 2008511677A JP 2008541181 A JP2008541181 A JP 2008541181A
Authority
JP
Japan
Prior art keywords
electrode
conductor
path structure
conductor path
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008511677A
Other languages
English (en)
Other versions
JP4856698B2 (ja
Inventor
フリッケ クリスティアン
シック アントン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2008541181A publication Critical patent/JP2008541181A/ja
Application granted granted Critical
Publication of JP4856698B2 publication Critical patent/JP4856698B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/312Contactless testing by capacitive methods
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本発明は、面状の支持体上に形成された導体路構造体を無接触で検査する、導体路構造体の検査方法に関する。本発明によれば、位置決め装置により電極が導体路構造体に対して所定の距離で位置決めされ、電極と導体路構造体とのあいだに電圧が印加され、電極が支持体表面に対して平行な平面で支持体に対して運動され、少なくとも1つの選択位置で電極に接続された電気線路を通る再充電電流が測定され、この再充電電流の強度から導体路構造体の所定の部分領域における局所的電圧状態が検出される。こうして、導体路構造体の幾何学的変化によって生じた短絡、狭窄化または線路遮断などの欠陥を識別することができる。

Description

本発明は、面状の支持体上に形成された導体路構造体を無接触で検査する、導体路構造体の検査方法に関する。
液晶ディスプレイLCD(Liquid Crystal Display)の製造分野では、効率的かつ経済的な製造プロセスのために、ガラス基板上に形成された薄膜トランジスタTFT(Thin Film Transistor)の電極を検査して欠陥を識別することが必須である。
米国特許第5504438号明細書から"アレイチェッカ"と称される液晶ディスプレイ用導体路構造体の検査装置が公知である。この装置は、TFT電極に電圧を印加することにより電界を可視化することを物理学的動作原理としている。このために、当該の装置には、非導電性かつ光反射性の下部層と液晶層とを有するエレクトロオプティカルプレートが設けられている。このエレクトロオプティカルプレートとTFT電極とのあいだに電界を印加すると、液晶層が透明となるように液晶が配向される。ここで、或るTFT電極が接触していない場合、液晶が配向されず、当該のTFT電極および液晶層の直接上方の領域は暗いままとなる。したがって、上方から適切に照明して1つまたは複数のカメラでエレクトロオプティカルプレート全体を撮影すればTFT電極と導体路構造体との接触エラーが可視となり、適切な画像処理によりこれを表示させることができる。ただし、エレクトロオプティカルプレートを用いる手法には、電光変換の強い非線形性のために、接触不良と接触の完全欠落とを区別することがきわめて困難となるという欠点がある。
また、米国特許第5974869号明細書からは、金属ピックアップによりウェハ表面を無接触で走査するウェハの検査方法が公知である。ここでは金属ピックアップとウェハ表面とのあいだの電位差が測定される。電位差によりウェハから電子が放出されるが、その際に材料の種類によって電子放出率が異なってくるのである。これにより材料を区別できるほか、腐食などの化学的変化または裂溝などの表面の幾何学的変化を検出することもできる。しかし、この公知の検査方法は、検査すべき表面を金属ピックアップに対して相対的に回転させなければならず、面状の支持体上に形成された導体路構造体の検査には適さないという欠点を有する。
こうした従来技術から出発して、本発明の課題は、面状の支持体上に構成された導体路構造体を簡単かつ確実に検査できる方法を提供することである。
この課題は、本発明の請求項1の特徴を有する導体路構造体の検査方法により解決される。
本発明によれば、位置決め装置により電極を導体路構造体に対して相対的に所定の距離で位置決めし、電極と導体路構造体とのあいだに電圧を印加し、位置決め装置を相応に駆動することにより、電極を支持体に対して平行な平面で支持体に対して相対的に運動させ、その運動のあいだの少なくとも1つの選択位置で電極に接続された電気線路を通る再充電電流を測定し、再充電電流の強度から導体路構造体の所定の部分領域における局所的電圧状態を検出する。ここで、印加電圧は、直流電圧、交流電圧、または直流電圧と交流電圧とを重畳したもののいずれであってもよい。また、導体路構造体の所定の部分領域は、電極と導体路構造体とのあいだに延在する電力線特性により定められる。
本発明は、電極と導体路構造体の所定の部分領域とのあいだの電力線分布および電力線特性が局所的電圧状態に依存するという知識に基づいている。ここで電力線特性は電極と導体路構造体の所定の部分領域とのあいだの電気容量を定める。電力線分布が変化すると電極と導体路構造体の所定の部分領域とのあいだの電気容量も変化し、電極に接続された電気線路に再充電電流Iが生じて、次式
I=(UAC+UDC)dC/dt+CdUAC/dt (1)
が成り立つ。ここでUACは電極と導体路構造体とのあいだに印加される交流電圧、UDCは電極と導体路構造体とのあいだに印加される直流電圧、Cは電極と導体路構造体とのあいだの容量、d/dtはパラメータCまたはUACの時間微分である。
本発明では特に電界変化によって生じる再充電電流を検出する方法について説明する。
ここで、再充電電流とは一般に例えば誘電性材料の変化および/または電極間の距離の変化または電極の大きさの変化による容量性構造体の容量の変化に基づいて、または電極間に印加される電圧の変化に基づいて、容量性構造体の電極からまたは容量性構造体の電極へ流れる電流のことであると理解されたい。再充電電流は容量性構造体の電極間の誘電体を通って直接に流れるのではなく、電極の接続された回路の導体路構造体を介して流れる。再充電電流は電極間を直接に流れる電流が小さいときにしばしば観察される。
この場合、当該の容量性構造体の各電極は例えば測定電極および導体路構造体の相応の部分領域により形成される。当該の容量性構造体に対応する誘電体は、電極と導体路構造体とのあいだの電力線の通る空間領域から成る。
本発明を実現するには、電極と導体路構造体とを相対的に位置決めするだけでよい。これは、電極または支持体の一方または電極および支持体の双方が少なくとも1つの位置決め装置により運動されることを意味する。
本発明の方法は、導体路構造体の局所的電圧状態が公知の検査方法に比べて簡単かつ安価な電子検出回路によって測定されるという利点を有する。これにより種々のメーカから提供される低コストの電気部品および機械部品を含む装置を用いて本発明の無接触の検査方法を実行することができる。
また本発明の方法は、局所的電圧状態を可視にするために光学変換器を必要としないという利点を有する。局所的電圧状態の直接検出は、光学変換器ではなく、線形の特性曲線を有する相応の線形の電子検出回路を用いて行われる。
本発明の有利な実施形態によれば、導体路構造体の所定の部分領域における局所的電圧状態を用いて導体路構造体の品質が求められる。導体路構造体の品質という概念は、特に、導体路構造体の面状のジオメトリにおける欠陥の有無ないしは程度を云うものであると理解されたい。そこには短絡、狭窄化または遮断などの欠陥が生じうる。これらの欠陥はいずれの場合にも空間的電圧分布を変化させるので、確実に識別することができる。
また導体路構造体の品質は電極と導体路構造体とのあいだの電気容量に作用する誘電性影響によって求めることもできる。これは例えば導体路構造体の化学的変化または導体路構造体上の望ましくない誘電性付着物によって生じる。
本発明の別の有利な実施形態によれば、複数の選択位置(目標地点)で電極と導体路構造体とのあいだにそのつど異なる電圧が印加され、電極に接続された電気線路を通る種々の再充電電流が測定され、種々の再充電電流の強度から導体路構造体の所定の部分領域における種々の局所的電圧状態が検出される。印加電圧は直流電圧、交流電圧または直流電圧と交流電圧とを重畳したもののいずれであってよい。このようにして、導体路構造体の所定の部分領域における種々の局所的電圧状態のシーケンシャルな画像が記録される。これらの画像は全体として後に液晶ディスプレイとなる駆動マトリクスを表し、これにより個々のLCDピクセルの電気的駆動可能性が確実に記述される。
本発明の別の有利な実施形態によれば、支持体としてガラス基板が用いられる。このようにすると、本発明の検査方法は特に液晶ディスプレイの製造プロセスに適する。つまり、ガラス基板上に後のTFT電極に対する制御線路が被着されているだけの早期の時点で、後に液晶ディスプレイとなるデバイスの検査を行うことができる。制御線路全体における欠陥が確実に識別され、欠陥を有する導体路構造体を含むガラス基板は早期に製造プロセスから分離され、補修される。
本発明の別の有利な実施形態によれば、画面のピクセルに対する駆動マトリクスの少なくとも一部である導体路構造体が検査される。ただし、本発明の方法は、ピクセル電極の周囲に電界を印加して相応のピクセルを照明するプラズマディスプレイまたは任意の他のディスプレイの検査にも適する。
本発明の別の有利な実施形態によれば、電極として頂部にピックアップを有する電極が用いられる。これにより導体路構造体を高い空間分解能で走査することができる。
本発明の別の有利な実施形態によれば、電極がラスタ状に運動されて導体路構造体が走査される。これにより、導体路構造体のマトリクス状の配列を標準化された走査過程によって迅速に測定することができる。電極と支持体との相対運動は有利には連続的に行われる。また当該の相対運動をステップ方式で行ってもよい。
本発明の別の有利な実施形態によれば、並べられた複数の電極により複数の導体路構造体が同時に走査される。こうした複数の電極を用いたライン走査方式またはコーミング走査方式により、個々の電極から流れる再充電電流を検出する測定装置が相応の数だけあれば、並列にデータを記録し、全体として著しく高速な走査を実現することができる。
本発明の別の有利な実施形態によれば、電極と導体路構造体とのあいだに振幅変調された電圧が印加される。これにより特に感度の高い検査が可能となり、ほぼ全ての導体路構造体の欠陥を確実に識別することができる。
本発明の別の有利な実施形態によれば、バンドパスフィルタリングアンプにより電極に接続された電気線路を通る再充電電流が測定される。したがって有利には望ましくない障害信号が効果的に抑圧され、検査方法の感度がさらに高まる。振幅変調電圧を印加してバンドパスフィルタリングアンプを用いることはロックイン技術の利用に相当し、本発明の方法によって従来のロックインアンプを利用することができる。バンドパスフィルタリングアンプとは、設定された周波数に依存する増幅度係数を有する電子増幅器回路であると理解されたい。この例として所定の限界周波数の上方または下方の周波数のみを増幅するいわゆるエッジフィルタが挙げられる。
本発明の別の有利な実施形態によれば、支持体の一方側に配置された導体路構造体と支持体の対向側に配置された別の導体路構造体とが接触される。これにより、電極から見て第1の導体路構造体の局所的電圧状態が、支持体の対向側に配置された第2の導体路構造体の局所的電圧状態によって制御される。こうして、第1の導体路構造体を検査することにより、第2の導体路構造体のジオメトリも検出することができる。
以下に本発明のさらなる特徴および利点を図示の実施例に則して詳細に説明する。
図1には電極と導体路構造体とのあいだの電気的接触の様子が示されている。図2のA,Bには電極と導体路構造体とのあいだの電力線特性が導体路の狭窄化により変化する様子が示されている。図3のA,Bには電極と導体路構造体とのあいだの電力線特性が導体路の遮断により変化する様子が示されている。図4には線状に配列された複数の電極により複数の導体路を同時に走査する装置が示されている。
各図に共通する要素には、図番号を表す上桁と共通の要素の番号を表す下桁とから成る番号を付してある。また不要な繰り返しを避けるため、図1に則して説明する要素と同様の機能を有する要素については、図2〜図4に則してあらためて説明しない。
以下に述べる電流とは再充電電流のことである。なぜなら、電極ピックアップと導体路構造体とのあいだの空間を通って直接に流れる電流は再充電電流に比べて無視できるほど小さいからである。
図1に示されているように、ガラス基板110上に形成された導体路構造体120は電極130を介した無接触走査により検査される。電極130はその頂部にピックアップ131を有し、ガラス基板110の表面に対して正確に定義された距離でこれに平行に運動される。電極の運動は、詳細には図示されていない空中に支承された位置決めテーブルを備えた位置決め装置135により行われる。これに代えて、固定の電極130に対してガラス基板110のほうを位置決め装置によって運動させてもよい。
電極130と導体路構造体120とのあいだに電圧が印加され、電位差が形成される。これは電圧源150の一方の極に通じる線路161を導体路構造体120へ接続し、他方の極に通じる線路160を電極130へ接続することによって行われる。電流測定装置155により線路161を通って流れる電流が正確に検出される。
電圧源150は、有利には、直流電圧UDCと交流電圧UACとが重畳された電圧Uを形成する。交流電圧UACのそれぞれの位相に依存して、電極130と導体路構造体120とのあいだに電力線133の定められた特性が生じる。電力線133の特性は特に導体路構造体の実際の電圧状態に依存する。
電圧Uは純粋な直流電圧UDCまたは純粋な交流電圧UACであってもよい。電極130と導体路構造体120とが相対運動を行うと、電力線特性の時間変化、ひいては電極130と導体路構造体120とのあいだの容量の時間変化が生じる。ここから式(1)にしたがって線路160を通る再充電電流Iが生じ、この再充電電流Iが電流測定装置155により検出される。
電力線133の特性は場合によりガラス基板110の下側に形成される下方の導体路構造体125の電圧状態にも依存するので、電圧源150の負極は線路162を介して下方の導体路構造体125に接続される。このようにすれば、1回の測定のみで下方の導体路構造体125の電圧状態も同時に検出することができる。つまり、ガラス基板の2つの側に形成された導体路120,125の検査を一方側から無接触で走査するのみで実現することができる。
図2のAには電極ピックアップ231が導体路構造体220の上方に位置決めされたときの電力線233の特性が示されており、図2のBには電極ピックアップ231が欠陥を有する導体路構造体220bの上方に位置決めされたときの変化した電力線233bの特性が示されている。ここで欠陥を有する導体路構造体220bは望ましくない狭窄部221bを有している。
図2のBの狭窄した電力線233bの特性は図2のAの状況に比べて変化した電流を生じ、この変化した電流が電流測定装置255により検出される。電力線特性ひいては電極と導体路構造体とあいだの容量は導体路構造体220ないしは220bのジオメトリに依存するので、変化した電流を検出することにより、導体路構造体220bが狭窄部221bを有するという欠陥が識別される。
図3のAには電極ピックアップ331が導体路構造体320の上方に位置決めされたときの電力線333の特性が示されており、図3のBには電極ピックアップ331が欠陥を有する導体路構造体320bの上方に位置決めされたときの変化した電力線333bの特性が示されている。ここで欠陥を有する導体路構造体320bは望ましくない遮断部321bを有している。この場合にも、図3のBの拡大した電力線333bの特性は図3のAの状況に比べて変化した電流を生じる。
変化した電流は、前述した電極と導体路構造体とのあいだの容量が導体路構造体の欠陥により変化することを表した式(1)にしたがって求められる。
図4には、7つの導体路構造体420の全体を並列に検査する様子が示されている。ここでの7つの導体路構造体は、詳細には図示されていないが、それぞれ制御線路に接続されており、各制御線路の品質ないしは各導体路構造体の品質に依存して所定の電圧状態へ移行する。走査は並列に配置された7つの電極430により行われる。ここで7つの電極は各導体路構造体420に対して相応の距離を有し、等間隔の1次元ラスタ状に配列されている。各電極430は、共通の位置決め装置435を介して、各導体路構造体420の配置されたガラス基板410に対して相対的に運動可能である。
各電極430はマルチチャネル線路460を介して図示されていない複数の電圧源へ接続されている。チャネル数および電圧源の数は電極430の数に一致する。各電圧源はさらに各導体路構造体420へ接続されているが、このことも詳細には図示されていない。
各導体路構造体420と各電極430とのあいだの各電流はマルチチャネル線路460に配置されたマルチチャネルのロックインアンプ455aにより検出される。ロックインアンプ455aはディスプレイ装置455bに結合されている。ロックインアンプ455aは、図示されていない電流源の交流電圧成分と同じ周波数で変化する電流成分のみを検出するように構成されている。このようにすれば望ましくない障害信号を効果的に抑圧することができる。
前述した、面状の支持体上に構成された導体路構造体を無接触で検査する本発明の導体路構造体の検査方法は、液晶ディスプレイの導体路構造体の検査に特に有利に適する。複雑な製造プロセスによって製造されるモニタの機能にとっては、それぞれのTFTによって駆動される個々のピクセルの機能が重要である。LCDの製造プロセスにおいてできるだけ早期にエラーを識別するためには、TFTマトリクスの機能を検査すべきである。このために制御線路に電圧が適切に印加され、電力線特性、すなわち電極と導体路構造体とのあいだの容量が変更される。この変更によって電極に接続された線路に生じた電流Iを測定することにより、TFTマトリクスに必要な駆動線路が製造フェーズの早期に検査される。液晶ディスプレイの製造プロセスにおける欠陥は、通常、液晶ディスプレイのTFTマトリクスが仕様に定められているよりも多くの数のピクセルエラーを有することに起因するので、上述した検査方法によれば、完成時の液晶ディスプレイについての欠陥率が低減され、製造コストを大幅に低下させることができる。
つまり、本発明によれば、きわめて早期に欠陥を有する導体路構造体を識別してこれを補修できるので、特に欠陥率が低くなり、このためLCDの製造コストを著しく低下させることができるのである。
さらに、電圧を適切に変化させ、後にTFTピクセルとなる領域における局所的電圧状態のほか、TFTの電流電圧特性も測定できることを指摘しておく。このようにすると欠陥すなわちピクセルの静的明暗を識別できるだけでなく、ピクセル輝度がTFTに印加される電圧に定義されたとおりに相関しないというピクセルエラーも識別できる。
電極と導体路構造体とのあいだの電気的接触の様子を示す図である。 電力線特性が導体路構造体の狭窄化により変化する様子を示す図である。 電力線特性が導体路構造体の遮断により変化する様子を示す図である。 複数の電極により複数の導体路構造体を同時に走査する装置を示す図である。
符号の説明
110,210,310,410 ガラス基板、 120 上方の導体路構造体、 125 下方の導体路構造体、 220,220b,320,320b,420 導体路構造体、 130,230,330,430 電極、 131,231,331 電極ピックアップ、 133,233,333 電力線、 135,235,335,435 位置決め装置、 150,250,350 電圧源、 155,255,355 電流測定装置、 160〜162,260〜262,360〜362,460 電気線路、 221b 狭窄部、 233b 狭窄した電力線、 321b 遮断部、 333b 拡大した電力線、 455a ロックインアンプ、 455b ディスプレイ装置

Claims (11)

  1. 面状の支持体上に形成された導体路構造体を無接触で検査する、
    導体路構造体の検査方法において、
    位置決め装置(135;235;335)により電極(130;230;330)を導体路構造体(120;220;320)に対して所定の距離で位置決めし、
    該電極と該導体路構造体とのあいだに電圧を印加し、
    前記位置決め装置を相応に駆動することにより、前記電極を支持体(110;210;310)に対して平行な平面で該支持体に対して相対的に運動させ、
    前記電極を前記支持体に対して相対的に運動させるあいだの少なくとも1つの選択位置で該電極に接続された電気線路(160;260;360)を通る再充電電流を測定し、
    該再充電電流の強度から前記導体路構造体の所定の部分領域における局所的電圧状態を検出する
    ことを特徴とする導体路構造体の検査方法。
  2. 前記導体路構造体の所定の部分領域における局所的電圧状態を用いて前記導体路構造体の品質を求める、請求項1記載の方法。
  3. 複数の選択位置で前記電極と前記導体路構造体とのあいだに付加的に変化させた電圧を印加し、該電極に接続された電気線路(160;260;360)を通る変化した再充電電流を測定し、該変化した再充電電流の強度から前記導体路構造体の所定の部分領域における局所的電圧状態を検出する、請求項1または2記載の方法。
  4. 前記支持体としてガラス基板を用いる、請求項1から3までのいずれか1項記載の方法。
  5. 画面のピクセルに対する駆動マトリクスの少なくとも一部である導体路構造体を検査する、請求項1から4までのいずれか1項記載の方法。
  6. 前記電極として、頂部にピックアップの設けられた電極を用いる、請求項1から5までのいずれか1項記載の方法。
  7. 前記電極をラスタ状に運動させて前記導体路構造体を走査する、請求項1から6までのいずれか1項記載の方法。
  8. 並べられた複数の電極により複数の導体路構造体を同時に走査する、請求項1から7までのいずれか1項記載の方法。
  9. 前記電極と前記導体路構造体とのあいだに振幅変調電圧を印加する、請求項1から8までのいずれか1項記載の方法。
  10. バンドパスフィルタリングアンプ(455a)により前記電極に接続された電気線路を通る再充電電流を測定する、請求項9記載の方法。
  11. 前記支持体の一方側に配置された導体路構造体と前記支持体の対向側に配置された別の導体路構造体とを接触させる、請求項1から10までのいずれか1項記載の方法。
JP2008511677A 2005-05-18 2006-05-10 導体路構造体の検査方法 Expired - Fee Related JP4856698B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005022884A DE102005022884B4 (de) 2005-05-18 2005-05-18 Verfahren zur Inspektion einer Leiterbahnstruktur
DE102005022884.4 2005-05-18
PCT/EP2006/062186 WO2006122897A1 (de) 2005-05-18 2006-05-10 Verfahren zur inspektion einer leiterbahnstruktur

Publications (2)

Publication Number Publication Date
JP2008541181A true JP2008541181A (ja) 2008-11-20
JP4856698B2 JP4856698B2 (ja) 2012-01-18

Family

ID=36809090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008511677A Expired - Fee Related JP4856698B2 (ja) 2005-05-18 2006-05-10 導体路構造体の検査方法

Country Status (4)

Country Link
JP (1) JP4856698B2 (ja)
KR (1) KR101226197B1 (ja)
DE (1) DE102005022884B4 (ja)
WO (1) WO2006122897A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007037377B4 (de) 2007-08-08 2018-08-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Detektion von durch Unterbrechungen charakterisierbare Fehlstellen in Leitbahnnetzwerken
DE102008030545A1 (de) * 2008-06-27 2010-01-07 Siemens Aktiengesellschaft Vorrichtung und Verfahren zur berührungslosen Ankontaktierung von leitfähigen Strukturen, insbesondere von Dünnschicht-Transistor-Flüssigkristallanzeigen (Thin Film Transistor Liquid Crystal Displays)
DE102009022965A1 (de) 2009-05-28 2010-12-02 Siemens Aktiengesellschaft Messung eines Substrats mit elektrisch leitenden Strukturen
KR101125613B1 (ko) * 2009-11-02 2012-03-27 광운대학교 산학협력단 교류 신호의 위상 측정을 이용한 도체의 결함 검사 장치 및 방법
DE102010020011A1 (de) 2010-05-10 2011-11-10 Siemens Aktiengesellschaft Konstant-Spannungs-Sensor
DE102011081665A1 (de) 2011-08-26 2013-02-28 Siemens Aktiengesellschaft Vorrichtung zur Inspektion von elektrisch leitenden Strukturen mittels inhomogenem elektrischen Feld

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627494A (ja) * 1992-02-14 1994-02-04 Inter Tec:Kk 薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置
JPH10206468A (ja) * 1997-01-21 1998-08-07 Hokuto Denshi Kogyo Kk 非接触電圧計測方法及び装置
JP2001296547A (ja) * 2000-04-11 2001-10-26 Micronics Japan Co Ltd 液晶基板用プローバ
JP2003337547A (ja) * 2002-05-21 2003-11-28 Wintest Corp アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138266A (en) * 1989-10-20 1992-08-11 Digital Equipment Corporation Single-probe charge measurement testing method
EP0508062B1 (de) * 1991-04-10 1995-07-19 atg test systems GmbH Verfahren und Vorrichtung zur Prüfung einer elektrischen Leiteranordnung
JPH05196681A (ja) * 1991-06-26 1993-08-06 Digital Equip Corp <Dec> 連続移動する電気回路の相互接続試験方法及び装置
US5504438A (en) * 1991-09-10 1996-04-02 Photon Dynamics, Inc. Testing method for imaging defects in a liquid crystal display substrate
DE9421122U1 (de) * 1994-11-10 1995-04-27 Siedle Horst Kg Vorrichtung zur Bestimmung einer jeweiligen örtlichen Position eines Körpers
US5974869A (en) * 1996-11-14 1999-11-02 Georgia Tech Research Corp. Non-vibrating capacitance probe for wear monitoring
JP3165056B2 (ja) * 1997-02-28 2001-05-14 日本電産リード株式会社 基板検査装置および基板検査方法
JP2000232141A (ja) * 1999-02-12 2000-08-22 Sumitomo Metal Electronics Devices Inc 半導体パッケージ用基板の導通検査方法
DE10043731C2 (de) * 2000-09-05 2003-06-26 Infineon Technologies Ag Meßsonde, deren Verwendung und Herstellung und Meßsystem zum Erfassen von elektrischen Signalen in einer integrierten Halbleiterschaltung
FR2817352B1 (fr) * 2000-11-27 2004-07-16 Pierre Paul Jobert Dispositif de controle de conformite de reseaux de pistes conductrices pour ecrans plats
JP2004264348A (ja) * 2003-02-07 2004-09-24 Agilent Technol Inc 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627494A (ja) * 1992-02-14 1994-02-04 Inter Tec:Kk 薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置
JPH10206468A (ja) * 1997-01-21 1998-08-07 Hokuto Denshi Kogyo Kk 非接触電圧計測方法及び装置
JP2001296547A (ja) * 2000-04-11 2001-10-26 Micronics Japan Co Ltd 液晶基板用プローバ
JP2003337547A (ja) * 2002-05-21 2003-11-28 Wintest Corp アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体

Also Published As

Publication number Publication date
DE102005022884B4 (de) 2011-08-18
DE102005022884A1 (de) 2006-11-23
KR20080014970A (ko) 2008-02-15
WO2006122897A1 (de) 2006-11-23
JP4856698B2 (ja) 2012-01-18
KR101226197B1 (ko) 2013-01-28

Similar Documents

Publication Publication Date Title
JP6100246B2 (ja) 全原画像を使用した欠陥検出システムおよび方法
US7545162B2 (en) Method and apparatus for inspecting and repairing liquid crystal display device
US7852982B2 (en) Test method
JP4856698B2 (ja) 導体路構造体の検査方法
JP2000003142A (ja) 電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置
US7317325B2 (en) Line short localization in LCD pixel arrays
JP5002007B2 (ja) 導体路構造体を検査するセンサ素子、導体路構造体の検査装置、導体路構造体の検査方法、および、センサ素子の製造方法
JP2007334262A (ja) Tftアレイ基板の欠陥検出方法、およびtftアレイ基板の欠陥検出装置
JP2008058767A (ja) Tftアレイの検査方法及びtftアレイ検査装置
JP2004333352A (ja) Tftアレイ検査装置
KR100911331B1 (ko) 어레이 테스트 장치 및 상기 어레이 테스트 장치의 기판 일지점 위치 측정 방법
JP3479171B2 (ja) 液晶駆動基板の検査方法
JPH0627494A (ja) 薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置
US6563321B2 (en) Method and apparatus for detecting line-shorts by potential and temperature distribution
JP2012078127A (ja) Tftアレイ検査装置およびtftアレイ検査方法
JP3169784B2 (ja) 配線パターン検査方法およびその装置
JP2004264348A (ja) 薄膜トランジスタアクティブマトリクス基板の検査装置及び方法
JP2008014918A (ja) 回路パターン検査装置及び回路パターン検査方法
JP2006275527A (ja) 光学系一体型検査装置
JP2012209360A (ja) 欠陥検出装置、方法、及びプログラム
JP2006267416A (ja) アクティブマトリクス基板の検査方法
JP5423664B2 (ja) Tftアレイ検査装置
KR20050041443A (ko) 평판표시장치의 검사방법 및 장치
JP2010085247A (ja) Tftアレイの検査方法及びtftアレイ検査装置
JPS63246796A (ja) アクテイブマトリツクスアレイの検査方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees