JPS63246796A - アクテイブマトリツクスアレイの検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶表示装置の各絵素にスイッチング素子を配
置したアクティブマトリックスアレイの検査方法に関す
るものである。

従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示装置では、表示コントラストや応答速度が低下する
ことから、各絵素にスイッチング素子を配置したアクテ
ィブマトリックス型液晶表示装置が利用されつつある。

中でもアクティブマトリックス型液晶表示装置の一構要
素として用いるアモルファスシリコンを用いたアクティ
ブマトリックスアレイは基板に安価なガラス基板を用い
ることができるなど数々の特徴があるため特に注目を集
めている。しかしながら前記アクティブマトリックスア
レイでは敗万個以上のスイッチング素子を広面積に配置
する必要があるため、すべてのスイッチング素子を無欠
陥に作製することが困難である。したがってアクティブ
マトリックスアレイの欠陥の有無およびその発生位置を
検査する必要があり、ますます検査方法は重要になりつ
つある。

第７図はアクティブマトリックスアレイの一部等価回路
図である。第７図においてＧｌ（ｉ＝１〜４）はゲート
信号線、Ｓ、（ｊ−１〜４）はソース信号線、ＴＩＪ　
ロー１〜４．ｊ−１〜４）は薄膜トランジスタ、ＣＩＪ
は絵素電極（＋−１〜４．ｊ＝１〜４）である、以下同
じ番号、記号を付したものは同一あるいは類似の内容あ
るいは構成である。

以下図面を参照しながら従来のアクティブマトリックス
アレイの検査方法について説明する。第８図および第９
図は従来のアクティブマトリックスアレイの検査方法を
説明するための説明図である。第８図および第９図にお
いてｌは抵抗値測定手段、２．３はプローブ、４はソー
ス・ドレイン短絡欠陥、５はゲート・ドレイン短絡欠陥
である。

まず第８図によりソース・ドレイン短絡欠陥４を検出す
る検査方法について説明する。まずソース信号線Ｓ、−
’−３４を第８図に示すように短絡し、プローブ２を圧
接する０次にプローブ３を各薄膜トランジスタのドレイ
ン電極に順に圧接し、抵抗値測定手段１によりプローブ
２．３間の抵抗値を測定する。前記動作を薄膜トランジ
スタＴ１１からＴ　ａ　ａまで順におこなっていく、短
絡欠陥が発生していない正常な１膜トランジスタの抵抗
値は非常に大きな値となる。薄膜トランジスタＴ！Ｉの
ドレイン電極にプローブ３を圧接したとき、抵抗値測定
手段１により測定される抵抗値は正常値より低くなるこ
とにより短絡欠陥４が検出される。

次に第９図を用いてゲート・ドレイン短絡欠陥を検出す
る検査方法について説明する。まずゲート信号線０１〜
Ｇ４を第９図に示すように短絡し、プローブ２を圧接す
る０次にプローブ３を各薄膜トランジスタのドレイン電
極に順に圧接し、抵抗値測定手段１によりプローブ２．
３間の抵抗値を測定する。前記動作を薄膜トランジスタ
Ｔ１１からＴ　ａ　ａまで順におこなってい（、薄膜ト
ランジスタＴ、のドレイン電極にプローブ３を圧接した
とき、抵抗値測定手段１により測定される抵抗値は正常
値よりも低くなることにより短絡欠陥が検出される。

発明が解決しようとする問題点 しかしながら上記の検査装置ではプローブを用いるため
、プローブを直接薄膜トランジスタのドレイン端子また
はドレイン端子に接続された絵素電極に接触させる必要
があり、表示表面を損傷するおそれがある。またプロー
ブとドレイン端子などとの接触不良による欠陥検出もれ
がおこりやすい、そのうえプローブを移動させながら検
査をおこなう必要があるためプローブの位置決めに膨大
な時間を要し、絵素数が数万個以上になると現実には全
数欠陥検査が不可能であるという問題点を有していた。

本発明は上記問題点に鑑み、アクティブマトリックスア
レイの欠陥箇所を非接触かつ容易に検出できるアクティ
ブマトリックスアレイの検査方法を提供することを目的
としている。

問題点を解決するための手段 従来、アモルファスシリコンを用いた薄膜トランジスタ
は光反応性が強く、前記光反応性は液晶表示パネルの表
示品質を低下させるため、極力低減さすべき努力が払ら
れれる。

ｅ明者らはアクティブマトリンクス型液晶表示パネルに
薄膜トランジスタが規則正しくマトリックス状に配置さ
れて光を順次照射していくのに適しており、またアモル
ファスシリコンを用いた薄膜トランジスタは光反応性が
強く、また短絡欠陥の有無のみを検出すればよいという
点に注目し、前記光反応性による光励起電流を積極的に
利用できないかと考え、今回の発明のアクティブマトリ
ックスアレイの検査方法を確立した。

今回発明のアクティブマトリックスプレイの検査方法は
任意のソース信号線とゲート信号線のうち少なくとも一
方の信号線に信号を印加し、任意の薄膜トランジスタに
光を照射し、前記ＦＩＩＩＩ！トランジスタに励起され
た光励起電流をソース信号線またはゲート信号線に接続
した信号検出手段により検出することによりアクティブ
マトリックスアレイの欠陥位置を検出する検査方法であ
る。

作用 本発明は光線をアモルファスシリコンを用いた薄膜トラ
ンジスタに選択的に照射する。すると薄膜トランジスタ
に光励起電流が生じる。つまり薄膜トランジスタがオフ
状態であってもソース・ドレイン間に電流が流れるよう
にすることができ、前記電流を検出することによりアク
ティブマトリックスアレイの欠陥を検出することができ
る。

実施例 以下本発明の一実施例のアクティブマトリックスアレイ
の検査方法について図面を用いて説明する。第１図は本
発明の第１の実施例におけるアクティブマトリックスア
レイの検査方法を説明するための説明図である。第１図
において５は薄膜トランジスタＴ、のゲート・ドレイン
間短絡欠陥の６は信号印加手段、７は信号検出手段、８
は光照射手段、９は光線である。この光線９は波長が２
μｍ以下のものかのぞましく、有税波長のものがとりあ
つかいにも適当であり、Ｎｏ−Ｈｅレーザなどが最適で
ある。また第１図ではゲート信号Ｈａ、−ｃ、　を短Ｗ
＆Ｌ、７−　大信号ＭＡ　Ｓ　１””　ａを短絡したと
ころを示している。まず信号印加手段６によりゲート信
号線に非選択電圧を印加する。

前記非選択電圧とは非選択電圧を印加したゲート信号線
に接続されたｇＩＪ膜トランジスタをオフ状態とする電
圧であり、また選択電圧とは選択電圧を印加したゲート
信号線に接続された薄膜トランジスタをオン状態とする
電圧である０次に光照射手段８により光線９を薄膜トラ
ンジスタＴ１１に照射する。このときの状態を示したも
のを第２図に示す、第２図はアクティブマトリックスア
レイの一部拡大図である。第２図においてｌＯは絵素電
極、１１は光＆１９による光点である。前述のように光
ｗＡ９を薄膜トランジスタに照射した状態で信号検出手
段７でソース信号線に電流が流れていないかを検出する
。

以上の動作を順次各藩膜トランジスタについておこなっ
ていく、光線９を９Ｂ）ランジスタに照射することによ
り、光励起電流が生じるが、薄膜トランジスタが正常な
場合、電流が流れる経路がないため、信号検出手段７に
は電流が検出されない、しかし薄膜トランジスタＴ、に
光線を照射した場合、信号検出手段７にはソース信号綿
Ｓ１→薄膜トランジスタＴ、−短絡欠陥５−ゲート信号
線Ｇ、の方向に流れる電流が検出される。したがって薄
膜トランジスタＴ、に短絡欠陥５が発生していることを
検出できる。

以下本発明の第２の実施例について図面を参照しながら
説明する。第３図は本発明の第２の実施例におけるアク
ティブマトリックスアレイの検査方法を説明するための
説明図であり、液晶表示パネルの各絵素に駆動用トラン
ジスタを２個作製したところを示している。このような
液晶表示パネルは特開昭５９−２４２８７６号公報に記
載されている。第３図において、ＴＳ、、−ＴＭ、。

（ｉ−１〜４．Ｊ−１〜４）は薄膜トランジスタ、Ｐｉ
Ｊは絵素電極である。また第３図では、ゲート信号線０
１〜Ｇ、を短絡し、ソース信号線Ｓｌ〜Ｓ、を短絡した
ところを示している。前述の液晶表示パネルの欠陥検出
方法はまず信号印加手段６によりゲート信号線に非選択
電圧を印加する。

次に光照射手段８により光線９を薄膜トランジスタＴＳ
、、に照射し、それと同時に信号検出手段７でソース信
号線に電流が流れていないかを検出する０以上の動作を
各薄膜トランジスタについて順次おこなっていく、第４
図は、アクティブマトリックスアレイの一部拡大図であ
り、前述の一例として薄膜トランジスタＴＭ３１に光線
９を照射しているところを示している。薄膜トランジス
タＴＳｓｇおよびＴＭｏが正常であれば、光線９を薄膜
トランジスタＴＳｓｇのみに照射しても、薄膜トランジ
スタＴＭ３ｇのみに照射しても光励起電流による電流経
路が生じないため、信号検出手段７には電流は検出され
ない、しかし短絡欠陥５が生じているために、ｆｉｌ！
）ランジスタＴＳｓｔに光線９を照射するとソース信号
線Ｓ、−薄膜トランジスタ’ｒｓｓｔ→短絡欠陥５−ゲ
ート信号線Ｇ３に流れる電流が生じる。また薄膜トラン
ジスタＴ　Ｍ　ｓ　雪に光線９を照射すると、ソース信
号ｖＡＳ３−薄膜トランジスタＴ　Ｍ　！を一絵素電極
Ｐ。−短絡欠陥５−ゲート信号ｖＡＧ、に流れる電流が
信号検出手段７に検出される。したがって薄膜トランジ
スタＴＳ、ｔまたはＴ　Ｍ　ｓ　ｘに短絡欠陥が生じて
いることが検出される。上記のような構成では薄膜トラ
ンジスタＴＳｘｘと７Ｍ３！のどちらに光を照射しても
信号検出手段に電流が検出されるため、ｆＩ膜トランジ
スタＴ　Ｓ　ｓ＊の短絡欠陥がＴ　Ｍ　ｓ　ｔの短絡欠
陥かを判定不可能であるが、これはソース信号線Ｓ２と
８８を分離し、それぞれ個別に信号検出手段７に接続し
切りかえできる構成をとることにより容易に判定するこ
とができることは明らかである。

次に本発明の第３の実施例について図面を参照しながら
説明する。第５図は本発明の第３の実施例におけるアク
ティブマトリックス検査方法を説明するための説明図で
ある。第５図において、１２はソース信号線電圧印加手
段、１３はｆ！１ｌＩＩ−ランジスタＴＳ、のソース・
ドレイン短絡欠陥である。また第５図においてゲート信
号ｇＧ１〜Ｇ、を短絡し信号印加手段６にｔｌ続、ソー
ス信号線Ｓ１とＳ３およびＳ、を短絡し信号検出手段７
に接続、ソース信号線Ｓ２およびＳ４を短絡しソース信
号線電圧印加手段１２に接続したところを示している。

欠陥検出方法は、まずゲート信号線に信号印加手段６に
より非選択電圧を印加し、ソース信号線Ｓ２およびＳ、
にソース信号線電圧印加手段１２により所定電圧を印加
する。たとえばこの所定電圧を２０Ｖの正電圧とする０
次に光照射手段８により光線９を薄膜トランジスタＴ　
Ｓ　、。

に照射し、それと同時に信号検出手段７でソース信号線
に電流が流れていないかを検出する０以上の動作を各薄
膜トランジスタについて順次おこなっていく、今、薄膜
トランジスタＴＭｒ１に光線９を照射しても薄膜トラン
ジスタＴＳヨが正常であれば光励起電流による電流経路
が生じないため、信号検出手段７には電流は積出さない
、しかし短絡欠陥１３が生じているために、ソース信号
線Ｓ、→短絡欠陥１３→絵素電極Ｐ４−薄膜トランジス
タＴＭ、→ソース信号線Ｓ８の電流経路が生じ、電流が
信号検出手段７に検出される。したがって、薄膜トラン
ジスタＴＳ！Ｉに短絡欠陥１３が発生していることを検
出することができる。

なお、第３の実施例において、薄膜トランジスタＴＭ、
に生じたソース・ドレイン短絡欠陥を検出するためには
、ソース信号線電圧印加手段１２と信号検出手段７とを
いれかえ、ソース信号線Ｓ８に正電圧を印加し、光照射
手段８により光線９を薄膜トランジスタＴＳ、に照射す
る。すると、ソース信号線Ｓイー薄膜トランジスタＴＭ
、−絵素電極Ｐ４−短絡欠陥−ソース信号＆１ｌＳ８な
る電流経路が生じる。

したがってｉａ）ランジスタＴＭ、の短絡欠陥を検出す
ることができる。

また、上記実施例では、信号検出手段７を用いるとした
が第５図に示すようにピンクアップ抵抗１４を接続し、
前記ピックアップ抵抗１２の両端の電圧を電圧検出手段
１５で検出することにより電流が流れたかどうかを判定
してもよい。

また、本実施例では選択的に１個の薄膜トランジスタに
光線を照射するとしたが、一度に複数個以上のトランジ
スタに光線を照射し、欠陥薄膜トランジスタを有するブ
ロックを検出した後、選択的に１個のｒ４ＷＡトランジ
スタに光線９を照射し、欠陥薄膜トランジスタを検出し
てもよいことは明らかである。

発明の効果 以上のように本発明は光照射手段を用い、アモルファス
シリコンを用いた薄膜トランジスタに選択的に光を照射
し、光励起電流を生じさせることにより、従来のように
プローブを用いず非接触で欠陥位置を検出することがで
きるから、液晶表示パネルの表示表面を損傷する恐れが
全くない。

また光線を薄膜トランジスタ上を走査するだけでよいか
ら、従来のようにプローブの位置決め時間が必要でなく
、非常に高速に液晶表示パネルの検査を行うことができ
る。

以上のことからその効果は大である。

【図面の簡単な説明】 第１図は本発明の第１の実施例におけるアクティブマト
リックスアレイの検査方法の説明図、第２図および第４
図は、アクティブマトリックスアレイの一部拡大図、第
３図は本発明の第２の実施例におけるアクティブマトリ
ックスアレイの検査方法の説明図、第５図は本発明の第
３の実施例におけるアクティブマトリックスアレイの検
査方法の説明図、第６図は本発明のアクティブマトリッ
クスアレイの検査方法の説明図、第７図はアクティブマ
トリックスアレイの等価回路図、第８図および第９図は
従来のアクティブマトリックスアレイの検査方法の説明
図である。 ０１〜Ｇ４・・・・・・ゲート信号線、Ｓ１〜Ｓ、・・
・・・・ソース信号線、ＴＩＩ〜Ｔ　ａ　４　、Ｔ　Ｓ
　１１〜Ｔ　Ｓ　４４＋ＴＭ、、〜Ｔ　Ｍ　ａ　ａ・・
・・・・薄膜トランジスタ、ＣＩＩ〜Ｃａａ＝　　ＰＩ
Ｉ〜Ｐ　４４・・・・・・絵素電極、１・・・・・・抵
抗値測定手段、２．３・・・・・・プローブ、４．５．
１３・・・・・・短絡欠陥、６・・・・・・信号印加手
段、７・・・・・・信号検出手段、８・・・・・・光照
射手段、９・・・・・・光線、１０・・・・・・絵素電
極、１１・・・・・・光点、１２・・・・・・ソース信
号線電圧印加手段、１２・・・・・・ピックアップ抵抗
、１５・・・・・・電圧検出手段。 代理人の氏名　弁理士　中尾敏男　ほか１名ｊ、〜Ｓ４
−−−ソース４！！！テヒ Ｇｖ−（ｒ＊−−７抹　ヤ 万Ｉ＃石４−−−コ１月更にラノジスダＣ１＋〜ＣＵ−
−紛１劃瘉 ｙ−゛職１膝欠乃５ ６−　　メｆ詐戸１１’！＞１ Ｑ−ｆｆｉ　ｌ東 第２図 １０−　　社！を止 １１＝−光源 ；゛Ｓ３図 第　４　図 第６図 ｆ４−一一い！７八デネ１壬Ｌ ｒ５−−−＜圧検出り染 第７図 第８図 第９図

Claims (1)

【特許請求の範囲】
1. アモルファスシリコンを用いたアクティブマトリックス
   アレイであって、任意のソース信号線とゲート信号線の
   うち少なくとも一方の信号線に信号を印加し、任意の薄
   膜トランジスタに光を照射し、前記薄膜トランジスタに
   励起された光励起電流をソース信号線またはゲート信号
   線に接続した信号検出手段により検出することによりア
   クティブマトリックスアレイの欠陥位置を検出すること
   を特徴とするアクティブマトリックスアレイの検査方法
   。