JP5106166B2 - フラットパネルディスプレイの検査方法及び検査装置 - Google Patents

フラットパネルディスプレイの検査方法及び検査装置 Download PDF

Info

Publication number
JP5106166B2
JP5106166B2 JP2008032513A JP2008032513A JP5106166B2 JP 5106166 B2 JP5106166 B2 JP 5106166B2 JP 2008032513 A JP2008032513 A JP 2008032513A JP 2008032513 A JP2008032513 A JP 2008032513A JP 5106166 B2 JP5106166 B2 JP 5106166B2
Authority
JP
Japan
Prior art keywords
sensor
signal wiring
electrode pattern
resistance
flat panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2008032513A
Other languages
English (en)
Other versions
JP2008145445A (ja
Inventor
鍾 淡 金
▲ヒュン▼ 揆 李
容 振 趙
時 和 鄭
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2008145445A publication Critical patent/JP2008145445A/ja
Application granted granted Critical
Publication of JP5106166B2 publication Critical patent/JP5106166B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/315—Contactless testing by inductive methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Liquid Crystal (AREA)
  • Measuring Magnetic Variables (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明はフラットパネルディスプレイに関わり、特に、磁気センサーを利用してフラットパネルディスプレイの配線及びピクセルの不良可否を検査するためのフラットパネルディスプレイの検査方法及び装置に関するものである。
最近の情報化社会で表示素子は、視覚情報伝達媒体として、その大切さがいつより強調されている。現在主流を成している陰極線管(Cathode Ray Tube)、またはブラウン管は重さと容積が大きい問題点がある。このような陰極線管の限界を乗り越えることができる多くの種類の平板表示素子(Flat Panel Display)が開発されている。
平板表示素子には液晶ディスプレイ(Liquid Crystal Display：LCD)、電界放出ディスプレイ(Field Emission Display：FED)、プラズマディスプレイパネル(Plasma Display Panel：PDP)及びエレクトロルミネセンス(Electroluminescence：EL)などがあり、これら大部分が実用化されて市販されている。
液晶ディスプレイは電子製品の軽薄短小の成り行きを満足することができて、量産性が向上していて多くの応用分野で陰極線管を速い速度に取り替えている。
特に、薄膜トランジスタ(Thin Film Transistor：以下、“TFT”と言う)を利用して液晶セルを駆動するアクティブマトリクスタイプの液晶ディスプレイは画質が優秀で消費電力が低い長所があり、最近の量産技術確保と研究開発の成果で大型化と高解像度化で急速に発展している。
アクティブマトリクスタイプの液晶ディスプレイを製造するための製造工程は基板洗浄、基板パターニング工程、配向膜形成/ラビング工程、基板合着/液晶注入工程、実装工程、検査工程、リペア(Repair)工程などに分けられる。
基板洗浄工程では液晶ディスプレイの基板表面に汚染した異物を洗浄液で除去するようになる。
基板パターニング工程では上部基板(カラーフィルター基板)のパターニングと下部基板(TFT-アレイ基板)のパターニングに分けられる。上部基板にはカラーフィルター、共通電極、ブラックマトリクスなどが形成される。下部基板にはデータラインとゲートラインなどの信号配線が形成されて、データラインとゲートラインの交差部にTFTが形成されて、TFTのソース電極に接続されるデータラインとゲートラインの間の画素領域に画素電極が形成される。
配向膜形成/ラビング工程では上部基板と下部基板のそれぞれに配向膜を塗布して、その配向膜をラビング砲などにラビングするようになる。
基板合着/液晶注入工程ではシール材(Sealant)を利用して上部基板と下部基板を合着して液晶注入口を通して液晶とスペイサーを注入した後、その液晶注入口を封止する工程に進行される。
液晶パネルの実装工程ではゲートドライブ集積回路及びデータドライブ集積回路などの集積回路が実装されたテープ・キャリア・パッケージ(Tape Carrier Package：TCP)を基板上のパッド部に接続させるようになる。このようなドライブ集積回路は前述したTCPを利用したテープ・オートメーティッド・ボンディング(Tape Automated Bonding)方式以外にチップ・オン・ガラス(Chip On Glass：COG)方式などで基板上に直接実装されることもできる。
検査工程は下部基板に各種信号配線と画素電極が形成された後に実施される電気的検査と基板合着/液晶注入工程後に実施される電気的検査及び肉眼検査を含む。特に、基板合着の前に下部基板の信号配線と画素電極に対する電気的検査工程は不良率と廃棄処分を減らすことができて、比較的リペアが可能な状態の不良基板を早期に探し出すことができるという点で、その大切さが非常に大きくなっている。
リペア工程は検査工程によってリペアが可能なことと判定された基板に対する復元を実施する。一方、検査工程でリペアが不可能な不良基板に対しては廃棄処分される。
基板合着の前に実施される電気的検査は図１のような装備を利用する方法が一番多く利用されている。
図１を参照すると、電気的検査工程はモジュレーター(Modulator)(１０)を検査対象の基板(１１)上に所定のギャップだけ離隔させた後、そのギャップを維持した状態でモジュレーター(１０)にテスト電圧(Vtest)を印加してモジュレーター(１０)から反射する光を検出して下部基板(１１)上に形成された信号配線(１７，１８)の電気的不良可否を判定するようになる。
モジュレーター(１０)は共通電極(１３)が形成された上部透明基板(１２)と下部透明基板(１５)の間に高分子分散液晶(Polymer-dispersed liquid crystal：以下“PDLC”と言う)(１４)が介在される。モジュレーター(１０)で下部透明基板(１５)の背面側には反射シート(１６)が設置される。このようなモジュレーター(１０)にはオート・ゲッピング(auto-gapping)のためのエアノズルと真空ノズルが形成されて検査対象の基板(１１)と所定間隔を維持するようになる。
モジュレーター(１０)の上側には図示しない光源からの光(２１)をモジュレーター(１０)で集光させると同時にモジュレーター(１０)で反射した光(２２)を透過させるためのレンズ(２１)が設置される。
検査対象の基板(１１)はアクティブ・マトリクスタイプの液晶ディスプレイでTFT(１９)、信号配線(１７，１８)及び画素電極(２０)が形成された下部基板である。
検査対象の基板(１１)がモジュレーター(１０)の下方へロードされた後、モジュレーター(１０)が下降してオート・ゲッピピングを実施しながら電気的検査が始まる。モジュレーター(１０)と検査対象の基板(１１)の間のギャップが、あらかじめ設定された有効ギャップで維持された状態で図示しない光源から光が照射されて、その光が集光レンズ(２１)によってモジュレーター(１０)に集光されると同時にテスト電圧(Vtest)が共通電極(１３)に印加される。そして図示しないジグ(jig)の駆動回路から印加されるテストデーターがデーター配線(１７)に印加されてゲート配線(１８)にテストスキャン信号が印加される。そうすればモジュレーター(１０)の共通電極(１３)と検査対象の画素電極(２０)間のPDLC(１４)には電界(E)が印加される。
PDLC(１４)は電界が印加されないと光(２２)を散乱させて有效電界(E)が印加されると液晶滴内の液晶が有效電界(E)の方向に整列して光を透過させるようになる。したがって、電気的検査工程で画素電極(２０)に正常的に電圧が印加されると、その部分にあたるPDLC(１４)の液晶層は光(２２)を透過させて画素電極(２０)に電圧が印加されないと、その部分でPDLC(１４)の液晶層は光を散乱させる。
PDLC(１４)の液晶層を透過した光(２２)は反射シート(１６)上で反射して光経路を逆行する反面、PDLC(１４)の液晶層で散乱された光(２２)は大部分消滅して反射シート(１６)にほとんど入射されない。このようにモジュレーター(１０)で反射した光はレンズ(２１)を経由して図示しない電界結合素子(Charge-coupled device：CCD)に受光された後、電気的な信号に変換される。そして電気的に変換された受光信号は信号処理回路を通して図示しない表示装置に伝送される。検査運用者は表示装置に表示された映像やデータをモニターして不良可否を判定して不良疑惑がある地点の信号配線(１７，１８)に対して２次的に精密検査を実施するようになる。
ところで、モジュレーター(１０)は画素(pixel)単位の不良可否まで分かる程度の正確度や信頼度面で優秀な長所があるが、装備価格が高価である短所がある。また、モジュレーター(１０)は全体基板(１１)面積に比べて検査領域が狭いので水平または垂直で所定長さだけ移送された後、一時停止してオート・ゲッピングする過程が繰り返されるので検査時間が過多に所要される問題点がある。また、モジュレーター(１０)は高精細のフラットパネルディスプレイに対しては正確度が満足する水準に至ることができない。例えば、図２のようにデータ配線(３２a、３２b、３２c)とゲート配線(３１a、３１b)の間の画素領域に形成される画素電極(PIX(１，１)乃至PIX(２，３))の中で１行２列の画素電極(PIX(１，２))がパターン不良により、その一部が遺失(３３)になったと仮定すると、ゲート配線(３１a)にテストスキャン電圧が印加されることと同時にデータ配線(３２b)にテストデーター電圧が印加されると図示しないTFTを通して１行２列の画素電極(PIX(１，２))にテストデータ電圧が供給されるので、その画素電極(PIX(１，２))とモジュレーター(１０)の共通電極(１３)の間に正常画素と同じく電界が発生される。その結果、１行２列の画素電極(PIX(１，２))にあたる画素でモジュレーター(１０)を経由して反射光が電界結合素子(CCD)に受光されるので、その画素は正常に判定されることができる。
従って、本発明の目的は、検査の精密度を高めて検査速度を高めるようにしたフラットパネルディスプレイの検査方法及び装置を提供することにある。
前記目的を達成するために、本発明の第１実施例に係るフラットパネルディスプレイの検査方法は磁気センサーを利用して少なくとも一つの信号配線をスキャンする段階と、前記磁気センサーの抵抗変化を検出して前記信号配線の短絡を感知する段階を含む。
前記信号配線の短絡を感知する段階は、前記磁気センサーに流れる電流の変化で前記磁気センサーの抵抗を検出する段階と、前記磁気センサーの抵抗が所定の基準値より大きいと前記信号配線が短絡されたことと判定する段階を含む。
本発明の第１実施例に係るフラットパネルディスプレイの検査方法は隣合う前記信号配線に互いに異なる電圧を印加する段階をさらに含む。
前記信号配線に電圧を印加する段階は、奇数信号配線の一側端に第１共通電圧を印加する段階と、偶数信号配線の一側端に第２共通電圧を印加する段階を含む。
前記磁気センサーで、前記信号配線の他側端に連結されたパッド上で前記信号配線をスキャンする段階を含む。
前記磁気センサーは、硬磁性層と軟磁性層を含み、前記軟磁性層は前記信号配線からの誘導磁場によって磁化方向が変化されることを特徴とする。
前記信号配線の短絡を感知する段階は、前記軟磁性層の初期磁化方向が反転される際に前記信号配線が短絡されたことと判定する段階を含む。
本発明の第２実施例に係るフラットパネルディスプレイの検査方法は磁気センサーを利用して少なくとも一つの第１信号配線上に絶縁層を間に置いて積層される少なくとも一つの第２信号配線をスキャンする段階と、前記磁気センサーの抵抗変化を検出して前記第１及び第２信号配線間の短絡を感知する段階を含む。
前記第１及び第２信号配線の階間短絡を感知する段階は、前記磁気センサーに流れる電流の変化で前記磁気センサーの抵抗を検出する段階と、前記磁気センサーの抵抗が所定の基準値より大きいと前記第１及び第２信号配線が短絡されたことと判定する段階を含む。
本発明の第２実施例に係るフラットパネルディスプレイの検査方法は、前記第１信号配線の一側端に第１共通電圧を印加する段階と、前記第２信号配線の一側端に第２共通電圧を印加する段階をさらに含む。
前記磁気センサーで前記第２信号配線の他側端に連結されたパッド上で前記第２信号配線をスキャンする段階を含む。
前記磁気センサーは硬磁性層と軟磁性層を含み、前記軟磁性層は前記第１及び第２信号配線からの誘導磁場によって磁化方向が変化されることを特徴とする。
前記第１及び第２信号配線の間の短絡を感知する段階は、前記軟磁性層の初期磁化方向が反転される際に前記信号配線が短絡されたことと判定する段階を含む。
本発明の第３実施例に係るフラットパネルディスプレイの検査方法は画素のサイズ以下の少なくとも一つ以上の磁気センサーを含むセンサーアレイを利用して電極パターンをスキャンする段階と、前記磁気センサーそれぞれの抵抗変化を検出して前記電極パターンの不良を感知する段階を含む。
前記電極パターンの不良を感知する段階は、前記磁気センサーのそれぞれに流れる電流の変化で前記磁気センサーそれぞれの抵抗を検出する段階と、前記磁気センサーの抵抗が所定の基準値より大きい位置で前記電極パターンの一部が遺失されたことと判定する段階を含む。
本発明の第３実施例に係るフラットパネルディスプレイの検査方法は、前記電極パターンに電流を供給する段階をさらに含むことを特徴とする。
前記磁気センサーは硬磁性層と軟磁性層を含み、前記軟磁性層は前記電極パターンからの誘導磁場によって磁化方向が変化されることを特徴とする。
前記電極パターンの不良を感知する段階は、前記軟磁性層の初期磁化方向が前記電流が流れる電極パターンからの誘導磁場によって反転された後、前記電極パターンが遺失された地点で前記初期磁化方向に復帰する際、前記電極パターンが遺失されたことと判定する段階を含む。
本発明の第１実施例に係るフラットパネルディスプレイの検査装置は、少なくとも一つの信号配線をスキャンする磁気センサーと、前記磁気センサーの抵抗変化を検出して前記信号配線の短絡を感知する感知回路を具備する。
前記磁気センサーは、GMRセンサー(Giant Magnetoreseistance sensor)、MRセンサー(Magnetoreseistance sensor)、TMRセンサー(Tunneling Magnetoreseistance sensor)、フラックスゲートセンサー(Fluxgate sensor)、インダックティブセンサー(Inductive sensor)の中からいずれか一つであることを特徴とする。
前記感知回路は前記磁気センサーに流れる電流の変化で前記磁気センサーの抵抗を検出することを特徴とする。
本発明の第１実施例に係るフラットパネルディスプレイの検査装置は隣合う前記信号配線に互いに異なる電圧を印加する電圧源をさらに具備する。
前記電圧源は奇数信号配線の一側端に第１共通電圧を印加する第１電圧源と、偶数信号配線の一側端に前記第１共通電圧と異なる第２共通電圧を印加する第２電圧源を具備する。
前記磁気センサーは前記信号配線の他側端に連結されたパッド上で前記信号配線をスキャンすることを特徴とする。
本発明の第２実施例に係るフラットパネルディスプレイの検査装置は少なくとも一つの第１信号配線上に絶縁層を間に置いて積層される少なくとも一つの第２信号配線上でスキャンする磁気センサーと、前記磁気センサーの抵抗変化を検出して前記信号配線の階間短絡を感知する感知回路を具備する。
本発明の第２実施例に係るフラットパネルディスプレイの検査装置は、前記第１信号配線の一側端に第１共通電圧を印加する第１電圧源と、前記第２信号配線の一側端に前記第１共通電圧と異なる第２共通電圧を印加する第２電圧源をさらに具備する。
前記磁気センサーは前記第１及び第２信号配線の他側端に連結されたパッド上で前記第１及び第２信号配線をスキャンすることを特徴とする。
本発明の第３実施例に係るフラットパネルディスプレイの検査装置は画素サイズ以下の少なくとも一つの磁気センサーを含み、電極パターン上でスキャンする磁気センサーと、前記磁気センサーそれぞれの抵抗変化を検出して前記電極パターンのパターン不良を感知する感知回路を具備する。
本発明の第３実施例に係るフラットパネルディスプレイの検査装置は前記電極パターンに電流を供給する電源をさらに具備する。
本発明に係るフラットパネルディスプレイの検査方法及び装置は信号配線の短絡、階間信号配線の短絡及び電極パターンの不良を磁気センサーで検出して検査の精密度と検査速度を高めることができる。
前記目的以外の本発明の他の目的及び利点は、添付した図面を参照した本発明の好ましい実施例についての詳細な説明を通して明らかになる。
以下、発明の実施例を、添付した図３乃至図２０bを参照して詳しく説明する。
本発明の実施例に係るフラットパネルディスプレイの検査方法及び装置はGMRセンサー(Giant Magnetoreseistance sensor)、MRセンサー(Magnetoreseistance sensor)、TMRセンサー(Tunneling Magnetoreseistance sensor)、フラックスゲートセンサー(Fluxgate sensor)、インダックティブセンサー(Inductive sensor)などの磁気センサーを利用してフラットパネルディスプレイの信号配線と画素電極不良可否を検査するようになる。この磁気センサーの中からGMRセンサーを中心に説明する。
図３を参照すると、GMRセンサーは基板(１)上に積層された固定層(２)、硬磁性層(３)、非磁成層(４)、軟磁性層(５)を具備する。
固定層(２)は硬磁性層(３)の磁化方向(または、Magnetic spin momentum)を固定させる役目をする。
硬磁性層(３)は、Coなどのような飽和磁気場が大きい磁性体で成り立つ。この硬磁性層(３)は図４のヒステリシス(hysterisis)曲線(７)で分かるように外部磁気場(H)と誘導磁気場(M)が大幅に変わる場合に磁化特性が反転される。
非磁成層(４)は、Cuなどのような非磁成体物質から形成され、硬磁性層(３)と軟磁性層(５)間の磁気的な干渉を遮断するようになる。
軟磁性層(５)は、NiFeなどのような飽和磁気場が小さい磁性体で成り立つ。この軟磁性層(５)は図４のヒステリシス曲線(８)で分かるように外部磁気場(H)と誘導磁気場(M)が比較的小さく変わっても磁化特性が反転される。
このようなGMRセンサーに図５のように硬磁性層(３)を磁化させることができる程度の外部磁気場(H)が印加されると、その外部磁気場(H)の方向に硬磁性層(３)と軟磁性層(５)が磁化される。この際、硬磁性層(３)と軟磁性層(５)の磁化方向(４１、４２)は外部磁気場(H)の方向に整列される。
図６のようにGMR センサーの硬磁性層(３)と軟磁性層(５)が磁化された状態で外部磁気場(H)が除去されると、硬磁性層(３)の磁化方向(４１)は固定層(２)により拘束されて外部磁気場(H)が印加される際の方向に維持される反面、飽和磁気場が小さい軟磁性層(５)は、その磁化方向(４２)が反強磁性結合(antiferromagnetic coupling)によって外部磁気場(H)と反対方向に整列される。すなわち、外部磁気場(H)が除去されると軟磁性層(３)の磁化方向(４２)は外部磁気場(H)の反対方向に整列される。
このようなGMRセンサーの両端に図７のように電極(５１a、５１b)を形成して、その電極(５１a、５１b)に抵抗検出回路(５２)を連結した後、図５及び図６のように外部磁気場(H)をGMRセンサーに印加したり除去すると外部磁気場(H)の有無により抵抗検出回路(５２)によって検出される抵抗が異なるように現われる。
抵抗検出回路(５２)はGMRセンサーの両端に形成された電極(５１a、５１b)の間に電流を流れるようにして、その電流の変化に基礎して電流を検出する。図５のように外部磁気場(H)が印加される際に硬磁性層(３)と軟磁性層(５)の磁化方向(４１、４２)が外部磁気場(H)の方向に整列されるSPS(Spin parallel state)状態で抵抗検出回路(R)には図８のように低い抵抗値(R)が検出される。反対に、図６のように外部磁気場(H)が除去されながら軟磁性層(５)の磁化方向(４２)が反転されるSAS(Spin antiparallel state)状態で抵抗検出回路(R)には図８のように高い抵抗値(R)が検出される。
本発明の実施例に係る平板表示素子の検査方法及び装置はGMRセンサーの抵抗変化を利用して平板表示素子の信号配線不良と画素電極不良を判断するようになる。
図９を参照すると、本発明の第１実施例に係る平板表示素子の検査方法及び装置は奇数信号配線(９０１、９０３、...、９０n-１)の一側端に高電位共通電圧(Vh)を供給することと同時に偶数信号配線(９０２、９０４、...、９０n)の一側端に低電位共通電圧(Vl)を供給して、信号配線(９０１乃至９０n)それぞれの他側端に連結されたパッド(９２１乃至９２n)をスキャンしながら信号配線(９０１乃至９０n)の短絡(short)可否を検査するようになる。
信号配線(９０１乃至９０n)は平板表示素子の基板(１１１)上に形成されるスキャン信号配線(またはゲート配線、ロー配線)あるいはデータ信号配線(またはカラム配線)である。
奇数信号配線(９０１、９０３、...、９０n-１)は一側端で第１ショーティング配線(９４a)に接続されて相互短絡されていて偶数信号配線(９０２、９０４、...、９０n)とは電気的に絶縁状態を維持する。第１ショーティング配線(９４a)は高電位共通電圧(Vh)が供給される第１検査パッド(９３a)に接続される。偶数信号配線(９０２、９０４、...、９０n)は一側端で第２ショーティング配線(９４b)に接続されて相互短絡されていて奇数信号配線(９０１、９０３、...、９０n-１)とは電気的に絶縁状態を維持する。第２ショーティング配線(９４b)は低電位共通電圧(Vl)が供給される第２検査パッド(９３b)に接続される。
信号配線(９０１乃至９０n)に対する短絡検査の際にGMRセンサー(２００)は信号配線(９０１乃至９０n)のそれぞれに連結されたパッド(９２１乃至９２n)に沿って非接触方式でスキャンする。製造工程の中で発生される異物やパターン不良によって図１１のように第２及び第３信号配線(９０２、９０３)が短絡されたと仮定すると第１信号配線(９０１)と第４乃至第n信号配線(９０４乃至９０n)には電流(i)が流れない反面、第２及び第３信号配線(９０２、９０３)には短絡点(９５)を経由して電流(i)が流れる。この際、電流(i)は、奇数信号配線(９０１、９０３、...、９０n-１)に高電位電圧(Vh)が印加されて偶数信号配線(９０２、９０４、...、９０n)に低電位電圧(Vl)が印加されるので第３信号配線(９０３)から第２信号配線(９０２)の方に流れるようになる。そうすれば第２信号配線(９０２)と第３信号配線(９０３)の間には図１０のように電流(i)が流れながら誘導磁場(M)がGMRセンサー(２００)に誘導されて、その誘導磁場(M)によってGMRセンサー(２００)に電流(i)が流れる。反面、第１信号配線(９０１)と第４乃至第n信号配線(９０４乃至９０n)には図１２のように電流(i)が流れなくなるのでGMRセンサー(２００)に磁気場が印加されなくなる。
GMRセンサー(２００)の両端に接続された抵抗検出器(５２)はGMRセンサー(２００)に流れる電流で抵抗(R)を検出する。第２及び第３信号配線(９０２乃至９０３)をGMRセンサー(２００)がスキャンする際に検出される抵抗(R)はGMRセンサー(２００)の硬磁性層と軟磁性層の磁化方向(４１、４２)が誘導磁場(M)と同一な方向に整列されるので所定の基準値より小さい値で検出される。反面、第１信号配線(９０１)と第４乃至第n信号配線(９０４乃至９０n)をGMRセンサー(２００)がスキャンする際に検出される抵抗(R)はGMRセンサー(２００)の軟磁性層の磁化方向(４２)が反転されるので所定の基準値より大きい値で検出される。
抵抗検出器(５２)によって検出される抵抗値は図１３に示したような信号処理回路(５３)によってデジタル信号に変換されて増幅された後、制御回路(５４)とモニター駆動回路(５５)の制御下でモニター(５６)上に表示される。したがって、検査運用者はモニター上に表示された抵抗値を見て第２及び第３信号配線(９０２，９０３)が短絡されたことが分かる。
制御回路(５４)は信号処理回路(５３)からのデータをメモリー(５７)に一時保存してメモリーに保存された検出データと基準データ、すなわち、基準値を比較して信号配線の短絡可否を判定する。
検査パッド(９３a、９３b)とショーティング配線(９４a、９４b)は図１０のように検査工程を終えた後、スクライビング工程(Scribing step)でTFTアレイから分離する。スクライビング工程の際に基板は信号パッド(９６，９７)を横断するスクライビングライン(SCRBL)に沿って切断する。図１０において、図面符号９６'はスキャン信号配線に連結されたスキャン信号パッドであり、９７'はスキャン信号配線と交差されるデータ配線に連結されたデータパッドである。そして図面符号９８'は検査工程でデータ配線にデータ電圧を供給するための検査用データ共通パッドであり、９９'は静電損傷保護素子(Device for protecting a electrostatic discharge damage：以下“ESD保護素子”と言う)である。ESD保護素子の一側端子はデータ配線やスキャン信号配線に接続されて、その他側端子は基底電圧(GND)や共通電圧が供給されるESDショーティングライン(１００)に接続される。このESD保護素子は製造工程や正常駆動の際にTFTアレイで静電気が発生する際、その静電気をESDショーティングライン(１００)にバイパスさせることでTFTアレイを静電気から保護する役目をする。
信号配線(９０１乃至９０n)に対する短絡検査は図１４のようにTFTアレイが多数形成されたスクライビング工程の前の基板に対して一括的に実施されることができる。この場合にもGMRセンサー(２００)は信号配線(９０１乃至９０n)にそれぞれ連結されたパッドを横断するスキャン方向(SCD)にスキャンしながら電流と抵抗を検出するようになる。
図１５乃至図１８は本発明の第２実施例に係る平板表示素子の検査方法及び装置を示す図面として、それぞれ異なる層に形成される信号配線が短絡された場合の検査方法を見せてくれる。
図１５を参照すると、本発明の第２実施例に係る平板表示素子の検査方法及び装置はデータ信号配線(１３１１乃至１３１m)の一側端に高電位共通電圧(Vh)を供給することと同時に、そのデータ信号配線(またはカラム配線)(１３１１乃至１３１m)と交差するスキャン信号配線(またはゲート配線、ロー配線)(１３０１乃至１３０n)の一側端に低電位共通電圧(Vl)を供給する。
データ信号配線(１３１１乃至１３１m)は一側端で第１ショーティング配線(１３７)に接続される。第１ショーティング配線(１３７)は高電位共通電圧(Vh)が供給される第１検査パッド(１３６)に接続される。
スキャン信号配線(１３０１乃至１３０n)は一側端で第２ショーティング配線(１３５)に接続される。第２ショーティング配線(１３５)は低電位共通電圧(Vl)が供給される第２検査パッド(１３４)に接続される。
検査パッド(１３４，１３６)とショーティング配線(１３５，１３７)は検査工程を終えた後、図１０のようなスクライビング工程でTFTアレイから分離される。
この平板表示素子が液晶表示パネルである際、データ信号配線(１３１１乃至１３１m)とスキャン信号配線(１３０１乃至１３０n)の交差部それぞれにはTFTが形成される。TFTはスキャン信号配線(１３０１乃至１３０n)を通して自分のしきい電圧以上のスキャン電圧が印加される際にターン-オンされてデータ信号配線(１３１１乃至１３１m)上のデータ電圧を画素電極(１３８)に供給するようになる。
そして、本発明の第２実施例に係る平板表示素子の検査方法及び装置はGMRセンサー(２００)を利用してデータ信号配線(１３１１乃至１３１m)の他側端に連結されたパッド(１３３１乃至１３３m)上でデータ信号配線(１３１１乃至１３１m)をスキャンすることと同時にGMRセンサー(２００)を利用してスキャン信号配線(１３０１乃至１３０n)の他側端に連結されたパッド(１３２１乃至１３２n)上でスキャン信号配線(１３０１乃至１３０n)をスキャンして互いに異なる層に形成される信号配線(１３１１乃至１３１m、１３０１乃至１３０n)間の階間短絡可否を検査するようになる。
データ信号配線(１３１１乃至１３１m)とスキャン信号配線(１３０１乃至１３０n)の間には図１６及び図１７で分かるように絶縁層(１５７)が形成される。
このようなデータ信号配線(１３１１乃至１３１m)とスキャン信号配線(１３０１乃至１３０n)間の層間短絡検査の際にGMRセンサー(２００)はスキャン信号パッド(１３２１乃至１３２n)を横断するスキャン方向(SCD)に沿って非接触方式でスキャンした後に、データパッド(１３３１乃至１３３m)を横断するスキャン方向(SCD)に沿って非接触方式でスキャンする。これと異なり、GMRセンサー(２００)はデータパッド(１３３１乃至１３３m)に沿って非接触方式でスキャンした後に、スキャン信号パッド(１３２１乃至１２３n)に沿って非接触方式でスキャンすることもできる。
蒸着工程やパターニング工程の不良でデータ信号配線(１３１１乃至１３１m)とスキャン信号配線(１３０１乃至１３０n)が交差される位置で絶縁層(９７)が遺失されるなどの原因により、その位置でデータ信号配線(１３１１乃至１３１m)とスキャン信号配線(１３０１乃至１３０n)が短絡される。図１４のように第３データ信号配線(１３１３)と第２スキャン信号配線(１３０２)が短絡されるとスキャン信号配線(１３０１乃至１３０n)に低電位共通電圧(Vl)が供給されてデータ信号配線(１３１１乃至１３１m)に高電位共通電圧(Vh)が供給されるので短絡点(１３９)を経由して第３データ信号配線(１３１３)と第２スキャン信号配線(１３０２)の間に電流(i)が流れるようになる。電流(i)は第３データ信号配線(１３１３)から第２スキャン信号配線(１３０２)の方に流れるようになる。このように電流(i)が流れるとGMRセンサー(２００)が第３データパッド(１３３３)をスキャンする際と第２スキャン信号パッド(１３２２)をスキャンする際、そのGMRセンサー(２００)には図１６のように誘導磁場(M)が誘導されて、その誘導磁場(M)によって電流が流れるようになる。この際、抵抗検出器(５２)にはGMRセンサー(２００)の硬磁性層と軟磁性層の磁化方向(４１，４２)が誘導磁場(M)と同一な方向に整列されるので所定の基準値より低い抵抗(R)が検出される。
反面、スキャン信号配線(１３０１乃至１３０n)に低電位共通電圧(Vl)が供給されてデータ信号配線(１３１１乃至１３１m)に高電位共通電圧(Vh)が供給されても図１７で分かるように第１、第２、第４乃至第mデータ信号配線(１３１１、１３１２、１３１４乃至１３１m)と第１、第３乃至第nスキャン信号配線(１３０１、１３０３乃至１３０n)の間には短絡点(１３９)が存在しないと電流(i)が流れない。そうすればGMRセンサー(２００)が第１、第２、第４乃至第mデータパッド(１３３１、１３３２、１３３４乃至１３３m)と第１、第３乃至第nスキャン信号パッド(１３２１、１３２３乃至１３２n)をスキャンする際、そのGMRセンサー(２００)には誘導磁場(M)が誘導されなく、抵抗検出器(５２)にはGMRセンサー(２００)の軟磁性層の磁化方向(４２)が反転されるので所定の基準値より高い抵抗(R)が検出される。
このようにGMRセンサー(２００)がデータパッド(１３３１乃至１３３m)をスキャンする際の電流(i)や抵抗(R)を検出してスキャン信号パッド(１３２１乃至１３２n)をスキャンする際の電流(i)や抵抗(R)を検出するようになると層間短絡点(１３９)が存在する正確な位置が分かる。
抵抗検出器(５２)によって検出される抵抗値は図１３に示したように信号処理回路(５３)によってデジタル信号に変換されて増幅された後、制御回路(５４)とモニター駆動回路(５５)の制御の下でモニター(５６)上に表示される。したがって、検査運用者はモニター上に表示された抵抗値を見てデータ信号配線(１３１１乃至１３１１m)とスキャン信号配線(１３０１乃至１３０n)間の層間短絡が分かる。
データ信号配線(１３１１乃至１３１１m)とスキャン信号配線(１３０１乃至１３０n)間の層間短絡検査は図１８のようにTFTアレイが多数形成されたスクライビング工程前の基板に対して一括的に実施されることができる。この場合にもGMRセンサー(２００)はデータ信号配線(１３１１乃至１３１１m)とスキャン信号配線(１３０１乃至１３０n)に沿って進行されるスキャン方向(SCD)にスキャンしながら電流と抵抗を検出するようになる。
図１９乃至図２０bは本発明の第３実施例に係る平板表示素子の検査方法及び装置を示す図面として、それぞれの画素電極の不良可否を検査する装置及び方法を見せてくれる。
図１９を参照すると、本発明の第３実施例に係る平板表示素子の検査装置は多数のGMRセンサー(G１乃至Gn)を含むセンサーアレイ(１７１)を具備する。
GMRセンサー(G１乃至Gn)は画素のサイズ以下にパターニングされることができる。センサーアレイ(１７１)には画素のサイズ以下で微細にパターニングされたn個のGMRセンサー(G１乃至Gn)が一列に配置される。このセンサーアレイ(１７１)はGMRセンサー(G１乃至Gn)がデータ信号配線(１７４)と竝んで配置されるように整列された状態で矢印方向にスキャンする。GMRセンサー(G１乃至Gn)のそれぞれはスキャン信号配線(１７３)、データ信号配線(１７４)、画素電極(１７５)から検出された電流信号を抵抗検出器(１７２)に供給する。抵抗検出器(１７２)はセンサーアレイ(１７１)のGMRセンサー(G１乃至Gn)のそれぞれから検出される電流に基礎して抵抗(R)を検出する。
図２０a及び図２０bで分かるようにセンサーアレイ(１７１)で第１GMRセンサー(G１)と第nGMRセンサー(Gn)はスキャン信号配線(１７３)の短絡検査に利用されることができて、センサーアレイ(１７１)の第１乃至第nセンサー(G１乃至Gn)はデータ信号配線(１７４)の短絡検査に利用されることができる。また、センサーアレイ(１７１)の第３乃至第n-２GMRセンサー(G３乃至Gn-２)は画素電極(１７５)のパターン不良に利用されることができる。信号配線(１７３，１７４)に対する短絡検査は前述した実施例で説明されたので、この実施例で画素電極(１７５)のパターン不良可否に対する検査を中心に説明する。
画素電極(１７５)のパターン不良可否に対する検査の際に画素電極(１７５)にはエレクトロルミネセンス(EL)表示素子と一緒にデータ信号配線(１７４)と図示しないTFTなどを経由して電流が印加される。
画素電極(１７５)にデータ信号配線(１７４)を経由して電流が供給される状態でセンサーアレイ(１７１)が矢印方向にスキャンする際にセンサーアレイ(１７１)が図２０aの位置に到逹するとセンサーアレイ(１７１)の第３乃至第n-２GMRセンサー(G３乃至Gn-２)には画素電極(１７５)から誘導磁場(M)が誘導される。したがって、図２０aで分かるように第３乃至第n-２GMRセンサー(G３乃至Gn-２)は電流(i)を検出して、そのGMRセンサー(G３乃至Gn-２)から検出される電流(i)によって抵抗検出器(１７２)は所定の基準値より小さい抵抗(R)を検出する。
センサーアレイ(１７)が図２０aの位置から矢印方向にさらに移動して図２０bのような位置に到逹すると画素電極(１７５)のパターン遺失によりセンサーアレイ(１７１)の第３及び第４GMRセンサー(G３、G４)には誘導磁場(M)が誘導されなく、第５乃至第n-２GMRセンサー(G５乃至Gn-２)には誘導磁場(M)が誘導される。したがって、図２０bで分かるように画素電極パターンが存在する位置でスキャンされる第５乃至第n-２GMRセンサー(G５乃至Gn-２)は電流(i)を検出して、そのGMRセンサー(G５乃至Gn-２)から検出される電流(i)により抵抗検出器(１７２)は所定の基準値より小さい抵抗(R)を検出する。反面、画素電極(１７５)のパターンが遺失された位置でスキャニングされる第３及び第４GMRセンサー(G３、G４)は電流(i)を検出することができなく、そのGMRセンサー(G３、G４)に接続された抵抗検出器(１７２)は所定の基準値より大きい抵抗(R)を検出するようになる。
以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能である。例えば、本発明の実施例にはGMRセンサーを利用して信号配線の短絡可否とパターン不良可否に対する電気的検査を遂行することができる方法及び装置に対して説明されたがGMRセンサー以外の磁気センサー、すなわちフラックスゲート・センサー(Fluxgate sensor)、インダックティブセンサー(Inductive sensor) などを利用して実施例と同一に信号配線の短絡可否とパターン不良可否を検査することもできる。
通常の液晶表示装置を電気的に検査するための装置を示す斜視図。 画素電極のパターン不良の一例を示す平面図。 GMRセンサー(Giant Magnetoreseistance sensor)を示す断面図。 GMRセンサーのヒステリシス特性を示すグラフ。 外部磁場が印加される際のGMRセンサーの磁化方向を示す断面図。 外部磁場がない際、GMRセンサーの磁化方向を示す断面図。 GMRセンサーに連結される抵抗検出器を示す回路図。 GMRセンサーの磁化状態と抵抗との関係を示すグラフ。 本発明の第１実施例に係るフラットパネルディスプレイの検査方法及び装置を示す図。 スクライビングライン(SCRL)を示す平面図。 図９に図示した信号配線に電流が流れる際、GMRセンサーの磁化方向を示す断面図。 図９に図示した信号配線に電流が流れない際、GMRセンサーの磁化方向を示す断面図。 本発明の実施例に係るフラットパネルディスプレイの検査装置を示すブロック図。 本発明の第１実施例に係るフラットパネルディスプレイの検査方法及び装置においてスクライビング工程前の基板に対するスキャン方法を示す図。 本発明の第２実施例に係るフラットパネルディスプレイの検査方法及び装置を示す図。 図１５に図示した信号配線に電流が流れる際、GMRセンサーの磁化方向を示す断面図。 図１５に図示した信号配線に電流が流れない際、GMRセンサーの磁化方向を示す断面図。 本発明の第２実施例に係るフラットパネルディスプレイの検査方法及び装置においてスクライビング工程前の基板に対するスキャン方法を示す図。 本発明の第３実施例に係るフラットパネルディスプレイの検査方法及び装置を示す図。 図１９に図示したセンサーアレイの移動を示す図。 図１９に図示したセンサーアレイの移動を示す図。
符号の説明
１：GMRセンサーの基板
２：GMRセンサーの固定層
３：GMRセンサーの硬磁性層
４：GMRセンサーの非磁成層
５：GMRセンサーの軟磁性層
７：硬磁性層のヒステリシス
８：軟磁性層のヒステリシス
１０：モジュレーター(Modulator)
１１：検査対象の基板
１２：モジュレーターの上部透明基板
１３：共通電極
１４：高分子分散液晶(PDLC)
１５：モジュレーターの下部透明基板
１６：反射シート
１９：薄膜トランジスタ(TFT)
４１：硬磁性層の磁化方向
４２：軟磁性層の磁化方向
５１a、５１b：GMRセンサーの電極
５２、１７２：抵抗検出器
９３a、９３b、１３４、１３６：検査パッド
９４a、９４b、１３５，１３７：ショーティング配線
９５、１３９：短絡点
９７：絶縁層
９８：検査用データ共通パッド
９９：ESD素子
１００：ESDショーティングライン
１５６、１１１：平板表示素子の基板
１５７：絶縁層
１７１：センサーアレイ
２００：GMRセンサー
２０、PIX(１，１)乃至PIX(２，３)、１７５：画素電極
９２１乃至９２n、１３２１乃至１３２n、１３３１乃至１３３m：信号パッド
１７，１８，３１a、３１b、３２a、３２b、３２c、９０１乃至９０n、１３０１乃至１３０n、１３１１乃至１３１m、１７３、１７４：信号配線

Claims (7)

  1. 複数の磁気センサーを含む磁気センサーアレイを利用して電極パターンとその電極パターンと分離した信号配線を同時にスキャンする段階と、
    前記磁気センサーそれぞれに流れる電流の変化で前記磁気センサーそれぞれの抵抗を検出する段階と、
    前記磁気センサーそれぞれの抵抗が変わる位置を前記電極パターン及び前記信号配線の不良位置と判定する段階を含み、
    前記磁気センサーアレイで、第１及び第ｎ（ｎは５以上の整数）磁気センサーはスキャン信号配線の前記判定に利用され、第１乃至第ｎ磁気センサーはデータ信号配線の前記判定に利用され、第３乃至第ｎ−２磁気センサーは前記電極パターンの前記判定に利用され、
    前記磁気センサーそれぞれの抵抗が変わる位置を前記電極パターン及び前記信号配線の不良位置と判定する段階は、前記信号配線上でスキャニングされる磁気センサーの抵抗が小さくなる位置を前記信号配線の不良位置と判定する段階と、前記電極パターン上でスキャニングされる磁気センサーの抵抗が高くなる位置を前記電極パターンの不良位置と判定する段階を含むことを特徴とするフラットパネルディスプレイの検査方法。
  2. 前記磁気センサーそれぞれの抵抗が変わる位置を前記電極パターン及び前記信号配線の不良位置と判定する段階は、前記信号配線上でスキャニングされる第１磁気センサーの抵抗が小さくなる位置を前記信号配線の不良位置と判定する段階と、前記電極パターン上でスキャニングされる第２磁気センサーの抵抗が高くなる位置を前記電極パターンの不良位置と判定する段階を含むことを特徴とする請求項１記載のフラットパネルディスプレイの検査方法。
  3. 前記電極パターンと前記信号配線に電流を供給する段階をさらに含むことを特徴とする請求項１記載のフラットパネルディスプレイの検査方法。
  4. 前記電極パターンは画素電極であることを特徴とする請求項１記載のフラットパネルディスプレイの検査方法。
  5. 複数の磁気センサーを含み、電極パターンとその電極パターンと分離した信号配線を同時にスキャンする磁気センサーアレイと、
    前記磁気センサーそれぞれに流れる電流の変化で前記磁気センサーそれぞれの抵抗を検出して前記磁気センサーそれぞれの抵抗が変わる位置を前記電極パターン及び前記信号配線の不良位置で感知する感知回路を具備し、
    前記磁気センサーアレイで、第１及び第ｎ（ｎは５以上の整数）磁気センサーはスキャン信号配線の前記感知に利用され、第１乃至第ｎ磁気センサーはデータ信号配線の前記感知に利用され、第３乃至第ｎ−２磁気センサーは前記電極パターンの前記感知に利用され、
    前記感知回路は、前記信号配線上でスキャニングされる磁気センサーの抵抗が小さくなる位置を前記信号配線の不良位置と判定する手段と、前記電極パターン上でスキャニングされる磁気センサーの抵抗が高くなる位置を前記電極パターンの不良位置と判定する手段を含むことを特徴とするフラットパネルディスプレイの検査装置。
  6. 前記磁気センサーそれぞれは、GMRセンサー(Giant Magnetoreseistance sensor)、MRセンサー(Magnetoreseistance sensor)、TMRセンサー(Tunneling Magnetoreseistance sensor)、フラックスゲートセンサー(Fluxgate sensor)、インダックティブセンサー(Inductive sensor)の中からいずれか一つであることを特徴とする請求項５記載のフラットパネルディスプレイの検査装置。
  7. 前記電極パターンと前記信号配線に電流を供給する電源をさらに具備することを特徴とする請求項５記載のフラットパネルディスプレイの検査装置。
JP2008032513A 2003-05-06 2008-02-14 フラットパネルディスプレイの検査方法及び検査装置 Expired - Lifetime JP5106166B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-028643 2003-05-06
KR10-2003-0028643A KR100528696B1 (ko) 2003-05-06 2003-05-06 평판표시장치의 검사방법 및 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003375517A Division JP2004333469A (ja) 2003-05-06 2003-11-05 フラットパネルディスプレイの検査方法及び検査装置

Publications (2)

Publication Number Publication Date
JP2008145445A JP2008145445A (ja) 2008-06-26
JP5106166B2 true JP5106166B2 (ja) 2012-12-26

Family

ID=33411635

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003375517A Pending JP2004333469A (ja) 2003-05-06 2003-11-05 フラットパネルディスプレイの検査方法及び検査装置
JP2008032513A Expired - Lifetime JP5106166B2 (ja) 2003-05-06 2008-02-14 フラットパネルディスプレイの検査方法及び検査装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003375517A Pending JP2004333469A (ja) 2003-05-06 2003-11-05 フラットパネルディスプレイの検査方法及び検査装置

Country Status (5)

Country Link
US (1) US7301360B2 (ja)
JP (2) JP2004333469A (ja)
KR (1) KR100528696B1 (ja)
CN (1) CN1325923C (ja)
TW (1) TWI240081B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528695B1 (ko) * 2003-05-06 2005-11-16 엘지.필립스 엘시디 주식회사 평판표시장치의 검사방법 및 장치
KR100673749B1 (ko) * 2005-06-29 2007-01-24 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기 발광표시장치의 어레이 기판및 그 검사 방법
JP5276774B2 (ja) * 2005-11-29 2013-08-28 株式会社日本マイクロニクス 検査方法及び装置
EP1804229B1 (en) * 2005-12-28 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for inspecting the same
KR100844537B1 (ko) * 2006-01-26 2008-07-08 엘지전자 주식회사 평판표시소자용 전극 라인의 결함검출용 장치 및 방법
KR100812023B1 (ko) * 2006-08-23 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 모기판
KR100833755B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 원장검사 장치 및 방법
JP4737569B2 (ja) * 2008-01-29 2011-08-03 日東電工株式会社 光学表示ユニットの製造方法および光学表示ユニットの製造システム
CN105188894B (zh) 2013-05-01 2018-02-13 皇家飞利浦有限公司 制造部分独立式石墨烯晶体膜的方法和包括这样的膜的器件
KR102018733B1 (ko) * 2013-06-13 2019-09-06 삼성디스플레이 주식회사 플렉서블 표시장치
KR102096050B1 (ko) * 2013-08-16 2020-04-02 삼성디스플레이 주식회사 유기 발광 표시 장치 검사 장치 및 유기 발광 표시 장치 검사 방법
WO2015035264A1 (en) 2013-09-05 2015-03-12 Electromagnetic Landmarks, Inc Automated test and measurement system with magnetic field detection
KR102098743B1 (ko) * 2013-10-02 2020-04-09 삼성디스플레이 주식회사 유기 발광 표시 패널
CN103928444B (zh) * 2014-01-16 2017-06-06 上海天马微电子有限公司 一种tft阵列基板、显示面板及显示装置
CN106660354B (zh) * 2014-05-08 2019-04-19 哥兹有限公司 用于制造和测试电可切换玻璃的装置及其制造方法
EP3209748B1 (en) 2014-10-20 2020-05-06 Gauzy Ltd Metal organic liquid crystal dyes
US11493797B2 (en) 2014-10-20 2022-11-08 Gauzy Ltd. Dynamic signage, glazed and patterned PDLC devices and methods for creating thereof
JP2017181574A (ja) * 2016-03-28 2017-10-05 株式会社ジャパンディスプレイ 表示装置
TWI730591B (zh) * 2020-01-15 2021-06-11 興城科技股份有限公司 玻璃基板檢測設備及其方法
TWI724749B (zh) * 2020-01-15 2021-04-11 興城科技股份有限公司 玻璃基板檢測設備及其方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56154678A (en) 1980-04-30 1981-11-30 Fujitsu Ltd Inspection method for conductor pattern
JPS63285476A (ja) 1987-05-18 1988-11-22 Shinto Paint Co Ltd 微細な電気回路パタ−ンを有する回路基板の欠陥の有無検出法
US5073754A (en) * 1990-07-24 1991-12-17 Photon Dynamics, Inc. Method and apparatus for testing LCD panel array using a magnetic field sensor
JPH0815360A (ja) 1994-06-27 1996-01-19 Sony Corp Ｍｒセンサー
JPH09270544A (ja) 1996-03-29 1997-10-14 Sony Corp 巨大磁気抵抗効果素子
JPH1073425A (ja) * 1996-08-30 1998-03-17 Yokowo Co Ltd 基板パターンの検査方法およびそれに用いる検査装置
JPH10222817A (ja) 1997-02-06 1998-08-21 Hitachi Ltd 磁気抵抗センサ
JP3831514B2 (ja) 1998-03-06 2006-10-11 Ｔｄｋ株式会社 磁気抵抗効果膜および磁気抵抗効果型ヘッド
JP3510490B2 (ja) * 1998-08-10 2004-03-29 三菱重工業株式会社 薄型表示装置用電極構造体の検査装置及びその検査方法
US6545500B1 (en) * 1999-12-08 2003-04-08 John E. Field Use of localized temperature change in determining the location and character of defects in flat-panel displays
JP2001296507A (ja) 2000-04-13 2001-10-26 Toshiba Corp 表示装置用電極基板及びそのテスト方法
KR100353955B1 (ko) 2000-12-20 2002-09-28 엘지.필립스 엘시디 주식회사 신호라인 검사를 위한 액정표시장치
JP3511601B2 (ja) 2001-05-31 2004-03-29 Ｔｄｋ株式会社 薄膜磁気ヘッド集合体、その絶縁特性測定方法及び絶縁特性測定装置
JP2003035738A (ja) * 2001-07-19 2003-02-07 Omron Corp 部品実装基板の検査方法および部品実装基板用の検査装置

Also Published As

Publication number Publication date
CN1325923C (zh) 2007-07-11
TWI240081B (en) 2005-09-21
JP2004333469A (ja) 2004-11-25
KR20040095046A (ko) 2004-11-12
US20040222814A1 (en) 2004-11-11
TW200424536A (en) 2004-11-16
KR100528696B1 (ko) 2005-11-16
CN1548973A (zh) 2004-11-24
US7301360B2 (en) 2007-11-27
JP2008145445A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
JP5106166B2 (ja) フラットパネルディスプレイの検査方法及び検査装置
US7362124B2 (en) Method and apparatus for testing liquid crystal display using electrostatic devices
JP5438798B2 (ja) アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法
KR100491560B1 (ko) 액정표시소자의 검사방법 및 장치
US7847577B2 (en) Active matrix substrate, display device, and active matrix substrate inspecting method
JP5379271B2 (ja) アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法
JP4281622B2 (ja) 表示装置及び検査方法
KR100942841B1 (ko) 액정표시소자의 검사 방법 및 장치와 리페어방법 및 장치
KR20140094723A (ko) 박막 트랜지스터 기판, 그것의 검사 방법 및 그것을 포함하는 액정 표시 장치
JP2015018144A (ja) アレイ基板およびその検査方法ならびに液晶表示装置
JP2007292750A (ja) 表示パネルの検査装置及び検査方法
US7009405B2 (en) Method and apparatus for testing flat display apparatus
KR100996549B1 (ko) 액정표시소자의 패턴검사시스템과 이를 이용한 패턴검사및 패턴복원방법
KR20130013286A (ko) 연성기판 검사장치
US20060097744A1 (en) Apparatus and method for inspecting thin film transistor active matrix substrate
KR100555308B1 (ko) 평판표시장치의 검사방법 및 장치
KR100671513B1 (ko) 액정표시소자의 단락위치검출방법
KR20150037297A (ko) 표시패널
JP2006267787A (ja) 表示用パネル及びその製造方法
KR100556696B1 (ko) 불량 검사 장치
KR100724747B1 (ko) 액정표시소자의 제조방법
WO2008102996A1 (en) Device for detecting pixel state of display element array substrate
KR20020052279A (ko) 어레이기판 테스트 장치
JPH06148583A (ja) 液晶表示パネルの表示欠陥検査方法
KR20070071706A (ko) 액정표시장치의 검사방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110113

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111024

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

R150 Certificate of patent or registration of utility model

Ref document number: 5106166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term