JP2003035738A - 部品実装基板の検査方法および部品実装基板用の検査装置 - Google Patents

部品実装基板の検査方法および部品実装基板用の検査装置

Info

Publication number
JP2003035738A
JP2003035738A JP2001220081A JP2001220081A JP2003035738A JP 2003035738 A JP2003035738 A JP 2003035738A JP 2001220081 A JP2001220081 A JP 2001220081A JP 2001220081 A JP2001220081 A JP 2001220081A JP 2003035738 A JP2003035738 A JP 2003035738A
Authority
JP
Japan
Prior art keywords
board
substrate
component mounting
detection
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001220081A
Other languages
English (en)
Inventor
Noboru Kawaike
襄 川池
Kenji Ueda
建治 上田
Kenji Matsui
健次 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2001220081A priority Critical patent/JP2003035738A/ja
Priority to DE10232398A priority patent/DE10232398A1/de
Priority to US10/198,739 priority patent/US6937035B2/en
Publication of JP2003035738A publication Critical patent/JP2003035738A/ja
Priority to US11/184,888 priority patent/US7250785B2/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/315Contactless testing by inductive methods

Abstract

(57)【要約】 【課題】 部品実装基板上の不良部位を、基板に非接触
な状態で精度良く検出する。 【解決手段】 電界または磁界検出用の検出部1を、検
査対象の基板4の上方に配備する。制御装置3は、前記
基板4に通電した状態で検出部1を所定方向に沿って掃
引しながら検出処理を行わせることにより、基板4上に
おける電界分布または磁界分布を検出する。さらに制御
装置3は、前記検出結果をあらかじめ登録されていた基
準データと比較し、両データ間に一致しない部分があれ
ば、前記基板4が不良基板であると判断する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、各種の部品が実
装された基板(ここでは「部品実装基板」という。)に
ついて、配線パターンの断線や短絡、部品の欠損,位置
ずれ,部品の浮き,半田の不足や過多,部品の故障など
の不良の有無を検査するための技術に関する。
【0002】
【従来の技術】この種の検査として、従来よりインサー
キットテスタを用いた検査が行われている。この検査で
は、部品実装基板4に通電した上で、図20に示すよう
に、検査対象の配線パターン7や部品6の端子6a,6
bから2点を選択してテストプローブ31,32を当
て、これらプローブ31,32を当接させた2点間にお
ける電流,電圧,インピーダンス,または周波数などを
測定しており、測定値が異常値を示したときに前記2点
間に不良が存在すると判別する。
【0003】このほかに、視覚認識装置を用いた検査が
行われる場合もある。この検査は、検査対象の基板に順
に検査領域を設定しつつ撮像を行い、得られた画像の状
態から不良の有無を判別するもので、係員が画像を視認
して良否判別を行う目視検査型の装置と、コンピュータ
があらかじめ定められた基準データに基づいて不良の有
無を判別する自動検査型の装置とが存在する。
【0004】
【発明が解決しようとする課題】近年の部品実装基板は
高密度化し、部品や配線パターンがきわめて小さくなっ
ているため、インサーキットテスタによる検査では、検
査対象の部位にテストプローブを正確に当てるのが困難
となっている。しかも、高密度の部品実装基板にテスト
プローブを当てると、配線パターンが断線するなど、基
板を損傷する虞もある。さらに、安全性が要求される機
器に使用される基板には、二重化回路のような冗長回路
が形成されているが、このような冗長回路に対しては、
各回路が分岐する前の地点と分岐後の地点とにテストプ
ローブを当てるので、一部のパターンに不良が生じて
も、他のパターンが正常であれば、テストプローブによ
る検出電位は通常と同値になり、不良を検出できない、
という問題がある。
【0005】一方、視覚認識装置を用いた検査では、不
良部位が微小であったり、不良の程度がごくわずかであ
る場合には、その不良を見落としてしまう虞がある。ま
たフェイスダウン実装が採用されている部品について
は、基板との接続部分を基板の表側から確認できないた
め、視覚認識装置による検査は不可能となる。
【0006】この発明は上記問題点に着目してなされた
もので、部品実装基板上の不良部位を、基板に非接触な
状態で精度良く検出することを目的とする。
【0007】
【課題を解決するための手段】部品実装基板に通電する
と、この基板上の回路構成に応じた電界分布や磁界分布
が発生する。このとき、基板上の所定の配線パターンが
断線または短絡したり、所定の部品が故障するなどの不
良が発生して、この不良部位における電位または電流が
正常時とは異なる値を示していると、これに伴って、電
界や磁界の分布状態も変化する。
【0008】この発明の第1の方法は、この原理に着目
してなされたもので、検査対象の部品実装基板に通電し
てこの基板上における電界または磁界の分布状態を基板
に非接触な状態で検出し、この検出結果を用いて前記基
板に不良があるか否かを判別するようにしている。
【0009】基板における電界または磁界の分布状態を
基板に非接触な状態で検出するには、たとえば電界検出
用または磁界検出用のセンサを基板の上方位置に配備
し、このセンサと基板との相対位置関係を変動させなが
ら複数の位置で検出処理を行えばよい。不良の有無の判
別は、上記のようにして検出された電界分布または磁界
分布を、不良部位がない場合に得られるべき理想の分布
状態と比較することによって行うことができる。すなわ
ち検出された分布状態に理想の分布状態と異なる部分が
あれば、この相違する部分に不良が発生していると判別
することができる。
【0010】つぎに通電されていない部品実装基板に対
しては、電磁誘導作用により基板上の閉ループに渦電流
を発生させることができる。ここで断線や短絡などによ
り閉ループの状態が通常とは異なるものになっている
と、渦電流が発生しなくなったり、正常時とは異なる状
態の渦電流が生じるようになる。
【0011】この発明の第2の方法は、上記の原理に基
づくもので、部品実装基板に磁界を作用させて基板上の
パターンを含む導体部または基板上のパターン及び実装
部品により形成された閉ループに渦電流を発生させると
ともに、この渦電流により発生する磁界の分布状態を基
板に非接触な状態で検出し、この検出結果を用いて前記
基板に不良があるか否かを判別するようにしている。
【0012】基板上に渦電流を発生させて、その電流に
伴う磁界の分布状態を検出するには、たとえば誘導磁界
を生成する機能を持つ磁界検出用のセンサを基板の上方
位置に配備し、このセンサと基板との相対位置関係を変
化させながら検出処理を行えばよい。不良部位の有無の
判別については、第1の方法と同様であって、検出され
た磁界分布を、不良部位がない場合に得られるべき理想
の分布状態と比較することによって不良の有無を判別す
ることができる。なお、渦電流は、着目中の回路を中心
とする領域に発生させれば良いが、これに限らず、基板
全体に渦電流を発生させてもよい。
【0013】つぎに基板上の部品や配線パターンに超音
波を発射してその反射波を受信する場合、部品に割れが
生じたり、部品が位置ずれをおこしたり、傾いたり、あ
るいは配線パターンが断線するなどの不良があると、こ
の不良部位における超音波の反射度合いは正常時とは異
なるものとなり、これに伴って受信される反射波のレベ
ルも変化する。
【0014】この発明の第3の方法は、上記の原理に基
づくもので、検査対象の部品実装基板から所定距離だけ
離れた位置から所定周波数の超音波を発射して基板から
の反射波を検出し、この検出結果を用いて前記基板に不
良が存在するか否かを判別するようにしている。
【0015】超音波の送受信は、超音波の送受波機能を
持つセンサにより行うことができる。この場合には、こ
のセンサを基板の上方位置に配備して基板との相対位置
関係を変化させながら基板上の複数位置に対する検出処
理を行うことになる。さらに各位置において検出された
反射波のレベルを、不良部位がない場合に得られるべき
理想のレベルと比較することによって、不良部位の有無
を判別することができる。
【0016】なお、第1〜3のいずれの方法において
も、不良の有無を判別するには、検査対象の部品実装基
板と同様の構成であり、不良のない良品基板について、
あらかじめ検査対象の基板と同様の条件による検出処理
を行ってその検出結果を基準データとして登録してお
き、検査時に検査対象の部品実装基板について得た検出
結果を前記基準データと比較するのが望ましい。
【0017】このように上記の各方法では、いずれも撮
像以外の方法により、基板に非接触な状態下で基板を観
測し、不良の有無を反映した物理量を検出して判別処理
を行う。ここで検知された物理量(電界や磁界の変化の
状態、または超音波の反射波のレベル)を、十分に大き
い電圧として取り出すようにすれば、不良部位が微小で
あったり、不良が微細な程度であっても、これらの不良
を精度良く検出することができ、高密度の基板を検査対
象とする場合も、この基板の回路を破損する虞なしに、
精度の良い検査を行うことができる。またフェイスダウ
ン実装による部品を含む回路についても、非接触での検
査を行うことができる。
【0018】さらにいずれの方法においても、前記部品
実装基板において、冗長回路を構成する配線パターンま
たは部品を含む領域を検査対象とすれば、分岐した回路
のいずれかに発生した不良を検出することができ、検査
精度を大幅に向上することができる。
【0019】なお、上記の3つの方法のうち、第1の方
法では、通電時の回路に発生した電位や電流に伴う電界
や磁界の変化に基づき不良を検出するようにしているの
で、たとえば短絡などの不良が発生していても、他の回
路との関わりによって不良部位の電位や電流が異常値に
ならない場合は、その不良を検出するのは不可能とな
る。これに対し、第2,第3の方法では、基板に通電し
ない状態で、配線パターンや部品の状態を反映する物理
量を用いた判別処理を行うので、第1の方法では発見で
きなかった不良部位も検出することができる。
【0020】さらにこの発明は、上記第1〜3の各方法
を用いて部品実装基板を検査する装置を提供する。第1
の方法による装置は、前記部品実装基板に非接触の状態
で配備され、前記基板上における電界または磁界の分布
状態を検出する検出部と、前記検出部と基板との相対位
置関係を調整する位置調整手段と、前記位置調整手段を
制御してあらかじめ定められた基板上の複数位置に検出
部を順に対応させながら検出処理を行わせ、各位置にお
ける検出部からの検出信号を用いて前記基板に不良部位
があるか否かを判別する制御手段とを具備する。
【0021】上記検出部が電界を検出する場合には、検
出部には、基板と検出部との間に静電容量を生じさせて
これを取り出すための検出電極や、前記検出電極に基板
以外の方向からの電界の影響が及ぶのを防ぐための遮蔽
電極などが組み込まれる。また磁界を用いた判別処理を
行う場合の検出部には、MI素子のような磁気抵抗素子
や、この素子に高周波電流を流すための発振器などが組
み込まれるほか、この素子の感度を高めるために、バイ
アスマグネットなどのバイアス磁界を発生させる手段を
組み込むのが望ましい。
【0022】なお、電界,磁界のいずれを検出する場合
も、検出部は、ノイズ成分が除去できるように、電界ま
たは磁界を複数位置で検出し、各位置で得られた検出信
号の差動信号(すなわち所定ピッチにおける電界または
磁界の変化)を出力するように構成されるのが望まし
い。
【0023】前記位置調整手段は、検出部または基板の
いずれか一方の位置を調整するように構成することがで
きる。あるいは、検出部,基板の双方に位置調整用の機
構を配備し、検出部をX方向、基板をY方向というよう
に、それぞれ他方とは異なる方向における位置調整を行
うようにしてもよい。
【0024】制御手段は、前記位置調整手段の位置調整
動作や検出部の検出動作を制御しつつ、検出部からの検
出信号を取り込んで処理を行うもので、コンピュータを
主体とする制御回路として構成することができる。さら
にこの制御回路には、基板上の検査対象領域,各検査対
象領域で検出部を動作させるタイミングなどの検査条
件,不良の有無判定のための基準データなどを記憶する
メモリを組み込むことができる。
【0025】第2の方法による装置は、部品実装基板に
非接触の状態で配備され、前記基板に磁界を作用させて
基板上のパターンを含む導体部または基板上のパターン
及び実装部品により形成された閉ループに渦電流を発生
させるとともに、この渦電流により基板に生じた磁界の
分布状態を検出する検出部と、前記検出部と基板との相
対位置関係を調整する位置調整手段と、前記位置調整手
段を制御してあらかじめ定められた基板上の複数位置に
検出部を順に対応させながら検出処理を行わせ、各位置
における検出部からの検出信号を用いて前記基板に不良
があるか否かを判別する制御手段とを具備する。
【0026】この第2の構成の装置における検出部は、
基板に高周波磁界を作用させるための励磁コイルや、渦
電流により発生した磁界を検出するための検出用コイル
または磁気抵抗素子などにより構成することができる。
なお、この構成の検出部も、基板からの磁界を複数位置
で検出し、各検出結果の差動信号を出力するように構成
するのが望ましい。また交流磁界により誘導された電圧
は、回路の構成によって位相にずれが生じる場合がある
ので、前記検出部には、検出対象の位相成分を選択する
ための回路や、複数の位相成分を切り分けて同時に検出
するための回路を組み込むのが望ましい。
【0027】位置調整手段および制御手段は、第1の方
法による装置と同様に構成することができる。なお、検
出部において位相成分を選択して検出するように構成す
る場合は、検査対象位置毎にどの位相成分を選択するか
を示すデータを設定して判別処理手段のメモリに保存し
ておくとよい。
【0028】さらに第3の方法による装置は、前記部品
実装基板に非接触の状態で配備され、前記基板に所定周
波数の超音波を発射して基板からの反射波を検出する検
出部と、前記検出部と基板との相対位置関係を調整する
位置調整手段と、前記位置調整手段を制御してあらかじ
め定められた基板上の複数位置に検出部を順に対応させ
ながら検出処理を行わせ、各位置における検出部からの
検出信号を用いて前記基板に不良があるか否かを判別す
る制御手段とを具備する。
【0029】上記構成の検出部には、超音波の送受信の
ための圧電素子や、この圧電素子からの検知出力を処理
するための回路や、緩衝部材などが組み込まれる。位置
調整手段や制御手段は第1の方法による装置と同様に構
成することができる。
【0030】上記3つの構成の装置では、いずれも、検
出部を検査対象の部品実装基板に非接触に配備し、検出
部と基板との相対位置関係を変化させながら、基板に非
接触な状態で基板の複数位置に対する検知処理を順に行
い、不良部位の有無を判別する。この判別処理は、基板
上の各検査対象に対する検出を行う都度、実施すること
ができるが、すべての検査対象に対する検出処理が終了
してから判別処理を一括で行うようにしてもよい。さら
に、いずれの構成の装置にも、前記判別処理手段による
判別結果を表示する表示手段、判別結果を外部に出力す
る手段、判別結果を所定の記憶媒体(内部メモリを含
む。)に記憶するための手段などを設けることができ
る。
【0031】なお、第1の構成の装置を使用する場合
は、検査対象の基板を通電状態にした上で検査を行うの
に対し、第2、第3の構成の装置では、検査対象の基板
に通電せずに検査が行われることになる。
【0032】
【発明の実施の形態】図1は、この発明の一実施例にか
かる検査装置の概略構成を示す。この検査装置は、部品
実装基板4(以下、単に「基板4」という。)上の配線
パターンの断線や短絡,部品の故障,実装不良などの不
良を、基板4に非接触の状態で検出するためのもので、
基板4の上方位置に配備される検出部1のほか、位置調
整装置2,制御装置3などにより構成される。
【0033】検査対象の基板4は、搬送用のレール5
a,5b上に配備されており、図示しない駆動機構によ
り所定の検査位置まで搬送されて位置決めされる。前記
位置調整装置2は、たとえばPLCであって、前記検出
部1の位置決め機構(図示せず。)を制御して、X,Y
の各軸方向における検出部1の位置を調整する。
【0034】制御装置3は、この位置調整装置2および
検出部1の動作を制御して、基板4に不良があるか否か
を判別するためのもので、パーソナルコンピュータによ
り構成される。この制御装置3のメモリ内には、検査対
象の基板4について、実装部品の種類や実装位置,部品
間の配線パターン,検査対象領域,検査のための条件,
検査の判定基準となる基準データ(以下、これらを「検
査用データ」と総称する。)や一連の検査を行うための
プログラムなどが記憶されている。制御装置3は、これ
らプログラムや検査用データに基づき、検出部1を各検
査対象領域に順に移動させた後、この検査対象領域にお
いて、所定方向(たとえばX方向)に沿って検出部1を
掃引しながら検出処理を行わせる。
【0035】すべての検査対象領域に対する検出処理が
終了すると、制御装置3は、各検出信号を基準データと
比較して、前記基板4に不良部位が存在するか否かを判
別する。この判別結果は制御装置3に付属のモニタ3a
に表示されるほか、図示しないデータ伝送路を介して他
の機器に送信することも可能である。なお、前記検査対
象領域や基準データは、検査に先立ち、ティーチング処
理により、制御装置3に登録されるものである。
【0036】上記構成の検査装置は、検査対象の基板4
に通電した状態で検査を行うもので、基板4の表面に生
じる電界または磁界の分布状態を検出部1により検出
し、その分布状態を前記ティーチング処理により登録さ
れた基準データと比較して不良部位の有無を判別するよ
うにしている。
【0037】図2(1)(2)は、前記基板4の電界分
布を検出する場合の検出部1の構成を示す。この実施例
の検出部1は、ケース本体10の内部に2個のセンサユ
ニット11A,11Bを並列に配備して成るもので、基
板4上の部品6や配線パターン7の上方に位置決めされ
て検出処理を行う。各センサユニット11A,11B
は、図2(2)の断面図に示すように、それぞれ円筒ケ
ース13A,13Bの内部に、検出電極14A,14
B,遮蔽電極15A,15B,センサ基板16A,16
Bなどを収容した構成をとる。検出電極14A,14B
は平板状であって、前記円筒ケース13A,13Bの下
部位置でその上下面が水平になるように支持される。一
方、遮蔽電極15A,15Bは、一端が開放された円筒
状に形成されており、その開放端を下方に向けて検出電
極14A,14Bを取り囲むように配備される。なお、
この遮蔽電極15A,15Bの上面には、検出電極14
A,14Bからの配線を通すための孔部12A,12B
(図3に示す。)が設けられる。
【0038】図3は、上記検出部1の電気構成を示す。
各センサユニット11A,11Bの検出電極14A,1
4Bは、それぞれ高抵抗19A,19Bを介してグラン
ド電位に接続されており、この接続により基板4と検出
電極14A,14Bとの間の静電容量に応じた電圧が取
り出される。(以下、この電圧を「検出電圧」とい
う。)各検出電圧は差動増幅器17に入力されており、
この差動増幅器17からの差動信号Vioが制御装置3に
入力される検出信号となる。さらに、各検出電極14
A,14Bによる検出電圧は、それぞれバッファ回路1
8A,18Bを介して同じセンサユニットの遮蔽電極1
5A,15Bに与えられている。これにより、遮蔽電極
15A,15Bは検出電極14A,14Bと同電位に設
定されて、検出電極14A,14Bと遮蔽電極15A,
15Bとの間に静電容量が生じるのが防止され、各検出
電極14A,14Bに、基板4側からの電界のみを作用
させることができる。
【0039】なお、上記図3の回路構成のうち、差動増
幅器17の手前までの回路は、電極13A,13B,1
4A,14Bを除き、各センサユニット11A,11B
毎に前記センサ基板16A,16Bに搭載される。また
差動増幅器17は、図示しない制御装置3へのインター
フェース回路などとともに、前記ケース本体10内の他
の基板に搭載される。
【0040】図4は、基板4上の電界分布と前記検出部
1による検出結果との関係であって、図4(1)は、基
板4上の所定方向に沿う電界分布を、図4(2)は、図
4(1)の電界分布を差動処理した結果(前記差動信号
Vio)を、それぞれ示す。図中、各破線間の間隔Pは前
記検出電極14A,14B間の距離に相当するもので、
図4(2)は、図4(1)の横軸に示す各位置に検出電
極14A,14B間の中間位置を対応させて差動処理を
行った場合に得られる差動信号Vioを示している。(た
とえば図4(2)において、各破線間の中間位置の矢印
a〜dは、各検出電極14A,14Bが各破線の位置に
対応しているときに得られる差動信号Vioのレベルを示
す。)
【0041】上記の構成によれば、各検出電極14A,
14Bからの検出電圧の差動信号をとることにより、各
検出電極14A,14B間の間隔Pを空間フィルタとし
て機能させて基板4の構成に起因する電界以外のノイズ
を除去することができるので、前記基板4上の部品6や
配線パターン7の状態を反映した電界分布を検出するこ
とができる。
【0042】図5は、前記検出部1の掃引方向(図中、
矢印swで示す。)とセンサユニット11A,11Bの
配置との関係を示す。図5(1)の配置によれば、各検
出電圧の差動処理は、掃引方向swに沿う方向で行われ
ることになり、また図5(2)の配置によれば、掃引方
向swに直交する方向で行われることになるが、第1の
構成の検査装置では、図5(1)(2)のいずれの配置
を採用してもよい。また図5(3)に示すように、さら
に前記センサユニット11A,11Bと同じ構成のセン
サユニット11C,11Dを導入して、これら2組のセ
ンサユニットにより、掃引方向swに沿う方向と掃引方
向swに直交する方向との2方向における電界分布の差
動処理を行うようにしてもよい。
【0043】つぎに図6は、基板4の磁界分布を検出す
るようにした場合の検出部1の構成を示す。なお、この
検出部1も外観は電界検出用の検出部1と同様であっ
て、2個のセンサユニット11A,11Bを収容したケ
ース本体10は、検査対象位置の上方で移動可能に支持
される。
【0044】各センサユニット11A,11Bは、図2
(2)と同様の構成の円筒ケース13A,13B内の下
部位置に、MI素子101A,101Bを配備するとと
もに、その上方にバイアスマグネット102A,102
B,センサ基板16A,16Bなどを収容して成る。M
I素子101A,101Bは、磁界の変化に応じてイン
ピーダンスが変化する特性を具備するもので、このMI
素子101A,101Bに高周波電流を印加することに
より前記インピーダンスの変化を電圧として取り出すこ
とができる。またバイアスマグネット102A,102
Bは、前記MI素子101A,101Bの検出領域にバ
イアス磁界を設定するためのものである。
【0045】図7は、MI素子に所定の周波数の電流を
与えたときのインピーダンスが磁界の変化によってどの
ように変化するかを示したものである。このようにMI
素子のインピーダンスは2次曲線状に変化するので、こ
の曲線において、インピーダンスがリニアな状態で変化
する(図中の矢印rが示す付近の変化をいう。)ときの
磁界Hをバイアス磁界として設定することにより、MI
素子の検出感度を向上させることができる。
【0046】図8は、前記第2の検出部1の電気構成を
示す。図中、103は、発振器であって、数10MHz
の高周波電流を生成する。この高周波電流は、それぞれ
抵抗104A,104Bを介して各MI素子101A,
101Bに印加されるもので、MI素子101Aから発
生した交流電圧はダイオードDA,コンデンサCAから成
る整流回路により平滑化され、第1の検出電圧が取り出
される。同様に、MI素子101Bについては、ダイオ
ードDB,コンデンサCBによって第2の検出電圧が取り
出される。さらにこれらの検出電圧は差動増幅器105
に入力されて、検知信号となる差動信号Vioが生成され
る。
【0047】このように、この磁界検出用の検出部1で
は、2個のセンサユニット11A,11Bにより、所定
間隔だけ離れた2カ所からの磁界を検出し、その差動信
号をとることによってノイズを除去するので、前記基板
4上の部品6や配線パターン7の状態を精度良く反映し
た磁界分布を検出することができる。なお、この第2の
検出部1についても、図5に示したのと同様に、掃引方
向swに沿う方向、掃引方向に直交する方向のいずれに
対しても、磁界の差動検出処理を行うことができる。ま
た4個のセンサユニット11A〜11Dを用いて、2方
向に対する差動検出処理を同時に行うこともできる。
【0048】図9は、配線パターンや基本的な部品(抵
抗,ダイオード,コンデンサ)について、それぞれ正常
時,断線時,短絡時の各電流モードを示す。また図10
は、これらの配線パターンや部品により冗長回路が構成
された場合を想定して、同様に3つのケースにおける電
流モードを示す。なお、各図中、Vsは電源電圧であ
り、Rsは電流制限抵抗である。また図中、左欄に回路
とともに示す矢印は、電流Iが流れる方向を示す。(こ
の電流Iは、交流,直流のいずれにもなり得る。)また
断線,短絡の各欄において、正常時と異なる電流モード
は、下線付きで示してある。なお、図10では、1番上
の回路に断線や短絡が生じる場合を想定している。
【0049】通常の配線パターンや部品においては、図
9に示すように、断線時の電流はゼロとなる。このよう
に基板4の所定の回路に電流が流れない状態が生じる
と、基板4の電界分布や磁界分布も変動するから、この
変化を検出することによって断線した部位を検出するこ
とができる。また短絡により、電流Iが過電流になった
場合も同様に、その変化が基板4の電界分布や磁界分布
に反映されるので、この変化を検出することによって短
絡した部位を検出することができる。
【0050】また冗長回路については、図10に示すよ
うに、一部の配線パターンや部品に断線が生じても、回
路全体を流れる電流Iは正常時と同様となる。しかしな
がら断線の生じた部位における電流i1がゼロとなるの
で、この電流変化により基板4の電界分布や磁界分布が
変動し、この変化を検出することによって断線した部位
を検出することができる。また短絡によって回路に流れ
る電流Iが過電流になる場合にも、同様に、この電流変
化による電界分布や磁界分布の変化を検出することによ
って、短絡した部位を検出することができる。
【0051】なお、短絡時に、短絡した先の回路構成に
よっては、電流Iに変化が生じないことがある。(図中
の下線を付けていない電流モードがこれに相当する。)
この場合は、電界分布や磁界分布も殆ど変化しないの
で、検出は不可能となる。ただしコンデンサにおいて
は、短絡時には常に電流が流れるようになるので、検出
時間を長くしたり、複数回の検出を行うことで、不良を
判別することができる(図9の)。またダイオードや
コンデンサによる冗長回路では、図10のに示すよ
うに、短絡の発生していない部品を流れる電流(i2,
i3)がゼロとなるので、電界分布や磁界分布の変化に
より不良部位を検出することが可能となる。
【0052】このように前記検査装置によれば、基板4
に非接触な状態で不良を検出することができるから、検
査時に基板4を損傷する虞がない。また微小な不良であ
っても、その不良部位における電位や電流に変化が見ら
れる場合であれば、電界分布や磁界分布の変化により前
記不良を精度良く検出することができる。
【0053】つぎに述べる第2の検査装置は、上記第1
の検査装置では検出できなかった不良も含めて検出でき
るようにしたものである。この装置は、基板4には通電
せずに、検出部1から高周波誘導磁界を与えることによ
って基板4上の閉ループに渦電流を発生させ、この渦電
流によって基板4上に生じた磁界を測定することによっ
て不良の有無を検出するようにしている。
【0054】通電されていない基板4に高周波誘導磁界
を作用させると、図11(1)〜(5)に示すように、
基板4上の閉ループを構成する回路に渦電流が発生す
る。(図中、渦電流の流れる方向を破線の矢印で示
す。)このような閉ループにおいて、断線や短絡により
閉ループの状態が変化すると、渦電流の流れる範囲や強
さなども変動するので、渦電流によって生じる磁界分布
も正常時とは異なる状態になる。よってこの渦電流によ
る磁界の分布状態が適正であるか否かをチェックするこ
とにより、基板4上に不良があるか否かを判別すること
ができる。
【0055】図12は、この第2の検査装置に使用する
検出部1Tの一構成例を示す。なお、検査装置全体の構
成は、図1と同様であるので、図示および説明は省略す
る。この実施例の検出部1Tは、電磁誘導機能を具備す
るセンサ本体部110と処理回路111とにより構成さ
れる。センサ本体部110は、基板に高周波誘導磁界を
作用させるための励磁コイル112や、この誘導磁界に
よる渦電流により発生した磁束を検出するための差動コ
イル113を具備するもので、たとえばケース体内の上
方位置に励磁コイル112を配備し、その下方の基板表
面に近い位置に差動コイル113を配備することができ
る。なお、図中の114は、励磁コイル112に高周波
電流を流すための発振器であり、115は、励磁コイル
112とグランド電位との間に介在する抵抗である。
【0056】前記処理回路111は、位相回路116,
プリアンプ117,掛け算回路118,積分回路119
などにより構成される。前記差動コイル113は、基板
4からの磁束のうち、前記励磁コイル112により誘導
された磁束を取り除いて、渦電流によって生じた磁束の
みを検出するためのもので、この差動コイル113で発
生した誘導電圧は、プリアンプ117を介して掛け算回
路118に入力される。
【0057】前記位相回路116は、励磁コイル112
からグランドへの接続経路から前記高周波電流を与えら
れて、この電流の示す位相と同位相またはこの位相から
所定量だけずれた位相を持つ信号を設定する。(以下、
この位相回路に設定された位相を「設定位相」とい
う。) この設定位相は掛け算回路118に与えられ、これによ
り前記差動コイル113の誘導電圧から前記設定位相を
持つ信号が取り出される。この検出された信号は、さら
に積分回路119において積分処理を施され、その処理
結果が最終の検出信号Vioとして制御装置3に出力され
る。
【0058】ここで、前記励磁コイル112を流れる電
流をid,励磁コイル112によって発生する励磁磁界
をΦd,この励磁磁界によって基板4の回路上に誘起さ
れる電圧をedとすると、Φd,edは、つぎの(1)(2)
式により表される。なお、(1)式のNcは、励磁コイル
112のインダクタンスや巻数により決定される係数で
ある。 Φd=id・Nc ・・・(1) ed=−dΦd/dt=−JωΦd ・・・(2)
【0059】さらに抵抗,コンデンサ,コイルが含まれ
る回路においては、前記誘起電圧edにより回路を流れ
る渦電流ieは、つぎの(3)式のようになる。 ie=Z/ed =(R+jωL−j1/ωc)/−jωΦd =−jR/ωΦd−L/Φd+1/ω2cΦd ・・・(3)
【0060】さらにこの渦電流ieにより発生する発生
する磁界Φeは、(4)式のようになり、よって差動コイ
ル113で誘起される電圧Eeは、(5)式により表すこ
とができる。なお、(4)式中のNsは、回路構成により
決まる係数である。 Φe=ie・Ns ・・・(4) Ee=−dΦe/dt =−jωΦe =R・Ns/Φd+jωL・Ns/Φd−j1/ωc・Ns/Φd (同位相成分) (90°遅れ成分) (90°進み成分) ・・・(5)
【0061】このように前記差動コイル113では、抵
抗,コイル,コンデンサの各成分を反映した誘起電圧が
得られるので、たとえば前記位相回路116に誘導磁界
よりも90°進んだ位相を設定して、コンデンサの成分
を反映した誘起電圧を検出した後、前記設定位相を誘導
磁界よりも90°遅れた位相に切り替えてコイルの成分
を反映した誘起電圧を検出するなど、設定位相の切替え
により、各部品種に起因する誘導電圧を切り分けて検出
することができる。なお、この場合の位相回路116の
切替えは、前記制御装置3により制御することができ
る。
【0062】図13および図14は、検出部1Tの他の
構成を示す。図13の検出部1Tでは、センサ本体部1
10において、前記差動コイル112に代えて、一対の
MI素子101A,101Bからの差動信号により渦電
流により生じた磁界を検出するようにしている。なお、
MI素子101A,101Bによる差動信号を得るため
の構成は前記図8と同様であり、処理回路111の構成
は前記図12と同様であるので、ここでは各部に前出と
同じ符号を付すことによって詳細な説明を省略する。
【0063】つぎに図14に示す検出部1Tは、センサ
本体部110の構成は前記図12と同様であるが、処理
回路111では、位相回路116,掛け算回路118,
および積分回路119の組合せが3組並列に配備され
る。(図中、各組合せをa,b,cに区分して示す。)
さらに各積分回路119a,119b,119cの後段
には、ベクトル処理部120が設けられている。
【0064】各位相回路116a,116b,116c
には、それぞれ励磁コイル112による誘導磁界と同位
相、90°遅れた位相、90°進んだ位相が設定され
る。各掛け算回路118a,118b,118cには、
それぞれ前記差動コイル113の誘導電圧が同時に与え
られるとともに、前段の位相回路116a,116b,
116cによる設定位相が入力される。これにより差動
コイル113で発生した誘導電圧に含まれる抵抗成分,
コイル成分,コンデンサ成分が同時に切り分けて検出さ
れるもので、検出された各成分は、積分回路119a,
119b,119cを経て、ベクトル処理部120に入
力される。
【0065】ベクトル処理部120は、検出された各成
分をディジタル処理した後、これらの成分を3次元ベク
トルの各要素とする配列データ、またはこのベクトルの
方向や長さを示すデータを作成し、これを検出信号とし
て出力する。
【0066】上記第2の構成の検査装置によれば、基板
4を検査位置に搬送した後、この基板4に通電しない状
態で検査部1Tを各検査対象領域に順に位置決めして検
査を行う。各検査対象領域では、基板4に高周波誘導磁
界を作用させつつ、検査対象領域から渦電流により生じ
た磁界分布を検出して、これをあらかじめ登録された基
準データと比較することになる。ここで、前記したよう
に、断線,短絡などの不良によって基板4上の閉ループ
が正常時と異なる状態になっていれば、基準データとは
異なる磁界分布が得られるから、基板4に通電した場合
には電位や電流に反映されないような不良でも、精度良
く検出することができる。
【0067】つぎに示す第3の検査装置も、第2の検査
装置と同様に、基板4に通電しない状態で検査を行うも
のであるが、この装置では、前出の磁界や電界に代え
て、超音波を用いて基板4上の不良を検出するようにし
ている。なお、この第3の検査装置においても、位置調
整装置2や制御装置3については、前記第1,第2の構
成の装置と同様であるので、以下では、検出部1の構成
のみを説明し、検査装置全体の構成についての図示およ
び説明は省略する。
【0068】図15は、この第3の検査装置に使用され
る検出部1Sの構成例を示す。この実施例の検出部1S
は、円筒状ケース体130を本体とするもので、図示し
ない位置調整機構によって、基板4の上方において移動
可能に支持される。このケース体内の下部位置には、圧
電素子132および音響整合層133が上下に積層され
るとともに、後記する処理回路が搭載されたセンサ基板
134,このセンサ基板134と圧電素子132とを中
継する電極端子135a,135bなどが組み込まれて
成る。
【0069】前記圧電素子132は、図示しない高周波
発振器からの駆動電流を受けて振動して超音波を発生さ
せるとともに、基板4からの反射波を受信してその受波
レベルに応じた電圧を生成する。音響整合層133は、
この圧電素子132で発生した超音波に振動特性の整合
処理を施してから空気中に伝搬させる。なお、前記ケー
ス体130内において、圧電素子132は、振動による
位置ずれを起こさないように、樹脂緩衝材136により
側方および上方を取り囲まれており、さらにこの上方位
置において、前記電極端子135a,135bが端子ホ
ルダ137により支持される。
【0070】図16は、前記圧電素子132からの出力
(図中、「圧電出力ΔVi」と示す。)を処理するため
の処理回路140の構成例を示す。この処理回路140
は、基板4からの反射波を受信するタイミングで圧電出
力ΔViを取り込んで、これを増幅処理するためのもの
で、オペアンプ141を主体とする。なお、このオペア
ンプ141は、反射波を受信しなかった場合の検出電圧
のオフセットレベルを調整できるように、正帰還型に構
成されており、帰還抵抗142,143やオフセット電
圧設定用の抵抗145,146が接続されるほか、+側
入力と出力との間に、ヒステリシス調整用の抵抗144
が配備される。
【0071】前記オペアンプ141の前段には、プレア
ンプ147およびゲート回路148が、後段にはバッフ
ァ回路149が、それぞれ配備される。ゲート回路14
8には、図示しない制御回路または前記制御装置3より
制御信号が与えられており、ゲート回路148が開いて
いる間の圧電出力ΔViがオペアンプ141に取り込ま
れて増幅された後、後段のバッファ回路149を介した
信号Vioが、検出信号として制御装置3に入力される。
なお、前記制御信号は、前記圧電素子132が超音波を
送信してから基板4からの反射波を受信するまでゲート
を閉じた後、所定時間、ゲートを開けるように設定され
る。
【0072】図17は、超音波の送受信により不良の検
出が可能な事例を示す。図17(1)は、正常な実装状
態の部品6に対する検出処理を示すもので、基板4に送
信する超音波のレベル(以下、「送信波レベル」とい
う。)をFt、この部品から受信した反射波のレベル
(以下、「受波レベル」という。)をFrとして示して
いる。一方、図17(2)〜(4)は、部品6またはそ
の実装状態に不良が生じた場合の検出処理であって、前
記図17(1)と同じ送信レベルFtの送信波に対し、
それぞれFr1,Fr2,Fr3の各受波レベルを持つ
反射波が得られたものとして示している。なお、図中の
8は、半田の部分である。
【0073】図17(2)は、部品6に割れが生じた
り、または部品の内部で断線している状態下での検出処
理を示す。この場合、送信波の一部が部品6内で吸収さ
れてしまうため、受波レベルFr1は、正常時のレベル
Frよりも小さくなると考えることができる。
【0074】図17(3)は、半田過多による中空半田
や半田過少などの半田付け不良及び部品の浮きが生じて
いる場合の検出処理を示す。このような半田付け不良の
ある部品6に超音波を与えると、半田付け部位8の中空
部や部品6で局所振動が起こって、送信波の一部が配線
パターン7や部品6に吸収されたり、正常時とは異なる
方向に反射するなどの現象が起こる。したがってこの場
合も、受波レベルFr2は、正常時のレベルFrよりも
小さくなると考えることができる。
【0075】図17(4)は、配線パターン7に割れや
断線が生じた場合の検出処理を示す。このような不良が
ある部位に超音波を与えた場合にも、分断された配線パ
ターン7や部品6での局所振動によって送信波の一部が
配線パターン7や部品6に吸収されたり、正常時とは異
なる方向に反射するなどの現象が起こる。したがってこ
の場合も、前記図17(2)(3)と同様に、受波レベ
ルFr3は、正常時のレベルFrよりも小さくなると考
えることができる。
【0076】このように基板4に不良が生じると、正常
時と同じレベルFtの超音波を作用させても、超音波の
反射状態などの変化により、検出部1への反射波のレベ
ルが変化するようになる。したがって送信波の条件を一
定にして各検出対象領域からの反射波を受信し、その反
射波のレベルをあらかじめ登録された基準データと比較
することにより、各種の不良の有無を精度良く検出する
ことができる。
【0077】なお、基板4上の検査対象領域はきわめて
小さいため、この第3の検査装置で使用する検出部1
は、局所的に急峻な立ち上がりを示す超音波を出射でき
るように構成するのが望ましい。
【0078】また特定の周波数の超音波を検査対象領域
に送信して、インパルスを与えてその反射波の周波数ス
ペクトルを見るようにすると、検査対象領域が良好であ
る場合と不良がある場合によって、前記反射波の周波数
スペクトルに差が生じる。そこで、前記超音波の周波数
を所定の周波数範囲内で可変設定できるようにすれば、
ある設定周波数による超音波を送信し、同調周波数を持
つ反射波の成分を取り出すことにより、良否判定を行う
ことが可能となる。さらに送信波のレベルを可変設定で
きるようにすれば、送信波レベルを、前記同調周波数を
持つ反射波を受信するのに最適なレベルに調整して、よ
り精度の高い検査を行うことができる。
【0079】上記第1〜3の検査装置は、いずれも、検
査に先立ち、検査対象領域や良否判定のための基準デー
タを制御装置3内に登録するティーチング処理を行った
上で、検査を実行する。これらティーチング処理や検査
の主要な流れは、いずれの検査装置にも共通するので、
以下、これらの共通する処理の流れについて簡単に説明
する。なお、以下の説明では、各検査装置の検査部1,
1S,1Tについては、便宜上、「検査部1」と総称す
る。
【0080】図18は、ティーチング時の処理手順を示
す。(以下、各ステップは「ST」として示す。) このティーチングは、不良部位の存在しない良好な基板
(以下、これを「基準基板」という。)を用いて行われ
る。まずST1では、基準基板を検査位置に搬入する。
なお、第1の検査装置を使用している場合は、このST
1の段階で基板を通電状態にするが、第2,第3の検査
装置を使用している場合は、基板へは通電しないで以下
の処理に進む。
【0081】つぎのST2では、オペレータによる検査
対象領域の設定を受け付ける。さらにこの設定がなされ
ると、その検査対象領域の設定位置や大きさなどをメモ
リ内に登録し、つぎのST3に進む。
【0082】なお、ST2では、あらかじめ記憶された
基板のマップ情報を表示させて、オペレータにこのマッ
プ上で検査対象領域を指定させるなどの方法により、検
査対象領域の設定データを簡単に取り込むことができ
る。または、検査対象領域としてあらかじめデフォルト
の設定データを登録しておき、ST2では、この設定デ
ータを表示するなどしてオペレータに確認を求め、修正
の指示があったときのみ、設定データを変更するように
してもよい。なお、検査対象領域は任意の大きさに設定
することができる。また冗長回路が設定されている場合
は、この冗長回路全体を含むような検査対象領域を設定
してもよく、または分岐した各回路毎に検査対象領域を
設定するようにしてもよい。
【0083】こうして検査対象領域が設定されると、S
T3では、最初の検査対象領域に検出部1を移動させ
る。そしてこの検査対象領域において検出部1を掃引し
つつ、複数の位置で検出処理を行わせ、その処理結果を
示す検出信号を取り込んで、基準データとしてメモリに
登録する(ST4,5)。なお、この検出信号の取込み
は、検査対象領域内でオペレータにより指定された位置
に対して行っても良いが、所定の間隔毎に順次検出処理
を行うようにしてもよい。
【0084】また第2の検査装置を使用する場合は、前
記ST4において、検査対象領域内の部品種に応じて、
位相回路116への設定位相や設定位相の切替えの順序
を決定し、これを検査条件としてメモリ内に登録するこ
とができる。また第3の検査装置を使用する場合は、S
T4において、前記ゲート回路148を開閉するタイミ
ングを決定し、これを検査条件としてメモリ内に登録す
ることができる。このようにして検査対象領域内での処
理が終了すると、ST5が「YES」となり、さらにS
T6からST3に戻った後に、つぎの検査対象領域に対
し、同様の処理を実行する。
【0085】以下、同様にして、検出部1を各検査対象
領域に順に移動させて、領域内を掃引しつつ検出処理を
行うことにより、基準データが蓄積されていく。なお、
各基準データは、検出部1から得た検出信号の値に加え
て、その検出信号を得たときの検出部1の座標位置を対
応づけたデータ構成をとるのが望ましい。このようにし
てすべての検査対象領域に対する処理が終了すると、S
T6が「YES」となって、ティーチング処理が終了す
る。
【0086】図19は、検査時の処理手順を示す。な
お、この図19では、先のティーチングの手順と混同し
ないように、各処理のステップをST11以下の符号に
より示す。まず最初のST11では、検査対象の基板4
を搬入して検査位置に位置決めする。なお、このとき
も、第1の検査装置を使用する場合は、基板4を通電状
態にするのに対し、第2,第3の検査装置を使用する場
合は、基板4に通電しないまま以下の処理を実行す
る。)
【0087】つぎのST12では、前記メモリに登録さ
れた検査対象領域を読み出し、ST13では、この検査
対象領域に検出部1を移動させる。つぎに、前記検査対
象領域内において検出部1を掃引しつつ、前記基準デー
タに対応する各位置毎に検出処理を行う(ST14,1
5)。この処理により得た検出信号は、検査データとし
てメモリ内に蓄積される。
【0088】前記検査対象領域内の処理が終了すると、
ST15が「YES」となってST16へと進み、前記
検査データと基準データとを比較する。なお、この比較
処理では、たとえば検査データと基準データとの差をと
り、その差分値が所定のしきい値を越える場合には、両
者は不一致であると判定する。
【0089】上記の比較処理において基準データに一致
しない検査データがあると、つぎのST17が「YE
S」となってST18に進み、この検査データを得た位
置や不一致の度合いなどを、不良情報としてメモリに保
存する。この後、ST19からST12に戻り、つぎの
検査対象領域に対して同様の処理を実行する。
【0090】このようにしてすべての検査対象領域に対
する処理が終了すると、ST19が「YES」となって
ST20に進み、メモリ内に不良情報が保存されている
か否かをチェックする。ここで不良情報が保存されてい
なければ、ST21に進んで検査対象の基板4を良基板
と判定する。他方、不良情報が保存されている場合は、
ST22に進んで、前記検査対象の基板4を不良基板で
あると判定する。
【0091】こうして良,不良のいずれかの判定が終了
すると、ST23に進んで、この判定結果を出力する。
なお、ST22の不良判定を行った場合には、前記判定
結果とともに、不良情報や検査対象領域の位置などの詳
細情報を出力するのが望ましい。
【0092】
【発明の効果】上記したように、この発明では、部品実
装基板に非接触な状態で基板を観測して、不良の有無を
反映した物理量を検出して判別処理を行うので、高密度
の基板を検査対象とする場合も、この基板の回路を破損
する虞なしに、精度の良い検査を行うことができる。ま
たフェイスダウン実装による部品を含む回路について
も、基板に非接触の状態で検査を行うことができる。特
に、この発明の第2,第3の方法によれば、基板に通電
しない状態で磁界や超音波を作用させ、この作用により
発生する物理量(渦電流による磁界,超音波の反射波)
を用いて判別処理を行うので、基板に通電した検査で
は、電位や電流が変化しないために発見できなかった不
良も検出することが可能となり、検出精度を大幅に向上
することができる。
【図面の簡単な説明】
【図1】この発明にかかる第1の検査装置の概略構成を
示す図である。
【図2】検出部の内部構成を示す図である。
【図3】検出部の電気構成を示す図である。
【図4】基板上の電界分布と検出部による検出結果との
関係を示すグラフである。
【図5】検出部の掃引方向とセンサユニットの配置との
関係を示す図である。
【図6】検出部の他の構成を示す図である。
【図7】MI素子の特性曲線を示す図である。
【図8】図6の検出部の電気構成を示す図である。
【図9】基本的な回路における電流モードを事例毎に示
す図である。
【図10】冗長回路における電流モードを事例毎に示す
図である。
【図11】渦電流の発生例を示す図である。
【図12】第2の検査装置に使用される検出部の電気構
成を示す図である。
【図13】第2の検査装置に使用される検出部の他の電
気構成を示す図である。
【図14】第2の検査装置に使用される検出部の他の電
気構成を示す図である。
【図15】第3の検査装置に使用される検出部の構成を
示す図である。
【図16】図15の検出部の電気構成を示す図である。
【図17】超音波の送受信により不良の検出が可能な事
例を示す図である。
【図18】ティーチング処理の手順を示すフローチャー
トである。
【図19】検査の手順を示すフローチャートである。
【図20】従来の検査方法を示す図である。
【符号の説明】
1 検出部 2 位置調整装置 3 制御装置 4 部品実装基板 14A,14B 検出電極 101A,101B MI素子 112 励磁コイル 113 差動コイル 132 圧電素子
【手続補正書】
【提出日】平成14年7月3日(2002.7.3)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項1
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正内容】
【0008】この発明の第1の方法は、この原理に着目
してなされたもので、検査対象の部品実装基板に通電
し、この部品実装基板に非接触な状態を維持しながら基
板に対する相対位置を変化させて前記基板上における電
界または磁界の分布状態を検出し、この検出結果を用い
て前記基板に不良があるか否かを判別するようにしてい
る。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】変更
【補正内容】
【0009】基板に非接触の状態を維持しながら基板に
対する相対位置を変化させて前記基板における電界また
は磁界の分布状態を検出するには、たとえば電界検出用
または磁界検出用のセンサを基板の上方位置に配備し、
このセンサを基板の表面に沿う方向に掃引しながら複数
の位置で検出処理を行えばよい。不良の有無の判別は、
上記のようにして検出された電界分布または磁界分布
を、不良部位がない場合に得られるべき理想の分布状態
と比較することによって行うことができる。すなわち検
出された分布状態に理想の分布状態と異なる部分があれ
ば、この相違する部分に不良が発生していると判別する
ことができる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0012
【補正方法】変更
【補正内容】
【0012】基板上に渦電流を発生させて、その電流に
伴う磁界の分布状態を基板に非接触な状態で検出するに
は、たとえば誘導磁界を生成する機能を持つ磁界検出用
のセンサを基板の上方位置に配備し、このセンサと基板
との相対位置関係を変化させながら検出処理を行えばよ
い。不良部位の有無の判別については、第1の方法と同
様であって、検出された磁界分布を、不良部位がない場
合に得られるべき理想の分布状態と比較することによっ
て不良の有無を判別することができる。なお、渦電流
は、着目中の回路を中心とする領域に発生させれば良い
が、これに限らず、基板全体に渦電流を発生させてもよ
い。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0039
【補正方法】変更
【補正内容】
【0039】なお、上記図3の回路構成のうち、差動増
幅器17の手前までの回路は、電極14A,14B,1
5A,15Bを除き、各センサユニット11A,11B
毎に前記センサ基板16A,16Bに搭載される。また
差動増幅器17は、図示しない制御装置3へのインター
フェース回路などとともに、前記ケース本体10内の他
の基板に搭載される。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0086
【補正方法】変更
【補正内容】
【0086】図19は、検査時の処理手順を示す。な
お、この図19では、先のティーチングの手順と混同し
ないように、各処理のステップをST11以下の符号に
より示す。まず最初のST11では、検査対象の基板4
を搬入して検査位置に位置決めする。なお、このとき
も、第1の検査装置を使用する場合は、基板4を通電状
態にするのに対し、第2,第3の検査装置を使用する場
合は、基板4に通電しないまま以下の処理を実行する。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松井 健次 京都市下京区塩小路通堀川東入南不動堂町 801番地 オムロン株式会社内 Fターム(参考) 2G014 AA01 AA02 AA03 AB59 AC09 5E319 AC01 CD52

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 部品実装基板を検査するための方法であ
    って、 前記部品実装基板に通電してこの基板上における電界ま
    たは磁界の分布状態を基板に非接触な状態で検出し、こ
    の検出結果を用いて前記基板に不良があるか否かを判別
    することを特徴とする部品実装基板の検査方法。
  2. 【請求項2】 部品実装基板を検査するための方法であ
    って、 前記部品実装基板に磁界を作用させて基板上のパターン
    を含む導体部または基板上のパターン及び実装部品によ
    り形成された閉ループに渦電流を発生させるとともに、
    この渦電流により発生する磁界の分布状態を基板に非接
    触な状態で検出し、この検出結果を用いて前記基板に不
    良があるか否かを判別することを特徴とする部品実装基
    板の検査方法。
  3. 【請求項3】 部品実装基板を検査するための方法であ
    って、 前記部品実装基板に所定距離だけ離れた位置から所定周
    波数の超音波を発射して基板からの反射波を検出し、こ
    の検出結果を用いて前記基板に不良があるか否かを判別
    することを特徴とする部品実装基板の検査方法。
  4. 【請求項4】 請求項1〜3のいずれかに記載された部
    品実装基板の検査方法であって、 前記部品実装基板において、少なくとも冗長回路を構成
    する配線パターンまたは部品を含む領域を検査対象とす
    るようにした部品実装基板の検査方法。
  5. 【請求項5】 請求項1〜3のいずれかに記載された部
    品実装基板の検査方法であって、 検査対象の部品実装基板と同様の構成であり、不良のな
    い良品基板について、あらかじめ検査対象の基板と同様
    の条件による検出処理を行ってその検出結果を基準デー
    タとして登録しておき、検査時に検査対象の部品実装基
    板について得た検出結果を前記基準データと比較して不
    良の有無を判別するようにした部品実装基板の検査方
    法。
  6. 【請求項6】 部品実装基板に非接触の状態で配備さ
    れ、前記基板上における電界または磁界の分布状態を検
    出する検出部と、 前記検出部と基板との相対位置関係を調整する位置調整
    手段と、 前記位置調整手段を制御してあらかじめ定められた基板
    上の複数位置に検出部を順に対応させながら検出処理を
    行わせ、各位置における検出部からの検出信号を用いて
    前記基板に不良があるか否かを判別する制御手段とを具
    備して成る部品実装基板用の検査装置。
  7. 【請求項7】 部品実装基板に非接触の状態で配備さ
    れ、前記基板に磁界を作用させて基板上のパターンを含
    む導体部または基板上のパターン及び実装部品により形
    成された閉ループに渦電流を発生させるとともに、この
    渦電流により基板に生じた磁界の分布状態を検出する検
    出部と、 前記検出部と基板との相対位置関係を調整する位置調整
    手段と、 前記位置調整手段を制御してあらかじめ定められた基板
    上の複数位置に検出部を順に対応させながら検出処理を
    行わせ、各位置における検出部からの検出信号を用いて
    前記基板に不良があるか否かを判別する制御手段とを具
    備して成る部品実装基板用の検査装置。
  8. 【請求項8】 部品実装基板に非接触の状態で配備さ
    れ、前記基板に所定周波数の超音波を発射して基板から
    の反射波を検出する検出部と、 前記検出部と基板との相対位置関係を調整する位置調整
    手段と、 前記位置調整手段を制御してあらかじめ定められた基板
    上の複数位置に検出部を順に対応させながら検出処理を
    行わせ、各位置における検出部からの検出信号を用いて
    前記基板に不良があるか否かを判別する制御手段とを具
    備して成る部品実装基板用の検査装置。
JP2001220081A 2001-07-19 2001-07-19 部品実装基板の検査方法および部品実装基板用の検査装置 Pending JP2003035738A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001220081A JP2003035738A (ja) 2001-07-19 2001-07-19 部品実装基板の検査方法および部品実装基板用の検査装置
DE10232398A DE10232398A1 (de) 2001-07-19 2002-07-17 Verfahren und Vorrichtung zur Inspektion von Leiterplatten
US10/198,739 US6937035B2 (en) 2001-07-19 2002-07-19 Method and apparatus for inspecting printed circuit boards
US11/184,888 US7250785B2 (en) 2001-07-19 2005-07-20 Method and apparatus for inspecting printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001220081A JP2003035738A (ja) 2001-07-19 2001-07-19 部品実装基板の検査方法および部品実装基板用の検査装置

Publications (1)

Publication Number Publication Date
JP2003035738A true JP2003035738A (ja) 2003-02-07

Family

ID=19053961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001220081A Pending JP2003035738A (ja) 2001-07-19 2001-07-19 部品実装基板の検査方法および部品実装基板用の検査装置

Country Status (3)

Country Link
US (2) US6937035B2 (ja)
JP (1) JP2003035738A (ja)
DE (1) DE10232398A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026320A (ja) * 2006-07-20 2008-02-07 Microinspection Inc 非接触シングルサイドプローブ及び、これを用いたパターン電極の断線・短絡検査装置及びその方法
JP2008145445A (ja) * 2003-05-06 2008-06-26 Lg Display Co Ltd フラットパネルディスプレイの検査方法及び検査装置
JP2009245972A (ja) * 2008-03-28 2009-10-22 Yamaha Motor Co Ltd 基板処理装置
JP2011033542A (ja) * 2009-08-04 2011-02-17 Oht Inc 回路パターン検査装置
WO2013031019A1 (ja) * 2011-09-02 2013-03-07 トヨタ自動車株式会社 内燃機関の燃料供給装置
JP2018054453A (ja) * 2016-09-29 2018-04-05 日置電機株式会社 検出センサおよび検査装置
JP7123519B1 (ja) * 2021-06-10 2022-08-23 東芝三菱電機産業システム株式会社 渦電流検査方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1720458B (zh) * 2002-11-30 2010-06-23 Oht株式会社 电路图案检查装置及电路图案检查方法
DE10344409A1 (de) * 2003-09-25 2005-04-28 Marconi Comm Gmbh Verfahren zum Fertigen einer Hochfrequenzbaugruppe
JP2005134196A (ja) * 2003-10-29 2005-05-26 Nec Electronics Corp 非破壊解析方法及び非破壊解析装置
US6975108B2 (en) * 2003-11-13 2005-12-13 Yuli Bilik Methods and devices for eddy current PCB inspection
KR100630005B1 (ko) * 2004-05-18 2006-09-27 엘지전자 주식회사 비파괴 검사 장치 및 검사 방법
US7129719B2 (en) * 2004-06-01 2006-10-31 Samsung Techwin Co., Ltd. Apparatus for detecting defect in circuit pattern and defect detecting system having the same
CN1707484A (zh) * 2004-06-12 2005-12-14 鸿富锦精密工业(深圳)有限公司 主机板上横跨裂缝的布线检查系统及方法
US20060000542A1 (en) * 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060099803A1 (en) * 2004-10-26 2006-05-11 Yongki Min Thin film capacitor
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
JP4783069B2 (ja) * 2005-06-23 2011-09-28 株式会社東芝 コイルの水漏れ検出方法およびこの検出方法に適用する水漏れ検出装置
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US7496466B2 (en) * 2007-01-19 2009-02-24 Huntron, Inc. System for fault determinations for high frequency electronic circuits
US8643539B2 (en) * 2008-11-19 2014-02-04 Nokomis, Inc. Advance manufacturing monitoring and diagnostic tool
US8106666B2 (en) * 2009-03-12 2012-01-31 International Business Macines Corporation Testing an electrical component
US8136982B2 (en) * 2009-03-16 2012-03-20 International Business Machines Corporation Thermal profiling to validate electronic device authenticity
US8242793B2 (en) * 2009-03-17 2012-08-14 International Business Machines Corporation Electromagnetic profiling to validate electronic device authenticity
KR101112621B1 (ko) * 2010-03-05 2012-02-16 삼성전기주식회사 수동소자가 내장된 인쇄회로기판의 이상 유무 판단 방법
CN103063971B (zh) * 2012-11-29 2015-11-25 惠州Tcl移动通信有限公司 一种钻孔检测电路及采用该钻孔检测电路的检测设备
US9551744B2 (en) * 2013-02-04 2017-01-24 Hamilton Sundstrand Corporation Detecting early failures in printed wiring boards
CN103217616B (zh) * 2013-03-29 2015-07-01 江苏省电力公司张家港市供电公司 智能配线仪
JP6076208B2 (ja) * 2013-06-21 2017-02-08 株式会社日本マイクロニクス 配線基板の検査装置および配線基板の検査方法
US9523729B2 (en) * 2013-09-13 2016-12-20 Infineon Technologies Ag Apparatus and method for testing electric conductors
CN103698644B (zh) * 2013-12-18 2016-06-01 马震远 基于霍尔传感器列阵的pcb短路检测方法及检测装置
US20170245361A1 (en) * 2016-01-06 2017-08-24 Nokomis, Inc. Electronic device and methods to customize electronic device electromagnetic emissions
KR102565698B1 (ko) * 2016-12-01 2023-08-10 삼성디스플레이 주식회사 표시 장치
US10448864B1 (en) 2017-02-24 2019-10-22 Nokomis, Inc. Apparatus and method to identify and measure gas concentrations
KR102387464B1 (ko) 2017-10-12 2022-04-15 삼성전자주식회사 배선 회로 테스트 장치 및 방법과, 그 방법을 포함한 반도체 소자 제조방법
US11489847B1 (en) 2018-02-14 2022-11-01 Nokomis, Inc. System and method for physically detecting, identifying, and diagnosing medical electronic devices connectable to a network
WO2019220953A1 (ja) * 2018-05-15 2019-11-21 株式会社島津製作所 磁性体検査装置および磁性体検査方法
CN113740709A (zh) * 2021-09-02 2021-12-03 广州普庆电子科技有限公司 一种基于电磁扫描的电路板故障器件检测方法
US20230133953A1 (en) * 2021-10-21 2023-05-04 Keysight Technologies, Inc. Apparatus and system for generating magnetic fields in inaccessible regions

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753096A (en) * 1971-02-04 1973-08-14 Automation Ind Inc Eddy current flaw detection system with left off compensation
DE2311903A1 (de) * 1973-03-09 1974-09-12 Siemens Ag Verfahren und einrichtung zur ortung von kurzschluessen in mehrlagenverdrahtungen
US4074188A (en) * 1975-08-01 1978-02-14 Testline Instruments, Inc. Low impedance fault detection system and method
JPS577569A (en) 1980-06-17 1982-01-14 Fuji Facom Corp Detecting system for disconnection in digital output circuit
JPS62187258A (ja) 1986-02-14 1987-08-15 Sumitomo Bakelite Co Ltd 回路板の検査方法
JPH0750138B2 (ja) 1989-07-07 1995-05-31 松下電器産業株式会社 透明導電回路基板の欠陥検査法
US5218284A (en) * 1990-12-31 1993-06-08 Motorola, Inc. Integral battery charging and supply regulation circuit
CA2049616C (en) * 1991-01-22 2000-04-04 Jacob Soiferman Contactless test method and system for testing printed circuit boards
US5424633A (en) * 1991-01-22 1995-06-13 Advanced Test Technologies Inc. Contactless test method and system for testing printed circuit boards
JPH04372879A (ja) 1991-06-21 1992-12-25 Sanyu Kogyo Kk 自動車用防曇ガラスにおける熱線の断線検査方法
JPH08105926A (ja) 1994-10-05 1996-04-23 Fujitsu Ltd 配線パターン検査装置及び配線パターン検査方法
US5517110A (en) * 1995-04-06 1996-05-14 Yentec Inc. Contactless test method and system for testing printed circuit boards
JPH0961486A (ja) 1995-08-28 1997-03-07 Nec Corp 半田付け検査装置
JP2865046B2 (ja) 1996-02-16 1999-03-08 日本電気株式会社 電子部品の半田接続検査方法及び検査装置
JP2994259B2 (ja) * 1996-03-28 1999-12-27 オー・エイチ・ティー株式会社 基板検査方法および基板検査装置
JP3146980B2 (ja) 1996-06-18 2001-03-19 株式会社石垣 汚泥等の濃縮装置におけるフロックの掬上装置
JPH1061486A (ja) 1996-08-23 1998-03-03 Isuzu Motors Ltd ピストンの構造
JP3401148B2 (ja) 1996-08-30 2003-04-28 株式会社ヨコオ 基板パターンの検査方法およびそれに用いる検査装置
JPH10206480A (ja) 1997-01-20 1998-08-07 Okano Denki Kk 導体回路基板検査装置における導体回路基板の支持方法
US5821759A (en) * 1997-02-27 1998-10-13 International Business Machines Corporation Method and apparatus for detecting shorts in a multi-layer electronic package
JP3097649B2 (ja) 1998-02-06 2000-10-10 日本電気株式会社 電界検出プローブを用いたデジタルicの半田接続検査方法
IL124961A (en) * 1998-06-16 2006-10-05 Orbotech Ltd Contactless test method and system
JP2000028669A (ja) 1998-07-10 2000-01-28 Showa Electric Wire & Cable Co Ltd 金属撚線の探傷方法およびその装置
JP2000230959A (ja) 1999-02-09 2000-08-22 Kyosan Electric Mfg Co Ltd Led式信号灯の断線検出装置
US6529019B1 (en) * 2000-10-23 2003-03-04 Agilent Technologies, Inc. Multiple axis magnetic test for open integrated circuit pins

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008145445A (ja) * 2003-05-06 2008-06-26 Lg Display Co Ltd フラットパネルディスプレイの検査方法及び検査装置
JP2008026320A (ja) * 2006-07-20 2008-02-07 Microinspection Inc 非接触シングルサイドプローブ及び、これを用いたパターン電極の断線・短絡検査装置及びその方法
JP2009245972A (ja) * 2008-03-28 2009-10-22 Yamaha Motor Co Ltd 基板処理装置
JP2011033542A (ja) * 2009-08-04 2011-02-17 Oht Inc 回路パターン検査装置
JP4644745B2 (ja) * 2009-08-04 2011-03-02 オー・エイチ・ティー株式会社 回路パターン検査装置
WO2013031019A1 (ja) * 2011-09-02 2013-03-07 トヨタ自動車株式会社 内燃機関の燃料供給装置
JPWO2013031019A1 (ja) * 2011-09-02 2015-03-23 トヨタ自動車株式会社 内燃機関の燃料供給装置
JP2018054453A (ja) * 2016-09-29 2018-04-05 日置電機株式会社 検出センサおよび検査装置
JP7123519B1 (ja) * 2021-06-10 2022-08-23 東芝三菱電機産業システム株式会社 渦電流検査方法
WO2022259444A1 (ja) * 2021-06-10 2022-12-15 東芝三菱電機産業システム株式会社 渦電流検査方法

Also Published As

Publication number Publication date
DE10232398A1 (de) 2003-02-27
US6937035B2 (en) 2005-08-30
US20050255744A1 (en) 2005-11-17
US20030016026A1 (en) 2003-01-23
US7250785B2 (en) 2007-07-31

Similar Documents

Publication Publication Date Title
JP2003035738A (ja) 部品実装基板の検査方法および部品実装基板用の検査装置
JP2940815B2 (ja) 導体回路基板の検査方法およびその検査装置
US6373258B2 (en) Non-contact board inspection probe
US7385392B2 (en) Eddy current sensing arrays and system
US7640138B2 (en) Interconnection pattern inspection method, manufacturing method of semiconductor device and inspection apparatus
US7495433B2 (en) Device for detecting defects in electrically conductive materials in a nondestructive manner
JP2005345470A (ja) 電子デバイスの検査装置
JPH11502309A (ja) 障害カバリッジを拡大した製造欠陥分析装置
JP2006200993A (ja) 回路パターン検査装置およびその方法
WO2002101399A1 (fr) Dispositif de controle d'un motif de circuit, procede de controle d'un motif de circuit et support d'enregistrement
US6242923B1 (en) Method for detecting power plane-to-power plane shorts and I/O net-to power plane shorts in modules and printed circuit boards
WO1999064879A9 (en) A method and apparatus for finding and locating manufacturing defects on a printed circuit board
US6747268B1 (en) Object inspection method and system
KR101175384B1 (ko) 회로 패턴 검사 장치, 그 방법 및 컴퓨터 프로그램을 기억하는 컴퓨터 판독 가능 기록 매체
US8138601B2 (en) Ultrasonic measuring method, electronic component manufacturing method, and semiconductor package
JP5105442B2 (ja) プリント基板の検査装置および検査方法
JP2002014132A (ja) 回路基板検査装置
US20100327875A1 (en) Integrated Circuit Thermally Induced Noise Analysis
Malikov et al. Experimental Studies of Conductive Paths of Printed Circuit Boards by Using Subminiature Eddy Current Transducers
US6337218B1 (en) Method to test devices on high performance ULSI wafers
JP2000232141A (ja) 半導体パッケージ用基板の導通検査方法
US8106653B2 (en) Optical-magnetic Kerr effect waveform testing
JP2002323308A (ja) 電子部品検査方法,電子部品検査装置及び電子部品検査プログラム
JPH11211799A (ja) プリント回路基板用不良部品検出装置及び検出方法
US20110199112A1 (en) Determination of properties of an electrical device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050927