JP2011033542A - 回路パターン検査装置 - Google Patents

回路パターン検査装置 Download PDF

Info

Publication number
JP2011033542A
JP2011033542A JP2009181781A JP2009181781A JP2011033542A JP 2011033542 A JP2011033542 A JP 2011033542A JP 2009181781 A JP2009181781 A JP 2009181781A JP 2009181781 A JP2009181781 A JP 2009181781A JP 2011033542 A JP2011033542 A JP 2011033542A
Authority
JP
Japan
Prior art keywords
inspection
signal
conductive pattern
unit
detection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009181781A
Other languages
English (en)
Other versions
JP4644745B2 (ja
Inventor
Hiroshi Hamori
寛 羽森
Masatoshi Sakawa
正敏 坂和
Kosuke Kato
浩介 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OHT Inc
Original Assignee
OHT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OHT Inc filed Critical OHT Inc
Priority to JP2009181781A priority Critical patent/JP4644745B2/ja
Priority to TW099125564A priority patent/TWI401452B/zh
Priority to CN201010243928.4A priority patent/CN101995545B/zh
Priority to KR1020100074491A priority patent/KR101276970B1/ko
Publication of JP2011033542A publication Critical patent/JP2011033542A/ja
Application granted granted Critical
Publication of JP4644745B2 publication Critical patent/JP4644745B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/07Non contact-making probes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Abstract

【課題】導体パターンに非接触で容量結合した電極を用いた回路パターン検査装置においては、検査対象の導電パターンの微細化が進むと共に、得られる検査信号値が小さくなり、欠陥の判定が難しくなっている。
【解決手段】回路パターン検査装置は、間隔を空けて配置された2組のセンサ対を備える検査部を移動しつつ、各導電パターンに交流信号からなる検査信号を容量結合により印加し、且つ導電パターンを伝搬した検査信号を容量結合により検出して、一度の移動による検査により各導電パターンから検査信号をそれぞれに検出し、これらの検出信号を判定基準値と比較して欠陥候補を選出し、各検査信号における導電パターンの位置を一致させて、欠陥候補どうしを比較し、同じパターン位置に共通して欠陥候補が存在する導電パターンを不良と判定する。
【選択図】図1

Description

本発明は、基板上に形成された導電パターンの欠陥を非接触で検査可能な回路パターン検査装置に関する。
近年、表示デバイスは、ガラス基板上に液晶を用いた液晶表示デバイス又は、プラズマを利用したプラズマ表示デバイスが主流となっている。これらの表示デバスイの製造工程の中で、ガラス基板上に形成された回路配線となる導電パターンに対して、断線及び短絡の有無の不良検査を行っている。
これまでの一般的な導電パターンの検査手法としては、例えば、特許文献1に記載されるように、導電パターンの両端に検査プローブのピン先を接触させて、一方の検査プローブから直流検査信号を印加し、他方の検査プローブから伝搬された直流検査信号を検出し、検出信号の有無により断線及び短絡の有無を検査する接触式の検査手法(ピンコンタクト方式)が知られている。
別の検査手法として、特許文献2には、少なくとも2つの検査プローブを導体パターンに近接させて、導体パターンとは非接触で容量結合した状態で移動させつつ、一方の検査プローブから交流検査信号を印加し、他方の検査プローブで導体パターンを伝搬した交流検査信号を検出する。検出信号の波形の変化により、導電パターンにおける断線及び短絡の有無の検査を行っている。
特開昭62−269075号公報 特開2004−191381号公報
前述した表示デバイスは、表示画面の大画面化が求められて、画面サイズがより大型化すると共に、表示画面の緻密さが求められて、表示画素の微細化が図られている。このため、表示画素の駆動用配線や信号線等の導電パターンが長くなると共に微細化されている。
多数の導電パターンに対して検査を行う場合、特許文献1で提案されるようなピン先を接触させる検査プローブでは、第1の方法として、配列された導電パターン上を横断するように検査プローブを摺動移動させて、順次検査を行うか、第2の方法として、導電パターン数と同じ数の検査プローブを配備して、一括的に検査プローブを接触させるか、又は、第3の方法として、検査プローブを上下動させつつ、選択的に導電パターンに接触するように移動させている。
検査プローブを摺動移動させた場合、ピン先が導電パターンへ接触した状態で移動するため、剥がれやキズによるダメージが問題となる。また、検査プローブを導電パターンに摺動せずに接触させる場合であっても、ピン先の接触により導電パターンへの押圧によるキズ等のダメージが問題となる。また、プログラム等を用いて検査プローブの接触動作及び移動の自動化を図ろうとする場合には、導電パターンの細線化及び配線間隔の微小化が進むほど位置制御が容易ではなくなる。
また、導体パターンに非接触で容量結合した電極を用いた検査装置においては、電極と対向する導電パターンの表面積の縮小が進むにつれて、検出される検査信号の値も小さくなっている。導電パターンに印加する検査信号の値を大きくすれば、検出される検査信号も大きくなるが、導電パターンの微細化に伴い、許容できる検査信号の値も小さくなってきている。また検出信号には、検査信号の他に外部から重畳されたノイズが含まれて検出されている。このため、検査信号がノイズか否かの判定に熟練度を要したり、コンピュータ判定を行う際には基準値の設定が難しくなったりしている。
また、検査対象基板に対して、1つのセンサ部を用いて、移動させた検査を行うと、1つの検出信号が得られる。1つの検出信号のみで判定を行った場合、閾値を厳しく設定することで、微少な信号変化から欠陥の有無を判定できるが、同時に検出信号に含まれている可能性があるノイズ成分に対しても判定対象としてしまうため、得られた判定結果が、真の欠陥のみであるか否かを確定できない。そのため、再度、同じ条件で2回目の検査を実施して、得られた2回目の検査結果を1回目の検査結果と比較して、欠陥の確定を行っている。このため、正確な検査結果を得るためには、同じ検査対象に対して、同じ検査条件で少なくとも2回の検査を行わなければならない。この検査方法では、正確な検査結果を得るために、2回分の検査を行う時間を費やすため、検査時間の短縮は容易なことではない。加えて、1回目の検査と2回目の検査との間に時間が空いてしまうと、同じ検査条件で検査することは、容易ではない。
そこで本発明は、基板上に配列された各導電パターンに対して、時系列的に複数組のセンサを用いて複数回検出し、それらの検出信号を積演算した判定信号を生成し、導電パターンの良不良の適正な判定を実現する回路パターン検査装置を提供することを目的とする。
上記目的を達成するために、本発明に従う実施形態は、複数の導電パターンが列状に形成された基板を検査対象とし、前記導電パターンのうちの第1の導電パターンに対して、共に、対向する第1の給電電極及び第1のセンサ電極を備える第1のセンサ対と、前記第1の導電パターンから予め定めたパターン数分の距離を離れた第2の導電パターンに対して、共に、対向する第2の給電電極及び第2のセンサ電極を備える第2のセンサ対と、前記第1のセンサ対と前記第2のセンサ対を保持し、前記導電パターンの上方に一定の距離で離間して、該導電パターンの列を交差するように移動させる移動部と、前記移動部による前記第1のセンサ対と前記第2のセンサ対の移動中に、前記第1の給電電極及び前記第2の給電電極に、交流信号からなる同一の検査信号を供給し、前記第1の給電電極及び前記第2の給電電極が対向して容量結合した、それぞれの導電パターンに該検査信号を順次印加させる検査信号供給部と、前記検査信号が印加された前記導電パターンにそれぞれに容量結合して前記第1のセンサ電極及び前記第2のセンサ電極により取得された第1の検出信号及び第2の検出信号に対して、予め定めた判定基準値と比較して欠陥候補を選出し、さらに、前記第1の検出信号上及び前記第2の検出信号上における導電パターンの位置が一致するように、いずれかの検出信号の位置を移動させる距離軸マッチングを行う検査信号処理部と、前記導電パターンの位置が一致された前記第1の検出信号と前記第2の検出信号における前記欠陥候補どうしを比較し、同じパターン位置に共通して存在する欠陥候補を前記導電パターンの真の欠陥と判定する欠陥判定部と、を具備する回路パターン検査装置を提供する。
さらに、複数の導電パターンが列状に形成された基板を検査対象とし、欠陥を有する導電パターンを検出するための前記導電パターンの列と交差する方向に所定のパターン数の距離を空けて並設される少なくとも2組の給電電極及びセンサ電極の対で構成された検査部を備える回路パターン検査装置の検査方法であって、前記列と交差する方向に前記検査部を移動させて、それぞれの前記給電電極から交流信号からなる同一の検査信号を離間する異なる導電パターンに容量結合により順次印加し、前記検査信号が印加されたそれぞれの前記導電パターンを伝搬した前記検査信号を容量結合により、それぞれに前記センサ電極から第1の検出信号及び第2の検出信号を取得し、前記第1の検出信号及び第2の検出信号に対して、予め定めた判定基準値を比較して欠陥候補を選出し、前記第1の検出信号上及び前記第2の検出信号上における導電パターンの位置が一致するように、いずれかの検出信号の位置を移動させて距離軸マッチングを取り、前記導電パターンの位置が一致された前記第1の検出信号と前記第2の検出信号における前記欠陥候補どうしを比較し、同じパターン位置に共通して存在する欠陥候補を前記導電パターンの真の欠陥と判定する回路パターン検査装置の検査方法を提供する。
本発明によれば、基板上に配列された各導電パターンに対して、時系列的に複数組のセンサを用いて複数回検出し、それらの検出信号を積演算した判定信号を生成し、導電パターンの良不良の適正な判定を実現する回路パターン検査装置を提供することができる。
図1は、本発明に係る回路パターン検査装置のデュアル検査部の概念的な構成を示す図である。 図2(a),(b)は、回路パターン検査装置における欠陥の有無の判定について説明するための図である。 図3は、本実施形態に係る回路パターン検査装置の全体構成を示すブロック図である。 図4は、回路パターン検査装置のデュアル検査部の概念的な構成を示す図である。 図5(a)は、検査信号処理部におけるデュアルチャンネル電極による検出信号を示す図であり、図5(b)は、検出信号に平滑化処理を施した信号を示す図であり、図5(c)は、距離軸マッチング処理を施した検出信号を示す図である。 図6(a)は、距離軸マッチング処理された検出信号の差分を取った差分信号を示す図であり、図6(b)は、差分信号に対して積演算による微小変化の強調処理を行った積信号を示す図であり、図6(c)は、積信号におけるスパイクノイズを平滑化処理した信号を示す図である。 図7は、回路パターン検査装置における測定について説明するための図である。
以下、図面を参照して本発明の実施形態について詳細に説明する。
本発明による回路パターン検査装置は、製造工程の中で、例えば、ガラス製の基板上に形成された複数列の導電パターン(配線パターン)の断線や短絡の不良パターンを検出するための基板とは別体の検査装置である。検査対象となる導電パターンは、例えば、液晶表示パネルやタッチ式パネル等に用いられている回路配線であり、複数列に平行配列された導電パターンや、さらに全ての導電パターンの一端側が短絡バーにより接続されている櫛歯状の導電パターンである。尚、基板上に形成される各導電パターンは、パターンの位置が確定できるのであれば、等間隔の配置でなくても検査可能である。さらに、後述するデュアル検査部が移動した際に、同じ導電パターン上に、給電電極とセンサ電極が対向できるパターンであれば、導電パターンの途中で曲がりや幅の変化があっても同等に検査可能である。尚、以下の説明では、理解しやすくするために、一定間隔で直線的な列状に形成される導電パターンを検査対象として説明する。
図1は、本発明に係る回路パターン検査装置のデュアル検査部の概念的な構成を示す図である。図2(a),(b)は、回路パターン検査装置における欠陥の有無の判定について説明するための図である。
図1に示すように、回路パターン検査装置1は、ガラス基板等の絶縁性を有する基板100上に形成された複数列の導電体パターン101上方に所定距離を離間して設けられるデュアル検査部2と、デュアル検査部2に交流からなる検査信号を供給する検査信号供給部13と、デュアル検査部2から検出された検出信号に後述する信号処理を施す検査信号処理部5と、後述する制御部(図2に示す制御部6)内に設けられた欠陥判定部20と、検査結果を含む検査情報を表示する表示部8と、を備えている。
デュアル検査部2は、給電電極とセンサ電極の一対からなる検査部を2組、有している。具体的には、デュアル検査部2は、検査信号を導電パターン101に供給(印加)するための給電電極21(21a,21b)を備える検査信号供給ユニット11と、導電パターン101に供給されている検査信号を検出信号S0として検出するセンサ電極22,23を備えるセンサユニット12とで構成される。この例では、同一の導電体パターン上方に位置する給電電極21aとセンサ電極22からなる第1の検査部と、第1の検査部に対して数パターン分の距離が離れた導電パターン上方に共に位置する給電電極21bとセンサ電極23からなる第2の検査部とで構成される。給電電極21bとセンサ電極23においても、同一の導電体パターン上方に位置する。
検査信号供給部13は、給電電極21aと給電電極21bに、同電圧値で同じ周波数である交流の検査信号が同じ周期タイミングでそれぞれに印加される。給電電極21a,21bは、それぞれに対向する導電パターン101に対して、容量結合して、交流の検査信号を印加する。それらの検査信号は、導電パターン101を伝搬し、対向して容量結合するセンサ電極22,23に取得される。尚、検査信号は、容量結合で伝搬される信号であればよく、正弦波の交流だけではなく、矩形(パルス)波の信号であってもよい。
これらのユニット11,12は、移動機構3により、給電電極21a,21bから検査信号を導電パターン101に対して印加している状態、且つ導電パターン101からセンサ電極22,23が検査信号を検出している状態で、パターン上方に同じ離間距離(測定ギャップ)を維持した状態で、導電パターンの列と交差(横断)するように移動される。尚、検査信号供給ユニット11及びセンサユニット12は、導電パターンと、給電電極及びセンサ電極とが対向する位置であれば、検査対象の基板上で離れて配置(例えば、導電パターンの両端)されてもよいし、逆に、近接する位置に配置されてもよい。これは、デュアル検査部2が容量結合により、検出信号の変化を検出しているため、断線により導電パターンにおける容量が正常時とは異なり、検出信号の変化として現れるためである。
このように構成された第1の検査部と第2の検査部は、検査対象となる基板100上方を一体的に、一度の走査移動において、それぞれに検査動作して、1つの導電パターン101に対して、共に1回ずつ検査を行い、それぞれに検出された検出信号S0a,S0bには同じ導電パターンに対する検査結果を含んでいる。つまり、検査部側から見ると、一度の検査で2回分の結果を得ることができ、導電パターン側から見るとわずかな時間差で2回の検査が実施されていることとなる。
図2(a)は、第1の検査部(センサ電極22)による判定信号Sjaと、第2の検査部(センサ電極23)による判定信号Sjbとを示し、それぞれの同じレベルの判定基準により欠陥候補の選出について説明するための図である。ここで、縦軸が信号値、横軸が時間軸又は導電パターン位置として示すことができる。
検査信号供給ユニット11が導電パターン上方を移動した際に、給電電極21aと給電電極21bからそれぞれに異なる導電パターンに容量結合により、交流の同じ検査信号が印加される。
センサ電極22,23は、パターン上方を通過しつつ、それぞれに導電パターン101を伝搬された検査信号を、センサ電極22から検出信号S0aとして、センサ電極23から 検出信号S0bをとして検出される。従って、1つの導電パターン101に対して、2つの検査結果が得ることができる。これらの2つの検査結果は、センサ間の距離分だけ、検査結果がずれているため、後述する距離軸マッチングによって、検査位置を合わせる。尚、ここでいう、距離軸マッチングとは、センサ電極22とセンサ電極23とが数パターン分の距離が離れて配置されているため、2つの検出データ(検出信号)においては、その距離分のずれが発生している。これらを比較するためには、その距離分の差を無くすように、検出データの何れか一方、又は両方を近づけて、軸上で同じ導電パターンが一致するように移動させることである。
図2(b)においては、図2(a)に示すそれぞれの判定信号を横軸方向に移動させて、縦軸のおけるパターン位置を一致させている。
まず、検出信号S0a,S0bは、検査信号処理部5に送出される。検査信号処理部5では、必要に応じて、検出信号の増幅、増幅された検出信号から雑音成分を除去が施されて、検査信号S0a,S0bから判定信号Sja,Sjbが生成され、欠陥判定部20に送出される。
この欠陥判定部20は、まず、図2(a)に示すように、予め定めた判定基準となる同じ基準信号と、それぞれの判定信号Sja,Sjbとを比較して、基準以下のピーク値に対して欠陥候補Pa1,Pa2及びPb1,Pb2として選出する。尚、図2(a)においては、基準以下(又は、基準に満たない)のピーク信号を欠陥候補として設定したが、信号の検出方法においては、基準以上(又は、基準を超える)のピーク信号を欠陥候補として設定する場合もある。
これらの判定信号Sja,Sjbは、前述した様に、センサ電極22とセンサ電極23とが数パターン分の距離が離れて配置されているため、図2(b)に示すように、判定信号におけるパターンが同じ位置(同じ検出タイミング)となるように、距離軸マッチングによりパターン位置を一致させる。
次に、図2(b)に示す判定信号Sja,Sjbにおける欠陥候補Pa1,Pa2及びPb1,Pb2を比較する。この比較においては、欠陥候補Pa2とPb1とが縦軸上で一致している。他の欠陥候補Pa1とPb2は、共に縦軸上に一致する欠陥候補が存在していない。この比較結果により、欠陥判定部20は、欠陥候補Pa2とPb1を真の欠陥と判定し、他の欠陥候補Pa1とPb2は、疑似の欠陥候補即ち、ノイズ等であると判定する。即ち、導電パターンにおける欠陥は不変的なものであり、複数回検査を行っても、同様な欠陥を示す検出信号が得られる。これに対して、検出信号に重畳するノイズ等は、短時間で且つ単発的に発生する場合が多い。従って、最初の第1の検査部による検出信号に含まれる欠陥候補が、後の第2の検査部による検出信号に欠陥候補として含まれていない場合には、第1の検査部の欠陥候補は、ノイズ等に起因する疑似の欠陥と判定する。
本実施形態では、2組に給電電極とセンサ電極の対により構成される検査部であるが、勿論2組に限定されるものではなく、必要であれば、3組以上の給電電極とセンサ電極の対を用いてもよい。
以上のことから、本実施形態のデュアル検査部によれば、検査部側から見て、検査対象基板100の上方を、一度の移動させた検査により、第1の検査部と第2の検査部がそれぞれに検査動作して、1つの導電パターン101に対して、共に1回ずつ検査が行われて、それぞれに検出信号S0a,S0bが得られる。これらの検出信号には、共に、同じ導電パターンに対する検査結果を含み、一度の検査で2回分の結果を得ることができる。これらの検出信号から欠陥候補を選出して、パターンの位置合わせを行った検出信号において、同じ位置に存在する欠陥候補を真の欠陥と判定する。
よって、一度の剣術動作によって得られた検査信号によって、的確な判定を実現して、ノイズ等が適正に除去された導電パターンの良否結果を得ることができる。
次に、本発明の第2の実施形態に係る回路パターン検査装置について説明する。
図3は、第2の実施形態に係る回路パターン検査装置の全体構成を示すブロック図である。図4は、回路パターン検査装置におけるデュアル検査部の構成を示す図である。尚、図1に示した構成部位と同等の部位には同じ参照符号を付している。
この回路パターン検査装置1は、検査時に、前述した基板100上に形成された複数列の導電体パターン101上方に所定距離を離間するように設定されるデュアル検査部2と、デュアル検査部2の離間(非接触)状態を維持し、導電体パターン101上方を交差するように移動させる移動機構3と、移動機構3を駆動制御する駆動制御部4と、デュアル検査部2に交流からなる検査信号を供給する検査信号供給部13と、デュアル検査部2のセンサ電極22a,23aから検出された検出信号からノイズ電極22b,23bによるノイズ信号を差し引いた検出信号S0(S0a,S0b)を生成するノイズ除去部24,25と、検出信号S0(S0a,S0b)に対して、後述する信号処理を施す検査信号処理部5と、装置の全体を制御し且つ検査信号処理部5からの欠陥の判定信号Sjに基づく導電パターンの良不良の欠陥判定を行う制御部6と、制御部6に指示を行うためのキーボードやスイッチパネル等からなる入力部7と、入力された指示や検査結果を含む検査情報を表示する表示部8と、で構成される。
デュアル検査部2は、検査信号を導電パターン101に供給(印加)する検査信号供給ユニット11と、導電パターン101に供給されている検査信号を検出するセンサユニット12とで構成される。これらのユニットは、移動機構3により導電パターン101に対して、上方に同じ離間距離(測定ギャップ)を維持した状態で移動される。移動機構3には、図示していないが、導電パターン101との距離を測定するための距離センサと高さ調整機構が設けられており、検査時の検査信号供給ユニット11及びセンサユニット12の導電パターンからの離間距離が常に一定となるように調整されている。
図3に示すように、検査信号供給ユニット11には、パターン数列分の距離が離れた導電パターン101上方にそれぞれ同じ距離を離間する給電電極21a,21bが設けられている。給電電極21a,21bには、検査信号供給部13から、同電圧値で同じ周波数である交流の検査信号が同じ周期タイミングでそれぞれに印加される。これらの給電電極21a,21bの電極幅は、適宜設定されるものであり、検査信号が適正に供給できるのであれば、導電パターン101の幅以下であってもよいし、隣接する導電パターンに検査信号を印加しなければ、導電パターン101の幅以上を有してもよい。
本実施形態は、センサユニット12には、それぞれに2つのセンサ電極が対となるセンサ対22,23が設けられている。
例えば、センサ対22においては、一方のセンサ電極22aが給電電極21aと同じ導電パターン上方に対向できるように配置されている。また、対となるセンサ電極22bは、センサ電極22aから数パターン離れた導電パターン101上方に対向するように配置されている。このセンサ電極22bは、検査信号が供給されている導電パターンから数パターン離れている導電パターン上方に配置されて、ノイズを検出するように構成される。以下の説明において、このセンサ電極22bをノイズ電極22bと称する。
本実施形態のように、検査対象(導電パターン)に非接触な検査電極による容量結合を利用して測定する場合には、接触型センサのような絶対的な基準電位(例えば、GND:0V)が存在していない。従って、センサ電極22aと同じ特性を持つノイズ電極22bを設けて、検査信号が供給されていない導電パターンに対して検出を行い、無信号状態の信号値、例えばノイズ信号を検出する。センサ電極22aにより検出された検査信号から重畳しているノイズを比較又は、差し引くことにより、適正な検出信号となる。
センサユニット12により検出された実際の検出信号には、導電体パターンにおける配線ピッチに起因する周期的なノイズだけではなく、移動時に発生するメカサーボノイズ及び離間距離の変動及び周辺に配置された機器からのコモンモードノイズ(接地ライン上を伝搬するノイズ)の影響等の影響も含まれている。
本実施形態では、センサ電極22aから所定距離、例えば、2mm離れた位置にノイズ電極22bを配置する。この構成により、センサ電極22aによる検出出力と、ノイズ電極22bによる検出出力を検査信号処理部5に送出して、重畳しているノイズを差し引くことにより、仮想接地電位(GND)を作り出すと共に、ノイズ除去を行っている。
また本実施形態において、図1には、検査信号供給ユニット11とセンサユニット12を導電パターン101の両端に配置した例を示しているが、この配置は、一例として示しているだけであり、実際には、接近させて設けてもよい。また、検査箇所においても、導電パターン101の両端側ではある必要はない。検査信号供給ユニット11とセンサユニット12とが、1つのユニットとしてベースプレート上に近接配置した構成の場合、導電パターン上方であれば、中央側であっても、何れかの端側であっても交差するように移動させれば、検査を実施することができる。
本実施形態では、センサ電極22a,23a及びノイズ電極22b,23bは、なるべく大きく信号値を検出するために、導電パターン101の幅以上で隣接する導電パターンには掛からない幅を有している。即ち、導電パターン101の幅と、隣接するパターンとのスペースの和(両側2つのスペース)以下の幅を有している。また、導電パターンに沿った方向については限定されず、適宜、電極の長さを設定してもよい。
次に、検査信号処理部5について説明する。
検査信号処理部5は、平滑化部14と、距離軸マッチング部15と、差分値算出部16と、微小変化強調部17と、スパイクノイズ平滑化部18とによる、各電子回路で構成される。さらに、導電パターン101に対する欠陥判定を行う制御部6内の欠陥判定部20が用いられる。
検査信号処理部5は、入力された検査信号S0a,S0bに対して、平滑処理を行う平滑化処理と、前述した距離軸マッチング処理と、差分値算出処理と、微小変化強調処理と、スパイクノイズ平滑化処理とが順次行われる。検査信号は、これらの処理が施されて、欠陥の判定信号Sj(Sja,Sjb)に変換されて、全ての導電パターン101に対する欠陥判定を行う欠陥判定部20に送出される。欠陥判定部20では、それぞれの判定信号Sja,Sjbに基づき、欠陥の有無を判断して、その判断結果を表示部8の画面上に表示する。
制御部6は、装置全体の各構成部の制御を行うCPU(中央処理ユニット)19と、欠陥判定部20と、プログラムやデータに関する情報を記憶するメモリ9と、で構成される。
メモリ9は、一般的なメモリであり、例えば、ROM、RAM又はフラッシュメモリ等を利用して、制御用プログラム、各種演算用プログラム及びデータ(テーブル)等を記憶している。
次に、図5(a)〜(c)及び図6(a)〜(c)を参照して、検査信号処理部5の各構成部により処理について説明する。図7は、測定条件を示している。
図5(a)は、センサ対22,23のそれぞれの検出信号S0(S0a,S0b)を示している。この検出信号S0は、前述したセンサ電極22a,23bによる検出信号からノイズ電極22b,23bによる検出信号(ノイズ信号)の差を取り、ノイズの除去及び仮想接地電位(GND)が作られている信号である。
本実施形態では、前述したようにセンサ対22,23が複数の導電パターン分の間隔を空けて配置されているため、図4に示すように、基板100上の導電パターン101の上方を移動させて、時系列的に検査を実施した場合、同じ導電パターン上を通過するときに時間差が発生する。このため、検出された検出信号S0a,S0bにおいては、図5(a)のA1、A2、A3に示すように時間差を持って、信号波形に同じ変化が生じている。
また、検査信号を導電パターンに印加した時には、外部から別途、ノイズが入り込み、検出信号にそのノイズが重畳して検出されている場合がある。このようなノイズの殆どが、瞬間的に加わっている場合が多く、2つのセンサ電極で時間をずらして、同じ導電パターンに対して検出すると、一方のセンサ電極でノイズが検出されたとしても、他方のセンサ電極には、そのノイズは検出されない。従って、この時間差を設けることにより、2つの電極の検出信号を比べれば、検出信号の変化かノイズか否かを見極めることができる。
次に、必要であれば、検出信号に対して平滑化処理を行い、検出信号の振幅と揺らぎを緩慢化する。ここで、揺らぎとは、図5(a)に示すように、信号全体(又は振幅の中心)が波打つように値(電圧値)が変化することをいう。図5(b)は、平滑化部14により検出信号に対して平滑化処理を行った検出信号S1(S1a,S1b)を示している。一般的な平滑化回路を用いて平滑化処理を施して、検出信号の振幅を鈍らせる。
平滑化された検出信号S1a,S1bは、まだ時間差(位相差)を有しているため、図5(c)に示すように、距離軸マッチング部15により2つの検出信号の位相を一致させたマッチング処理を施す。このマッチング処理により、図5(a)に示したA1に検出信号S2(S2a,S2b)を示す。このマッチング処理において、2つのセンサ電極間の距離と、検出時のセンサ電極の移動速度が既知であるため、移動距離差が容易に算出できる。その移動距離差分だけ一方の検出信号を移動させるだけでよい。
このマッチング処理により、同一の導電パターンにおける検出信号が一致する。これは例えば、図5(a)に示している同じ注目箇所を括るA1が傾いているが、マッチング処理を実施することにより、A1が鉛直方向になり、その傾きが無くなり、一致したことを示している。
さらに、一致した検出信号S2a,S2bにそれぞれに対して、差分値算出部16によりの差を取る。具体的には、図6(a)に示す差分信号S3(S3a,S3b)は、検出信号S2a,S2bが、ある間隔でサンプリングされた信号値であった場合に、直前の信号値との差分を取り、この差分の値でプロットされた信号である。このため、縦軸の出力電圧値が図5(c)に比べて、2桁以上小さくなっている。また、この信号の差分を取ることにより、2つの差分信号S3a,S3bの変化の特徴のみを抽出され、且つ一致した仮想接地電位(GND)を作り出すことができる。仮想接地電位により、信号全体の揺らぎ(信号の振幅の基準値の上下変化)が無くなり、一定の基準値(0V)における振幅の信号となる。
図6(b)には、微小変化強調部17により差分信号S3a,S3bに強調処理を施した積信号S4を示している。この強調処理は、差分信号S3aと差分信号S3bとの積による演算処理(以下、積演算と称する)が行われる。この積演算は、同じ導電パターン101に不良個所があれば、差分信号S3a,S3bには、共に、信号値に変化が生じているため、これらを掛け合わせること(乗算)により、未処理の算出値よりも、その変化がより強調されることとなる。簡単に説明すると、例えば、正常時の信号値が3として、不良(欠陥有り)時の信号値が5とすれば、差の2により良否判定を行わなくてはならない。
しかし、本実施形態のように、同じ導電パターンから2回検出した信号どうしを掛け合わせるならば、正常時3×3=9と、不良時5×5=25となり、9と25の比較となり、その差16により、良否判定を行えることとなる。
本実施形態における図7による測定条件を用いた測定結果によれば、図6(b)に示すA1,A2,A3の箇所の検出信号が強調されている。
次に、図6(c)に示すように、強調処理された積信号S4に対して、一般的なフィルタ等を用いたスパイクノイズ平滑化部18によって、スパイクノイズの平滑化処理を行う。この処理により極短時間で急峻な変化に対して緩慢化して、スパイクノイズを目立たなくすることにより、図6(c)に示すような振幅の変化が緩慢化された信号(欠陥の判定信号Sj)を得ることができる。
次に、判定信号Sjは、制御部6に設けられた欠陥判定部20に送出される。欠陥判定部20においては、図6(c)に示すような判別閾値が設定されている。この判別閾値は、判定信号Sjの正常時の値(信号B1,B2の範囲)に基づいて適宜、設定される。本実施形態では、一例として、判別閾値を正常時のピーク値の略2倍の0.00012Vに設定している。この判別閾値を越える信号値A1,A2,A3が検出された導電パターン101に対して、3本の導電パターン101に欠陥(断線)が有ると判定される。尚、欠陥を有する導電パターン101は、グラフの横軸に示す移動距離に基づき、特定することができる。
以上説明したように、本実施形態の回路パターン検査装置においては、検査対象となる導電パターンに対して、移動される給電電極21aが対向した時に非接触で容量結合して、交流の検査信号が印加され、その時に該導電パターンに対向するセンサ電極22aより第1の検出信号が検出される。さらに、経時後に同じ導電パターンに対して、移動される給電電極21bが対向した時に非接触で容量結合して、交流の検査信号が印加され、その時に、該導電パターンに対向するセンサ電極23aより第2の検出信号が検出される。
従って、本実施形態は、同じ導電パターンに対して、少なくとも2組のセンサ対により2回検出し、同期させた2つの検出信号に比較により、欠陥の有無を判定する。
さらに、この比較による判定において、検出された2つの検出信号における変化が少ない場合には、これらの第1の検出信号と第2の検出信号との積を取って、欠陥箇所の信号変化を著しく強調させた欠陥判定信号を生成する。欠陥判定信号は、ノイズ電極の検出信号を用いて検出信号に定常的に重畳するノイズが除去される。
尚、本実施形態では、それぞれの導電パターンに対して、2組のセンサ対により2回検出した例について説明したが、勿論、限定されるものではなく、2組以上のセンサ対を用いて、2回以上の検出を行ってもよい。
また、前述した実施形態では、センサ電極とノイズ電極の一対のセンサであったが、センサ電極(第1のセンサ電極)が、ある導電パターンに対向した際に、隣の導電パターンに対向するように第2のセンサ電極を隣接して設けることにより、断線欠陥だけではなく、短絡欠陥も検出することが可能である。この場合に、第2のセンサ電極は、隣りの導電パターンに必ずしも正対する必要はなく、その導電パターンの一部に掛かるだけでも検出することは可能である。また、前述した例では、2つの検出信号の積を取った強調処理を行っているが、2つ以上の検出信号における積演算であってもよい。
また、本実施形態では、検査時間の効率化(検査処理速度の向上)を図るため、デュアル検査部2を搭載して移動機構3により、移動した状態で連続的に検査を行った例である。これに対して、既存の回路パターン検査装置が例えば、1つのセンサ対(センサ電極とノイズ電極)又は1つのセンサ(センサ電極のみ)を搭載する検査装置にも本発明の検査方法を適用することは可能である。即ち、配列された導電パターン毎に移動を停止するステップ移動を行い、停止時に少なくとも2回の検査を行うことで、時間差を有する検査結果を得ることができる。これらの検査結果に対して、前述した検査信号の積演算を行うことにより、図6(c)で示したような同様な欠陥判定信号を得ることができ、同等の検査結果を得ることができる。
つまり、1つの検査対象に時間差を有した複数の検出信号が取得できるのであれば、どのような検査装置に対しても適用することは可能であり、同等の検査結果を得ることができる。尚、現実的にはあり得ないが、単なる理論として、明らかにノイズが重畳していない検出信号であれば、1つの検出信号Sの積(S×S)であっても同等の検査結果を得ることができる。その積演算においては、複数回行ってもよい。
また本実施形態とは別に、検出信号に対して、ある係数を乗算しても、正常な導電パターンの検出信号と、欠陥を有する導電パターンの検出信号との差をある程度大きくすることができるが、それぞれの導電パターンの検出信号に同じ係数を掛けているため、検出信号間の差が小さい場合には、その差があまり大きくはならず、必ずしも判定が容易になるとは言えず、且つ係数における根拠が無く、発明の主旨から逸脱することとなるため採用していない。
次に図7に示す第2の実施形態に係るデュアル検査部を搭載する回路パターン検査装置について説明する。
前述した第1の実施形態における検査信号処理部5に電子回路を用いて実施した例であったが、本実施形態は、検査信号処理部5が実行する信号処理を、アプリケーションソフトウエア(高精度欠陥抽出アルゴリズム)により実現する例である。
本実施形態は、まず、センサ対22,23により得られた検出信号を各検出信号の振幅と揺らぎを緩慢化するための平滑化処理を施す[平滑化処理工程]。
次に、センサ対22により得られた検出信号をfnとし、センサ対23により得られた検出信号をgnとし、欠陥を含む波形を形成するデータ点数の1/2をiとした場合に、そのiのデータ数の差分を
Figure 2011033542
として表す[差分値算出処理工程]。
ここで、両検出信号は、距離的なオフセット(導電パターンの数列分の距離)を含んでおり、その間の導電パターン数がj個であるとする。この時、導電パターン数となるj個分だけ移動させて、マッチングを取り、同一タイミングとする[距離軸のマッチング処理工程]。即ち、両検出信号の距離軸を一致させる。
次に、このような差分及びマッチング処理を施した検出信号f'nとg'nにおける積(式1)
Figure 2011033542
を算出し、前述したように、欠陥箇所を示す急峻な変化のみを強調させる[微小変化強調]。
さらにhnを欠陥形状のデータ数2iで時系列の和となる、
Figure 2011033542
を算出し、スパイクノイズ成分を平滑化する[スパイクノイズ平滑化工程]。このように処理により、最終的には、図6(c)に示すように、欠陥を有する導電パターン信号A1,A2,A3を含む欠陥判定信号が生成される。
本実施形態において、得られた欠陥判定信号は、正常な導電パターンにおける測定標準偏差6σ=0.00008254に対して、欠陥を有する導電パターンにおける最低レベルが0.0001748となっている。即ち、欠陥の無い正常な導電パターンにおける最低標準偏差の6倍(6σ)となり、実に、欠陥部の変化の差は1.96倍となる。
従って、欠陥判定を行うための適正な閾値を設けることが容易となる。断線等が生じている不良な導電パターンを容易に検出することができる。このような測定を評価回数として30回ほど繰り返し行った結果、同じ測定結果を得られており、安定性も確認している。
以上説明したように、デュアル検査部を搭載する回路パターン検査装置によれば、ソフトウエア(欠陥抽出アルゴリズム)を用いて検出信号に対する欠陥抽出処理による欠陥判定信号を生成することにより、検査信号処理部が回路素子で構成されなくとも、前述した第1の実施形態における同等の作用効果を得ることができる。尚、本実施形態においても、2つの検出信号を用いた積演算により欠陥判定信号を生成しているが、検出信号は2つ以上であってもプログラムの書き換えにより容易に対応することができる。
また、前述したアプリケーションソフトウエアの処理において、平滑化処理に対しては、例えば、平滑化微分法等の公知な手法を用いることができ、スパイクノイズ平滑化処理には、平滑化法又は積算平均法等の公知な手法を用いることができる。
尚、前述した各実施形態における検査信号は、正弦波からなる交流信号に限定されるものではなく、パルス信号であってもよい。又その周波数においても任意であり、検査対象となる導電パターンに応じて、好適する周波数を適宜、設定すればよい。
図7には、検査対象として、ガラス製の基板上に画像表示装置に用いられる9個の表示デバイスが配置された例を示している。
これらの表示デバイスは、製造工程の途中であり、基板100上に導電パターン101が形成されている状態である。基板100は、回路パターン検査装置1の検査テーブル102上に載置され、検査中は動かないように図示しない吸着機構により保持されている。以下の説明において、検査信号供給ユニット11とセンサユニット12を検査部と称する。
検査部は、移動機構3のアーム部103に設けられており、これらは移動機構3のアーム部103の長手方向に対して、個々に摺動可能に設けられている。摺動機構としては、図示しないリニアモータ等が用いられている。また、移動機構3は、アーム部103の両端側に配置されたガイド部材104により、ガイド部材104の長手方向に往復移動が可能である。図7は、それぞれの部材が初期状態の位置にある状態を示している。
検査開始の指示により、初期位置D0に待機されている検査部は、アーム部103における位置D1に移動する。この移動と共に、アーム部103は、ガイド部材104の長手方向に移動して位置D2に向かう。この時、検査部は、対向する導電パターンに対して、検出を実施する。この例では、検査部が位置D2に到達するまでに、3個の表示デバイスに対して検査を実施する。
次に、検査部がアーム部103上を位置D3まで移動する。アーム部103は、これまでとは方向の位置D4に移動する。検査部は、位置D4に到達するまでに、3個の表示デバイスに対して検査を実施する。位置D4に到達した後、検査部は、アーム部103における位置D5に移動する。その後、アーム部103は、ガイド部材104の長手方向に移動して位置D6に向かう。この移動時に、検査部は、位置D6に到達するまでに、3個の表示デバイスに対して検査を実施する。アーム部103が位置D6に到達すれば、この基板における表示デバイスの導電パターンに対する検出動作は終了する。検査終了後は、アーム部103が初期位置へ復帰し、検査部も位置D0に戻る。
また、導電パターンの良否判定においては、検査信号等を取得した後、アーム部103が移動中であっても判定処理を行われており、演算速度から見て導電パターンの検出動作の終了と共に、判定も終了する。
また、この例では、1台のデュアル検査部がアーム部103に搭載されて、アーム部103上を移動することにより、2次元的(マトリックス状)に配置された複数の表示デバイスの検査を行っているが、この表示デバイスの配置であれば、例えば、3台のデュアル検査部をアーム部103に設けて、アーム部103のワンパス移動により、検査を実行できるように構成してもよい。
尚、前述した本実施形態では、センサ対として2つの電極によりセンサを構成しているが、これに限定されるものではなく、1つのセンサを3つ以上の電極により構成してもよい。例えば、給電電極が対向する導電パターンと対向する第1のセンサ電極(断線検出)、第1のセンサ電極が対向する導電パターンに隣接する導電パターンと対向する第2のセンサ電極(短絡検出)、及びこれより数パターン離れた導電パターンに対向するセンサ電極(ノイズ検出:ノイズ電極)の構成例がある。
前述した実施形態は、以下の発明を含んでいる。
(1)基板上に配列された複数の導電パターンに対して、予め定めたパターン数を離れた少なくとも2つの前記導電パターンの上方に離間して容量結合によりに、同じ交流信号からなる検査信号を継続的に印加する第1及び第2の給電電極と、前記検査信号が印加された前記2つの導電パターン上方に離間してそれぞれに容量結合し、印加された前記検出信号を取得する第1及び第2のセンサ電極と、を有する検査部と、
前記給電電極及び前記センサ電極の離間状態を保持して前記導電パターンの延伸方向と交差する方向に移動する移動機構と、
同じ導電パターンから前記第1及び第2のセンサ電極により取得されたそれぞれの検出信号に対して、印加した時間差分の位相のずれが無くなるように揃えて、予め設定した閾値を越える局所信号を検出する検査信号処理部と、
前記検査信号処理部により、前記第1及び第2のセンサ電極から共に検出された局所信号を検査結果とし、何れか一方のセンサ電極が検出した局所信号をノイズと判断する欠陥判定部と、
を具備することを特徴とする回路パターン検査装置。
(2)前記検査部において、
前記第1の給電電極及び第1のセンサ電極をと
前記第2の給電電極及び第2のセンサ電極をと、前記第1の導電パターンから任意のパターン列分の距離を離れた第2の導電パターンの上方に離間して配置される第1のノイズ電極と、を有する第1の検査部と、
前記第1の給電電極が対向する前記第1の導電パターンから任意のパターン列分の距離を離れた第3の導電パターンの上方に離間して配置される第2の給電電極及び第2のセンサ電極と、前記第3の導電パターンから任意のパターン列分の距離を離れた第4の導電パターンの上方に離間して配置される第2のノイズ電極と、を有する第2の検査部と、
を備えるデュアル検査部に構成されていることを特徴とする前記(1)項に記載の回路パターン検査装置。
(3)前記第1の給電電極及び前記第2の給電電極は、前記第1の導電パターンに対して、前記離間した非接触状態で容量結合により前記検査信号を印加し、
前記第1のセンサ電極及び前記第2のセンサ電極は、前記第1の導電パターンに対して、前記離間した非接触状態で容量結合により前記検査信号を取得して、前記検出信号を生成し、
前記第1のノイズ電極及び前記第2のノイズ電極は、前記第2の導電パターンの上方に離間して非接触状態で容量結合により、該第2の導電パターンの電位に重畳するノイズを検出し、
前記第1の検査部及び前記第2の検査部から送出される前記検出信号は、前記第1のセンサ電極及び前記第2のセンサ電極が検出した前記検出信号から前記ノイズが除去された検出信号であることを特徴とする前記(2)項に記載の回路パターン検査装置。
(4)前記検査信号処理部において、
前記検査部により検出された、少なくとも2つの検出信号に対して平滑化処理を施し、それぞれの前記検出信号の振幅と揺らぎを緩慢化するための平滑化部と、
平滑化された前記検出信号に対して、前記時間差を無くすように揃える距離軸マッチング部と、
前記検出信号から任意の間隔で信号値を取り出し、時系列的に直前の信号値との差分により、それぞれの差分信号を生成する差分値算出部と、
前記差分信号を掛け合わせて、該差分信号に含まれる信号値に変化が生じる欠陥発生箇所がより強調される積信号を生成する微小変化強調部と、
前記積信号に含まれるスパイクノイズを平滑化して緩慢化して前記欠陥判定信号を生成するスパイクノイズ平滑化部と、
を備えることを特徴とする前記(1)項に記載の回路パターン検査装置。
(5)基板上に配列された複数の導電パターンの欠陥を検出する回路パターン検査装置の検査方法であって、
前記導電パターン毎に、交流信号からなる検査信号を時間差を設けて少なくとも2回印加し、
前記導電パターンを伝搬した前記検査信号を容量結合により検出して、それぞれの検出信号を取得し、
検出された前記検出信号に対して、前記時間差を無くすように揃えて、前記検出信号どうしを掛け合わせる積演算を行い、前記検出信号における欠陥箇所を強調させた欠陥判定信号を生成し、
前記欠陥判定信号に対して、予め設定された判定閾値を用いて、欠陥を有する導電パターンを検出することを特徴とする回路パターン検査装置の検査方法。
(6)複数の導電パターンが列状に形成された基板を検査対象とし、
前記導電パターンのうちの第1の導電パターンに対して、共に、対向する第1の給電電極及び第1のセンサ電極を備える第1のセンサ対と、
前記第1の導電パターンから予め定めたパターン数分の距離を離れた第2の導電パターンに対して、共に、対向する第2の給電電極及び第2のセンサ電極を備える第2のセンサ対と、
前記第1のセンサ対と前記第2のセンサ対を保持し、前記導電パターンの上方に一定の距離で離間して、該導電パターンの列を交差するように移動させる移動部と、
前記移動部による前記第1のセンサ対と前記第2のセンサ対の移動中に、前記第1の給電電極及び前記第2の給電電極に、交流信号からなる同一の検査信号を供給し、前記第1の給電電極及び前記第2の給電電極が対向して容量結合した、それぞれの導電パターンに該検査信号を順次印加させる検査信号供給部と、
前記検査信号が印加された前記導電パターンにそれぞれに容量結合して前記第1のセンサ電極及び前記第2のセンサ電極により取得された、第1の検出信号及び第2の検出信号の各信号上における導電パターンの位置が一致するように、いずれかの検出信号を前記距離だけ移動させる距離軸マッチングを行う距離軸マッチング部と、
前記検出信号から任意の間隔で信号値を取り出し、時系列的に直前の信号値との差分により、第1及び第2の検出信号における差分信号を、それぞれに生成する差分値算出部と、
前記差分信号を掛け合わせて、該差分信号に含まれる信号の局所的に変化をより強調する積信号を生成する微小変化強調部と、
前記積信号を予め定めた判定基準値と比較して、導電パターンの欠陥の有無を判定する欠陥判定部と、
を具備することを特徴とする回路パターン検査装置。
1…回路パターン検査装置、2…デュアル検査部、3…移動機構、4…駆動制御部、5…検査信号処理部、6…制御部、7…入力部、8…表示部、9…メモリ、11…検査信号供給ユニット、12…センサユニット、13…検査信号供給部、14…平滑化部、15…距離軸マッチング部、16…差分値算出部、17…微小変化強調部、18…スパイクノイズ平滑化部、19…CPU、20…欠陥判定部、21a,21b…給電電極、22,23…センサ対、22a,23a…センサ電極、22b,23b…ノイズ電極(センサ電極)100…基板、101…導電パターン、103…アーム部、104…ガイド部材。
上記目的を達成するために、本発明に従う実施形態は、複数の導電パターンが列状に形成された基板を検査対象とし、前記導電パターンのうちの第1の導電パターンに対して、共に、対向する第1の給電電極及び第1のセンサ電極を備える第1のセンサ対と、前記第1の導電パターンから予め定めたパターン数分の距離を離れた第2の導電パターンに対して、共に、対向する第2の給電電極及び第2のセンサ電極を備える第2のセンサ対と、前記第1のセンサ対と前記第2のセンサ対を保持し、前記導電パターンの上方に一定の距離で離間して、該導電パターンの列を交差するように移動させる移動部と、前記移動部による前記第1のセンサ対と前記第2のセンサ対の移動中に、前記第1の給電電極及び前記第2の給電電極に、交流信号からなる同一の検査信号を供給し、前記第1の給電電極及び前記第2の給電電極が対向して容量結合した、それぞれの導電パターンに該検査信号を順次印加させる検査信号供給部と、前記検査信号が印加された前記導電パターンにそれぞれに容量結合して前記第1のセンサ電極及び前記第2のセンサ電極により同時に取得された第1の検出信号及び第2の検出信号に対して、予め定めた判定基準値を比較して欠陥候補を選出し、さらに、前記第1の検出信号上及び前記第2の検出信号上における導電パターンの位置が一致するように、いずれかの検出信号の位置を移動させる距離軸マッチングを行う離軸マッチング部を有する検査信号処理部と、前記導電パターンの位置が一致された前記第1の検出信号と前記第2の検出信号における前記欠陥候補どうしを比較し、同じパターン位置に共通して存在する欠陥候補を前記導電パターンの真の欠陥と判定する欠陥判定部と、を具備する回路パターン検査装置を提供する。
よって、一度の検出動作によって得られた検査信号によって、的確な判定を実現して、ノイズ等が適正に除去された導電パターンの良否結果を得ることができる。
上記目的を達成するために、本発明に従う実施形態は、複数の導電パターンが列状に形成された基板を検査対象とし、前記導電パターンのうちの第1の導電パターンに対して、共に、対向する第1の給電電極及び第1のセンサ電極を備える第1のセンサ対と、前記第1の導電パターンから予め定めたパターン数分の距離を離れた第2の導電パターンに対して、共に、対向する第2の給電電極及び第2のセンサ電極を備える第2のセンサ対と、前記第1のセンサ対と前記第2のセンサ対を保持し、前記導電パターンの上方に一定の距離で離間して、該導電パターンの列を交差するように移動させる移動部と、前記移動部による前記第1のセンサ対と前記第2のセンサ対の移動中に、前記第1の給電電極及び前記第2の給電電極に、交流信号からなる同一の検査信号を供給し、前記第1の給電電極及び前記第2の給電電極が対向して容量結合した、それぞれの導電パターンに該検査信号を順次印加させる検査信号供給部と、前記検査信号が印加された前記導電パターンにそれぞれに容量結合して前記第1のセンサ電極及び前記第2のセンサ電極により同時に取得された第1の検出信号及び第2の検出信号に対して、予め定めた判定基準値を比較して欠陥候補を選出し、さらに、前記第1の検出信号上及び前記第2の検出信号上における導電パターンの位置が一致するように、いずれかの検出信号の位置を移動させる距離軸マッチングを行う離軸マッチング部を有する検査信号処理部と、前記導電パターンの位置が一致された前記第1の検出信号と前記第2の検出信号における前記欠陥候補どうしを比較し、同じパターン位置に共通して存在する欠陥候補を前記導電パターンの真の欠陥と判定する欠陥判定部と、を具備する回路パターン検査装置を提供する。

Claims (6)

  1. 複数の導電パターンが列状に形成された基板を検査対象とし、
    前記導電パターンのうちの第1の導電パターンに対して、共に、対向する第1の給電電極及び第1のセンサ電極を備える第1のセンサ対と、
    前記第1の導電パターンから予め定めたパターン数分の距離を離れた第2の導電パターンに対して、共に、対向する第2の給電電極及び第2のセンサ電極を備える第2のセンサ対と、
    前記第1のセンサ対と前記第2のセンサ対を保持し、前記導電パターンの上方に一定の距離で離間して、該導電パターンの列を交差するように移動させる移動部と、
    前記移動部による前記第1のセンサ対と前記第2のセンサ対の移動中に、前記第1の給電電極及び前記第2の給電電極に、交流信号からなる同一の検査信号を供給し、前記第1の給電電極及び前記第2の給電電極が対向して容量結合した、それぞれの導電パターンに該検査信号を順次印加させる検査信号供給部と、
    前記検査信号が印加された前記導電パターンにそれぞれに容量結合して前記第1のセンサ電極及び前記第2のセンサ電極により取得された第1の検出信号及び第2の検出信号に対して、予め定めた判定基準値を比較して欠陥候補を選出し、さらに、前記第1の検出信号上及び前記第2の検出信号上における導電パターンの位置が一致するように、いずれかの検出信号の位置を移動させる距離軸マッチングを行う検査信号処理部と、
    前記導電パターンの位置が一致された前記第1の検出信号と前記第2の検出信号における前記欠陥候補どうしを比較し、同じパターン位置に共通して存在する欠陥候補を前記導電パターンの真の欠陥と判定する欠陥判定部と、
    を具備することを特徴とする回路パターン検査装置。
  2. 前記検査信号処理部は、
    前記距離軸マッチング部に加えて、
    前記検出信号から任意の間隔で信号値を取り出し、時系列的に直前の信号値との差分により、それぞれの差分信号を生成する差分値算出部と、
    前記差分信号を掛け合わせて、該差分信号に含まれる信号の局所的に変化をより強調する積信号を生成する微小変化強調部と、
    を備えることを特徴とする請求項1に記載の回路パターン検査装置。
  3. 前記回路パターン検査装置において、
    前記第1のセンサ対は、前記第1のセンサ電極から任意のパターン数を離れた第3の導電パターンの上方に離間して配置される第1のノイズ電極を有し、及び、
    前記第2のセンサ対は、前記第2のセンサ電極から任意のパターン数を離れた第4の導電パターンの上方に離間して配置される第2のノイズ電極を有することを特徴とする請求項1に記載の回路パターン検査装置。
  4. 前記回路パターン検査装置において、
    前記欠陥判定部は、前記距離軸マッチング部により前記第1の検出信号及び前記第2の検出信号の検出タイミングを同期させた際に、前記移動部の移動速度に基づき決定される前記導電パターンの形成位置に、前記検出信号の局所的変化を照らし合わせて、欠陥を有する導電パターンを決定することを特徴とする請求項2に記載の回路パターン検査装置。
  5. 複数の導電パターンが列状に形成された基板を検査対象とし、欠陥を有する導電パターンを検出するための前記導電パターンの列と交差する方向に所定のパターン数の距離を空けて並設される少なくとも2組の給電電極及びセンサ電極の対で構成された検査部を備える回路パターン検査装置の検査方法であって、
    前記列と交差する方向に前記検査部を移動させて、それぞれの前記給電電極から交流信号からなる同一の検査信号を離間する異なる導電パターンに容量結合により順次印加し、
    前記検査信号が印加されたそれぞれの前記導電パターンを伝搬した前記検査信号を容量結合により、それぞれに前記センサ電極から第1の検出信号及び第2の検出信号を取得し、
    前記第1の検出信号及び第2の検出信号に対して、予め定めた判定基準値とを比較して欠陥候補を選出し、
    前記第1の検出信号上及び前記第2の検出信号上における導電パターンの位置が一致するように、いずれかの検出信号の位置を移動させて距離軸マッチングを取り、
    前記導電パターンの位置が一致された前記第1の検出信号と前記第2の検出信号における前記欠陥候補どうしを比較し、同じパターン位置に共通して存在する欠陥候補を前記導電パターンの真の欠陥と判定することを特徴とする回路パターン検査装置の検査方法。
  6. 同期させた前記複数の検出信号から任意の間隔で信号値を取り出し、時系列的に直前の信号値との差分により、それぞれの差分信号を生成し、
    前記差分信号を掛け合わせて、該差分信号に含まれる信号の局所的に変化をより強調する積信号を生成することを特徴とする請求項5に記載の回路パターン検査装置の検査方法。
JP2009181781A 2009-08-04 2009-08-04 回路パターン検査装置 Expired - Fee Related JP4644745B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009181781A JP4644745B2 (ja) 2009-08-04 2009-08-04 回路パターン検査装置
TW099125564A TWI401452B (zh) 2009-08-04 2010-08-02 Circuit pattern inspection device and inspection method
CN201010243928.4A CN101995545B (zh) 2009-08-04 2010-08-02 电路图案检查装置
KR1020100074491A KR101276970B1 (ko) 2009-08-04 2010-08-02 회로 패턴 검사 장치 및 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009181781A JP4644745B2 (ja) 2009-08-04 2009-08-04 回路パターン検査装置

Publications (2)

Publication Number Publication Date
JP2011033542A true JP2011033542A (ja) 2011-02-17
JP4644745B2 JP4644745B2 (ja) 2011-03-02

Family

ID=43762743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009181781A Expired - Fee Related JP4644745B2 (ja) 2009-08-04 2009-08-04 回路パターン検査装置

Country Status (4)

Country Link
JP (1) JP4644745B2 (ja)
KR (1) KR101276970B1 (ja)
CN (1) CN101995545B (ja)
TW (1) TWI401452B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101763535B1 (ko) * 2015-12-22 2017-07-31 오에이치티 가부시끼가이샤 도전체 패턴 검사 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305111B2 (ja) * 2011-01-21 2013-10-02 オー・エイチ・ティー株式会社 回路パターン検査装置
JP5580247B2 (ja) * 2011-04-27 2014-08-27 株式会社ユニオンアロー・テクノロジー パターン検査装置
JP5899961B2 (ja) * 2012-01-24 2016-04-06 日本電産リード株式会社 絶縁検査装置及び絶縁検査方法
JP5865734B2 (ja) * 2012-03-01 2016-02-17 株式会社Screenホールディングス 領域分類装置、そのプログラム、基板検査装置、および領域分類方法
JP2013210247A (ja) * 2012-03-30 2013-10-10 Nidec-Read Corp 絶縁検査装置及び絶縁検査方法
JP6069884B2 (ja) * 2012-05-08 2017-02-01 日本電産リード株式会社 絶縁検査方法及び絶縁検査装置
JP5417651B1 (ja) * 2013-01-08 2014-02-19 オー・エイチ・ティー株式会社 回路パターン検査装置
JP5433876B1 (ja) * 2013-03-26 2014-03-05 オー・エイチ・ティー株式会社 回路パターン検査装置
JP6714485B2 (ja) * 2016-09-28 2020-06-24 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置
WO2020059014A1 (ja) * 2018-09-18 2020-03-26 国立大学法人東北大学 容量検出エリアセンサ及び、その容量検出エリアセンサを有する導電パターン検査装置
CN110095704B (zh) * 2019-04-17 2022-02-22 深圳市华星光电半导体显示技术有限公司 检测阵列基板中电路缺陷的装置及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186181A (ja) * 1990-11-20 1992-07-02 Tech Res & Dev Inst Of Japan Def Agency 目標信号強調装置並びにこの装置を使用したにじみ除去機能付表示装置及び高分解能追尾装置
JP2002365325A (ja) * 2001-06-11 2002-12-18 Oht Inc 回路パターン検査装置並びに回路パターン検査方法及び記録媒体
JP2003035738A (ja) * 2001-07-19 2003-02-07 Omron Corp 部品実装基板の検査方法および部品実装基板用の検査装置
JP2004191381A (ja) * 2002-11-30 2004-07-08 Oht Inc 回路パターン検査装置及び回路パターン検査方法
JP2006105714A (ja) * 2004-10-04 2006-04-20 San'eisha Mfg Co Ltd 送配電線路の事故原因判別方法
JP2006200992A (ja) * 2005-01-19 2006-08-03 Oht Inc 回路パターン検査装置およびその方法
JP2008026320A (ja) * 2006-07-20 2008-02-07 Microinspection Inc 非接触シングルサイドプローブ及び、これを用いたパターン電極の断線・短絡検査装置及びその方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098212A (ja) * 2001-09-20 2003-04-03 Oht Inc 検査装置並びに検査方法
US20060043153A1 (en) * 2002-11-30 2006-03-02 Shuji Yamaoka Circuit pattern inspection device and circuit pattern inspection method
JP2006300665A (ja) * 2005-04-19 2006-11-02 Oht Inc 検査装置および導電パターン検査方法
JP4291843B2 (ja) * 2006-10-19 2009-07-08 株式会社東京カソード研究所 パターン検査装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186181A (ja) * 1990-11-20 1992-07-02 Tech Res & Dev Inst Of Japan Def Agency 目標信号強調装置並びにこの装置を使用したにじみ除去機能付表示装置及び高分解能追尾装置
JP2002365325A (ja) * 2001-06-11 2002-12-18 Oht Inc 回路パターン検査装置並びに回路パターン検査方法及び記録媒体
JP2003035738A (ja) * 2001-07-19 2003-02-07 Omron Corp 部品実装基板の検査方法および部品実装基板用の検査装置
JP2004191381A (ja) * 2002-11-30 2004-07-08 Oht Inc 回路パターン検査装置及び回路パターン検査方法
JP2006105714A (ja) * 2004-10-04 2006-04-20 San'eisha Mfg Co Ltd 送配電線路の事故原因判別方法
JP2006200992A (ja) * 2005-01-19 2006-08-03 Oht Inc 回路パターン検査装置およびその方法
JP2008026320A (ja) * 2006-07-20 2008-02-07 Microinspection Inc 非接触シングルサイドプローブ及び、これを用いたパターン電極の断線・短絡検査装置及びその方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101763535B1 (ko) * 2015-12-22 2017-07-31 오에이치티 가부시끼가이샤 도전체 패턴 검사 장치

Also Published As

Publication number Publication date
CN101995545A (zh) 2011-03-30
CN101995545B (zh) 2015-03-18
TW201122511A (en) 2011-07-01
TWI401452B (zh) 2013-07-11
JP4644745B2 (ja) 2011-03-02
KR20110014107A (ko) 2011-02-10
KR101276970B1 (ko) 2013-06-19

Similar Documents

Publication Publication Date Title
JP4644745B2 (ja) 回路パターン検査装置
JP5387818B2 (ja) 回路パターン検査装置
JP5433876B1 (ja) 回路パターン検査装置
JP2006300665A (ja) 検査装置および導電パターン検査方法
JP2006200993A (ja) 回路パターン検査装置およびその方法
JP2005331516A (ja) 配線の破壊検査装置及び破壊検査方法
KR101300962B1 (ko) 회로 패턴 검사 장치
TWI407126B (zh) Circuit pattern checking device and method thereof
KR20090032005A (ko) 회로 패턴 검사 장치
TWI243249B (en) Circuit pattern inspection device and pattern inspection method
US6952104B2 (en) Inspection method and apparatus for testing fine pitch traces
JP5122512B2 (ja) 回路パターン検査装置
KR101763535B1 (ko) 도전체 패턴 검사 장치
TWI519803B (zh) Circuit pattern inspection device
JP6366460B2 (ja) プロービング装置、回路基板検査装置およびプロービング方法
JP2010038742A (ja) 回路断線検査装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101206

R150 Certificate of patent or registration of utility model

Ref document number: 4644745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees