KR20110014107A - 회로 패턴 검사 장치 및 검사 방법 - Google Patents

회로 패턴 검사 장치 및 검사 방법 Download PDF

Info

Publication number
KR20110014107A
KR20110014107A KR1020100074491A KR20100074491A KR20110014107A KR 20110014107 A KR20110014107 A KR 20110014107A KR 1020100074491 A KR1020100074491 A KR 1020100074491A KR 20100074491 A KR20100074491 A KR 20100074491A KR 20110014107 A KR20110014107 A KR 20110014107A
Authority
KR
South Korea
Prior art keywords
signal
inspection
conductive pattern
unit
pattern
Prior art date
Application number
KR1020100074491A
Other languages
English (en)
Other versions
KR101276970B1 (ko
Inventor
히로시 하모리
마사또시 사까와
고오스께 가또오
Original Assignee
오에이치티 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오에이치티 가부시끼가이샤 filed Critical 오에이치티 가부시끼가이샤
Publication of KR20110014107A publication Critical patent/KR20110014107A/ko
Application granted granted Critical
Publication of KR101276970B1 publication Critical patent/KR101276970B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/07Non contact-making probes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

본 발명의 과제는 도체 패턴에 비접촉으로 용량 결합한 전극을 이용한 회로 패턴 검사 장치에서는, 검사 대상의 도전 패턴의 미세화가 진행됨과 동시에, 얻어지는 검사 신호값이 작아져, 결함의 판정이 어렵게 되고 있다.
회로 패턴 검사 장치는, 간격을 두고 배치된 2조의 센서쌍을 구비하는 검사부를 이동하면서, 각 도전 패턴에 교류 신호로 이루어지는 검사 신호를 용량 결합에 의해 인가하고, 또한 도전 패턴을 전파한 검사 신호를 용량 결합에 의해 검출하여, 1회 이동에 의한 검사에 의해 각 도전 패턴으로부터 검사 신호를 각각에 검출하고, 이들의 검출 신호를 판정 기준값과 비교하여 결함 후보를 선출하고, 각 검사 신호에서의 도전 패턴의 위치를 일치시켜, 결함 후보끼리를 비교하고, 동일한 패턴 위치에 공통적으로 결함 후보가 존재하는 도전 패턴을 불량으로 판정한다.

Description

회로 패턴 검사 장치 및 검사 방법{CIRCUIT PATTERN INSPECTION DEVICE AND METHOD THEREOF}
본 발명은, 기판 상에 형성된 도전 패턴의 결함을 비접촉으로 검사 가능한 회로 패턴 검사 장치에 관한 것이다.
최근, 표시 디바이스는, 글래스 기판 상에 액정을 이용한 액정 표시 디바이스 또는, 플라즈마를 이용한 플라즈마 표시 디바이스가 주류로 되고 있다. 이들의 표시 디바이스의 제조 공정 중에서, 글래스 기판 상에 형성된 회로 배선으로 되는 도전 패턴에 대해, 단선 및 단락의 유무의 불량 검사를 행하고 있다.
지금까지의 일반적인 도전 패턴의 검사 방법으로서는, 예를 들면, 특허 문헌 1에 기재된 바와 같이, 도전 패턴의 양단에 검사 프로브의 핀처를 접촉시켜, 한쪽의 검사 프로브로부터 직류 검사 신호를 인가하고, 다른 쪽의 검사 프로브로부터 전파된 직류 검사 신호를 검출하고, 검출 신호의 유무에 의해 단선 및 단락의 유무를 검사하는 접촉식의 검사 방법(핀 컨택트 방식)이 알려져 있다.
다른 검사 방법으로서, 특허 문헌 2에는, 적어도 2개의 검사 프로브를 도체 패턴에 근접시켜, 도체 패턴과는 비접촉으로 용량 결합한 상태로 이동시키면서, 한쪽의 검사 프로브로부터 교류 검사 신호를 인가하고, 다른 쪽의 검사 프로브에서 도체 패턴을 전파한 교류 검사 신호를 검출한다. 검출 신호의 파형의 변화에 의해, 도전 패턴에서의 단선 및 단락의 유무의 검사를 행하고 있다.
[특허문헌1]일본특허공개소62-269075호공보 [특허문헌2]일본특허공개제2004-191381호공보
전술한 표시 디바이스는, 표시 화면의 대화면화가 요구되어, 화면 사이즈가 보다 대형화됨과 함께, 표시 화면의 치밀함이 요구되어, 표시 화소의 미세화가 도모되고 있다. 이 때문에, 표시 화소의 구동용 배선이나 신호선 등의 도전 패턴이 길어짐과 동시에 미세화되고 있다.
다수의 도전 패턴에 대해 검사를 행하는 경우, 특허 문헌 1에서 제안되는 핀처를 접촉시키는 검사 프로브에서는, 제1 방법으로서, 배열된 도전 패턴 상을 횡단하도록 검사 프로브를 미끄럼 이동시켜, 순차적으로 검사를 행하거나, 제2 방법으로서, 도전 패턴수와 동일한 수의 검사 프로브를 배치하여, 일괄적으로 검사 프로브를 접촉시키거나, 또는, 제3 방법으로서, 검사 프로브를 상하 이동시키면서, 선택적으로 도전 패턴에 접촉하도록 이동시키고 있다.
검사 프로브를 미끄럼 이동시킨 경우, 핀 끝이 도전 패턴에 접촉된 상태로 이동하기 때문에, 박리나 손상에 의한 데미지가 문제로 된다. 또한, 검사 프로브를 도전 패턴에 미끄럼 이동하지 않고 접촉시키는 경우라도, 핀 끝의 접촉에 의해 도전 패턴에의 압압에 의한 손상 등의 데미지가 문제로 된다. 또한, 프로그램 등을 이용하여 검사 프로브의 접촉 동작 및 이동의 자동화를 도모하고자 하는 경우에는, 도전 패턴의 세선화 및 배선 간격의 미소화가 진행될수록 위치 제어가 용이하지 않게 된다.
또한, 도전 패턴에 비접촉으로 용량 결합한 전극을 이용한 검사 장치에서는, 전극과 대향하는 도전 패턴의 표면적의 축소가 진행됨에 따라서, 검출되는 검사 신호의 값도 작아지고 있다. 도전 패턴에 인가하는 검사 신호의 값을 크게 하면, 검출되는 검사 신호도 커지지만, 도전 패턴의 미세화에 수반하여, 허용할 수 있는 검사 신호의 값도 작아지고 있다. 또한 검출 신호에는, 검사 신호 외에 외부로부터 중첩된 노이즈가 포함되어 검출되어 있다. 이 때문에, 검사 신호가 노이즈인지의 여부의 판정에 숙련도를 요하거나, 컴퓨터 판정을 행할 때에는 기준값의 설정이 어렵게 되거나 하고 있다.
또한, 검사 대상 기판에 대해, 1개의 센서부를 이용하여, 이동시킨 검사를 행하면, 1개의 검출 신호가 얻어진다. 1개의 검출 신호만으로 판정을 행한 경우, 임계값을 엄격하게 설정함으로써, 미소한 신호 변화로부터 결함의 유무를 판정할 수 있지만, 동시에 검출 신호에 포함되어 있을 가능성이 있는 노이즈 성분에 대해서도 판정 대상으로 되므로, 얻어진 판정 결과가, 참된 결함만인지의 여부를 확정할 수 없다. 그 때문에, 다시, 동일한 조건에서 2회째의 검사를 실시하여, 얻어진 2회째의 검사 결과를 1회째의 검사 결과와 비교하여, 결함의 확정을 행하고 있다. 이 때문에, 정확한 검사 결과를 얻기 위해서는, 동일한 검사 대상에 대해, 동일한 검사 조건에서 적어도 2회의 검사를 행하지 않으면 안된다. 이 검사 방법에서는, 정확한 검사 결과를 얻기 위해, 2회분의 검사를 행하는 시간을 소비하므로, 검사 시간의 단축은 용이하지 않다. 덧붙여, 1회째의 검사와 2회째의 검사와의 사이에 시간이 비어지게 되면, 동일한 검사 조건에서 검사하는 것은, 용이하지 않다.
따라서 본 발명은, 기판 상에 배열된 각 도전 패턴에 대해, 시계열적으로 복수조의 센서를 이용하여 복수회 검출하고, 그들의 검출 신호를 곱연산한 판정 신호를 생성하고, 도전 패턴의 양호 불량의 적정한 판정을 실현하는 회로 패턴 검사 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 따르는 실시 형태는, 복수의 도전 패턴이 열 형상으로 형성된 기판을 검사 대상으로 하고, 상기 도전 패턴 중의 제1 도전 패턴에 대해, 모두, 대향하는 제1 급전 전극 및 제1 센서 전극을 구비하는 제1 센서쌍과, 상기 제1 도전 패턴으로부터 미리 정한 패턴수분의 거리를 떨어뜨린 제2 도전 패턴에 대해, 모두, 대향하는 제2 급전 전극 및 제2 센서 전극을 구비하는 제2 센서쌍과, 상기 제1 센서쌍과 상기 제2 센서쌍을 유지하고, 상기 도전 패턴의 상방에 일정한 거리로 이격하여, 그 도전 패턴의 열을 교차하도록 이동시키는 이동부와, 상기 이동부에 의한 상기 제1 센서쌍과 상기 제2 센서쌍의 이동 중에, 상기 제1 급전 전극 및 상기 제2 급전 전극에, 교류 신호로 이루어지는 동일한 검사 신호를 공급하고, 상기 제1 급전 전극 및 상기 제2 급전 전극이 대향하여 용량 결합한, 각각의 도전 패턴에 그 검사 신호를 순차적으로 인가시키는 검사 신호 공급부와, 상기 검사 신호가 인가된 상기 도전 패턴에 각각에 용량 결합하여 상기 제1 센서 전극 및 상기 제2 센서 전극에 의해 취득된 제1 검출 신호 및 제2 검출 신호에 대해, 미리 정한 판정 기준값과 비교하여 결함 후보를 선출하고, 또한, 상기 제1 검출 신호 상 및 상기 제2 검출 신호 상에서의 도전 패턴의 위치가 일치하도록, 어느 하나의 검출 신호의 위치를 이동시키는 거리축 매칭을 행하는 검사 신호 처리부와, 상기 도전 패턴의 위치가 일치된 상기 제1 검출 신호와 상기 제2 검출 신호에서의 상기 결함 후보끼리를 비교하고, 동일한 패턴 위치에 공통적으로 존재하는 결함 후보를 상기 도전 패턴의 참된 결함으로 판정하는 결함 판정부를 구비하는 회로 패턴 검사 장치를 제공한다.
또한, 복수의 도전 패턴이 열 형상으로 형성된 기판을 검사 대상으로 하고, 결함을 갖는 도전 패턴을 검출하기 위한 상기 도전 패턴의 열과 교차하는 방향으로 소정의 패턴수의 거리를 두고 병설되는 적어도 2조의 급전 전극 및 센서 전극의 쌍으로 구성된 검사부를 구비하는 회로 패턴 검사 장치의 검사 방법으로서, 상기 열과 교차하는 방향으로 상기 검사부를 이동시켜, 각각의 상기 급전 전극으로부터 교류 신호로 이루어지는 동일한 검사 신호를 이격하는 다른 도전 패턴에 용량 결합에 의해 순차적으로 인가하고, 상기 검사 신호가 인가된 각각의 상기 도전 패턴을 전파한 상기 검사 신호를 용량 결합에 의해, 각각에 상기 센서 전극으로부터 제1 검출 신호 및 제2 검출 신호를 취득하고, 상기 제1 검출 신호 및 제2 검출 신호에 대해, 미리 정한 판정 기준값을 비교하여 결함 후보를 선출하고, 상기 제1 검출 신호 상 및 상기 제2 검출 신호 상에서의 도전 패턴의 위치가 일치하도록, 어느 하나의 검출 신호의 위치를 이동시켜 거리축 매칭을 취하고, 상기 도전 패턴의 위치가 일치된 상기 제1 검출 신호와 상기 제2 검출 신호에서의 상기 결함 후보끼리를 비교하고, 동일한 패턴 위치에 공통적으로 존재하는 결함 후보를 상기 도전 패턴의 참된 결함으로 판정하는 회로 패턴 검사 장치의 검사 방법을 제공한다.
본 발명에 따르면, 기판 상에 배열된 각 도전 패턴에 대해, 시계열적으로 복수조의 센서를 이용하여 복수회 검출하고, 그들의 검출 신호를 곱연산한 판정 신호를 생성하고, 도전 패턴의 양호 불량의 적정한 판정을 실현하는 회로 패턴 검사 장치를 제공할 수 있다.
도 1은 본 발명에 따른 회로 패턴 검사 장치의 듀얼 검사부의 개념적인 구성을 도시하는 도면.
도 2의 (a), (b)는 회로 패턴 검사 장치에서의 결함의 유무의 판정에 대해서 설명하기 위한 도면.
도 3은 본 실시 형태에 따른 회로 패턴 검사 장치의 전체 구성을 도시하는 블록도.
도 4는 회로 패턴 검사 장치의 듀얼 검사부의 개념적인 구성을 도시하는 도면.
도 5의 (a)는 검사 신호 처리부에서의 듀얼 채널 전극에 의한 검출 신호를 나타내는 도면이며, 도 5의 (b)는 검출 신호에 평활화 처리를 실시한 신호를 나타내는 도면이며, 도 5의 (c)는 거리축 매칭 처리를 실시한 검출 신호를 나타내는 도면.
도 6의 (a)는 거리축 매칭 처리된 검출 신호의 차분을 취한 차분 신호를 나타내는 도면이며, 도 6의 (b)는 차분 신호에 대해 곱연산에 의한 미소 변화의 강조 처리를 행한 곱신호를 나타내는 도면이며, 도 6의 (c)는 곱신호에서의 스파이크 노이즈를 평활화 처리한 신호를 나타내는 도면.
도 7은 회로 패턴 검사 장치에서의 측정에 대해서 설명하기 위한 도면.
이하, 도면을 참조하여 본 발명의 실시 형태에 대해서 상세하게 설명한다.
본 발명에 따른 회로 패턴 검사 장치는, 제조 공정 중에서, 예를 들면, 글래스제의 기판 상에 형성된 복수열의 도전 패턴(배선 패턴)의 단선이나 단락의 불량 패턴을 검출하기 위한 기판과는 별도의 부재의 검사 장치이다. 검사 대상으로 되는 도전 패턴은, 예를 들면, 액정 표시 패널이나 터치식 패널 등에 이용되고 있는 회로 배선이며, 복수열에 평행 배열된 도전 패턴이나, 또한 모든 도전 패턴의 일단측이 단락 바아에 의해 접속되어 있는 빗살 형상의 도전 패턴이다. 또한, 기판 상에 형성되는 각 도전 패턴은, 패턴의 위치를 확정할 수 있는 것이면, 등간격의 배치가 아니라도 검사 가능하다. 또한, 후술하는 듀얼 검사부가 이동하였을 때에, 동일한 도전 패턴 상에, 급전 전극과 센서 전극을 대향할 수 있는 패턴이면, 도전 패턴의 도중에 굴곡이나 폭의 변화가 있어도 동등하게 검사 가능하다. 또한, 이하의 설명에서는, 이해하기 쉽게 하기 위해, 일정 간격으로 직선적인 열 형상으로 형성되는 도전 패턴을 검사 대상으로 하여 설명한다.
도 1은, 본 발명에 따른 회로 패턴 검사 장치의 듀얼 검사부의 개념적인 구성을 도시하는 도면이다. 도 2의 (a), (b)는, 회로 패턴 검사 장치에서의 결함의 유무의 판정에 대해서 설명하기 위한 도면이다.
도 1에 도시한 바와 같이, 회로 패턴 검사 장치(1)는, 글래스 기판 등의 절연성을 갖는 기판(100) 상에 형성된 복수열의 도전체 패턴(101) 상방에 소정 거리를 이격하여 형성되는 듀얼 검사부(2)와, 듀얼 검사부(2)에 교류로 이루어지는 검사 신호를 공급하는 검사 신호 공급부(13)와, 듀얼 검사부(2)로부터 검출된 검출 신호에 후술하는 신호 처리를 실시하는 검사 신호 처리부(5)와, 후술하는 제어부(도 2에 도시한 제어부(6)) 내에 설치된 결함 판정부(20)와, 검사 결과를 포함하는 검사 정보를 표시하는 표시부(8)를 구비하고 있다.
듀얼 검사부(2)는, 급전 전극과 센서 전극의 한 쌍으로 이루어지는 검사부를 2조 갖고 있다. 구체적으로는, 듀얼 검사부(2)는, 검사 신호를 도전 패턴(101)에 공급(인가)하기 위한 급전 전극(21)(21a, 21b)을 구비하는 검사 신호 공급 유닛(11)과, 도전 패턴(101)에 공급되어 있는 검사 신호를 검출 신호 S0으로서 검출하는 센서 전극(22, 23)을 구비하는 센서 유닛(12)으로 구성된다. 이 예에서는, 동일한 도전체 패턴 상방에 위치하는 급전 전극(21a)과 센서 전극(22)으로 이루어지는 제1 검사부와, 제1 검사부에 대해 수 패턴분의 거리가 떨어진 도전 패턴 상방에 모두 위치하는 급전 전극(21b)과 센서 전극(23)으로 이루어지는 제2 검사부로 구성된다. 급전 전극(21b)과 센서 전극(23)에서도, 동일한 도전체 패턴 상방에 위치한다.
검사 신호 공급부(13)는, 급전 전극(21a)과 급전 전극(21b)에, 동일 전압값이며 동일 주파수인 교류의 검사 신호가 동일한 주기 타이밍에서 각각으로 인가된다. 급전 전극(21a, 21b)은, 각각에 대향하는 도전 패턴(101)에 대해, 용량 결합하여, 교류의 검사 신호를 인가한다. 그들의 검사 신호는, 도전 패턴(101)을 전파하고, 대향하여 용량 결합하는 센서 전극(22, 23)에 취득된다. 또한, 검사 신호는, 용량 결합으로 전파되는 신호이면 되고, 정현파의 교류뿐만 아니라, 사각형(펄스)파의 신호이어도 된다.
이들의 유닛(11, 12)은, 이동 기구(3)에 의해, 급전 전극(21a, 21b)으로부터 검사 신호를 도전 패턴(101)에 대해 인가하고 있는 상태, 또한 도전 패턴(101)으로부터 센서 전극(22, 23)이 검사 신호를 검출하고 있는 상태에서, 패턴 상방에 동일한 이격 거리(측정 갭)를 유지한 상태에서, 도전 패턴의 열과 교차(횡단)하도록 이동된다. 또한, 검사 신호 공급 유닛(11) 및 센서 유닛(12)은, 도전 패턴과, 급전 전극 및 센서 전극이 대향하는 위치이면, 검사 대상의 기판 상에서 떨어져 배치(예를 들면, 도전 패턴의 양단)되어도 되고, 반대로, 근접하는 위치에 배치되어도 된다. 이것은, 듀얼 검사부(2)가 용량 결합에 의해, 검출 신호의 변화를 검출하고 있기 때문에, 단선에 의해 도전 패턴에서의 용량이 정상 시와는 달리, 검출 신호의 변화로서 나타나기 때문이다.
이와 같이 구성된 제1 검사부와 제2 검사부는, 검사 대상으로 되는 기판(100) 상방을 일체적으로, 1회 주사 이동으로, 각각에 검사 동작하여, 1개의 도전 패턴(1O1)에 대해, 모두 1회씩 검사를 행하고, 각각에 검출된 검출 신호 S0a, S0b에는 동일한 도전 패턴에 대한 검사 결과를 포함하고 있다. 즉, 검사부측에서 보면, 1회 검사로 2회분의 결과를 얻을 수 있고, 도전 패턴측에서 보면 근소한 시간차로 2회의 검사가 실시되어 있는 것으로 된다.
도 2의 (a)는, 제1 검사부(센서 전극(22))에 의한 판정 신호 Sja와, 제2 검사부(센서 전극(23))에 의한 판정 신호 Sjb를 나타내고, 각각의 동일한 레벨의 판정 기준에 의해 결함 후보의 선출에 대해서 설명하기 위한 도면이다. 여기서, 종축이 신호값, 횡축이 시간축 또는 도전 패턴 위치로서 나타낼 수 있다.
검사 신호 공급 유닛(11)이 도전 패턴 상방을 이동하였을 때에, 급전 전극(21a)과 급전 전극(21b)으로부터 각각 다른 도전 패턴에 용량 결합에 의해, 교류의 동일한 검사 신호가 인가된다.
센서 전극(22, 23)은, 패턴 상방을 통과하면서, 각각에 도전 패턴(101)이 전파된 검사 신호를, 센서 전극(22)으로부터 검출 신호 S0a로서, 센서 전극(23)으로부터 검출 신호 S0b로서 검출된다. 따라서, 1개의 도전 패턴(101)에 대해, 2개의 검사 결과를 얻을 수 있다. 이들의 2개의 검사 결과는, 센서간의 거리분만큼, 검사 결과가 어긋나 있기 때문에, 후술하는 거리축 매칭에 의해, 검사 위치를 맞춘다. 또한, 여기서 말하는, 거리축 매칭이라 함은, 센서 전극(22)과 센서 전극(23)이 수 패턴분의 거리가 떨어져 배치되어 있기 때문에, 2개의 검출 데이터(검출 신호)에서는, 그 거리분의 어긋남이 발생하고 있다. 이들을 비교하기 위해서는, 그 거리분의 차를 없애도록, 검출 데이터의 어느 한쪽, 또는 양방을 근접시켜, 축 상에서 동일한 도전 패턴이 일치하도록 이동시키는 것이다.
도 2의 (b)에서는, 도 2의 (a)에 도시한 각각의 판정 신호를 횡축 방향으로 이동시켜, 종축에서의 패턴 위치를 일치시키고 있다.
우선, 검출 신호 S0a, S0b는, 검사 신호 처리부(5)에 송출된다. 검사 신호 처리부(5)에서는, 필요에 따라서, 검출 신호의 증폭, 증폭된 검출 신호로부터 잡음 성분 제거가 실시되어, 검사 신호 S0a, S0b로부터 판정 신호 Sja, Sjb가 생성되고, 결함 판정부(20)에 송출된다.
이 결함 판정부(20)는, 우선, 도 2의 (a)에 도시한 바와 같이, 미리 정한 판정 기준으로 되는 동일한 기준 신호와, 각각의 판정 신호 Sja, Sjb를 비교하여, 기준 이하의 피크값에 대해 결함 후보 Pa1, Pa2 및 Pb1, Pb2로서 선출한다. 또한, 도 2의 (a)에서는, 기준 이하(또는, 기준에 만족하지 않는)의 피크 신호를 결함 후보로서 설정하였지만, 신호의 검출 방법에서는, 기준 이상(또는, 기준을 초과하는)의 피크 신호를 결함 후보로서 설정하는 경우도 있다.
이들의 판정 신호 Sja, Sjb는, 전술한 바와 같이, 센서 전극(22)과 센서 전극(23)이 수 패턴분의 거리가 떨어져 배치되어 있기 때문에, 도 2의 (b)에 도시한 바와 같이, 판정 신호에서의 패턴이 동일한 위치(동일한 검출 타이밍)로 되도록, 거리축 매칭에 의해 패턴 위치를 일치시킨다.
다음으로, 도 2의 (b)에 도시한 판정 신호 Sja, Sjb에서의 결함 후보 Pa1, Pa2 및 Pb1, pb2를 비교한다. 이 비교에서는, 결함 후보 Pa2와 Pb1이 종축 상에서 일치하고 있다. 다른 결함 후보 Pa1과 Pb2는, 모두 종축 상에 일치하는 결함 후보가 존재하고 있지 않다. 이 비교 결과에 의해, 결함 판정부(20)는, 결함 후보 Pa2와 Pb1을 참된 결함으로 판정하고, 다른 결함 후보 Pa1과 Pb2는, 의사의 결함 후보 즉, 노이즈 등인 것으로 판정한다. 즉, 도전 패턴에서의 결함은 불변적인 것이며, 복수회 검사를 행하여도, 마찬가지의 결함을 나타내는 검출 신호가 얻어진다. 이에 대해, 검출 신호에 중첩되는 노이즈 등은, 단시간에 또한 단발적으로 발생하는 경우가 많다. 따라서, 최초의 제1 검사부에 의한 검출 신호에 포함되는 결함 후보가, 다음의 제2 검사부에 의한 검출 신호에 결함 후보로서 포함되어 있지 않은 경우에는, 제1 검사부의 결함 후보는, 노이즈 등에 기인하는 의사의 결함으로 판정한다.
본 실시 형태에서는, 2조에 급전 전극과 센서 전극의 쌍에 의해 구성되는 검사부이지만, 물론 2조에 한정되는 것이 아니라, 필요하다면, 3조 이상의 급전 전극과 센서 전극의 쌍을 이용하여도 된다.
이상의 점에서, 본 실시 형태의 듀얼 검사부에 의하면, 검사부측에서 보아, 검사 대상 기판(100)의 상방을, 1회 이동시킨 검사에 의해, 제1 검사부와 제2 검사부가 각각에 검사 동작하여, 1개의 도전 패턴(101)에 대해, 모두 1회씩 검사가 행해져, 각각에 검출 신호 S0a, S0b가 얻어진다. 이들의 검출 신호에는, 모두, 동일한 도전 패턴에 대한 검사 결과를 포함하고, 1회 검사로 2회분의 결과를 얻을 수 있다. 이들의 검출 신호로부터 결함 후보를 선출하고, 패턴의 위치 정렬을 행한 검출 신호에서, 동일한 위치에 존재하는 결함 후보를 참된 결함으로 판정한다.
따라서, 1회 검출 동작에 의해 얻어진 검사 신호에 의해, 정확한 판정을 실현하여, 노이즈 등이 적정하게 제거된 도전 패턴의 양부 결과를 얻을 수 있다.
다음으로, 본 발명의 제2 실시 형태에 따른 회로 패턴 검사 장치에 대해서 설명한다.
도 3은, 제2 실시 형태에 따른 회로 패턴 검사 장치의 전체 구성을 도시하는 블록도이다. 도 4는, 회로 패턴 검사 장치에서의 듀얼 검사부의 구성을 도시하는 도면이다. 또한, 도 1에 도시한 구성 부위와 동등한 부위에는 동일한 참조 부호를 붙이고 있다.
이 회로 패턴 검사 장치(1)는, 검사 시에, 전술한 기판(100) 상에 형성된 복수열의 도전체 패턴(101) 상방에 소정 거리를 이격하도록 설정되는 듀얼 검사부(2)와, 듀얼 검사부(2)의 이격(비접촉) 상태를 유지하고, 도전체 패턴(101) 상방을 교차하도록 이동시키는 이동 기구(3)와, 이동 기구(3)를 구동 제어하는 구동 제어부(4)와, 듀얼 검사부(2)에 교류로 이루어지는 검사 신호를 공급하는 검사 신호 공급부(13)와, 듀얼 검사부(2)의 센서 전극(22a, 23a)으로부터 검출된 검출 신호로부터 노이즈 전극(22b, 23b)에 의한 노이즈 신호를 차감한 검출 신호 S0(S0a, S0b)을 생성하는 노이즈 제거부(24, 25)와, 검출 신호 S0(S0a, S0b)에 대해, 후술하는 신호 처리를 실시하는 검사 신호 처리부(5)와, 장치의 전체를 제어하고 또한 검사 신호 처리부(5)로부터의 결함의 판정 신호 Sj에 기초하는 도전 패턴의 양호 불량의 결함 판정을 행하는 제어부(6)와, 제어부(6)에 지시를 행하기 위한 키보드나 스위치 패널 등으로 이루어지는 입력부(7)와, 입력된 지시나 검사 결과를 포함하는 검사 정보를 표시하는 표시부(8)로 구성된다.
듀얼 검사부(2)는, 검사 신호를 도전 패턴(101)에 공급(인가)하는 검사 신호 공급 유닛(11)과, 도전 패턴(101)에 공급되어 있는 검사 신호를 검출하는 센서 유닛(12)으로 구성된다. 이들의 유닛은, 이동 기구(3)에 의해 도전 패턴(101)에 대해, 상방에 동일한 이격 거리(측정 갭)를 유지한 상태로 이동된다. 이동 기구(3)에는, 도시하고 있지 않지만, 도전 패턴(101)과의 거리를 측정하기 위한 거리 센서와 높이 조정 기구가 설치되어 있고, 검사 시의 검사 신호 공급 유닛(11) 및 센서 유닛(12)의 도전 패턴으로부터의 이격 거리가 항상 일정하게 되도록 조정되어 있다.
도 3에 도시한 바와 같이, 검사 신호 공급 유닛(11)에는, 패턴수열분의 거리가 떨어진 도전 패턴(101) 상방에 각각 동일한 거리를 이격하는 급전 전극(21a, 21b)이 설치되어 있다. 급전 전극(21a, 21b)에는, 검사 신호 공급부(13)로부터, 동일 전압값이며 동일 주파수인 교류의 검사 신호가 동일한 주기 타이밍에서 각각으로 인가된다. 이들의 급전 전극(21a, 21b)의 전극 폭은, 적절하게 설정되는 것이며, 검사 신호를 적정하게 공급할 수 있는 것이라면, 도전 패턴(101)의 폭 이하이어도 되고, 인접하는 도전 패턴에 검사 신호를 인가하지 않으면, 도전 패턴(101)의 폭 이상을 가져도 된다.
본 실시 형태는, 센서 유닛(12)에는, 각각에 2개의 센서 전극이 쌍으로 되는 센서쌍(22, 23)이 설치되어 있다.
예를 들면, 센서쌍(22)에서는, 한쪽의 센서 전극(22a)이 급전 전극(21a)과 동일한 도전 패턴 상방에 대향할 수 있도록 배치되어 있다. 또한, 쌍으로 되는 센서 전극(22b)은, 센서 전극(22a)으로부터 수 패턴 떨어진 도전 패턴(101) 상방에 대향하도록 배치되어 있다. 이 센서 전극(22b)은, 검사 신호가 공급되어 있는 도전 패턴으로부터 수 패턴 떨어져 있는 도전 패턴 상방에 배치되어, 노이즈를 검출하도록 구성된다. 이하의 설명에서, 이 센서 전극(22b)을 노이즈 전극(22b)이라고 칭한다.
본 실시 형태와 같이, 검사 대상(도전 패턴)에 비접촉의 검사 전극에 의한 용량 결합을 이용하여 측정하는 경우에는, 접촉형 센서와 같은 절대적인 기준 전위(예를 들면, GND:0V)가 존재하고 있지 않다. 따라서, 센서 전극(22a)과 동일한 특성을 갖는 노이즈 전극(22b)을 설치하여, 검사 신호가 공급되어 있지 않은 도전 패턴에 대해 검출을 행하고, 무신호 상태의 신호값, 예를 들면 노이즈 신호를 검출한다. 센서 전극(22a)에 의해 검출된 검사 신호로부터 중첩되어 있는 노이즈를 비교 또는, 차감함으로써, 적정한 검출 신호로 된다.
센서 유닛(12)에 의해 검출된 실제의 검출 신호에는, 도전체 패턴에서의 배선 피치에 기인하는 주기적인 노이즈뿐만 아니라, 이동 시에 발생하는 메커니즘 서보 노이즈 및 이격 거리의 변동 및 주변에 배치된 기기로부터의 커먼 모드 노이즈(접지 라인 상을 전파하는 노이즈)의 영향 등의 영향도 포함되어 있다.
본 실시 형태에서는, 센서 전극(22a)으로부터 소정 거리, 예를 들면, 2㎜ 떨어진 위치에 노이즈 전극(22b)을 배치한다. 이 구성에 의해, 센서 전극(22a)에 의한 검출 출력과, 노이즈 전극(22b)에 의한 검출 출력을 검사 신호 처리부(5)에 송출하여, 중첩되어 있는 노이즈를 차감함으로써, 가상 접지 전위(GND)를 만들어냄과 동시에, 노이즈 제거를 행하고 있다.
또한 본 실시 형태에서, 도 1에는, 검사 신호 공급 유닛(11)과 센서 유닛(12)을 도전 패턴(101)의 양단에 배치한 예를 나타내고 있지만, 이 배치는, 일례로서 나타내고 있는 것뿐이며, 실제로는, 접근시켜 설치하여도 된다. 또한, 검사 개소에서도, 도전 패턴(101)의 양단측에서는 있을 필요는 없다. 검사 신호 공급 유닛(11)과 센서 유닛(12)이, 1개의 유닛으로서 베이스 플레이트 상에 근접 배치한 구성의 경우, 도전 패턴 상방이면, 중앙측이어도, 어느 하나의 끝측이어도 교차하도록 이동시키면, 검사를 실시할 수 있다.
본 실시 형태에서는, 센서 전극(22a, 23a) 및 노이즈 전극(22b, 23b)은, 가능한 한 크게 신호값을 검출하기 때문에, 도전 패턴(101)의 폭 이상으로 인접하는 도전 패턴에는 걸리지 않는 폭을 갖고 있다. 즉, 도전 패턴(101)의 폭과, 인접하는 패턴과의 스페이스의 합(양측 2개의 스페이스) 이하의 폭을 갖고 있다. 또한, 도전 패턴을 따른 방향에 대해서는 한정되지 않고, 적절하게, 전극의 길이를 설정하여도 된다.
다음으로, 검사 신호 처리부(5)에 대해서 설명한다.
검사 신호 처리부(5)는, 평활화부(14)와, 거리축 매칭부(15)와, 차분값 산출부(16)와, 미소 변화 강조부(17)와, 스파이크 노이즈 평활화부(18)에 의한, 각 전자 회로로 구성된다. 또한, 도전 패턴(101)에 대한 결함 판정을 행하는 제어부(6) 내의 결함 판정부(20)가 이용된다.
검사 신호 처리부(5)는, 입력된 검사 신호 S0a, S0b에 대해, 평활 처리를 행하는 평활화 처리와, 전술한 거리축 매칭 처리와, 차분값 산출 처리와, 미소 변화 강조 처리와, 스파이크 노이즈 평활화 처리가 순차적으로 행해진다. 검사 신호는, 이들의 처리가 실시되어, 결함의 판정 신호 Sj(Sja, Sjb)로 변환되어, 모든 도전 패턴(1O1)에 대한 결함 판정을 행하는 결함 판정부(20)에 송출된다. 결함 판정부(20)에서는, 각각의 판정 신호 Sja, Sjb에 기초하여, 결함의 유무를 판단하여, 그 판단 결과를 표시부(8)의 화면 상에 표시한다.
제어부(6)는, 장치 전체의 각 구성부의 제어를 행하는 CPU(중앙 처리 유닛)(19)와, 결함 판정부(20)와, 프로그램이나 데이터에 관한 정보를 기억하는 메모리(9)로 구성된다.
메모리(9)는, 일반적인 메모리이며, 예를 들면, ROM, RAM 또는 플래시 메모리 등을 이용하여, 제어용 프로그램, 각종 연산용 프로그램 및 데이터(테이블) 등을 기억하고 있다.
다음으로, 도 5의 (a)∼(c) 및 도 6의 (a)∼(c)를 참조하여, 검사 신호 처리부(5)의 각 구성부에 의해 처리에 대해서 설명한다. 도 7은, 측정 조건을 도시하고 있다.
도 5의 (a)는, 센서쌍(22, 23)의 각각의 검출 신호 S0(S0a, S0b)을 나타내고 있다. 이 검출 신호 S0은, 전술한 센서 전극(22a, 23b)에 의한 검출 신호로부터 노이즈 전극(22b, 23b)에 의한 검출 신호(노이즈 신호)의 차를 취해, 노이즈의 제거 및 가상 접지 전위(GND)가 만들어져 있는 신호이다.
본 실시 형태에서는, 전술한 바와 같이 센서쌍(22, 23)이 복수의 도전 패턴분의 간격을 두고 배치되어 있기 때문에, 도 4에 도시한 바와 같이, 기판(100) 상의 도전 패턴(101)의 상방을 이동시켜, 시계열적으로 검사를 실시한 경우, 동일한 도전 패턴상을 통과할 때에 시간차가 발생한다. 이 때문에, 검출된 검출 신호 S0a, S0b에서는, 도 5의 (a)의 A1, A2, A3에 나타낸 바와 같이 시간차를 두어, 신호 파형에 동일한 변화가 생긴다.
또한, 검사 신호를 도전 패턴에 인가하였을 때에는, 외부로부터 별도로, 노이즈가 인입하고, 검출 신호에 그 노이즈가 중첩되어 검출되어 있는 경우가 있다. 이와 같은 노이즈의 대부분이, 순간적으로 가해지고 있는 경우가 많고, 2개의 센서 전극에서 시간차를 두어, 동일한 도전 패턴에 대해 검출하면, 한쪽의 센서 전극에서 노이즈가 검출되었다고 하여도, 다른 쪽의 센서 전극에는, 그 노이즈는 검출되지 않는다. 따라서, 이 시간차를 설정함으로써, 2개의 전극의 검출 신호를 비교하면, 검출 신호의 변화인지 노이즈인지의 여부를 확인할 수 있다.
다음에, 필요하다면, 검출 신호에 대해 평활화 처리를 행하여, 검출 신호의 진폭과 요동을 완만화한다. 여기서, 요동이라 함은, 도 5의 (a)에 나타낸 바와 같이, 신호 전체(또는 진폭의 중심)가 물결치는 바와 같이 값(전압값)이 변화하는 것을 말한다. 도 5의 (b)는, 평활화부(14)에 의해 검출 신호에 대해 평활화 처리를 행한 검출 신호 S1(S1a, S1b)을 나타내고 있다. 일반적인 평활화 회로를 이용하여 평활화 처리를 실시하여, 검출 신호의 진폭을 둔하게 하다.
평활화된 검출 신호 S1a, S1b는, 아직 시간차(위상차)를 두고 있기 때문에, 도 5의 (c)에 나타낸 바와 같이, 거리축 매칭부(15)에 의해 2개의 검출 신호의 위상을 일치시킨 매칭 처리를 실시한다. 이 매칭 처리에 의해, 도 5의 (a)에 나타낸 A1에 검출 신호 S2(S2a, S2b)를 나타낸다. 이 매칭 처리에서, 2개의 센서 전극간의 거리와, 검출 시의 센서 전극의 이동 속도가 이미 알려져 있으므로, 이동 거리차를 용이하게 산출할 수 있다. 그 이동 거리차분만큼 한쪽의 검출 신호를 이동시키는 것만이어도 된다.
이 매칭 처리에 의해, 동일한 도전 패턴에서의 검출 신호가 일치한다. 이것은 예를 들면, 도 5의 (a)에 나타내고 있는 동일한 주목 개소를 묶는 A1이 기울어져 있지만, 매칭 처리를 실시함으로써, A1이 연직 방향으로 되고, 그 기울기가 없어져, 일치한 것을 나타내고 있다.
또한, 일치한 검출 신호 S2a, S2b에 각각에 대해, 차분값 산출부(16)에 의해 차를 취한다. 구체적으로는, 도 6의 (a)에 나타낸 차분 신호 S3(S3a, S3b)은, 검출 신호 S2a, S2b가, 일정 간격으로 샘플링된 신호값이었던 경우에, 직전의 신호값과의 차분을 취하고, 이 차분의 값으로 플롯된 신호이다. 이 때문에, 종축의 출력 전압값이 도 5의 (c)에 비해, 2자릿수 이상 작게 되어 있다. 또한, 이 신호의 차분을 취함으로써, 2개의 차분 신호 S3a, S3b의 변화의 특징만이 추출되고, 또한 일치한 가상 접지 전위(GND)를 만들어 낼 수 있다. 가상 접지 전위에 의해, 신호 전체의 요동(신호의 진폭의 기준값의 상하 변화)이 없어져, 일정한 기준값(0V)에서의 진폭의 신호로 된다.
도 6의 (b)에는, 미소 변화 강조부(17)에 의해 차분 신호 S3a, S3b에 강조 처리를 실시한 곱신호 S4를 나타내고 있다. 이 강조 처리는, 차분 신호 S3a와 차분 신호 S3b와의 곱에 의한 연산 처리(이하, 곱연산이라고 칭함)가 행해진다. 이 곱연산은, 동일한 도전 패턴(101)에 불량 개소가 있으면, 차분 신호 S3a, S3b에는, 모두, 신호값으로 변화가 생기기 때문에, 이들을 곱(승산)함으로써, 미처리한 산출값보다도, 그 변화가 보다 강조되게 된다. 간단히 설명하면, 예를 들면, 정상 시의 신호값이 3으로서, 불량(결함 있음) 시의 신호값이 5로 하면, 차의 2에 의해 양부 판정을 행해야만 한다.
그러나, 본 실시 형태와 같이, 동일한 도전 패턴으로부터 2회 검출한 신호끼리를 곱하면, 정상 시 3×3=9와, 불량 시 5×5=25로 되고, 9와 25의 비교로 되어, 그 차 16에 의해, 양부 판정을 행할 수 있게 된다.
본 실시 형태에서의 도 7에 의한 측정 조건을 이용한 측정 결과에 따르면, 도 6의 (b)에 나타낸 A1, A2, A3의 개소의 검출 신호가 강조되어 있다.
다음으로, 도 6의 (c)에 나타낸 바와 같이, 강조 처리된 곱신호 S4에 대해, 일반적인 필터 등을 이용한 스파이크 노이즈 평활화부(18)에 의해, 스파이크 노이즈의 평활화 처리를 행한다. 이 처리에 의해 극단 시간에 급준한 변화에 대해 완만화하여, 스파이크 노이즈를 눈에 띄지 않게 함으로써, 도 6의 (c)에 나타낸 바와 같은 진폭의 변화가 완만화된 신호(결함의 판정 신호 Sj)를 얻을 수 있다.
다음으로, 판정 신호 Sj는, 제어부(6)에 설치된 결함 판정부(20)에 송출된다. 결함 판정부(20)에서는, 도 6의 (c)에 나타낸 바와 같은 판별 임계값이 설정되어 있다. 이 판별 임계값은, 판정 신호 Sj의 정상 시의 값(신호 B1, B2의 범위)에 기초하여 적절하게 설정된다. 본 실시 형태에서는, 일례로서, 판별 임계값을 정상 시의 피크값의 대략 2배의 0.00012V로 설정하고 있다. 이 판별 임계값을 초과하는 신호값 A1, A2, A3이 검출된 도전 패턴(101)에 대해, 3개의 도전 패턴(101)에 결함(단선)이 있다고 판정된다. 또한, 결함을 갖는 도전 패턴(101)은, 그래프의 횡축에 나타내는 이동 거리에 기초하여, 특정할 수 있다.
이상 설명한 바와 같이, 본 실시 형태의 회로 패턴 검사 장치에서는, 검사 대상으로 되는 도전 패턴에 대해, 이동되는 급전 전극(21a)이 대향하였을 때에 비접촉으로 용량 결합하여, 교류의 검사 신호가 인가되고, 그 때에 그 도전 패턴에 대향하는 센서 전극(22a)으로부터 제1 검출 신호가 검출된다. 또한, 경시 후에 동일한 도전 패턴에 대해, 이동되는 급전 전극(21b)이 대향하였을 때에 비접촉으로 용량 결합하여, 교류의 검사 신호가 인가되고, 그 때에, 그 도전 패턴에 대향하는 센서 전극(23a)으로부터 제2 검출 신호가 검출된다.
따라서, 본 실시 형태는, 동일한 도전 패턴에 대해, 적어도 2조의 센서쌍에 의해 2회 검출하고, 동기시킨 2개의 검출 신호에 비교에 의해, 결함의 유무를 판정한다.
또한, 이 비교에 의한 판정에서, 검출된 2개의 검출 신호에서의 변화가 적은 경우에는, 이들의 제1 검출 신호와 제2 검출 신호와의 곱을 취하여, 결함 개소의 신호 변화를 현저하게 강조시킨 결함 판정 신호를 생성한다. 결함 판정 신호는, 노이즈 전극의 검출 신호를 이용하여 검출 신호에 정상적으로 중첩되는 노이즈가 제거된다.
또한, 본 실시 형태에서는, 각각의 도전 패턴에 대해, 2조의 센서쌍에 의해 2회 검출한 예에 대해서 설명하였지만, 물론, 한정되는 것이 아니라, 2조 이상의 센서쌍을 이용하여, 2회 이상의 검출을 행하여도 된다.
또한, 전술한 실시 형태에서는, 센서 전극과 노이즈 전극의 한 쌍의 센서이었지만, 센서 전극(제1 센서 전극)이, 어느 도전 패턴에 대향하였을 때에, 인접한 도전 패턴에 대향하도록 제2 센서 전극을 인접하여 설치함으로써, 단선 결함뿐만 아니라, 단락 결함도 검출하는 것이 가능하다. 이 경우에, 제2 센서 전극은, 인접한 도전 패턴에 반드시 정면으로 마주 대할 필요는 없으며, 그 도전 패턴의 일부에 걸리는 것만으로도 검출하는 것은 가능하다. 또한, 전술한 예에서는, 2개의 검출 신호의 곱을 취한 강조 처리를 행하고 있지만, 2개 이상의 검출 신호에서의 곱연산이어도 된다.
또한, 본 실시 형태에서는, 검사 시간의 효율화(검사 처리 속도의 향상)를 도모하기 위해, 듀얼 검사부(2)를 탑재하여 이동 기구(3)에 의해, 이동한 상태에서 연속적으로 검사를 행한 예이다. 이에 대해, 기존의 회로 패턴 검사 장치가 예를 들면, 1개의 센서쌍(센서 전극과 노이즈 전극) 또는 1개의 센서(센서 전극만)를 탑재하는 검사 장치에도 본 발명의 검사 방법을 적용하는 것은 가능하다. 즉, 배열된 도전 패턴마다 이동을 정지하는 스텝 이동을 행하고, 정지 시에 적어도 2회의 검사를 행함으로써, 시간차를 갖는 검사 결과를 얻을 수 있다. 이들의 검사 결과에 대해, 전술한 검사 신호의 곱연산을 행함으로써, 도 6의 (c)에서 나타낸 바와 같은 마찬가지의 결함 판정 신호를 얻을 수 있어, 동등한 검사 결과를 얻을 수 있다.
즉, 1개의 검사 대상에 시간차를 둔 복수의 검출 신호를 취득할 수 있는 것이면, 어떠한 검사 장치에 대해서도 적용하는 것은 가능하며, 동등한 검사 결과를 얻을 수 있다. 또한, 현실적으로는 있을 수 없지만, 단순한 이론으로서, 명백하게 노이즈가 중첩되어 있지 않은 검출 신호이면, 1개의 검출 신호 S의 곱(S×S)이어도 동등한 검사 결과를 얻을 수 있다. 그 곱연산에서는, 복수회 행하여도 된다.
또한 본 실시 형태와는 달리, 검출 신호에 대해, 어떤 계수를 승산하여도, 정상적인 도전 패턴의 검출 신호와, 결함을 갖는 도전 패턴의 검출 신호와의 차를 어느 정도 크게 할 수 있지만, 각각의 도전 패턴의 검출 신호에 동일한 계수를 곱하고 있기 때문에, 검출 신호간의 차가 작은 경우에는, 그 차가 그다지 크지는 않아, 반드시 판정이 용이하게 된다고는 말할 수 없으며, 또한 계수에서의 근거가 없어, 발명의 주지로부터 일탈하게 되므로 채용하고 있지 않다.
다음에 도 7에 도시한 제2 실시 형태에 따른 듀얼 검사부를 탑재하는 회로 패턴 검사 장치에 대해서 설명한다.
전술한 제1 실시 형태에서의 검사 신호 처리부(5)에 전자 회로를 이용하여 실시한 예이었지만, 본 실시 형태는, 검사 신호 처리부(5)가 실행하는 신호 처리를, 어플리케이션 소프트웨어(고정밀도 결함 추출 알고리즘)에 의해 실현하는 예이다.
본 실시 형태는, 우선, 센서쌍(22, 23)에 의해 얻어진 검출 신호를 각 검출 신호의 진폭과 요동을 완만화하기 위한 평활화 처리를 실시한다[평활화 처리 공정].
다음으로, 센서쌍(22)에 의해 얻어진 검출 신호를 fn으로 하고, 센서쌍(23)에 의해 얻어진 검출 신호를 gn으로 하고, 결함을 포함하는 파형을 형성하는 데이터 점수의 1/2을 i로 한 경우에, 그 i의 데이터수의 차분을
Figure pat00001
으로서 나타낸다[차분값 산출 처리 공정].
여기서, 양 검출 신호는, 거리적인 오프셋(도전 패턴의 수열분의 거리)을 포함하고 있고, 그 사이의 도전 패턴수가 j개인 것으로 한다. 이 때, 도전 패턴수로 되는 j개분만큼 이동시켜, 매칭을 취하고, 동일 타이밍으로 한다[거리축의 매칭 처리 공정]. 즉, 양 검출 신호의 거리축을 일치시킨다.
다음으로, 이와 같은 차분 및 매칭 처리를 실시한 검출 신호 f'n과 g'n에서의 곱[식 (1)]
Figure pat00002
를 산출하고, 전술한 바와 같이, 결함 개소를 나타내는 급준한 변화만을 강조시킨다[미소 변화 강조].
또한 hn을 결함 형상의 데이터수 2i로 시계열의 합으로 되는,
Figure pat00003
을 산출하고, 스파이크 노이즈 성분을 평활화한다[스파이크 노이즈 평활화 공정]. 이와 같이 처리에 의해, 최종적으로는, 도 6의 (c)에 나타낸 바와 같이, 결함을 갖는 도전 패턴 신호 A1, A2, A3을 포함하는 결함 판정 신호가 생성된다.
본 실시 형태에서, 얻어진 결함 판정 신호는, 정상적인 도전 패턴에서의 측정 표준 편차 6σ=0.00008254에 대해, 결함을 갖는 도전 패턴에서의 최저 레벨이 0.0001748로 되어 있다. 즉, 결함이 없는 정상적인 도전 패턴에서의 최저 표준 편차의 6배(6σ)로 되고, 실제로, 결함부의 변화의 차는 1.96배로 된다.
따라서, 결함 판정을 행하기 위한 적정한 임계값을 설정하는 것이 용이하게 된다. 단선 등이 생긴 불량의 도전 패턴을 용이하게 검출할 수 있다. 이와 같은 측정을 평가 횟수로서 30회 정도 반복하여 행한 결과, 동일한 측정 결과를 얻어지고 있고, 안정성도 확인하고 있다.
이상 설명한 바와 같이, 듀얼 검사부를 탑재하는 회로 패턴 검사 장치에 따르면, 소프트웨어(결함 추출 알고리즘)를 이용하여 검출 신호에 대한 결함 추출 처리에 의한 결함 판정 신호를 생성함으로써, 검사 신호 처리부가 회로 소자로 구성되지 않아도, 전술한 제1 실시 형태에서의 동등한 작용 효과를 얻을 수 있다. 또한, 본 실시 형태에서도, 2개의 검출 신호를 이용한 곱연산에 의해 결함 판정 신호를 생성하고 있지만, 검출 신호는 2개 이상이어도 프로그램의 재기입에 의해 용이하게 대응할 수 있다.
또한, 전술한 어플리케이션 소프트웨어의 처리에서, 평활화 처리에 대해서는, 예를 들면, 평활화 미분법 등의 공지한 방법을 이용할 수 있어, 스파이크 노이즈 평활화 처리에는, 평활화법 또는 적산 평균법 등의 공지한 방법을 이용할 수 있다.
또한, 전술한 각 실시 형태에서의 검사 신호는, 정현파로 이루어지는 교류 신호로 한정되는 것이 아니라, 펄스 신호이어도 된다. 또는 그 주파수에서도 임의이며, 검사 대상으로 되는 도전 패턴에 따라서, 바람직한 주파수를 적절하게 설정 하면 된다.
도 7에는, 검사 대상으로 하여, 글래스제의 기판 상에 화상 표시 장치에 이용되는 9개의 표시 디바이스가 배치된 예를 나타내고 있다.
이들의 표시 디바이스는, 제조 공정의 도중이며, 기판(100) 상에 도전 패턴(101)이 형성되어 있는 상태이다. 기판(100)은, 회로 패턴 검사 장치(1)의 검사 테이블(102) 상에 재치되고, 검사 중에는 움직이지 않도록 도시하지 않은 흡착 기구에 의해 유지되어 있다. 이하의 설명에서, 검사 신호 공급 유닛(11)과 센서 유닛(12)을 검사부라고 칭한다.
검사부는, 이동 기구(3)의 아암부(103)에 설치되어 있고, 이들은 이동 기구(3)의 아암부(103)의 길이 방향에 대해, 각각으로 미끄럼 이동 가능하게 설치되어 있다. 미끄럼 이동 기구로서는, 도시하지 않은 리니어 모터 등이 이용되어 있다. 또한, 이동 기구(3)는, 아암부(103)의 양단측에 배치된 가이드 부재(1O4)에 의해, 가이드 부재(1O4)의 길이 방향으로 왕복 이동이 가능하다. 도 7은, 각각의 부재가 초기 상태의 위치에 있는 상태를 나타내고 있다.
검사 개시의 지시에 의해, 초기 위치 D0에 대기되어 있는 검사부는, 아암부(103)에서의 위치 D1로 이동한다. 이 이동과 함께, 아암부(103)는, 가이드 부재(104)의 길이 방향으로 이동하여 위치 D2를 향한다. 이 때, 검사부는, 대향하는 도전 패턴에 대해, 검출을 실시한다. 이 예에서는, 검사부가 위치 D2에 도달할 때까지, 3개의 표시 디바이스에 대해 검사를 실시한다.
다음으로, 검사부가 아암부(103) 상을 위치 D3까지 이동한다. 아암부(103)는, 이제까지와는 달리 방향의 위치 D4로 이동한다. 검사부는, 위치 D4에 도달할 때까지, 3개의 표시 디바이스에 대해 검사를 실시한다. 위치 D4에 도달한 후, 검사부는, 아암부(103)에서의 위치 D5로 이동한다. 그 후, 아암부(103)는, 가이드 부재(104)의 길이 방향으로 이동하여 위치 D6을 향한다. 이 이동 시에, 검사부는, 위치 D6에 도달할 때까지, 3개의 표시 디바이스에 대해 검사를 실시한다. 아암부(103)가 위치 D6에 도달하면, 이 기판에서의 표시 디바이스의 도전 패턴에 대한 검출 동작은 종료한다. 검사 종료 후에는, 아암부(103)가 초기 위치로 복귀하고, 검사부도 위치 D0으로 복귀한다.
또한, 도전 패턴의 양부 판정에서는, 검사 신호 등을 취득한 후, 아암부(103)가 이동 중이라도 판정 처리를 행해지고 있고, 연산 속도에서 보아 도전 패턴의 검출 동작의 종료와 동시에, 판정도 종료한다.
또한, 이 예에서는, 1대의 듀얼 검사부가 아암부(103)에 탑재되어, 아암부(103) 상을 이동함으로써, 2차원적(매트릭스 형상)으로 배치된 복수의 표시 디바이스의 검사를 행하고 있지만, 이 표시 디바이스의 배치이면, 예를 들면, 3대의 듀얼 검사부를 아암부(103)에 설치하여, 아암부(103)의 원패스 이동에 의해, 검사를 실행할 수 있게 구성하여도 된다.
또한, 전술한 본 실시 형태에서는, 센서쌍으로서 2개의 전극에 의해 센서를 구성하고 있지만, 이에 한정되는 것이 아니라, 1개의 센서를 3개 이상의 전극에 의해 구성하여도 된다. 예를 들면, 급전 전극이 대향하는 도전 패턴과 대향하는 제1 센서 전극(단선 검출), 제1 센서 전극이 대향하는 도전 패턴에 인접하는 도전 패턴과 대향하는 제2 센서 전극(단락 검출), 및 이것보다 수 패턴 떨어진 도전 패턴에 대향하는 센서 전극(노이즈 검출:노이즈 전극)의 구성예가 있다.
전술한 실시 형태는, 이하의 발명을 포함하고 있다.
(1) 기판 상에 배열된 복수의 도전 패턴에 대해, 미리 정한 패턴수를 떨어뜨린 적어도 2개의 상기 도전 패턴의 상방에 이격하여 용량 결합에 의해, 동일한 교류 신호로 이루어지는 검사 신호를 계속적으로 인가하는 제1 및 제2 급전 전극과, 상기 검사 신호가 인가된 상기 2개의 도전 패턴 상방에 이격하여 각각에 용량 결합하고, 인가된 상기 검출 신호를 취득하는 제1 및 제2 센서 전극을 갖는 검사부와,
상기 급전 전극 및 상기 센서 전극의 이격 상태를 유지하여 상기 도전 패턴의 연신 방향과 교차하는 방향으로 이동하는 이동 기구와,
동일한 도전 패턴으로부터 상기 제1 및 제2 센서 전극에 의해 취득된 각각의 검출 신호에 대해, 인가한 시간차분의 위상의 어긋남이 없어지도록 일치시켜, 미리 설정한 임계값을 초과하는 국소 신호를 검출하는 검사 신호 처리부와,
상기 검사 신호 처리부에 의해, 상기 제1 및 제2 센서 전극으로부터 모두 검출된 국소 신호를 검사 결과로 하고, 어느 한쪽의 센서 전극이 검출한 국소 신호를 노이즈라고 판단하는 결함 판정부
를 구비하는 것을 특징으로 하는 회로 패턴 검사 장치.
(2) 상기 검사부에서,
상기 제1 급전 전극 및 제1 센서 전극과,
상기 제2 급전 전극 및 제2 센서 전극과, 상기 제1 도전 패턴으로부터 임의의 패턴열분의 거리를 떨어뜨린 제2 도전 패턴의 상방에 이격하여 배치되는 제1 노이즈 전극을 갖는 제1 검사부와,
상기 제1 급전 전극이 대향하는 상기 제1 도전 패턴으로부터 임의의 패턴열분의 거리를 떨어뜨린 제3 도전 패턴의 상방에 이격하여 배치되는 제2 급전 전극 및 제2 센서 전극과, 상기 제3 도전 패턴으로부터 임의의 패턴열분의 거리를 떨어뜨린 제4 도전 패턴의 상방에 이격하여 배치되는 제2 노이즈 전극을 갖는 제2 검사부
를 구비하는 듀얼 검사부로 구성되어 있는 것을 특징으로 하는 상기 (1)항에 기재된 회로 패턴 검사 장치.
(3) 상기 제1 급전 전극 및 상기 제2 급전 전극은, 상기 제1 도전 패턴에 대해, 상기 이격한 비접촉 상태로 용량 결합에 의해 상기 검사 신호를 인가하고,
상기 제1 센서 전극 및 상기 제2 센서 전극은, 상기 제1 도전 패턴에 대해, 상기 이격한 비접촉 상태로 용량 결합에 의해 상기 검사 신호를 취득하여, 상기 검출 신호를 생성하고,
상기 제1 노이즈 전극 및 상기 제2 노이즈 전극은, 상기 제2 도전 패턴의 상방에 이격하여 비접촉 상태로 용량 결합에 의해, 그 제2 도전 패턴의 전위에 중첩되는 노이즈를 검출하고,
상기 제1 검사부 및 상기 제2 검사부로부터 송출되는 상기 검출 신호는, 상기 제1 센서 전극 및 상기 제2 센서 전극이 검출한 상기 검출 신호로부터 상기 노이즈가 제거된 검출 신호인 것을 특징으로 하는 상기 (2)항에 기재된 회로 패턴 검사 장치.
(4) 상기 검사 신호 처리부에서,
상기 검사부에 의해 검출된, 적어도 2개의 검출 신호에 대해 평활화 처리를 실시하고, 각각의 상기 검출 신호의 진폭과 요동을 완만화하기 위한 평활화부와,
평활화된 상기 검출 신호에 대해, 상기 시간차를 없애도록 일치시키는 거리축 매칭부와,
상기 검출 신호로부터 임의의 간격으로 신호값을 취출하고, 시계열적으로 직전의 신호값과의 차분에 의해, 각각의 차분 신호를 생성하는 차분값 산출부와,
상기 차분 신호를 곱하여, 그 차분 신호에 포함되는 신호값으로 변화가 생기는 결함 발생 개소가 보다 강조되는 곱신호를 생성하는 미소 변화 강조부와,
상기 곱신호에 포함되는 스파이크 노이즈를 평활화하여 완만화하여 상기 결함 판정 신호를 생성하는 스파이크 노이즈 평활화부
를 구비하는 것을 특징으로 하는 상기 (1)항에 기재된 회로 패턴 검사 장치.
(5) 기판 상에 배열된 복수의 도전 패턴의 결함을 검출하는 회로 패턴 검사 장치의 검사 방법으로서,
상기 도전 패턴마다, 교류 신호로 이루어지는 검사 신호를 시간차를 설정하여 적어도 2회 인가하고,
상기 도전 패턴을 전파한 상기 검사 신호를 용량 결합에 의해 검출하여, 각각의 검출 신호를 취득하고,
검출된 상기 검출 신호에 대해, 상기 시간차를 없애도록 일치시켜, 상기 검출 신호끼리를 곱하는 곱연산을 행하고, 상기 검출 신호에서의 결함 개소를 강조시킨 결함 판정 신호를 생성하고,
상기 결함 판정 신호에 대해, 미리 설정된 판정 임계값을 이용하여, 결함을 갖는 도전 패턴을 검출하는 것을 특징으로 하는 회로 패턴 검사 장치의 검사 방법.
(6) 복수의 도전 패턴이 열 형상으로 형성된 기판을 검사 대상으로 하고,
상기 도전 패턴 중의 제1 도전 패턴에 대해, 모두, 대향하는 제1 급전 전극 및 제1 센서 전극을 구비하는 제1 센서쌍과,
상기 제1 도전 패턴으로부터 미리 정한 패턴수분의 거리를 떨어뜨린 제2 도전 패턴에 대해, 모두, 대향하는 제2 급전 전극 및 제2 센서 전극을 구비하는 제2 센서쌍과,
상기 제1 센서쌍과 상기 제2 센서쌍을 유지하고, 상기 도전 패턴의 상방에 일정한 거리로 이격하여, 그 도전 패턴의 열을 교차하도록 이동시키는 이동부와,
상기 이동부에 의한 상기 제1 센서쌍과 상기 제2 센서쌍의 이동 중에, 상기 제1 급전 전극 및 상기 제2 급전 전극에, 교류 신호로 이루어지는 동일한 검사 신호를 공급하고, 상기 제1 급전 전극 및 상기 제2 급전 전극이 대향하여 용량 결합한, 각각의 도전 패턴에 그 검사 신호를 순차적으로 인가시키는 검사 신호 공급부와,
상기 검사 신호가 인가된 상기 도전 패턴에 각각에 용량 결합하여 상기 제1 센서 전극 및 상기 제2 센서 전극에 의해 취득된, 제1 검출 신호 및 제2 검출 신호의 각 신호 상에서의 도전 패턴의 위치가 일치하도록, 어느 하나의 검출 신호를 상기 거리만큼 이동시키는 거리축 매칭을 행하는 거리축 매칭부와,
상기 검출 신호로부터 임의의 간격으로 신호값을 취출하고, 시계열적으로 직전의 신호값과의 차분에 의해, 제1 및 제2 검출 신호에서의 차분 신호를, 각각에 생성하는 차분값 산출부와,
상기 차분 신호를 곱하여, 그 차분 신호에 포함되는 신호의 국소적으로 변화를 보다 강조하는 곱신호를 생성하는 미소 변화 강조부와,
상기 곱신호를 미리 정한 판정 기준값과 비교하여, 도전 패턴의 결함의 유무를 판정하는 결함 판정부
를 구비하는 것을 특징으로 하는 회로 패턴 검사 장치.
1 : 회로 패턴 검사 장치
2 : 듀얼 검사부
3 : 이동 기구
4 : 구동 제어부
5 : 검사 신호 처리부
6 : 제어부
7 : 입력부
8 : 표시부
9 : 메모리
11 : 검사 신호 공급 유닛
12 : 센서 유닛
13 : 검사 신호 공급부
14 : 평활화부
15 : 거리축 매칭부
16 : 차분값 산출부
17 : 미소 변화 강조부
18 : 스파이크 노이즈 평활화부
19 : CPU
20 : 결함 판정부
21a, 21b : 급전 전극
22, 23 : 센서쌍
22a, 23a : 센서 전극
22b, 23b : 노이즈 전극(센서 전극)
100 : 기판
101 : 도전 패턴
103 : 아암부
104 : 가이드 부재

Claims (6)

  1. 복수의 도전 패턴이 열 형상으로 형성된 기판을 검사 대상으로 하고,
    상기 도전 패턴 중의 제1 도전 패턴에 대해, 모두, 대향하는 제1 급전 전극 및 제1 센서 전극을 구비하는 제1 센서쌍과,
    상기 제1 도전 패턴으로부터 미리 정한 패턴수분의 거리를 떨어뜨린 제2 도전 패턴에 대해, 모두, 대향하는 제2 급전 전극 및 제2 센서 전극을 구비하는 제2 센서쌍과,
    상기 제1 센서쌍과 상기 제2 센서쌍을 유지하고, 상기 도전 패턴의 상방에 일정한 거리로 이격하여, 그 도전 패턴의 열을 교차하도록 이동시키는 이동부와,
    상기 이동부에 의한 상기 제1 센서쌍과 상기 제2 센서쌍의 이동 중에, 상기 제1 급전 전극 및 상기 제2 급전 전극에, 교류 신호로 이루어지는 동일한 검사 신호를 공급하고, 상기 제1 급전 전극 및 상기 제2 급전 전극이 대향하여 용량 결합한, 각각의 도전 패턴에 그 검사 신호를 순차적으로 인가시키는 검사 신호 공급부와,
    상기 검사 신호가 인가된 상기 도전 패턴에 각각에 용량 결합하여 상기 제1 센서 전극 및 상기 제2 센서 전극에 의해 취득된 제1 검출 신호 및 제2 검출 신호에 대해, 미리 정한 판정 기준값을 비교하여 결함 후보를 선출하고, 또한, 상기 제1 검출 신호 상 및 상기 제2 검출 신호 상에서의 도전 패턴의 위치가 일치하도록, 어느 하나의 검출 신호의 위치를 이동시키는 거리축 매칭을 행하는 검사 신호 처리부와,
    상기 도전 패턴의 위치가 일치된 상기 제1 검출 신호와 상기 제2 검출 신호에서의 상기 결함 후보끼리를 비교하고, 동일한 패턴 위치에 공통적으로 존재하는 결함 후보를 상기 도전 패턴의 참된 결함으로 판정하는 결함 판정부
    를 구비하는 것을 특징으로 하는 회로 패턴 검사 장치.
  2. 제1항에 있어서,
    상기 검사 신호 처리부는,
    상기 거리축 매칭부 외에,
    상기 검출 신호로부터 임의의 간격으로 신호값을 취출하고, 시계열적으로 직전의 신호값과의 차분에 의해, 각각의 차분 신호를 생성하는 차분값 산출부와,
    상기 차분 신호를 곱하여, 그 차분 신호에 포함되는 신호의 국소적으로 변화를 보다 강조하는 곱신호를 생성하는 미소 변화 강조부를 구비하는 것을 특징으로 하는 회로 패턴 검사 장치.
  3. 제1항에 있어서,
    상기 회로 패턴 검사 장치에서,
    상기 제1 센서쌍은, 상기 제1 센서 전극으로부터 임의의 패턴수를 떨어뜨린 제3 도전 패턴의 상방에 이격하여 배치되는 제1 노이즈 전극을 갖고, 그리고,
    상기 제2 센서쌍은, 상기 제2 센서 전극으로부터 임의의 패턴수를 떨어뜨린 제4 도전 패턴의 상방에 이격하여 배치되는 제2 노이즈 전극을 갖는 것을 특징으로 하는 회로 패턴 검사 장치.
  4. 제2항에 있어서,
    상기 회로 패턴 검사 장치에서,
    상기 결함 판정부는, 상기 거리축 매칭부에 의해 상기 제1 검출 신호 및 상기 제2 검출 신호의 검출 타이밍을 동기시켰을 때에, 상기 이동부의 이동 속도에 기초하여 결정되는 상기 도전 패턴의 형성 위치에, 상기 검출 신호의 국소적 변화를 대조하여, 결함을 갖는 도전 패턴을 결정하는 것을 특징으로 하는 회로 패턴 검사 장치.
  5. 복수의 도전 패턴이 열 형상으로 형성된 기판을 검사 대상으로 하고, 결함을 갖는 도전 패턴을 검출하기 위한 상기 도전 패턴의 열과 교차하는 방향으로 소정의 패턴수의 거리를 두고 병설되는 적어도 2조의 급전 전극 및 센서 전극의 쌍으로 구성된 검사부를 구비하는 회로 패턴 검사 장치의 검사 방법으로서,
    상기 열과 교차하는 방향으로 상기 검사부를 이동시켜, 각각의 상기 급전 전극으로부터 교류 신호로 이루어지는 동일한 검사 신호를 이격하는 다른 도전 패턴에 용량 결합에 의해 순차적으로 인가하고,
    상기 검사 신호가 인가된 각각의 상기 도전 패턴을 전파한 상기 검사 신호를 용량 결합에 의해, 각각에 상기 센서 전극으로부터 제1 검출 신호 및 제2 검출 신호를 취득하고,
    상기 제1 검출 신호 및 제2 검출 신호에 대해, 미리 정한 판정 기준값을 비교하여 결함 후보를 선출하고,
    상기 제1 검출 신호 상 및 상기 제2 검출 신호 상에서의 도전 패턴의 위치가 일치하도록, 어느 하나의 검출 신호의 위치를 이동시켜 거리축 매칭을 취하고,
    상기 도전 패턴의 위치가 일치된 상기 제1 검출 신호와 상기 제2 검출 신호에서의 상기 결함 후보끼리를 비교하고, 동일한 패턴 위치에 공통적으로 존재하는 결함 후보를 상기 도전 패턴의 참된 결함으로 판정하는 것을 특징으로 하는 회로 패턴 검사 장치의 검사 방법.
  6. 제5항에 있어서,
    동기시킨 상기 복수의 검출 신호로부터 임의의 간격으로 신호값을 취출하고, 시계열적으로 직전의 신호값과의 차분에 의해, 각각의 차분 신호를 생성하고,
    상기 차분 신호를 곱하여, 그 차분 신호에 포함되는 신호의 국소적으로 변화를 보다 강조하는 곱신호를 생성하는 것을 특징으로 하는 회로 패턴 검사 장치의 검사 방법.
KR1020100074491A 2009-08-04 2010-08-02 회로 패턴 검사 장치 및 검사 방법 KR101276970B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-181781 2009-08-04
JP2009181781A JP4644745B2 (ja) 2009-08-04 2009-08-04 回路パターン検査装置

Publications (2)

Publication Number Publication Date
KR20110014107A true KR20110014107A (ko) 2011-02-10
KR101276970B1 KR101276970B1 (ko) 2013-06-19

Family

ID=43762743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100074491A KR101276970B1 (ko) 2009-08-04 2010-08-02 회로 패턴 검사 장치 및 검사 방법

Country Status (4)

Country Link
JP (1) JP4644745B2 (ko)
KR (1) KR101276970B1 (ko)
CN (1) CN101995545B (ko)
TW (1) TWI401452B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451549B1 (ko) * 2013-03-26 2014-10-15 오에이치티 가부시끼가이샤 회로 패턴 검사 장치
KR101533187B1 (ko) * 2013-01-08 2015-07-01 오에이치티 가부시끼가이샤 회로 패턴 검사 장치
CN112352164A (zh) * 2018-09-18 2021-02-09 国立大学法人东北大学 电容检测区域传感器以及具有该电容检测区域传感器的导电图案检查装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305111B2 (ja) * 2011-01-21 2013-10-02 オー・エイチ・ティー株式会社 回路パターン検査装置
JP5580247B2 (ja) * 2011-04-27 2014-08-27 株式会社ユニオンアロー・テクノロジー パターン検査装置
JP5899961B2 (ja) * 2012-01-24 2016-04-06 日本電産リード株式会社 絶縁検査装置及び絶縁検査方法
JP5865734B2 (ja) * 2012-03-01 2016-02-17 株式会社Screenホールディングス 領域分類装置、そのプログラム、基板検査装置、および領域分類方法
JP2013210247A (ja) * 2012-03-30 2013-10-10 Nidec-Read Corp 絶縁検査装置及び絶縁検査方法
JP6069884B2 (ja) * 2012-05-08 2017-02-01 日本電産リード株式会社 絶縁検査方法及び絶縁検査装置
JP6014950B1 (ja) * 2015-12-22 2016-10-26 オー・エイチ・ティー株式会社 導電体パターン検査装置
JP6714485B2 (ja) * 2016-09-28 2020-06-24 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置
CN110095704B (zh) * 2019-04-17 2022-02-22 深圳市华星光电半导体显示技术有限公司 检测阵列基板中电路缺陷的装置及方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2838909B2 (ja) * 1990-11-20 1998-12-16 筒井 良三 目標信号強調装置並びにこの装置を使用した表示装置及び追尾装置
JP2002365325A (ja) * 2001-06-11 2002-12-18 Oht Inc 回路パターン検査装置並びに回路パターン検査方法及び記録媒体
JP2003035738A (ja) * 2001-07-19 2003-02-07 Omron Corp 部品実装基板の検査方法および部品実装基板用の検査装置
JP2003098212A (ja) * 2001-09-20 2003-04-03 Oht Inc 検査装置並びに検査方法
CN1720458B (zh) * 2002-11-30 2010-06-23 Oht株式会社 电路图案检查装置及电路图案检查方法
KR101013243B1 (ko) * 2002-11-30 2011-02-09 오에이치티 가부시끼가이샤 회로 패턴 검사 장치 및 회로 패턴 검사 방법
JP4497412B2 (ja) * 2004-10-04 2010-07-07 株式会社三英社製作所 送配電線路の事故原因判別方法及び装置
JP4417858B2 (ja) * 2005-01-19 2010-02-17 オー・エイチ・ティー株式会社 回路パターン検査装置およびその方法
JP2006300665A (ja) * 2005-04-19 2006-11-02 Oht Inc 検査装置および導電パターン検査方法
KR100799161B1 (ko) * 2006-07-20 2008-01-29 마이크로 인스펙션 주식회사 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법
JP4291843B2 (ja) * 2006-10-19 2009-07-08 株式会社東京カソード研究所 パターン検査装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101533187B1 (ko) * 2013-01-08 2015-07-01 오에이치티 가부시끼가이샤 회로 패턴 검사 장치
KR101451549B1 (ko) * 2013-03-26 2014-10-15 오에이치티 가부시끼가이샤 회로 패턴 검사 장치
CN112352164A (zh) * 2018-09-18 2021-02-09 国立大学法人东北大学 电容检测区域传感器以及具有该电容检测区域传感器的导电图案检查装置
CN112352164B (zh) * 2018-09-18 2023-08-18 国立大学法人东北大学 电容检测区域传感器及其装置、以及导电图案检查装置

Also Published As

Publication number Publication date
JP4644745B2 (ja) 2011-03-02
TW201122511A (en) 2011-07-01
TWI401452B (zh) 2013-07-11
CN101995545B (zh) 2015-03-18
CN101995545A (zh) 2011-03-30
KR101276970B1 (ko) 2013-06-19
JP2011033542A (ja) 2011-02-17

Similar Documents

Publication Publication Date Title
KR101276970B1 (ko) 회로 패턴 검사 장치 및 검사 방법
KR100799161B1 (ko) 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법
KR101633514B1 (ko) 회로 패턴 검사 장치 및 그 회로 패턴 검사 방법
JP2006200993A (ja) 回路パターン検査装置およびその方法
JP2005331516A (ja) 配線の破壊検査装置及び破壊検査方法
KR101300962B1 (ko) 회로 패턴 검사 장치
JP2006300665A (ja) 検査装置および導電パターン検査方法
TWI474012B (zh) 導電圖案檢查裝置及檢查方法
JP4450143B2 (ja) 回路パターン検査装置並びに回路パターン検査方法及び記録媒体
CN101107537A (zh) 检查装置和检查方法及检查装置用传感器
TWI407126B (zh) Circuit pattern checking device and method thereof
JP2006105795A (ja) 絶縁検査方法および絶縁検査装置
TWI243249B (en) Circuit pattern inspection device and pattern inspection method
KR20080098088A (ko) 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법
US6952104B2 (en) Inspection method and apparatus for testing fine pitch traces
JP5122512B2 (ja) 回路パターン検査装置
JP5899961B2 (ja) 絶縁検査装置及び絶縁検査方法
JP5323502B2 (ja) 基板検査装置および基板検査方法
KR101533187B1 (ko) 회로 패턴 검사 장치
JP2010038742A (ja) 回路断線検査装置
KR20050055454A (ko) 전극패드 검사장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 7