JP4450143B2 - 回路パターン検査装置並びに回路パターン検査方法及び記録媒体 - Google Patents
回路パターン検査装置並びに回路パターン検査方法及び記録媒体 Download PDFInfo
- Publication number
- JP4450143B2 JP4450143B2 JP2001155533A JP2001155533A JP4450143B2 JP 4450143 B2 JP4450143 B2 JP 4450143B2 JP 2001155533 A JP2001155533 A JP 2001155533A JP 2001155533 A JP2001155533 A JP 2001155533A JP 4450143 B2 JP4450143 B2 JP 4450143B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- signal
- common
- comb
- capacitive coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/312—Contactless testing by capacitive methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/304—Contactless testing of printed or hybrid circuits
Description
【発明の属する技術分野】
本発明は、基板上、例えばガラス基板上に形成された導電パターンの良否を検査可能な回路パターン検査装置並びに回路パターン検査方法及び記録媒体に関するものである。
【0002】
【従来の技術】
基板上に形成された回路間パターンの良否を検査するための方法として、従来よりピンコンタクト方式があることが知られている。ピンコンタクト方式は、検査対象の導体パターンの両端にピンプローブをそれぞれ直接接触させ、一方のピンプローブに電流を流して他方のピンプローブで検出された電圧値から、当該導体パターンの抵抗値を求めることにより、両端間の導通検査を行う方式である。
【0003】
このピンコンタクト方式は、直接ピンプローブを接触させるために、SN比が高いという長所を有する。しかしながら、その反面、ファインピッチの基板を検査することは、ピンをたてること自体が困難であり、また、ピンを目的のパターンに接触させるための位置決めも難しくなっていく。
【0004】
このため、検査対象の導体パターンの一端にピンプローブを直接接触させて交流成分を含む検査信号を印加し、他端のプローブでは導体パターンに接触させずに所定の間隔離反させた状態に位置決めし、容量結合を介して前記検査信号を検出する非接触−接触併用方式も提案されていた。
【0005】
この非接触−接触併用方式は、パターン線の他端のプローブはピンプローブにようにパターンに直接接触させる必要がないので、位置決め精度を粗くできる。更に、非接触部を複数のパターン線について共通化できるので、プローブの本数を削減できる。そのために導電パターンの間隔が微細な場合にも対応可能である。
【0006】
更に、一対のプローブで1本1本のパターンの両端部をなぞりながら検査を行うなぞり方式の検査装置もある。このなぞり方式は、ワーク毎に専用の治具を政策末う必要がないなどの利点を有している。
【0007】
【発明が解決しようとする課題】
しかしながら、ピンコンタクト方式及び非接触−接触併用方式は、導電パターンの両端部位置に配設するプローブやプローブからの検出信号処理などは、導電性パターンの配設間隔に従って制御されるため、導電パターンの形状はあらかじめ決められた一種類であり、導電パターンが異なれば治具もまたパターンに合わせて製作する必要があった。
【0008】
また、なぞり方式では、導電パターンの間隔が一方端部近傍と他方端部近傍でほぼ同じでなければならず、仮に一方端部近傍と他方端部近傍でパターン間隔が異なるパターンでは両端をなぞることができず、検査することができなかった。
【0009】
【課題を解決するための手段】
本発明は上述した課題を解決することを目的としてなされたもので、上述した課題を解決し、例えば、パターンの両端ともに非接触でありながら仮に一方端部近傍と他方端部近傍でパターン間隔が異なる導電性パターンであっても容易にパターンの良否を検査できる回路パターン検査装置を提供することを目的とする。
【0010】
係る目的を達成する一手段として例えば以下の構成を備える。
【0011】
即ち、少なくとも端部が列状に配設され基部が互いに接続された櫛歯状導電性パターンと、少なくとも一部は前記櫛歯状導電性パターンの列状歯部パターン間に配設されている他のパターンと非接続である導電性のフローパターン群とを有する基板の導電性パターンの状態を検査する回路パターン検査装置であって、前記櫛歯状導電性パターン端部の先端部近傍において前記櫛歯状導電性パターン端部およびフローパターンの各パターンごとに個別に非接触方式で結合容量を有して容量結合可能な端部容量結合手段と、非接触方式で、前記櫛歯状導電性パターン基部の共通接続パターン部のすべてを所定幅で結合容量を有して容量結合可能な共通部容量結合手段と、非接触方式で、前記櫛歯状導電性パターンの共通接続パターン部より櫛歯状への分離列状部でかつ前記列状部間に配設されている前記フローパターン先端部近傍より所定幅で結合容量を有して容量結合可能なフロー部共通容量結合手段と、前記共通部容量結合手段と前記フロー部共通容量結合手段のいずれか一方に検査信号を供給する検査信号供給手段と、前記基板を前記端部容量結合手段に対して相対的に移動させる移動手段と、前記端部容量結合手段により前記検査信号供給手段により供給される検査信号に対応した前記各列状歯部パターン先端部と前記各フローパターンよりの検出信号を検出する検出手段と、前記検出手段により検出した検出信号の信号レベルを時系列に記憶する記憶手段と、前記記憶された検出信号の信号レベルの変化を調べる変化判別手段とを備え、前記変化判別手段の判別結果に基づき、前記記憶された検出信号の信号レベルが所定範囲内か否かで前記櫛歯状導電性パターンと前記フローパターン群の状態を検査することを特徴とする。
【0012】
そして例えば、前記基板は主にガラスで構成されており、前記櫛歯状導電性パターンの列状部と前記フローパターン群とはガラス上に交互に所定幅でほぼ棒状に形成された導電性パターンであることを特徴とする。
【0013】
また例えば、前記各容量結合手段は、導電性パターンと所定間隙を有するように位置決め制御される非接触プレートを含むことを特徴とする。あるいは、前記端部容量結合手段の前記非接触プレートは容量結合するべきパターン幅より太幅でないことを特徴とする。
【0014】
更に例えば、前記共通部容量結合手段と前記フロー部共通容量結合手段の非接触プレートは、当該非接触プレートと対向する容量結合するべき導電性パターンの面積がほぼ同じ面積となるように形成されていることを特徴とする。
【0015】
また例えば、検査信号は交流信号であり、前記共通部容量結合手段と前記フロー部共通容量結合手段のいずれか一方より前記導電性パターンに交流信号を供給することを特徴とする。
【0017】
更に、少なくとも端部が列状に配設され基部が互いに接続された櫛歯状導電性パターンと、少なくとも一部は前記櫛歯状導電性パターンの列状歯部パターン間に配設されている他のパターンと非接続である導電性のフローパターン群とを有する基板の導電性パターンの状態を検査する回路パターン検査装置における回路パターン検査方法であって、非接触方式で、前記櫛歯状導電性パターン基部の共通接続パターン部のすべてを所定幅で結合容量を有して容量結合可能な共通部容量結合手段あるいは前記櫛歯状導電性パターンの共通接続パターン部より櫛歯状への分離列状部でかつ前記列状部間に配設されている前記フローパターン先端部近傍より所定幅で結合容量を有して容量結合可能なフロー部共通容量結合手段のいずれか一方に交流信号を供給して検査対象パターンに交流信号を出力し他方を接地レベルに維持した状態に制御し、前記基板を前記端部容量結合手段に対して相対的に移動し、前記櫛歯状導電性パターン端部の先端部近傍において前記櫛歯状導電性パターン端部およびフローパターンの各パターンごとに個別に非接触方式で結合容量を有して容量結合可能な端部容量結合手段により前記出力された交流信号を検出し、前記検出した検出信号の信号レベルを時系列に記憶すると共に、すべての検査対象パターンに対する交流信号の検出が終了すると前記交流信号供給共通部容量結合手段あるいはフロー部共通容量結合手段を接地レベルに維持すると共に接地レベルに維持した前記交流信号供給共通部容量結合手段あるいはフロー部共通容量結合手段に交流信号を供給し、前記基板を前記端部容量結合手段に対して相対的に移動し、前記容量結合可能な端部容量結合手段により前記出力された交流信号を検出し、前記検出した検出信号の信号レベルも時系列に記憶し、前記記憶された検出信号の信号レベルの変化を調べ、前記信号レベルの変化を調べた結果に基づき、前記記憶された両検出信号の信号レベルが所定範囲内か否かで検査対象パターンの良否を検査することを特徴とする。
【0019】
【発明の実施の形態】
以下、図面を参照して本発明に係る一発明の実施の形態例を詳細に説明する。以下の説明は、検査するべきパターンとして液晶表示パネルを形成するドットマトリクス表示用パネルにおける張り合わせ前のドットマトリクスパターンの良否を検査する回路パターン検査装置を例として行う。
【0020】
しかし、本発明は以下に説明する例に限定されるものではなく、一方端部において端部のパターンが異なるパターン群位置でそれぞれ共通に容量結合されるコモンセンサを配置可能なパターンであればなんら限定されるものではない。
【0021】
図1は本発明に係る一発明の実施の形態例のパターン検査原理を説明するための図である。
【0022】
図1において、10が本実施の形態例の検査するべき導電性パターンの配設されている基板であり、本実施の形態例では液晶表示パネルに用いるガラス製の基板を用いている。
【0023】
ガラス製基板10の表面には本実施の形態例回路パターン検査装置で検査するドットマトリクス表示パネルを形成するための導電パターン20、30が配設されている。
【0024】
20は少なくともほぼ列状に配設された列状パターン部20Aと列状パターン20Aの基部を互いに接続するための接続パターン20Bにより櫛歯状に形成されたコモンパターンである。30は棒状パターン群であり、斜線で示す棒状パターン群30はコモンパターン20の列状パターン20Aの各棒状列パターン間に配設されたそれぞれが独立したコモンパターン20のも非接続である。
【0025】
図1に示す例ではコモンパターン20の基部の接続パターン20Bを除く列状に配設されている各パターン20A及び棒状パターン群30の各棒状パターンは各パターンの幅がほぼ同一であり、各パターン間隔もほぼ等間隔となっている。
【0026】
110は検査時に非接触方式でコモンパターン20の接続パターン20Bの対向部位に位置決めされる少なくともコモンパターン20の接続パターン20B全域をカバーする幅を有する、結合容量を有して容量結合可能で共通部容量結合手段を構成し、交流電源220よりの交流信号をコモンパターン20に供給可能なコモン給電パネルである。
【0027】
120は非接触方式でコモンパターン20の列状パターン20Aの接続パターン20B側基部とフローパターン群30のコモンパターン20基部方向端部の前記コモン給電パネル110に隣接して位置決めされ、ほぼコモン給電パネル110と同じ大きさで結合容量を有して容量結合可能なフロー部共通容量結合手段を構成し、交流電源230よりの交流信号をコモンパターン20と各フローパターン群30に供給可能なフロー給電パネルである。
【0028】
本実施の形態例では、コモン給電パネル110とフロー給電パネルはほぼ同じ面積とし、当該パネル110、120と対向する検査対象導電性パターンの面積がほぼ同じ面積となるように形成し、交流信号供給先パネルの変更による検出信号レベルの変動を抑えている。
【0029】
130は、非接触方式でフローパターン群30とコモンパターン20の列状パターン20Aの両方の端部近傍に位置決めされるセンサープレートであり、センサープレート130にはセンサー131、132、133が等間隔で配設されている。
【0030】
センサー131、132、133は、少なくともコモンパターン20の列状部とフローパターン群30の各導電パターン配設間隔の複数倍の間隔をもってセンサープレート130に配設されており、各導電パターンに対しては結合容量を有して容量結合可能なフロー部共通容量結合手段を構成する(図1の例では3個であるがこの個数は任意で構成可能)。
【0031】
センサー131、132、133は、コモン給電パネル110またはフロー給電パネル120より供給され導電パターンを介して送られてきた交流信号を検出可能に構成されている。
【0032】
本実施の形態例では、コモン給電パネル110またはフロー給電パネル120のいずれかに交流信号を供給し、他方を接地レベルにして基板10を矢印方向に例えば一定速度で移動させてコモンパターン20またはフローパターン群30を伝ってくるコモン給電パネル110またはフロー給電パネル120より供給された交流信号を各センサー131、132、133により検出する。
【0033】
210はセンサープレート130に配設された各センサー131、132、133よりの電界強度の変化として検出した検出信号を増幅整形し、アナログ信号として、あるいは、必要に応じてアナログーデジタル変換を行い、対応するデジタル信号として出力することが可能に構成されている。
【0034】
220及び230は所定周波数の交流信号を生成して生成した交流信号をコモン給電パネル110またはフロー給電パネル120を介してコモンパターン20あるいは各フローパターン群30に供給する交流信号生成部である。
【0035】
なお、図1の例では交流信号生成部220、230が別個の構成であるように記載しているが、後述するように交流信号はコモン給電パネル110またはフロー給電パネル120のいずれか一方に供給するのであり、同時に両方に供給することもなく、交流信号発生部を共通とすることができる。
【0036】
更に、交流信号生成部を共通化し、コモン給電パネル110またはフロー給電パネル120のいずれかに交流信号を供給し、他方はコモン電位(例えば接地電位)に接続するように制御してもよい。
【0037】
なお、本実施の形態例の上述したコモン給電パネル110、フロー給電パネル120表面、センサープレート130は、いずれも一つのセンサパネルの上に係止されており、各コモン給電パネル110、フロー給電パネル120表面とセンサープレート130に配設されたセンサー131、132、133表面とは同一平面となるように位置決め配置されている。
【0038】
本実施の形態例の導電パターンの検査原理を以下図2を参照して説明する。図2は本実施の形態例の検査原理を説明するための図であり、図2の(A)が検査する導電パターンが正常である場合、(B)がパターンの断線がある場合、(C)が隣接ずる導電パターンとの接触がある場合のそれぞれを示している。
【0039】
図2の(B)に示すパターン断線のある例が図1のB、Cに示す部位、隣接する導電パターンとの接触がある例が図1のAに示す部位をセンサーで検出した場合を示している。
【0040】
図2の(A)に示す導電性パターンが正常である場合には、交流信号生成部より一方の給電パネルに供給された交流信号(交流電力)は、導電性パターンを介してセンサーによって検出され、右端部に示されるように所定の検出レベルの検出結果がセンサー出力処理回路210の出力される。
【0041】
また、図2の(B)に示すように導電性パターンの少なくとも一部が断線している状態である場合には、交流信号生成部より一方の給電パネルに供給された交流信号(交流電力)は、導電性パターンの断線部よりセンサー側には供給されず、右端部に示されるようにセンサーよりの検出信号は極僅かかあるいはまったく検出されない。
【0042】
更に、図2の(C)に示すように隣接する導電性パターンと接触などしているような場合には、交流信号生成部より一方の給電パネルに供給された交流信号(交流電力)は、導電性パターンを介してセンサーに到達するのみではなく、隣接パターンに対向する給電パネルが接地レベルに制御されていることより隣接する導電性パターンとの接触部(ショート部)を通じて隣接導電性パターンにも交流電流が流れ、右端部に示されるようにセンサーよりの検出信号は正常時より少なく、断線時より大きいレベルとなる。
【0043】
以上に説明した本実施の形態例の導電パターンの検査制御を以下図3のフローチャートを参照して説明する。図3は本実施の形態例の導電パターンの検査制御を説明するためのフローチャートである。
【0044】
本実施の形態例では導電パターンが配設されている基板はガラス基板であり、ステップS1において、表面に例えば図1に示す検査対象導電パターンの形成されたガラス基板が不図示の搬送路上を本実施の形態例の回路パターン検査装置位置(ワーク位置)に搬送されてくる。
【0045】
本実施の形態例の回路パターン検査装置位置に搬送されてきた検査対象基板は、ステップS2において、不図示の治具(基板搭載ステージ)により保持される。
【0046】
この治具は、XYZ角度の4軸制御により三次元位置制御が可能に構成されており、検査対象基板を一旦本実施の形態例の各コモン給電パネル110、フロー給電パネル120及びセンサー131、132、133が係止されたセンサパネルに当接する位置まで上昇させ、センサパネル当接位置より一定距離離反させた位置に位置決めする。例えば、この測定前の基準となる位置決め位置は例えば図1に示す位置関係である。
【0047】
これで検査基板を測定位置に位置決めできたため、ステップS3においてまずフロー給電パネル120が接地レベルとなるように交流信号生成部230を制御する。
【0048】
続いてステップS4において、交流信号生成部220を制御してコモン給電パネル110に交流信号が供給されるように制御する。即ち、まず最初に図1に示すようにコモン給電パネル110を接地レベルに、フロー給電パネル120に交流信号を印加する。
【0049】
そしてステップS5で検査基板を図1に示す位置から矢印方向にある次の測定位置に移動させる。同時にステップS6においてセンサー出力回路210は各センサー131、132、133よりの検出信号をそれぞれ時系列に検出して不図示の内蔵メモリに記憶する。
【0050】
センサー出力処理回路210は、例えば各センサー131、132、133よりの検出信号をアンプ回路で一定の信号レベルとなるように増幅し、マルチプレクサ回路などを介して各センサー出力を時分割検出し、アナログ−デジタル変換回路などで対応するデジタル信号に変換し、内蔵メモリに格納する。
【0051】
次にステップS7で検査基板の移動距離がセンサー配設間隔分となったか否かを調べる。検査基板の移動距離がセンサー配設間隔分となっていない場合にはステップS5に戻り検査を続行する。
【0052】
一方、ステップS7で検査基板の移動距離がセンサー配設間隔分となった場合にはステップS8に進み、コモン給電パネル130が接地レベルとなるように交流信号生成部220を制御する。
【0053】
続いてステップS9において、交流信号生成部230を制御してフロー給電パネル120に交流信号が供給されるように制御する。これで図1に示す交流信号生成部220、230のスイッチ切り替え状態が逆となる。
【0054】
そしてステップS10で例えばステップS5と同様に検査基板を次の測定位置に移動させる。同時にステップS11においてセンサー出力回路210は各センサー131、132、133よりの検出信号をそれぞれ時系列に検出して不図示の内蔵メモリに記憶する。
【0055】
次にステップS12でステップS7と同様にして検査基板の移動距離がセンサー配設間隔分となったか否かを調べる。検査基板の移動距離がセンサー配設間隔分となっていな場合にはステップS10に戻り検査を続行する。
【0056】
一方、ステップS12で検査基板の移動距離がセンサー配設間隔分となった場合にはステップS13に進み、ステップS6及びステップS11での各センサーによる検出結果を合成して検査結果を所定レベルの検出信号に変換し、検出信号の状態を解析する。
【0057】
そしてステップS14で、解析を行った結果すべての検出信号の導電パターン位置でのセンサー検出信号の信号レベルが所定範囲内の信号レベルであるか否かを調べる。例えば検出信号の信号レベルが図2の(A)の右端部に示すような所定範囲内の信号レベルである場合にはステップS15に進み、基板のすべての導電性パターンが正常であるとして当該処理を終了し、検査基板を搬送位置まで下降させて搬送路上に載置し、次のステージに搬送させる。なお、連続した検査を行う場合には次の検査基板がワーク位置に搬送されてきた時点で再びステップS2以下の処理を実行することになる。
【0058】
一方、ステップS14で検出信号の信号レベルが所定範囲内の信号レベルでない場合にはステップS16に進み、検査対象基板の配設パターンが不良であったと判断して処理を終了し、検査基板を搬送位置まで下降させて搬送路上に載置し、次のステージに搬送させるか、あるいは不良基板を搬送路から外すなどの処理を行う。
【0059】
センサー出力は図1の下段に示すように検出信号の変化として現れる。本実施の形態例における実際の検査装置における検査結果の例を図4及び図5に示す。図4は本実施の形態例における導電性パターンが隣と接触していたショート基板の検出例を示す図、図5は本実施の形態例における導電性パターンの一部が断線して開放状態(オープン状態)となっている基板の検出例を示す図である。
【0060】
図4、図5において、上段に示す検出信号が全体検出結果、下段に示すのが一部拡大検出結果を示している。
【0061】
図4の下段左側にガイダンス表示した部分が導電パターンが隣のパターンとショートしている部分の検出結果であり、コモン給電パネル110に交流信号を供給した場合には2つのパターンで連続して交流信号が検出されるために検出レベルが上昇している。
【0062】
これに対して、フロー給電パネル120に交流信号を供給した場合には交流信号の一部がコモン給電パネル110側に流れるためセンサーよりの検出レベルが大きく2パターン分減少している。従って、両方の検出結果のそれぞれに特徴が現れるため、ノイズなどによる検出結果の誤判定を防ぐことができる。
【0063】
また、図5において、「COMオープン」で示す検出結果がコモンパターン20の一部が断線してオープンとなっているパターンの検出結果、「FLOWオープン」で示す検出結果がフローパターン群30の一つの導電パターンが断線してオープンとなっているパターンの検出結果、「COM/FLOWオープン」で示す検出結果が隣接するコモンパターン20とフローパターン30の一部が断線してオープンとなっているパターンの検出結果、「F・C・F」で示す検出結果が隣接するフローパターン30、コモンパターン20、フローパターン30と連続して一部が断線してオープンとなっているパターンの検出結果を示している。
【0064】
図5に示すように、コモン給電パネル110とフロー給電パネル120の両方に交互に交流信号を供給し、他方を接地レベルに制御することにより、センサー131、132、133の検出信号の波形を大きく相違させることができ、の異なる検出結果が得られるため、容易にパターンの状況を判断でき、不良発生原因の特定などの容易に行うことができるようになる。
【0065】
特に、連続した隣接パターンが断線しているような場合には、コモン給電パネル110とフロー給電パネル120の両方にそれぞれ異なるタイミングで交流信号を供給することにより、センサー131、132、133の検出結果に、単独パターンのみ断線時の検出結果と大きく異なる検出信号波形とでき、容易にパターンの状況を判断でき、修復可能か否かの不良発生原因の特定などの容易に行うことができるようになる。
【0066】
特にどちらか一方のみ検出信号波形が変化するのではなく、両検出波形が異なっているため、例えば検出信号にノイズが混入した場合の検出結果か、パターン不良に対応した検出結果かを容易に判別でき、より信頼性の高い基板検査が可能となる。
【0067】
なお、以上の説明では、図1に示すようにコモンパターン20とフローパターン群30とは基部から端部までほぼ変更に等間隔で配設されている例を説明した。しかし、本実施の形態例では、検査対象パターンの両端部近傍に対の給電端子とセンサーを配しているのではなく、基部側には各パターン毎に独立したセンサパネルではなく、検査対象パターン配設幅分の共通給電パネルを用いるように構成している。
【0068】
このため、両端部のパターン配設ピッチに制限はなく、両端部間でパターン配設ピッチが異なっていても改造なしに検査することができる。このため、基部でパターンが絞り込まれているような基板であっても、制御などを変えることなくそのまま適用できる。
【0069】
なお、以上の説明は検査対象基板に図1に示すパターンのみが配設されている例を説明したが、検査対象基板が図1に示す検査パターンが複数組配設され、後工程で分離して製品化してもよい。この場合には、パターン組毎に給電パネルとセンサパネルを備えることが望ましい。センサー出力処理回路は10は各センサーよりの検出信号を時分割処理することにより各組に共通のものとできる。
【0070】
例えば並列に複数組のパターンを形成した場合、一つの基板上に縦横とも複数組づつ多くのパターンを配設したものであってもよい。また、パターンの形成例も図1に示す例に限定されるものではなく、マトリクスの数の多い大型パネルにもそのまま適用できることは勿論である。図4及び図5に示す例では、並列に4組の同一のパターンが形成されている場合の検出例である。
【0071】
【発明の効果】
以上説明したように本発明によれば、確実に検査態様パターンの不良を検出することができる。
【0072】
更に、パターン不良状況も容易に認識することが可能となり、たとえ検査結果にノイズなどが混入しても2つの検出信号を比較することにより容易に除去することができる。
【図面の簡単な説明】
【図1】本発明に係る一発明の実施の形態例のパターン検査原理を説明するための図である。
【図2】本実施の形態例の検査原理を説明するための図である。
【図3】本実施の形態例の導電パターンの検査制御を説明するためのフローチャートである。
【図4】本実施の形態例における導電性パターンが隣と接触していたショート基板の検出例を示す図である。
【図5】本実施の形態例における導電性パターンの一部が断線して開放状態(オープン状態)となっている基板の検出例を示す図である。
Claims (9)
- 少なくとも端部が列状に配設され基部が互いに接続された櫛歯状導電性パターンと、少なくとも一部は前記櫛歯状導電性パターンの列状歯部パターン間に配設されている他のパターンと非接続である導電性のフローパターン群とを有する基板の導電性パターンの状態を検査する回路パターン検査装置であって、
前記櫛歯状導電性パターン端部の先端部近傍において前記櫛歯状導電性パターン端部およびフローパターンの各パターンごとに個別に非接触方式で結合容量を有して容量結合可能な端部容量結合手段と、
非接触方式で、前記櫛歯状導電性パターン基部の共通接続パターン部のすべてを所定幅で結合容量を有して容量結合可能な共通部容量結合手段と、
非接触方式で、前記櫛歯状導電性パターンの共通接続パターン部より櫛歯状への分離列状部でかつ前記列状部間に配設されている前記フローパターン先端部近傍より所定幅で結合容量を有して容量結合可能なフロー部共通容量結合手段と、
前記共通部容量結合手段と前記フロー部共通容量結合手段のいずれか一方に検査信号を供給する検査信号供給手段と、
前記基板を前記端部容量結合手段に対して相対的に移動させる移動手段と、
前記端部容量結合手段により前記検査信号供給手段により供給される検査信号に対応した前記各列状歯部パターン先端部と前記各フローパターンよりの検出信号を検出する検出手段と、
前記検出手段により検出した検出信号の信号レベルを時系列に記憶する記憶手段と、
前記記憶された検出信号の信号レベルの変化を調べる変化判別手段とを備え、
前記変化判別手段の判別結果に基づき、前記記憶された検出信号の信号レベルが所定範囲内か否かで前記櫛歯状導電性パターンと前記フローパターン群の状態を検査することを特徴とする回路パターン検査装置。 - 前記基板は主にガラスで構成されており、前記櫛歯状導電性パターンの列状部と前記フローパターン群とはガラス上に交互に所定幅でほぼ棒状に形成された導電性パターンであることを特徴とする請求項1記載の回路パターン検査装置。
- 前記各容量結合手段は、導電性パターンと所定間隙を有するように位置決め制御される非接触プレートを含むことを特徴とする請求項1または請求項2記載の回路パターン検査装置。
- 前記端部容量結合手段の前記非接触プレートは容量結合するべきパターン幅より太幅でないことを特徴とする請求項3記載の回路パターン検査装置。
- 前記共通部容量結合手段と前記フロー部共通容量結合手段の非接触プレートは、当該非接触プレートと対向する容量結合するべき導電性パターンの面積がほぼ同じ面積となるように形成されていることを特徴とする請求項3または請求項4記載の回路パターン検査装置。
- 検査信号は交流信号であり、前記共通部容量結合手段と前記フロー部共通容量結合手段のいずれか一方より前記導電性パターンに交流信号を供給することを特徴とする請求項1乃至請求項5のいずれかに記載の回路パターン検査装置。
- 少なくとも端部が列状に配設され基部が互いに接続された櫛歯状導電性パターンと、少なくとも一部は前記櫛歯状導電性パターンの列状歯部パターン間に配設されている他のパターンと非接続である導電性のフローパターン群とを有する基板の導電性パターンの状態を検査する回路パターン検査装置における回路パターン検査方法であって、
非接触方式で、前記櫛歯状導電性パターン基部の共通接続パターン部のすべてを所定幅で結合容量を有して容量結合可能な共通部容量結合手段あるいは前記櫛歯状導電性パターンの共通接続パターン部より櫛歯状への分離列状部でかつ前記列状部間に配設されている前記フローパターン先端部近傍より所定幅で結合容量を有して容量結合可能なフロー部共通容量結合手段のいずれか一方に交流信号を供給して検査対象パターンに交流信号を出力し他方を接地レベルに維持した状態に制御し、前記基板を前記端部容量結合手段に対して相対的に移動し、前記櫛歯状導電性パターン端部の先端部近傍において前記櫛歯状導電性パターン端部およびフローパターンの各パターンごとに個別に非接触方式で結合容量を有して容量結合可能な端部容量結合手段により前記出力された交流信号を検出し、
前記検出した検出信号の信号レベルを時系列に記憶すると共に、
すべての検査対象パターンに対する交流信号の検出が終了すると前記交流信号供給共通部容量結合手段あるいはフロー部共通容量結合手段を接地レベルに維持すると共に接地レベルに維持した前記交流信号供給共通部容量結合手段あるいはフロー部共通容量結合手段に交流信号を供給し、前記基板を前記端部容量結合手段に対して相対的に移動し、前記容量結合可能な端部容量結合手段により前記出力された交流信号を検出し、
前記検出した検出信号の信号レベルも時系列に記憶し、
前記記憶された検出信号の信号レベルの変化を調べ、前記信号レベルの変化を調べた結果に基づき、前記記憶された両検出信号の信号レベルが所定範囲内か否かで検査対象パターンの良否を検査することを特徴とする回路パターン検査方法。 - 前記各容量結合手段は、導電性パターンと所定間隙を有するように位置決め制御される非接触プレートを含むことを特徴とする請求項7記載の回路パターン検査方法。
- 前記共通部容量結合手段と前記フロー部共通容量結合手段の非接触プレートは、当該非接触プレートと対向する容量結合するべき導電性パターンの面積がほぼ同じ面積となるように形成し、交流信号供給先の変更による検出結果の変動を抑えていることを特徴とする請求項7または請求項8記載の回路パターン検査方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001155533A JP4450143B2 (ja) | 2001-05-24 | 2001-05-24 | 回路パターン検査装置並びに回路パターン検査方法及び記録媒体 |
CNA028105427A CN1511262A (zh) | 2001-05-24 | 2002-05-23 | 电路布图检查装置和电路布图检查方法及记录媒体 |
PCT/JP2002/004991 WO2002101398A1 (fr) | 2001-05-24 | 2002-05-23 | Appareil d'inspection de schema de circuit, procede d'inspection de schema de circuit et support d'enregistrement |
US10/478,351 US6995566B2 (en) | 2001-05-24 | 2002-05-23 | Circuit pattern inspection apparatus, circuit pattern inspection method, and recording medium |
KR1020037015263A KR100823357B1 (ko) | 2001-05-24 | 2002-05-23 | 회로 패턴 검사 장치 |
TW091111032A TWI287097B (en) | 2001-05-24 | 2002-05-24 | Circuit pattern inspection apparatus, circuit pattern inspection method, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001155533A JP4450143B2 (ja) | 2001-05-24 | 2001-05-24 | 回路パターン検査装置並びに回路パターン検査方法及び記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002350481A JP2002350481A (ja) | 2002-12-04 |
JP4450143B2 true JP4450143B2 (ja) | 2010-04-14 |
Family
ID=18999701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001155533A Expired - Fee Related JP4450143B2 (ja) | 2001-05-24 | 2001-05-24 | 回路パターン検査装置並びに回路パターン検査方法及び記録媒体 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6995566B2 (ja) |
JP (1) | JP4450143B2 (ja) |
KR (1) | KR100823357B1 (ja) |
CN (1) | CN1511262A (ja) |
TW (1) | TWI287097B (ja) |
WO (1) | WO2002101398A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4008949B2 (ja) * | 2002-11-30 | 2007-11-14 | オー・エイチ・ティー株式会社 | 回路パターン検査装置及び回路パターン検査方法 |
JP2004184385A (ja) * | 2002-11-30 | 2004-07-02 | Oht Inc | 回路パターン検査装置及びパターン検査方法 |
JP4562358B2 (ja) | 2003-07-04 | 2010-10-13 | 株式会社ユニオンアロー・テクノロジー | 導電パターン検査装置 |
US7518391B2 (en) * | 2004-02-17 | 2009-04-14 | Applied Materials, Israel, Ltd. | Probe card and a method for detecting defects using a probe card and an additional inspection |
DE102005012992B4 (de) * | 2005-03-21 | 2014-01-02 | Infineon Technologies Ag | Verfahren, Bondeinrichtung und System zum Bonden eines Halbleiterelementes |
US7466161B2 (en) * | 2005-04-22 | 2008-12-16 | Photon Dynamics, Inc. | Direct detect sensor for flat panel displays |
US7307426B2 (en) * | 2005-07-12 | 2007-12-11 | Agilent Technologies, Inc. | Methods and apparatus for unpowered testing of open connections on power and ground nodes of circuit devices |
JP5276774B2 (ja) * | 2005-11-29 | 2013-08-28 | 株式会社日本マイクロニクス | 検査方法及び装置 |
JP5050394B2 (ja) * | 2006-04-20 | 2012-10-17 | 日本電産リード株式会社 | 基板検査装置及び基板検査方法 |
KR100799161B1 (ko) * | 2006-07-20 | 2008-01-29 | 마이크로 인스펙션 주식회사 | 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법 |
KR100823695B1 (ko) | 2007-03-12 | 2008-04-21 | 삼성전자주식회사 | 집적회로의 허용 공정오차 검사용 테스트 구조물 및 이를이용한 허용 공정오차 검사 방법 |
JP5122512B2 (ja) * | 2009-04-17 | 2013-01-16 | オー・エイチ・ティー株式会社 | 回路パターン検査装置 |
JP5865734B2 (ja) * | 2012-03-01 | 2016-02-17 | 株式会社Screenホールディングス | 領域分類装置、そのプログラム、基板検査装置、および領域分類方法 |
JP2013210247A (ja) * | 2012-03-30 | 2013-10-10 | Nidec-Read Corp | 絶縁検査装置及び絶縁検査方法 |
JP5417651B1 (ja) * | 2013-01-08 | 2014-02-19 | オー・エイチ・ティー株式会社 | 回路パターン検査装置 |
CN103487960B (zh) * | 2013-10-21 | 2016-01-06 | 京东方科技集团股份有限公司 | 光栅基板短路检测方法 |
EP2930523B1 (en) * | 2014-04-10 | 2016-11-16 | D-Con Ab | Contactless conductive interconnect testing |
EP4325229A1 (en) * | 2022-08-17 | 2024-02-21 | ASML Netherlands B.V. | Method and apparatus for contactless inspection of a substrate |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0670664B2 (ja) * | 1991-05-07 | 1994-09-07 | 太陽誘電株式会社 | ショート・オープンチェッカーおよびその使用によるチェック方法 |
US5928839A (en) * | 1992-05-15 | 1999-07-27 | Morton International, Inc. | Method of forming a multilayer printed circuit board and product thereof |
JPH05333357A (ja) * | 1992-05-29 | 1993-12-17 | Idemitsu Kosan Co Ltd | 液晶表示素子におけるストライプ電極パターンの検査方法及び検査装置 |
JPH0670664A (ja) | 1992-08-25 | 1994-03-15 | Bridgestone Corp | 水産物捕獲用照明装置 |
JPH07146323A (ja) * | 1993-11-22 | 1995-06-06 | Inter Tec:Kk | 液晶表示器用ガラス基板の検査方法及び検査装置 |
JP2994259B2 (ja) * | 1996-03-28 | 1999-12-27 | オー・エイチ・ティー株式会社 | 基板検査方法および基板検査装置 |
JP3311698B2 (ja) * | 1998-11-19 | 2002-08-05 | オー・エイチ・ティー株式会社 | 回路基板の導通検査装置、導通検査方法、導通検査用治具および記録媒体 |
US6316949B1 (en) * | 1999-01-19 | 2001-11-13 | Nidec-Read Corporation | Apparatus and method for testing electric conductivity of circuit path ways on circuit board |
JP3285568B2 (ja) | 1999-05-24 | 2002-05-27 | 日本電産リード株式会社 | 基板の配線検査装置および配線検査方法 |
JP2001296326A (ja) | 2000-04-18 | 2001-10-26 | Odp:Kk | 欠陥検査方法及び装置 |
US6771077B2 (en) * | 2002-04-19 | 2004-08-03 | Hitachi, Ltd. | Method of testing electronic devices indicating short-circuit |
-
2001
- 2001-05-24 JP JP2001155533A patent/JP4450143B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-23 CN CNA028105427A patent/CN1511262A/zh active Pending
- 2002-05-23 KR KR1020037015263A patent/KR100823357B1/ko not_active IP Right Cessation
- 2002-05-23 WO PCT/JP2002/004991 patent/WO2002101398A1/ja active Application Filing
- 2002-05-23 US US10/478,351 patent/US6995566B2/en not_active Expired - Fee Related
- 2002-05-24 TW TW091111032A patent/TWI287097B/zh active
Also Published As
Publication number | Publication date |
---|---|
US6995566B2 (en) | 2006-02-07 |
JP2002350481A (ja) | 2002-12-04 |
US20040150409A1 (en) | 2004-08-05 |
KR100823357B1 (ko) | 2008-04-17 |
CN1511262A (zh) | 2004-07-07 |
TWI287097B (en) | 2007-09-21 |
KR20040000503A (ko) | 2004-01-03 |
WO2002101398A1 (fr) | 2002-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4450143B2 (ja) | 回路パターン検査装置並びに回路パターン検査方法及び記録媒体 | |
KR900001040B1 (ko) | 프루브 검사방법 | |
KR100766624B1 (ko) | 회로 패턴 검사 장치 및 회로 패턴 검사 방법 | |
KR100799161B1 (ko) | 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법 | |
JP3285215B2 (ja) | 導体装置検査方法及び装置 | |
KR20020001752A (ko) | 검사 장치 및 검사 방법, 검사 유닛 | |
JP2006200993A (ja) | 回路パターン検査装置およびその方法 | |
US6734681B2 (en) | Apparatus and methods for testing circuit boards | |
CN1720458B (zh) | 电路图案检查装置及电路图案检查方法 | |
WO2004051290A1 (ja) | 回路パターン検査装置及び回路パターン検査方法 | |
JP2007256277A (ja) | 印刷回路板を走査検査する装置 | |
US6353327B2 (en) | Circuit board misalignment detection apparatus and method | |
TW200419168A (en) | Circuit pattern inspection device and pattern inspection method | |
KR20080098088A (ko) | 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법 | |
JP2000221227A (ja) | 導電パターン検査装置及び方法 | |
US6952104B2 (en) | Inspection method and apparatus for testing fine pitch traces | |
TW200537112A (en) | Circuit pattern testing apparatus and circuit pattern testing method | |
JP3599929B2 (ja) | 回路基板のパターン静電容量測定方法 | |
JPH0783954A (ja) | 配線板検査機 | |
JP5122512B2 (ja) | 回路パターン検査装置 | |
JP2735048B2 (ja) | 電子部品の半田接続検査方法及び検査装置 | |
JP4369002B2 (ja) | 回路基板検査装置 | |
JP2000097983A (ja) | 配線一体型サスペンションにおける配線部の検査方法 | |
KR100982830B1 (ko) | 회로 기판 패턴의 단락 검사 장치 및 단락 검사 방법 | |
JP2001153911A (ja) | 配線パターンの検査方法およびその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071017 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |