JP4369002B2

JP4369002B2 - 回路基板検査装置

Info

Publication number: JP4369002B2
Application number: JP2000045281A
Authority: JP
Inventors: 秀明南
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2000-02-23
Filing date: 2000-02-23
Publication date: 2009-11-18
Anticipated expiration: 2020-02-23
Also published as: JP2001235502A

Description

【０００１】
【発明の属する技術分野】
本発明は、検査対象の回路基板における導体パターンと基準電極との間の静電容量を測定し、その測定した静電容量に基づいて回路基板の良否を判別可能に構成された回路基板検査装置に関するものである。
【０００２】
【従来の技術】
この種の回路基板検査装置として、図４に示す回路基板検査装置５１が従来から知られている。この回路基板検査装置５１は、表面に絶縁フィルム２ａが貼付された平板状の電極２ｂを有し検査対象の回路基板Ｐを載置可能に構成された電極部２と、プローブ固定具３ａを介して移動機構５ａに取り付けられた検査用プローブ３と、電極部２および検査用プローブ３を用いての回路基板Ｐに対する検査処理や移動機構５ａの駆動制御を実行する制御部５６と、良品基板から予め吸収した回路基板Ｐについての検査用基準データや制御部５６の演算結果を一時的に記憶するＲＡＭ５７と、制御部５６の動作プログラムを記憶するＲＯＭ５８とを備えている。一方、検査対象の回路基板Ｐは、図２に示すように、ガラスエポキシ系基材の表面に導体パターン２１，２２・・が形成されて構成されている。
【０００３】
この回路基板検査装置５１を用いた回路基板Ｐの検査に際しては、まず、導体パターン２１，２２・・の形成面を上向きにして回路基板Ｐを電極部２の上に載置する。次に、制御部５６が、移動機構５ａを制御して、図４に示すように、例えば導体パターン２１に検査用プローブ３の先端部を接触させる。次いで、制御部５６が、検査信号としての交流電圧を検査用プローブ３を介して出力して、導体パターン２１および電極２ｂ間の静電容量Ｃ１１を測定する。続いて、制御部５６は、測定した静電容量Ｃ１１と、ＲＡＭ５７から読み出した検査用基準データとを比較することにより、導体パターン２１と他の導体パターンとの間の絶縁状態、および導体パターン２１における断線有無を検査する。この際に、例えば、図２に示すように、短絡箇所Ａが存在するときには、測定した静電容量Ｃ１１が、検査用基準データの上限値を超える値となる。したがって、この場合には、導体パターン２１が他の導体パターンと短絡していると判別する。また、同図に示すように、導体パターン２１に断線箇所Ｂが存在するときには、測定した静電容量Ｃ１１が、検査用基準データの下限値を下回る値となる。したがって、この場合には、導体パターン２１に断線が生じていると判別する。これらの検査処理をすべての導体パターンに対して順次実行することにより、回路基板Ｐの良否が判別される。
【０００４】
【発明が解決しようとする課題】
ところが、従来の基板検査装置５１には、以下の問題点がある。すなわち、従来の回路基板検査装置５１では、各導体パターン２１，２２・・と電極部２の電極２ｂとの間の静電容量を測定することにより、各導体パターンに対する断線検査、および隣接する導体パターン間に対する短絡検査を行っている。この場合、回路基板Ｐの導体パターン２１、隣接する他の導体パターン（例えば導体パターン２２とする）、および電極部２の電極２ｂは、図３に示す等価回路図で表される。同図における静電容量Ｃ１，Ｃ２，Ｃ３は、それぞれ、導体パターン２１および電極２ｂ間の理論的な静電容量、導体パターン２２および電極２ｂ間の理論的な静電容量、並びに、導体パターン２１，２２間の理論的な静電容量を意味する。したがって、測定した静電容量Ｃ１１，Ｃ１２は、導体パターン２１，２２間の結合に起因する静電容量Ｃ３の影響を受けるため、下記の▲１▼式および▲２▼式で表される。
Ｃ１１＝Ｃ１＋（Ｃ２・Ｃ３／（Ｃ２＋Ｃ３））・・・・▲１▼式
Ｃ１２＝Ｃ２＋（Ｃ１・Ｃ３／（Ｃ１＋Ｃ３））・・・・▲２▼式
【０００５】
この場合、両導体パターン２１，２２が長目でかつ互いに接近した状態で対向するように形成されているときなどでは、静電容量Ｃ１，Ｃ２自体が小さな値であっても、静電容量Ｃ３が静電容量Ｃ１，Ｃ２と比較して十分に大きな値になることがある。かかる場合には、両導体パターン２１，２２間に短絡が生じていたとしても、測定した静電容量Ｃ１１，Ｃ１２に与える影響が小さいため、静電容量Ｃ１１，Ｃ１２が共に基準データの上限値を超えないことがある。このため、従来の回路基板検査装置５１には、導体パターン間における短絡を確実に検出することが困難であるという問題点がある。この場合、両導体パターン２１，２２に２本の検査用プローブ３，３をそれぞれ接触させて両導体パターン２１，２２間の抵抗値を測定することで、短絡を検出することは可能である。しかし、かかる場合であっても、検査用プローブ３が導体パターン２１に確実に接触していない場合には、測定した抵抗値が大きな値となるため、短絡を確実に検出するのは困難である。
【０００６】
本発明は、かかる問題点に鑑みてなされたものであり、導体パターン間における短絡を確実に検出することが可能な回路基板検査装置を提供することを主目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成すべく請求項１記載の回路基板検査装置は、検査対象の回路基板に接触可能な第１の検査用プローブおよび第２の検査用プローブを備え、回路基板の導体パターンおよび基準電極間の静電容量を第１の検査用プローブを用いて測定し、その測定した静電容量に基づいて回路基板の良否を判別可能に構成された回路基板検査装置において、測定した導体パターンおよび基準電極間の静電容量が所定の基準値を超える導体パターンと、その導体パターンに隣接する他の導体パターンとに第１の検査用プローブおよび第２の検査用プローブをそれぞれ接触させてその両導体パターン間の静電容量を測定し、その測定結果に基づいて両導体パターンに対する短絡検査を行うことを特徴とする。なお、本発明における「導体パターンと、その導体パターンに隣接する他の導体パターン」には、回路基板の一層においてパターン面形成方向で隣接する２つの導体パターン、および多層回路基板において回路基板の厚み方向で隣接する２つの導体パターンの両者が含まれる。また、本発明における基準電極には、多層回路基板を検査対象とする場合、その一層として形成された広い面積を有するグランドパターンや、電源パターンなどが含まれる。
【０００９】
請求項２記載の回路基板検査装置は、請求項１記載の回路基板検査装置において、短絡検査の対象として予め規定された１以上の一対の導体パターンの各パターン番号を記憶するメモリを備え、メモリに記憶されている各パターン番号に対応する一対の導体パターンに対して短絡検査を行うことを特徴とする。
【００１０】
請求項３記載の回路基板検査装置は、請求項２記載の回路基板検査装置において、多層回路基板における一層の全面に形成された電源パターンまたはグランドパターンである導体パターンと、その導体パターンに隣接する他の導体パターンとが一対の導体パターンとしてメモリに記憶されることを特徴とする。
【００１１】
請求項４記載の回路基板検査装置は、請求項１から３のいずれかに記載の回路基板検査装置において、基準電極としての電極を有すると共にその電極の表面に絶縁層が形成された電極部を備えていることを特徴とする。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る回路基板検査装置の好適な発明の実施の形態について説明する。なお、従来の回路基板検査装置５１と同一の構成要素、および検査対象の回路基板Ｐについては、同一の符号を付して重複した説明を省略する。
【００１３】
最初に、回路基板検査装置１の構成について、図１を参照して説明する。
【００１４】
同図に示すように、回路基板検査装置１は、電極部２、検査用プローブ３，４、移動機構５ａ，５ｂ、制御部６、ＲＡＭ７およびＲＯＭ８を備えて構成されている。検査用プローブ３，４は、本発明における第１および第２の検査用プローブにそれぞれ相当し、プローブ固定具３ａ，４ａを介して移動機構５ａ，５ｂに取り付けられた状態で電極部２の上方に配設されている。制御部６は、電極部２および検査用プローブ３，４を用いての回路基板Ｐに対する検査処理や、移動機構５ａ，５ｂの駆動制御などを実行する。ＲＡＭ７は、本発明におけるメモリに相当し、良品回路基板から予め吸収した検査用基準データ、導体パターン同士の短絡を検査すべき１以上の導体パターンを特定するパターン番号データ、各導体パターンと隣接する導体パターンとの対応関係を示す隣接パターンデータ、および制御部６の演算結果などを一時的に記憶する。この場合、検査用基準データとして、各導体パターンおよび電極２ｂ間の静電容量や、後述する短絡検査を行う可能性の高い一対の導体パターン間の静電容量などが記憶される。ＲＯＭ８は、制御部６の動作プログラムを記憶する。
【００１５】
次に、回路基板検査装置１を用いた回路基板Ｐの検査方法について、図面を参照して説明する。
【００１６】
まず、導体パターン２１，２２・・の形成面を上向きにして回路基板Ｐを電極部２の上に載置する。次に、制御部６が、移動機構５ａ，５ｂを制御して検査用プローブ３，４を回路基板Ｐの例えば導体パターン２１，２２にそれぞれ接触させる。次いで、制御部６が、検査信号としての交流電圧を順次出力することにより、導体パターン２１と電極２ｂとの間の静電容量Ｃ１１、および導体パターン２２と電極２ｂとの間の静電容量Ｃ１２をそれぞれ測定する。次いで、制御部６が、測定した各静電容量Ｃ１１，Ｃ１２と、ＲＡＭ７から読み出した各検査用基準データとを順次比較することにより、導体パターン２１，２２の各々についての断線検査、および導体パターン２１，２２間についての短絡検査を実行する。この際に、測定した静電容量Ｃ１１（またはＣ１２）が検査用基準データの下限値を下回るときには、その導体パターン２１（または２２）に断線が生じていると判別する。逆に、測定した静電容量Ｃ１１（またはＣ１２）が検査用基準データの上限値を超えているときには、その導体パターン２１（または２２）と他の導体パターンとの間に短絡が生じている可能性が高いと判別する。これらの検査処理を回路基板におけるすべての導体パターンに対して順次実行することにより、各導体パターンについての断線検査、および短絡検査が行われる。この場合、制御部６は、短絡が生じている可能性が高いと判別した導体パターンについて、その導体パターンを特定するためのパターン番号データをＲＡＭ７に記憶させる。
【００１７】
次に、制御部６は、ＲＡＭ７に記憶させたパターン番号データに基づいて特定される導体パターンと、その導体パターンに隣接する導体パターンとに対して、短絡検査を実行する。具体的には、例えば、パターン番号データに導体パターン２１が対応する場合、導体パターン２１に隣接する導体パターンのパターン番号を隣接パターンデータに基づいて判別する。この場合、例えば、導体パターン２２が導体パターン２１に隣接していると判別する。この際に、制御部６は、移動機構５ａ，５ｂを駆動制御して検査用プローブ３，４を導体パターン２１，２２にそれぞれ接触させ、検査信号としての交流電圧を出力させて導体パターン２１，２２間の静電容量Ｃ１３を測定する。次いで、制御部６は、測定した静電容量Ｃ１３と、ＲＡＭ７から読み出した検査用基準データとを比較することにより、導体パターン２１，２２間の短絡の有無を検査する。この際に、静電容量の測定自体が不能のとき（または、測定方法によっては、測定した静電容量Ｃ１３が検査用基準データの下限値を極端に下回るとき）には、導体パターン２１，２２間に短絡が生じていると判別する。この場合、図３の例において、導体パターン２１，２２間の静電容量Ｃ１３は、下記の▲３▼式で表される。
Ｃ１３＝Ｃ３＋（Ｃ１・Ｃ２／（Ｃ１＋Ｃ２））・・・・▲３▼式
【００１８】
この場合、両導体パターン２１，２２間が短絡している場合、検査信号が導体パターン２１，２２を介して短絡するため、両検査用プローブ３，４間に過大電流が流れる。したがって、上記▲３▼式における静電容量Ｃ１３の測定自体が不能となるため、パターン間の短絡検査において、短絡が生じていることを確実に判別することができる。一方、両導体パターン２１，２２間が短絡していない場合には、上記▲３▼式における静電容量Ｃ３が正常な値となるため、測定した静電容量Ｃ１３は、基準データとしての上限値から下限値までの範囲内の値として測定される。このため、かかる場合には、両導体パターン２１，２２間が短絡していないと判別する。つまり、この短絡検査によれば、静電容量Ｃ１，Ｃ２が共に小さな容量値であって、静電容量Ｃ３が静電容量Ｃ１，Ｃ２と比較して十分に大きい場合、従来方法では検出できなかった導体パターン２１，２２間の短絡を確実に検出できる。
【００１９】
次いで、制御部６は、ＲＡＭ７に記憶されているパターン番号データに対応するすべての導体パターンに対してこの短絡処理を順次実行する。これにより、各一対の導体パターン間の短絡検査が行われ、回路基板Ｐについて良否が最終的に判別されることにより検査が完了する。
【００２０】
このように、この回路基板検査装置１によれば、検査用プローブ３，４を接触させた導体パターンおよび電極２ｂ間の静電容量に基づく断線検査および短絡検査に加えて、短絡が生じている可能性の高い一対の導体パターン間に対して短絡検査をさらに実行することにより、回路基板Ｐに対する良否判別を高い精度で行うことができる。
【００２１】
なお、本発明は、上記した本発明の実施の形態に示した構成に限定されない。例えば、本発明の実施の形態では、各導体パターン２１，２２・・と電極２ｂとの間の静電容量を測定し、基準データの上限値を超える静電容量が測定された導体パターンと、その導体パターンに隣接する他の導体パターンとに対して、後にまとめて短絡検査を行う例について説明したが、これに限定されない。例えば、導体パターン間で短絡が生じる可能性が高い一対の導体パターンに検査用プローブ３，４をそれぞれ接触させ、その状態において、各導体パターンおよび電極２ｂ間の静電容量をそれぞれ測定すると共に、その一対の導体パターン間の短絡検査を同時に行ってもよい。この場合には、導体パターンの形成数および形成位置によっては、検査用プローブ３，４の移動回数および移動距離が少なくなるため、検査時間を短縮することができる。
【００２２】
また、隣接する他の導体パターンとの間の静電容量が大きい可能性の高い導体パターンを、例えば、回路基板のＣＡＤデータや、検査時に生成した画像データに基づいて予め特定しておき、その導体パターンと、その導体パターンに隣接する他の導体パターンとを一対のパターン番号データとしてＲＡＭ７に予め記憶させておくこともできる。この場合、多層回路基板における一層の全面に形成された電源パターンまたはグランドパターンである導体パターンと、その導体パターンに隣接する他の導体パターンとの一対の導体パターン間に対する短絡検査を行うことで、すべての導体パターン間に対して短絡検査を行う場合と比較して、検査精度をそれほど低下させることなく、短時間で検査を完了することができる。さらに、本発明の実施の形態では、本発明における基準電極として電極部２の電極２ｂを用いた静電容量測定の例について説明したが、例えば、検査対象の回路基板において広い面積を有するグランドパターンや電源パターンなどを基準電極として用いることもできる。
【００２３】
【発明の効果】
以上のように、請求項１記載の回路基板検査装置によれば、互いに隣接する２つの導体パターンに第１の検査用プローブおよび第２の検査用プローブをそれぞれ接触させてその両導体パターン間の静電容量を測定し、その測定結果に基づいて両導体パターンに対する短絡検査を行うことにより、導体パターン同士の短絡を確実に検査できるため、検査対象の回路基板についての良否を正確に判別することができる。
【００２４】
また、この回路基板検査装置によれば、測定した導体パターンおよび基準電極間の静電容量が所定の基準値を超える導体パターンと、その導体パターンに隣接する他の導体パターンとに対して短絡検査を行うことにより、すべての一対の導体パターンに対して短絡検査を行う場合と比較して、回路基板に対する検査確度をそれほど低下させることなく、検査時間を短縮することができる。
【００２５】
さらに、請求項２記載の回路基板検査装置によれば、メモリに記憶されているパターン番号に対応する１以上の一対の導体パターンに対して短絡検査を行うことにより、検査中において短絡検査の対象を特定する処理を不要にすることができるため、検査時間をさらに短縮することができる。
【００２６】
また、請求項３記載の回路基板検査装置によれば、多層回路基板における一層の全面に形成された電源パターンまたはグランドパターンである導体パターンと、その導体パターンに隣接する他の導体パターンとを一対の導体パターンとしてメモリに記憶しておくことにより、導体パターンおよび基準電極間の静電容量測定では短絡を見つけにくい一対の導体パターン同士の短絡を確実に見つけることができるため、検査精度を高めることができる。また、すべての一対の導体パターンに対して短絡検査を行う場合と比較して、回路基板に対する検査確度をそれほど低下させることなく、検査時間を短縮することができる。
【００２７】
また、請求項４記載の回路基板検査装置によれば、基準電極としての電極を有する電極部を備えたことにより、広い面積を有するグランドパターンや電源パターンなどが存在しない各種回路基板に対しても、導体パターンおよび基準電極間の静電容量測定を確実に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る回路基板検査装置１の構成を示す構成図である。
【図２】検査対象の一例である回路基板Ｐの上面図である。
【図３】電極部２における電極２ｂ、および回路基板Ｐにおける導体パターン２１，２２の等価回路図である。
【図４】従来の回路基板検査装置５１の構成を示す構成図である。
【符号の説明】
１回路基板検査装置
２電極部
２ａ絶縁フィルム
２ｂ電極
３，４検査用プローブ
７ＲＡＭ
２１，２２導体パターン
Ｃ１１〜Ｃ１３静電容量
Ｐ回路基板

Claims

検査対象の回路基板に接触可能な第１の検査用プローブおよび第２の検査用プローブを備え、前記回路基板の導体パターンおよび基準電極間の静電容量を前記第１の検査用プローブを用いて測定し、その測定した静電容量に基づいて当該回路基板の良否を判別可能に構成された回路基板検査装置において、
前記測定した前記導体パターンおよび前記基準電極間の静電容量が所定の基準値を超える導体パターンと、その導体パターンに隣接する他の導体パターンとに前記第１の検査用プローブおよび前記第２の検査用プローブをそれぞれ接触させてその両導体パターン間の静電容量を測定し、その測定結果に基づいて当該両導体パターンに対する短絡検査を行うことを特徴とする回路基板検査装置。
前記短絡検査の対象として予め規定された１以上の一対の導体パターンの各パターン番号を記憶するメモリを備え、当該メモリに記憶されている前記各パターン番号に対応する前記一対の導体パターンに対して前記短絡検査を行うことを特徴とする請求項１記載の回路基板検査装置。
多層回路基板における一層の全面に形成された電源パターンまたはグランドパターンである導体パターンと、その導体パターンに隣接する他の導体パターンとが前記一対の導体パターンとして前記メモリに記憶されることを特徴とする請求項２記載の回路基板検査装置。
前記基準電極としての電極を有すると共にその電極の表面に絶縁層が形成された電極部を備えていることを特徴とする請求項１から３のいずれかに記載の回路基板検査装置。