JPH10170585A - 回路基板検査方法 - Google Patents

回路基板検査方法

Info

Publication number
JPH10170585A
JPH10170585A JP8340649A JP34064996A JPH10170585A JP H10170585 A JPH10170585 A JP H10170585A JP 8340649 A JP8340649 A JP 8340649A JP 34064996 A JP34064996 A JP 34064996A JP H10170585 A JPH10170585 A JP H10170585A
Authority
JP
Japan
Prior art keywords
resistance value
circuit
circuit board
inspection
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8340649A
Other languages
English (en)
Other versions
JP3784479B2 (ja
Inventor
Homare Shimodaira
誉 下平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Hioki Electric Works Co Ltd
Original Assignee
Hioki EE Corp
Hioki Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp, Hioki Electric Works Co Ltd filed Critical Hioki EE Corp
Priority to JP34064996A priority Critical patent/JP3784479B2/ja
Publication of JPH10170585A publication Critical patent/JPH10170585A/ja
Application granted granted Critical
Publication of JP3784479B2 publication Critical patent/JP3784479B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 検査漏れがなく正確に検査し得る回路基板検
査方法を提供する。 【解決手段】 ピンプローブを接触させて各回路パター
ン相互間の抵抗値を測定すると共に各抵抗値をしきい値
に対して低抵抗値グループまたは高抵抗値グループに分
類するデータ吸収工程と、回路パターンにピンプローブ
を接触させて回路パターン相互間の抵抗値を測定すると
共に、その各抵抗値が各グループに正しく属しているか
否かを判定して回路基板の良否を検査する回路パターン
検査工程とを実行する回路基板検査方法において、デー
タ吸収工程において両回路パターン間の抵抗値がしきい
値近辺のときにそのピンプローブに対応させて抵抗値を
登録する回路パターン抵抗値登録工程と、登録されたピ
ンプローブに接触する両回路パターン間の抵抗値を測定
すると共に登録された抵抗値と比較して回路基板の良否
を検査する回路パターン抵抗値検査工程とを実行する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント基板やI
Cパッケージ、ハイブリッド用基板およびMCM(Mult
i Chip Module )などの回路基板における回路パターン
や搭載された回路部品の良否を検査する回路基板検査方
法に関するものである。
【0002】
【従来の技術】この種の回路基板検査方法としては、デ
ータ吸収工程および回路パターン検査工程を順次実行す
る方法が従来から知られている。この従来の回路基板検
査方法では、まず、データ吸収工程において、良品の回
路基板上に形成され互いに分離独立している複数の回路
パターンにそれぞれピンプローブを接触させて各回路パ
ターン相互間の抵抗値を測定した後、測定した抵抗値を
所定のしきい値に対して低抵抗値グループまたは高抵抗
値グループに分類して登録する。具体的には、例えば、
しきい値を40Ωとした場合、回路パターン間の抵抗値
が40Ωを超える場合には、高抵抗値グループに分類
し、40Ω未満の場合には、低抵抗値グループに分類す
る。
【0003】次に、回路パターン検査工程において、良
品の回路基板に代えて検査対象である同種の回路基板を
ピンプローブ上に載置した後、回路パターンの各々にピ
ンプローブをそれぞれ接触させた状態で各回路パターン
相互間の抵抗値を測定する。次いで、測定した各抵抗値
が、データ吸収工程において分類された各グループにそ
れぞれ正しく属しているか否かを判定することにより回
路基板の良否を検査する。つまり、この工程では、2つ
の回路パターン間に接続されている抵抗やコンデンサお
よびコイルなどの回路部品全体での抵抗値が良品の回路
基板と同一のグループに属するか否かを判定することに
より、抵抗などの品違いや、回路パターン相互間におけ
る半田ブリッジやエッチング不良を発見できるようにな
っている。
【0004】
【発明が解決しようとする課題】ところが、この従来の
回路基板検査方法には、以下の問題点がある。つまり、
回路パターン間には、抵抗、コンデンサおよびコイルな
どの複数の回路部品が並列または直列に接続されてい
る。一方、回路パターン検査工程において回路パターン
相互間の抵抗値を測定する際に、データ吸収工程時とは
環境条件が変化していたり、回路部品の素子パラメータ
がばらついたりしていることがある。このような場合に
は、抵抗値がしきい値近辺であった回路パターンについ
ては、回路パターン検査工程において測定された抵抗値
が、データ吸収工程で分類されたグループに正しく属し
なくなることがある。この結果、本来良品と判定される
べき回路基板が不良品と判定されてしまうことがあると
いう問題点がある。このようなケースでは、たとえ時間
をかけて不良個所を見つけ出そうとしても、当然に不良
個所を見つけ出すことができず、検査コストを上昇させ
る要因になっている。
【0005】一方、良品の回路基板がしきい値近辺の回
路パターンに起因して幾度も不良品と判定されたときに
は、検査コスト低減の観点から、その回路パターンを検
査対象から外してしまうこともできる。しかし、かかる
方法を採用した場合には、その回路パターンに半田ブリ
ッジなどの不良があったしても、その不良を発見するこ
とができないことになり、検査漏れが生じるおそれがあ
る。
【0006】また、データ吸収工程においては1つのし
きい値に対して一律的にグループ分けしているが、しき
い値近辺であると判定された回路パターンについては、
別のしきい値を用いてグループ分けすることも考えられ
る。しかし、データ吸収工程において分類されたデータ
は、回路パターン検査工程において、回路パターン相互
間における半田ブリッジやエッチング不良などを発見す
るためのみならず、抵抗値などの品違いを発見するため
にも用いられている。したがって、測定された抵抗値に
対してマージンが大きい別のしきい値を用いたとすれ
ば、かえって品違いを発見することが困難になるばかり
でなく、データ吸収工程におけるグループ分けも複雑に
なるという別の問題が生じる。
【0007】本発明は、かかる問題点に鑑みてなされた
ものであり、検査漏れを生じさせることなく正確に検査
し得る回路基板検査方法を提供することを主目的とす
る。
【0008】
【課題を解決するための手段】上記目的を達成すべく請
求項1記載の回路基板検査方法は、良品の回路基板上に
形成され互いに分離独立している複数の回路パターンに
ピンプローブをそれぞれ接触させて各回路パターン相互
間の抵抗値を測定すると共に、各抵抗値を所定のしきい
値に対して低抵抗値グループまたは高抵抗値グループに
分類して登録するデータ吸収工程と、良品の回路基板に
代えて検査対象である同種の回路基板における回路パタ
ーンの各々にピンプローブをそれぞれ接触させて各回路
パターン相互間の抵抗値を測定すると共に、測定した各
抵抗値が、データ吸収工程において分類された各グルー
プにそれぞれ正しく属しているか否かを判定することに
より回路基板の良否を検査する回路パターン検査工程と
を少なくとも実行する回路基板検査方法において、デー
タ吸収工程において測定された両回路パターン間の抵抗
値がしきい値近辺のときに両回路パターンにそれぞれ接
触するピンプローブに対応させてその抵抗値を登録する
抵抗値登録工程と、抵抗値登録工程において登録された
ピンプローブにそれぞれ接触する両回路パターン間の抵
抗値を測定すると共にそのピンプローブに対応して登録
されている抵抗値と比較することにより回路基板の良否
を検査する抵抗値比較検査工程とをさらに実行すること
を特徴とする。なお、この抵抗値登録工程は、検査対象
の回路基板をセットする前に実行してもよいし、複数枚
の回路基板を実際に検査した後に実行してもよい。ま
た、抵抗値登録工程において登録する抵抗値は、抵抗値
比較検査工程における抵抗値測定と同一の測定方法で良
品基板からデータとして吸収してもよいし、回路図から
計算によって求めてもよい。さらに、これらの抵抗値は
キーボードから入力することもできるし、良品基板から
データとして吸収した場合には、吸収したデータを自動
的に登録させることもできる。
【0009】この回路基板検査では、まず、データ吸収
工程において、各ピンプローブにそれぞれ接触する回路
パターン相互間の抵抗値を所定のしきい値に対して低抵
抗値グループまたは高抵抗値グループに分類する。次い
で、抵抗値登録工程では、データ吸収工程において測定
された両回路パターン間の抵抗値がしきい値近辺のとき
には、その抵抗値を両回路パターンにそれぞれ接触する
ピンプローブに対応させて登録する。次に、良品の回路
基板に代えて検査対象である同種の回路基板をセットし
た後、回路パターン検査工程において、各ピンプローブ
にそれぞれ接触する各回路パターン相互間の抵抗値を測
定する。この後、測定した抵抗値が、データ吸収工程に
おいて分類された各グループにそれぞれ正しく属してい
るか否かを判定することにより回路基板の良否を検査す
る。
【0010】次いで、抵抗値比較検査工程では、抵抗値
登録工程において登録されたピンプローブにそれぞれ接
触する両回路パターン間の抵抗値を測定し、測定した抵
抗値と、そのピンプローブに対応して登録されている抵
抗値とを比較することにより回路基板の良否を検査す
る。この場合、例えば、登録されている抵抗値に対して
許容範囲を定め、その許容範囲内に入っているときに
は、良品と判定するようにしてもよい。この結果、所定
のしきい値に対してマージンが大きい他の多くの回路パ
ターン間の抵抗値検査については、簡易に検査できる回
路パターン検査工程でのみ検査し、しきい値に対してマ
ージンが小さい回路パターン間の抵抗値検査について
は、抵抗値比較検査工程で、より正確に検査することが
可能となる。
【0011】請求項2記載の回路基板検査方法は、請求
項1記載の回路基板検査方法において、1対のピンプロ
ーブに電気的にそれぞれ接続される各回路部品の素子パ
ラメータを1対のピンプローブ毎にそれぞれ対応させて
登録するパラメータ登録工程と、1対のピンプローブに
電気的にそれぞれ接続される各回路部品の素子パラメー
タを測定すると共に、測定した素子パラメータとパラメ
ータ登録工程において1対のピンプローブに対応させて
登録した素子パラメータとを比較することにより回路基
板の良否を検査する回路部品検査工程とをさらに実行
し、抵抗値比較検査工程を回路部品検査工程内で実行す
ることを特徴とする。
【0012】この回路基板検査方法では、回路パターン
と回路部品とを区別しないで回路部品検査工程内で抵抗
値比較検査工程を行うことにより、回路部品の素子パラ
メータの測定と同一の測定条件で回路パターン間の抵抗
値を測定する。この場合、抵抗値登録工程において登録
すべき抵抗値は、回路部品検査工程の測定条件と同一の
条件で予め測定しておくことが、正確に抵抗値比較検査
を行う上でより好ましい。これにより、測定条件の変更
等の煩雑な処理を省くことができる結果、検査時間の短
縮を図ることが可能となる。なお、同様にして、回路パ
ターンと回路部品とを区別することなく、抵抗値登録工
程をパラメータ登録工程内で行うことも可能である。か
かる場合には、登録する際の各種処理を1度で行うこと
ができ、重複した処理を省くことができる結果、登録時
間の短縮を図ることが可能となる。
【0013】請求項3記載の回路基板検査方法は、請求
項2記載の回路基板検査方法において、回路パターン検
査工程において正しく属していないと判定された両回路
パターンが、回路部品検査工程において不良と判定さな
かったときには、その両回路パターンについては不良と
判定しないことを特徴とする。
【0014】回路パターン検査工程において、所定の回
路パターン間の抵抗値が、分類されたグループに正しく
属していないと判定された場合であっても、回路部品検
査工程における抵抗値の比較検査において不良と判定さ
れないときには、環境条件の変化などにより回路パター
ン間の抵抗値が変動したものとして考えることができ
る。この回路基板検査方法では、回路パターン検査工程
において正しく属していないと判定された両回路パター
ンが、回路部品検査工程において不良と判定さなかった
ときには、その両回路パターンについては不良と判定し
ないことにより、誤った不良判定を防止することが可能
となる。
【0015】請求項4記載の回路基板検査方法は、請求
項1から3のいずれかに記載の回路基板検査方法におい
て、指定した1つのピンプローブ以外の他のピンプロー
ブを共通接続した状態における任意の1つのピンプロー
ブ、および指定した1つのピンプローブにそれぞれ接触
している回路パターン間の抵抗値に基づいて、データ吸
収工程、回路パターン検査工程および抵抗値比較検査工
程をそれぞれ行うことを特徴とする。
【0016】例えば、ピンプローブがn本ある場合に
は、そのn本のピンプローブについて1対のピンプロー
ブを組み合わせてデータ吸収工程および回路パターン検
査工程を行うとした場合、各工程では、(n・(n−
1)/2)回のデータ吸収および判定をそれぞれ行うこ
とになる。一方、この回路基板検査方法では、1対のピ
ンプローブの一方を除く他のすべてのピンプローブが共
通接続された状態でデータ吸収工程、回路パターン検査
工程および抵抗値比較検査工程を行うことにより、各工
程では、それぞれn回のデータ吸収および判定を行えば
よいことになる。したがって、これらの各工程に要する
処理時間を短縮可能となる。
【0017】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係る回路基板検査方法を実行する回路基板検査装置
の実施の形態について説明する。
【0018】図1に示す回路基板検査装置1は、回路基
板2の一方の面に形成され互いに分離独立しているn本
の回路パターンP,P・・にそれぞれ接触させるための
n本のピンプローブ3,3,・・を備えている。各ピン
プローブ3は、その先端部が上方に向くように、その基
部が図外の基板支持台に固着されることにより、回路基
板2を支持可能に構成されている。また、各ピンプロー
ブ3の基部には、ケーブル4がそれぞれ接続されてお
り、これらのケーブル4は、後述する切替部17に接続
されている。
【0019】次に、回路基板検査装置1の電気的な構成
およびその機能について、同図を参照して説明する。
【0020】回路基板検査装置1は、CPU11、メモ
リ12、キーボード13およびCRT14を備えてい
る。なお、これらは、実際には、パーソナルコンピュー
タで構成されており、同図では、機能的な構成を示して
いる。CPU11は、後述するA/D変換部16によっ
て生成されるディジタルデータDD に基づいて回路部品
Bの抵抗値、静電容量およびインダクタンスなどの素子
パラメータを演算したり、各種工程を実行する際に各部
を制御したりする。メモリ12は、各ピンプローブ3に
接触する回路パターンPのパターン番号、その回路パタ
ーンPに接続される回路部品Bの素子パラメータや部品
番号、各回路パターンP,P相互間の抵抗値、および各
回路パターンPや回路部品Bのそれぞれの位置、平面形
状などを記憶する。この場合、これらの情報は、回路基
板の検査に先立って予めキーボード13や図外のマウス
から入力される。CRT14は、メモリ12に記憶され
ている各回路パターンPや回路部品Bの配置図、および
検査結果などを、CPU11の制御下で映し出す。
【0021】また、回路基板検査装置1は、計測ボード
15、A/D変換部16および切替部17を備えてい
る。計測ボード15は、信号生成部および測定部を内蔵
している。計測ボード15では、信号生成部が、測定用
信号としての定電圧交流信号や定電流直流信号を生成す
ると共に、CPU11から出力される測定制御信号S11
に従い、切替部17を介してピンプローブ3に測定用信
号Voを出力する。一方、測定部は、ピンプローブ3お
よび切替部17を介して入力される測定用信号Viの電
圧値または電流値を測定する。A/D変換部16は、計
測ボード15の測定部によって測定された測定値をディ
ジタルデータDD に変換する。この場合、A/D変換部
16は、順次入力される個々の測定値について変換を完
了した都度、CPU11に対して変換終了信号S12を出
力する。一方、CPU11は、変換終了信号S12が出力
される毎に、A/D変換部16にラッチされているディ
ジタルデータDD を読み取りに行く。切替部17は、C
PU11から出力される切替制御信号S13に従い、n本
のピンプローブ3から1対のピンプローブ3,3を選択
し、測定用信号Voを一方のピンプローブ3に出力する
と共に、他方のピンプローブ3を介して入力される測定
用信号Viを計測ボード15の測定部に出力する。
【0022】次に、回路基板検装置1における検査処理
について、図2を参照して説明する。
【0023】まず、回路基板2の検査に先立ち、作業者
によって、パラメータ登録工程が実行される(ステップ
21)。この工程では、1対のピンプローブ3,3に電
気的に接続される各回路部品Bの素子パラメータが、そ
の1対のピンプローブ3,3毎にそれぞれ対応させられ
て、メモリ12に記憶される。
【0024】次いで、CPU11は、データ吸収工程を
実行する(ステップ22)。この工程では、良品の回路
基板2をピンプローブ3,3・・上にセットして、回路
基板2の回路パターンPにピンプローブ3,3・・をそ
れぞれ接触させた状態で、CPU11が、切替制御信号
13を出力することにより1対のピンプローブ3,3が
指定される。なお、このデータ吸収工程および後述する
総当たりショート/オープンテスト(ステップ24)に
おいて、切替部17は、指定された一方のピンプローブ
3以外の他のすべてのピンプローブ3.3・・と、指定
された他方のピンプローブ3とを共通接続する。
【0025】次いで、計測ボード15が一方のピンプロ
ーブ3に測定用信号Voを出力すると共に、他方のピン
プローブ3を介して入力される測定用信号Viの電圧値
を計測する。次に、A/D変換部16が計測ボード15
から出力された電圧値をディジタルデータDD に変換す
る。CPU11は、ディジタルデータDD に基づいて、
1対のピンプローブ3,3が接触している両回路パター
ンP,P間の抵抗値を演算し、しきい値に対して低抵抗
値グループまたは高抵抗値グループに分類してメモリ1
2に記憶させる。ここで、しきい値は、特に限定されな
いが、例えば、40Ωに規定されている。この結果、両
回路パターンP,P間の抵抗値は、40Ω未満、40Ω
以上の2つにグループ化される。なお、このデータ吸収
工程においては、計測ボード15は、両回路パターン
P,P間に測定用信号Voを印加した後、直ちに電圧計
測を行う。
【0026】次に、CPU11は、抵抗値登録処理を実
行する(ステップ23)。この工程では、CPU11
は、データ吸収工程(ステップ22)において測定され
た両回路パターンP,P間の抵抗値が、例えばしきい値
に対して±15%の範囲内のときには、その抵抗値を以
下のプロセスで登録する。すなわち、CPU11は、そ
の両回路パターンP,P間の抵抗値について、後述する
コンポーネントテスト(ステップ25、本発明における
抵抗値比較検査工程に相当する)おける抵抗値測定と同
一の測定方法で良品の回路基板2から吸収した後、吸収
した抵抗値を両回路パターンP,Pにそれぞれ接触する
ピンプローブ3,3に対応させて自動的に登録する。こ
の場合、回路図から抵抗値を計算によって求めた後に、
作業者がキーボードを用いて登録してもよいが、CPU
11が自動的に行うことによって省力化を図ることがで
きる。以上の処理は、良品の回路基板2について1回の
み行い、後述する処理については、検査対象の各回路基
板2についてそれぞれ実行する。なお、抵抗値登録工程
は、複数枚の回路基板2を実際に検査して必要と判断し
た場合にのみ行うようにしてもよい。
【0027】次いで、実質的な検査処理を開始する。ま
ず、良品の回路基板2に代えて検査対象である同種の回
路基板2をピンプローブ3,3・・上にセットすると、
CPU11は、データ吸収工程において規定されている
しきい値を基準として総当たりショート/オープンテス
トを実行する(ステップ24)。このテストは、本発明
における回路パターン検査工程に相当するものであっ
て、主として、回路部品Bなどの品違い、回路パターン
Pの半田ブリッジ、およびエッチング不良などによるパ
ターン切れを検査する。具体的には、回路基板2におけ
る回路パターンP,P相互間の抵抗値を測定すると共
に、測定した抵抗値が、データ吸収工程において40Ω
未満または40Ω以上の2つに分類された各グループに
それぞれ正しく属しているか否かを判定することにより
回路基板2の良否を検査する。なお、CPU11は、メ
モリ12に記憶されている測定用プログラムに従い、他
のプローブ3,3間のすべてについてこのテストを繰り
返し実行する。この場合、テスト回数はn回となる。
【0028】また、CPU11は、例えば、4kΩ程度
のしきい値を基準としたデータ吸収工程を行い、その吸
収したデータに基づいて総当たりショート/オープンテ
ストをさらに実行してもよい。かかる場合には、異物混
入による回路パターンP,P間の絶縁不良や、回路部品
Bの品違いをより正確に検出することができる。
【0029】次に、CPU11は、コンポーネントテス
トを実行する(ステップ25)。このテストでは、1対
のピンプローブ3,3間に電気的にそれぞれ接続される
回路部品Bの素子パラメータや、回路パターンP,P間
の抵抗値を測定し、次いで、測定した素子パラメータと
パラメータ登録工程(ステップ21)において登録した
素子パラメータとを比較すると共に、測定した回路パタ
ーンP,P間の抵抗値と抵抗値登録工程(ステップ2
3)において登録した抵抗値とを比較することにより回
路基板2の良否を検査する。具体的には、CPU11
は、測定した素子パラメータおよび回路パターンP,P
間の抵抗値を、登録されている素子パラメータおよび回
路パターンP,P間の抵抗値に対して、それぞれ例え
ば、±20%の範囲内に入っている場合には良品と判定
する。このように、この工程では、回路パターンPと回
路部品Bとを区別しないで検査することにより、回路部
品Bの素子パラメータの測定と同一の測定条件で回路パ
ターンP,P間の抵抗値を測定することができる。これ
により、測定条件の変更等の煩雑な処理を省くことがで
きる結果、検査時間を短縮することができる。なお、こ
のテストでは、計測ボード15は、測定用信号Vo出力
した後、例えばコンデンサが充電されるであろう所定時
間を経過した後に測定用信号Viを計測する。
【0030】次いで、CPU11は、ICテスト(ステ
ップ26)を実行する。このテストでは、主として、I
C(集積回路)の品違い、向きの差し違いおよびIC不
良などが検査される。具体的には、CPU11は、ピン
プローブ3,3間の抵抗値を計測することによって、I
Cの入出力部に内蔵されている内蔵ダイオードの向きが
正規か否かを判定することにより検査する。なお、IC
テストとコンポーネントテストとが、本発明における回
路部品検査工程に相当する。
【0031】CPU11は、ステップ24からステップ
26までの3つの検査工程において良品と判定している
否かを判別する(ステップ27)。良品と判定している
場合には、良品の回路基板2と判定し(ステップ2
8)、CRT14に良品表示を行う。次いで、次の検査
対象の回路基板2について、総当たりショート/オープ
ンテスト(ステップ24)を開始する。
【0032】一方、CPU11は、ステップ27におい
て、いずれか1つ以上の工程で不良があったと判別して
いる場合には、総当たりショート/オープンテスト(ス
テップ24)で良品と判定しているか否かを判別する
(ステップ29)。良品と判別している場合には、抵抗
値登録工程(ステップ23)において登録された回路パ
ターンPについては良品と判定しているため、ICの部
品不良や誤挿入などが存在するものとして不良品と判定
する(ステップ30)と共に、CRT14に不良品表示
を行った後に、次の検査対象の回路基板2を検査する。
【0033】一方、ステップ29において、総当たりシ
ョート/オープンテスト(ステップ24)では良品と判
定していないと判別した場合には、その不良個所の回路
パターンP,P間について、コンポーネントテスト(ス
テップ25)では良品と判定しているか否かを判別する
(ステップ30)。良品と判定している場合には、抵抗
値登録工程(ステップ23)において登録された回路パ
ターンP,P間の抵抗値が所定の抵抗値グループには属
していないが、許容範囲内の抵抗値であるとして、良品
と判定する(ステップ28)と共に、CRT14に良品
表示を行った後に、次の検査対象の回路基板2を検査す
る。
【0034】ステップ30において良品と判定していな
場合には、抵抗値登録工程(ステップ23)において登
録された回路パターンP,P間の抵抗値が所定の抵抗値
グループに属しておらず、かつ許容範囲外の抵抗値であ
るか、または回路部品Bの品違いおよびICの不良や付
け違いがあるとして、不良品と判定する(ステップ3
0)と共に、CRT14に不良品表示を行った後に、次
の検査対象の回路基板2を検査する。
【0035】なお、CPU11は、以上の工程において
CRT14に不良品表示を行う場合に、その回路パター
ンPや回路部品Bの位置を併せて表示させることもでき
る。かかる場合には、作業者は、不良個所を容易に特定
することができる。
【0036】以上のように、本実施形態に係る回路基板
検査装置1によれば、データ吸収工程(ステップ22)
において所定の回路パターンP,P間の抵抗値がしきい
値に対して所定範囲内の場合に、そのピンプローブ3,
3とその抵抗値とを登録リストに登録しておくことによ
り、良品の回路基板2であっても環境条件の変化などに
よってしきい値を上下してしまう可能性のある回路パタ
ーンP,Pの抵抗値検査を正確に行うことができる。
【0037】なお、本発明は、上記した実施形態に限定
されない。例えば、本実施形態では、抵抗値登録工程
(ステップ23)において登録された回路パターンP,
P間の抵抗値が正常であるか否かについて、コンポーネ
ントテスト(ステップ25)内で回路部品Bの検査と共
に行っているが、コンポーネントテストやICテスト
(ステップ26)とは別個独立して行うこともできる。
ただし、回路パターンPと回路部品Bとを区別すること
なく、コンポーネントテスト内で行うことにより、回路
部品の素子パラメータの測定と同一の測定条件で回路パ
ターンP,P間の抵抗値を測定することができ、これに
より、測定条件の変更等の煩雑な処理を省くことができ
る結果、検査時間の短縮を図ることができる。
【0038】
【発明の効果】以上のように、請求項1記載の回路基板
検査方法によれば、抵抗値がしきい値近辺の両回路パタ
ーンについては、その両回路パターンにそれぞれ接触す
るピンプローブに対応させてその抵抗値を登録し、か
つ、抵抗値比較検査工程において測定したその両回路パ
ターン間の抵抗値と、登録されている抵抗値とを比較し
て回路基板の良否を検査することにより、しきい値に対
して小さなマージンの回路パターン間の抵抗値検査につ
いては、検査漏れすることなく、より正確に検査するこ
とができる。また、しきい値に対してマージンが大きい
他の多くの回路パターン間の抵抗値検査については、回
路パターン検査工程でのみ検査することにより、短時間
で検査を行うことができる。
【0039】また、請求項2記載の回路基板検査方法に
よれば、回路パターンと回路部品とを区別することな
く、抵抗値比較検査工程を回路部品検査工程内で行うこ
とにより、回路部品の素子パラメータの測定と同一の測
定条件で回路パターン間の抵抗値を測定することがで
き、これにより、測定条件の変更処理等の煩雑な処理を
省くことができる結果、検査時間を短縮することができ
る。
【0040】さらに、請求項3記載の回路基板検査方法
によれば、回路パターン検査工程において正しく属して
いないと判定された両回路パターンが、回路部品検査工
程において不良と判定さなかったときには、その両回路
パターンについては不良と判定しないことにより、誤っ
た不良判定を防止することができる。
【0041】さらに、請求項4記載の回路基板検査方法
によれば、指定した1つのピンプローブ以外の他のピン
プローブを共通接続した状態における他のピンプローブ
のうちの任意の1つと指定した1つのピンプローブとに
それぞれ接触している回路パターン間の抵抗値に基づい
て、それぞれデータ吸収工程および回路パターン検査工
程が行われるため、データ吸収および判定の回数が低減
され、これにより、検査時間を短縮することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る回路基板検査装置の
電気回路図である。
【図2】本発明の実施の形態に係る回路基板検査装置に
おける検査処理のフローチャートである。
【符号の説明】
1 回路基板検査装置 2 回路基板 3 ピンプローブ 11 CPU B 回路部品 P 回路パターン

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 良品の回路基板上に形成され互いに分離
    独立している複数の回路パターンにピンプローブをそれ
    ぞれ接触させて当該各回路パターン相互間の抵抗値を測
    定すると共に、当該各抵抗値を所定のしきい値に対して
    低抵抗値グループまたは高抵抗値グループに分類して登
    録するデータ吸収工程と、 前記良品の回路基板に代えて検査対象である同種の回路
    基板における前記回路パターンの各々に前記ピンプロー
    ブをそれぞれ接触させて当該各回路パターン相互間の抵
    抗値を測定すると共に、当該測定した各抵抗値が、前記
    データ吸収工程において分類された前記各グループにそ
    れぞれ正しく属しているか否かを判定することにより当
    該回路基板の良否を検査する回路パターン検査工程とを
    少なくとも実行する回路基板検査方法において、 前記データ吸収工程において測定された両回路パターン
    間の抵抗値が前記しきい値近辺のときに当該両回路パタ
    ーンにそれぞれ接触する前記ピンプローブに対応させて
    当該抵抗値を登録する抵抗値登録工程と、 当該抵抗値登録工程において登録された前記ピンプロー
    ブにそれぞれ接触する前記両回路パターン間の抵抗値を
    測定すると共に当該ピンプローブに対応して登録されて
    いる前記抵抗値と比較することにより当該回路基板の良
    否を検査する抵抗値比較検査工程とをさらに実行するこ
    とを特徴とする回路基板検査方法。
  2. 【請求項2】 1対の前記ピンプローブに電気的にそれ
    ぞれ接続される前記各回路部品の素子パラメータを当該
    1対のピンプローブ毎にそれぞれ対応させて登録するパ
    ラメータ登録工程と、 前記1対のピンプローブに電気的にそれぞれ接続される
    前記各回路部品の素子パラメータを測定すると共に、当
    該測定した素子パラメータと前記パラメータ登録工程に
    おいて当該1対のピンプローブに対応させて登録した前
    記素子パラメータとを比較することにより当該回路基板
    の良否を検査する回路部品検査工程とをさらに実行し、 前記抵抗値比較検査工程を前記回路部品検査工程内で実
    行することを特徴とする請求項1記載の回路基板検査方
    法。
  3. 【請求項3】 前記回路パターン検査工程において正し
    く属していないと判定された前記両回路パターンが、前
    記回路部品検査工程において不良と判定さなかったとき
    には、当該両回路パターンについては不良と判定しない
    ことを特徴とする請求項2記載の回路基板検査方法。
  4. 【請求項4】 指定した1つの前記ピンプローブ以外の
    他の前記ピンプローブを共通接続した状態における任意
    の1つの前記ピンプローブ、および前記指定した1つの
    ピンプローブにそれぞれ接触している前記回路パターン
    間の抵抗値に基づいて、前記データ吸収工程、前記回路
    パターン検査工程および前記抵抗値比較検査工程をそれ
    ぞれ行うことを特徴とする請求項1から3のいずれかに
    記載の回路基板検査方法。
JP34064996A 1996-12-05 1996-12-05 回路基板検査方法 Expired - Fee Related JP3784479B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34064996A JP3784479B2 (ja) 1996-12-05 1996-12-05 回路基板検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34064996A JP3784479B2 (ja) 1996-12-05 1996-12-05 回路基板検査方法

Publications (2)

Publication Number Publication Date
JPH10170585A true JPH10170585A (ja) 1998-06-26
JP3784479B2 JP3784479B2 (ja) 2006-06-14

Family

ID=18338997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34064996A Expired - Fee Related JP3784479B2 (ja) 1996-12-05 1996-12-05 回路基板検査方法

Country Status (1)

Country Link
JP (1) JP3784479B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006077823A1 (ja) * 2005-01-18 2006-07-27 Nidec-Read Corporation 基板検査装置及び基板検査方法
JP2010032293A (ja) * 2008-07-28 2010-02-12 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP2010032310A (ja) * 2008-07-28 2010-02-12 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP2010032458A (ja) * 2008-07-31 2010-02-12 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP2010032286A (ja) * 2008-07-28 2010-02-12 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP2010071803A (ja) * 2008-09-18 2010-04-02 Hioki Ee Corp 回路基板検査装置および回路基板検査方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006077823A1 (ja) * 2005-01-18 2006-07-27 Nidec-Read Corporation 基板検査装置及び基板検査方法
JP2006200946A (ja) * 2005-01-18 2006-08-03 Nidec-Read Corp 基板検査装置、基板検査プログラム及び基板検査方法
JP2010032293A (ja) * 2008-07-28 2010-02-12 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP2010032310A (ja) * 2008-07-28 2010-02-12 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP2010032286A (ja) * 2008-07-28 2010-02-12 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP2010032458A (ja) * 2008-07-31 2010-02-12 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP2010071803A (ja) * 2008-09-18 2010-04-02 Hioki Ee Corp 回路基板検査装置および回路基板検査方法

Also Published As

Publication number Publication date
JP3784479B2 (ja) 2006-06-14

Similar Documents

Publication Publication Date Title
US6958619B2 (en) Inspecting apparatus and inspecting method for circuit board
JP6815251B2 (ja) 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
JPH08242100A (ja) 製造欠陥分析装置
JP3784479B2 (ja) 回路基板検査方法
JP4314096B2 (ja) 半導体集積回路検査装置および半導体集積回路検査方法
JP5875815B2 (ja) 回路基板検査装置および回路基板検査方法
JP2002014132A (ja) 回路基板検査装置
JP5191805B2 (ja) 検査装置および検査方法
JPH10142281A (ja) 回路基板検査方法
JPH09203765A (ja) ビジュアル併用型基板検査装置
JP6618826B2 (ja) 回路基板検査装置
JP2014020815A (ja) 基板検査装置および基板検査方法
JP3276755B2 (ja) 実装部品のリードの半田付け不良検出方法
JP3147855B2 (ja) 実装基板の不良検査方法
JPH09203764A (ja) 四端子測定法による接続不良リードの有無判別方法
JP4282589B2 (ja) 回路基板検査装置および回路基板検査方法
JP2007178154A (ja) 回路基板検査装置および回路基板検査方法
KR100476740B1 (ko) 인쇄회로기판상의 rlc 병렬 회로 검사 방법
JPH05164803A (ja) インサーキットテスタ用オープンテスト装置
JP4490005B2 (ja) プリント回路板の試験方法及び試験装置
JP4369002B2 (ja) 回路基板検査装置
JPH0697254B2 (ja) 回路基板検査方法
KR0177987B1 (ko) 복수 개의 반도체 칩 테스트 방법
JPH0511022A (ja) 回路基板検査装置
JPH05264676A (ja) 故障検出方法及び検出装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150324

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees