JPH10142281A

JPH10142281A - 回路基板検査方法

Info

Publication number: JPH10142281A
Application number: JP8312997A
Authority: JP
Inventors: Toshihiko Kanai; 敏彦金井; Homare Shimodaira; 誉下平
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 1996-11-08
Filing date: 1996-11-08
Publication date: 1998-05-29

Abstract

(57)【要約】【課題】回路部品の品違いに対する検出率を向上させ
ることが可能な回路基板検査方法を提供することを主目
的とする。【解決手段】良品の回路基板２上に形成されている複
数の回路パターンＰにピンプローブ３をそれぞれ接触さ
せて各回路パターン相互間の抵抗値を測定すると共に、
各抵抗値を少なくとも２種類のしきい値に対して低抵抗
値グループまたは高抵抗値グループに分類して登録する
データ吸収工程（ステップ２４）と、検査対象である同
種の回路基板２における回路パターンＰの各々にピンプ
ローブ３をそれぞれ接触させて各回路パターン相互間の
抵抗値を測定すると共に、測定した各抵抗値が、データ
吸収工程において分類された各グループにそれぞれ正し
く属しているか否かを判定することにより回路基板の良
否を検査する回路パターン検査工程（ステップ２５，２
６）とを少なくとも実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリント基板やＩ
Ｃパッケージ、ハイブリッド用基板およびＭＣＭ（Mult
i Chip Module ）などの回路基板における回路パターン
や搭載された回路部品の良否を検査する回路基板検査方
法に関するものである。

【０００２】

【従来の技術】この種の回路基板検査方法としては、ピ
ンプローブ情報登録工程、ネット情報登録工程、データ
吸収工程、回路パターン検査工程および回路部品検査工
程を順次実行する方法が従来から知られている。この従
来の回路基板検査方法では、まず、ピンプローブ情報登
録工程において、回路基板上に搭載されている各回路部
品と、その各回路部品に電気的にそれぞれ接続されるピ
ンプローブのピン番号との対応関係を登録リストに登録
する。次いで、ネット情報登録工程において、１対のピ
ンプローブに電気的にそれぞれ接続される各回路部品の
素子パラメータや、その回路部品に起因して、その１対
のピンプローブにそれぞれ接触する回路パターン間がシ
ョート状態およびオープン状態のいずれに属するかを示
すショート／オープン情報を、その１対のピンプローブ
毎にそれぞれ対応させて登録リストに登録する。

【０００３】次いで、データ吸収工程において、良品の
回路基板上に形成され互いに分離独立している複数の回
路パターンにそれぞれピンプローブを接触させて各回路
パターン相互間の抵抗値を測定した後、測定した抵抗値
を所定のしきい値に対して低抵抗値グループまたは高抵
抗値グループに分類して登録する。具体的には、例え
ば、しきい値を４０Ωとした場合、回路パターン間の抵
抗値が４０Ωを超える場合には、高抵抗値グループに分
類し、４０Ω未満の場合には、低抵抗値グループに分類
する。

【０００４】次に、回路パターン検査工程において、良
品の回路基板に代えて検査対象である同種の回路基板を
ピンプローブ上に載置した後、回路パターンの各々にピ
ンプローブをそれぞれ接触させた状態で各回路パターン
相互間の抵抗値を測定する。次に、測定した各抵抗値
が、データ吸収工程において分類された各グループにそ
れぞれ正しく属しているか否かを判定することにより回
路基板の良否を検査する。つまり、この工程では、２つ
の回路パターン間に接続されている抵抗やコンデンサお
よびコイルなどの回路部品全体での抵抗値が良品の回路
基板と同一のグループに属するか否かを判定する。

【０００５】さらに、回路部品検査工程においては、１
対のピンプローブに電気的にそれぞれ接続される各回路
部品の素子パラメータや、その１対のピンプローブにそ
れぞれ接触する回路パターン間のショート／オープン状
態を測定すると共に、登録リストに登録されている素子
パラメータおよびショート／オープン情報と比較するこ
とにより回路基板の良否を検査する。これにより、この
工程では、回路部品の誤挿入や回路パターンの半田ブリ
ッジおよびエッチング不良の有無を検査することができ
る。

【０００６】このように、従来の回路基板検査方法で
は、以上の各工程を実行することにより、回路基板の回
路パターンの半田ブリッジやエッチング不良、並びに回
路部品の品違い、部品不良および誤挿入の有無を検査す
ることができるようになっている。

【０００７】

【発明が解決しようとする課題】ところが、この従来の
回路基板検査方法には、以下の問題点がある。第１に、
従来の回路基板検査方法では、データ吸収工程および回
路パターン検査工程の両工程において、１つのしきい値
（４０Ω）を基準として回路パターン間の抵抗値をそれ
ぞれ分類したり判定したりしている。このため、例え
ば、１対のピンプローブにそれぞれ接触する２つの回路
パターンに接続されている抵抗の抵抗値が、本来例えば
１ＭΩの場合には、データ吸収工程において高抵抗値グ
ループに分類される。一方、品違いで例えば２ｋΩの抵
抗が誤挿入されているときであっても、同じく高抵抗値
グループに分類される。したがって、回路パターン検査
工程においては、本来品違いと判定されるのが好ましい
にも拘わらず、品違い抵抗の抵抗値が４０Ωのしきい値
を超える結果、高抵抗値グループに正しく属していると
判定されるために、品違いを発見することができない。
このように、従来の回路基板検査方法には、本来の抵抗
と同一のグループに属する範囲内で品違いされている場
合には、その品違いを検出することが困難であるという
問題点がある。

【０００８】第２に、従来の回路基板検査方法では、回
路パターン検査工程と回路部品検査工程とが別個独立し
て行われている。つまり、回路パターン検査工程では、
回路パターン相互間の抵抗値が、データ吸収工程におい
て分類された各グループに正しく属しているか否かを判
定することにより回路基板の良否を検査する。一方、回
路部品検査工程では、パラメータ情報に基づいて回路部
品が正規な素子パラメータであるか否かを判定すると共
に、ショート／オープン情報に基づいて回路パターンが
正規なショート／オープン状態であるか否かを判定する
ことにより、回路基板の良否が検査されている。

【０００９】具体的には、例えば、回路部品としてリレ
ーについて考察すると、１対のブレイク接点にそれぞれ
接続される回路パターン間のショート／オープンについ
ては、データ吸収工程において低抵抗値グループ（つま
りショート状態）に分類され、かつ登録リストに登録さ
れる。同時に、ネット情報登録工程においても、各端子
にそれぞれ接続される回路パターン間がショート状態で
あるとして登録リストに登録される。したがって、同一
のブレイク接点に対して、回路パターン検査工程および
回路部品検査工程の両工程において検査されることにな
る。この結果、そのブレイク接点が接点不良を起こした
ことに起因して回路パターン間がオープン状態になって
いる場合には、回路パターン検査工程と、回路部品検査
工程の両工程において不良と判定される。この結果、１
カ所の不良に対して、２つの不良が表示されるため、作
業者は、回路基板のどこに実装されている何の部品を修
理すべきかを直ちに判別することが困難であるという問
題点がある。

【００１０】さらに、回路パターン検査工程と回路部品
検査工程とで重複した検査が行われている結果、１枚の
回路基板の検査に要する検査時間が長時間化していると
いう問題点もある。

【００１１】本発明は、かかる問題点に鑑みてなされた
ものであり、回路部品の品違いに対する検出率を向上さ
せることが可能な回路基板検査方法を提供することを主
目的とし、不良個所の特定を容易にすると共に検査時間
の短縮化を図り得る回路基板検査方法を提供することを
他の目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成すべく請
求項１記載の回路基板検査方法は、良品の回路基板上に
形成され互いに分離独立している複数の回路パターンに
ピンプローブをそれぞれ接触させて各回路パターン相互
間の抵抗値を測定すると共に、その各抵抗値を少なくと
も２種類のしきい値に対して低抵抗値グループまたは高
抵抗値グループに分類して登録するデータ吸収工程と、
良品の回路基板に代えて検査対象である同種の回路基板
における回路パターンの各々にピンプローブをそれぞれ
接触させて各回路パターン相互間の抵抗値を測定すると
共に、測定した各抵抗値が、データ吸収工程において分
類された各グループにそれぞれ正しく属しているか否か
を判定することにより回路基板の良否を検査する回路パ
ターン検査工程とを少なくとも実行することを特徴とす
る。

【００１３】この回路基板検査では、まず、データ吸収
工程において、各ピンプローブにそれぞれ接続される回
路パターン相互間の抵抗値を少なくとも２種類のしきい
値に対して低抵抗値グループまたは高抵抗値グループに
分類する。つまり、３つ以上の抵抗値のグループに分類
されることになる。次いで、良品の回路基板に代えて検
査対象である同種の回路基板をセットした後、回路パタ
ーン検査工程において、各ピンプローブにそれぞれ接触
する各回路パターン相互間の抵抗値を測定する。この
後、測定した抵抗値が、データ吸収工程において分類さ
れた各グループにそれぞれ正しく属しているか否かを判
定することにより回路基板の良否を検査する。この場
合、抵抗の品違いに対しては、３つ以上のグループのい
ずれかに正しく属している否かが判定されるため、より
きめ細やかな検査が行われる結果、品違いに対する検出
率を向上させることが可能となる。

【００１４】請求項２記載の回路基板検査方法は、請求
項１記載の回路基板検査方法において、回路基板上に搭
載されている各回路部品と各回路部品に電気的にそれぞ
れ接続されるピンプローブのピン番号との対応関係を登
録リストに登録するピンプローブ情報登録工程と、１対
のピンプローブに電気的にそれぞれ接続される各回路部
品の素子パラメータを１対のピンプローブ毎にそれぞれ
対応させて登録リストに登録するパラメータ登録工程
と、１対のピンプローブにそれぞれ接触する回路パター
ン間が回路部品に起因してショート状態およびオープン
状態のいずれに属するかを示すショート／オープン情報
を１対のピンプローブ毎にそれぞれ対応させて登録リス
トに登録するショート／オープン情報登録工程と、１対
のピンプローブに電気的にそれぞれ接続される各回路部
品の素子パラメータを測定すると共に、測定した素子パ
ラメータとパラメータ登録工程において１対のピンプロ
ーブに対応させて登録した素子パラメータとを比較する
ことにより回路基板の良否を検査する回路部品検査工程
と、回路パターン検査工程において正しく属していない
と判定された回路パターンに接続されている回路部品
を、ピンプローブ情報登録工程およびショート／オープ
ン情報登録工程における両登録リストから検索して表示
する検索表示工程とをさらに実行することを特徴とす
る。この場合、回路部品の表示として、回路部品名や、
回路部品の回路基板上における実装位置などが含まれ
る。

【００１５】この回路基板検査方法では、ショート／オ
ープン情報登録処理において、回路部品に起因する回路
パターン相互間のショート／オープン情報が登録リスト
に登録される。一方、回路部品検査工程では、各回路部
品にそれぞれ接続される回路パターン間のショート／オ
ープン状態を検査することなく、回路部品の抵抗値、静
電容量およびインダクタンスなどの素子パラメータを、
登録されている素子パラメータと比較する。したがっ
て、各回路パターン相互間のショート／オープン検査に
ついては、回路パターン検査工程においてのみ実行され
るため、回路パターン検査工程と回路部品検査工程とで
ショート／オープン検査が重複して実行されていた従来
の回路基板検査方法と比較して、検査時間の短縮が可能
となる。

【００１６】さらに、回路パターン検査工程において、
特定の１対のピンプローブにそれぞれ接触する回路パタ
ーン間の抵抗値が低抵抗値グループまたは高抵抗値グル
ープに正しく属していないと判定された場合には、検索
表示工程において、その回路パターンにそれぞれ接続さ
れている回路部品が、ピンプローブ情報登録工程および
ショート／オープン情報登録工程において作成された両
登録リストから検索される。具体的には、例えば、リレ
ーのメーク接点を例に挙げて説明すると、メーク接点に
接続される回路パターン間の抵抗値は、データ吸収工程
において高抵抗値グループに分類されると共に、ショー
ト／オープン情報登録工程においてオープン状態として
登録されている。したがって、回路パターン検査工程に
おいて、本来オープン状態でなければならないにも拘わ
らずショート状態であると判定されたときは、回路パタ
ーンに接触するピンプローブに関するピンプローブ情報
およびショート／オープン情報に基づいて、そのリレー
のメーク接点を検索することができ、これにより、接点
不良、またはメーク接点に接続されている１対の回路パ
ターンに半田ブリッジやエッチング不良などが生じてい
ると判別することが可能となる。このように、この回路
基板検査方法では、回路パターン検査工程において不良
が検出された際には、具体的に、その不良部品を特定す
ることが可能となる。

【００１７】請求項３記載の回路基板検査方法は、請求
項２記載の回路基板検査方法において、検索表示工程に
おいて回路パターンに接続されている回路部品を検索で
きなかったときは、回路部品の表示に代えて回路パター
ンに接触しているピンプローブのピン番号を表示するこ
とを特徴とする。

【００１８】この回路基板検査方法では、回路パターン
検査工程において不良が検出された際に、ショート／オ
ープン情報に該当する回路部品がないときには、ピンプ
ローブのピン番号が表示される。したがって、作業者
は、そのピン番号のピンプローブに接触している回路パ
ターンに半田ブリッジやエッチング不良などがあるか否
かを調べることにより、不良個所を容易に特定すること
が可能となる。

【００１９】請求項４記載の回路基板検査方法は、請求
項１から３のいずれかに記載の回路基板検査方法におい
て、指定した１つのピンプローブ以外の他のピンプロー
ブを共通接続した状態における任意の１つのピンプロー
ブ、および指定した１つのピンプローブにそれぞれ接触
している回路パターン間の抵抗値に基づいて、データ吸
収工程および回路パターン検査工程をそれぞれ行うこと
を特徴とする。

【００２０】例えば、ピンプローブがｎ本ある場合に
は、そのｎ本のピンプローブについて１対のピンプロー
ブを組み合わせてデータ吸収工程および回路パターン検
査工程を行うとした場合、各工程では、（ｎ・（ｎ−
１）／２）回のデータ吸収および判定をそれぞれ行うこ
とになる。一方、この回路基板検査方法では、１対のピ
ンプローブの一方を除く他のすべてのピンプローブが共
通接続された状態でデータ吸収工程および回路パターン
検査工程を行うことにより、各工程では、それぞれｎ回
のデータ吸収および判定を行えばよいことになる。した
がって、データ吸収工程および回路パターン検査工程に
おける検査時間を短縮可能となる。

【００２１】

【発明の実施の形態】以下、添付図面を参照して、本発
明に係る回路基板検査方法を実行する回路基板検査装置
の実施の形態について説明する。

【００２２】図１に示す回路基板検査装置１は、回路基
板２の一方の面に形成され互いに分離独立しているｎ本
の回路パターンＰ，Ｐ・・にそれぞれ接触させるための
ｎ本のピンプローブ３，３，・・を備えている。各ピン
プローブ３は、その先端部が上方に向くように、その基
部が図外の基板支持台に固着されることにより、回路基
板２を支持可能に構成されている。また、各ピンプロー
ブ３の基部には、ケーブル４がそれぞれ接続されてお
り、これらのケーブル４は、後述する切替部１７に接続
されている。

【００２３】次に、回路基板検査装置１の電気的な構成
およびその機能について、同図を参照して説明する。

【００２４】回路基板検査装置１は、ＣＰＵ１１、メモ
リ１２、キーボード１３およびＣＲＴ１４を備えてい
る。なお、これらは、実際には、パーソナルコンピュー
タで構成されており、同図では、機能的な構成を示して
いる。ＣＰＵ１１は、後述するＡ／Ｄ変換部１６によっ
て生成されるディジタルデータＤ_Dに基づいて回路部品
Ｂの抵抗値、静電容量およびインダクタンスなどの素子
パラメータを演算したり、各種工程を実行する際に各部
を制御したりする。メモリ１２は、各ピンプローブ３に
接触する回路パターンＰのパターン番号、その回路パタ
ーンＰに接続される回路部品Ｂの素子パラメータや部品
番号、各回路パターンＰ，Ｐ相互間の抵抗値、および各
回路パターンＰや回路部品Ｂのそれぞれの位置、平面形
状などを記憶する。この場合、これらの情報は、回路基
板の検査に先立って予めキーボード１３や図外のマウス
から入力される。ＣＲＴ１４は、メモリ１２に記憶され
ている各回路パターンＰや回路部品Ｂの配置図、および
検査結果などを、ＣＰＵ１１の制御下で映し出す。

【００２５】また、回路基板検査装置１は、計測ボード
１５、Ａ／Ｄ変換部１６および切替部１７を備えてい
る。計測ボード１５は、信号生成部および測定部を内蔵
している。計測ボード１５では、信号生成部が、測定用
信号としての定電圧交流信号や定電流直流信号を生成す
ると共に、ＣＰＵ１１から出力される測定制御信号Ｓ₁₁
に従い、切替部１７を介してピンプローブ３に測定用信
号Ｖｏを出力する。一方、測定部は、ピンプローブ３お
よび切替部１７を介して入力される測定用信号Ｖｉの電
圧値または電流値を測定する。Ａ／Ｄ変換部１６は、計
測ボード１５の測定部によって測定された測定値をディ
ジタルデータＤ_Dに変換する。この場合、Ａ／Ｄ変換部
１６は、順次入力される個々の測定値について変換を完
了した都度、ＣＰＵ１１に対して変換終了信号Ｓ₁₂を出
力する。一方、ＣＰＵ１１は、変換終了信号Ｓ₁₂が出力
される毎に、Ａ／Ｄ変換部１６にラッチされているディ
ジタルデータＤ_Dを読み取りに行く。切替部１７は、Ｃ
ＰＵ１１から出力される切替制御信号Ｓ₁₃に従い、ｎ本
のピンプローブ３から１対のピンプローブ３，３を選択
し、測定用信号Ｖｏを一方のピンプローブ３に出力する
と共に、他方のピンプローブ３を介して入力される測定
用信号Ｖｉを計測ボード１５の測定部に出力する。

【００２６】次に、回路基板検装置１における検査前処
理および検査処理について、図２，３を参照して説明す
る。

【００２７】まず、図２に示すように、回路基板２の実
質的な検査である検査処理に先立ち、検査前処理が行わ
れる。この処理では、主として、ピンプローブ情報登録
工程（ステップ２２）、パラメータ登録工程（ステップ
２３）、ショート／オープン情報登録工程（ステップ２
４）およびデータ吸収工程（ステップ２５）が実行され
る。まず、良品の回路基板２がピンプローブ３，３・・
上にセットされると（ステップ２１）、作業者によっ
て、ピンプローブ情報登録工程（ステップ２２）が行わ
れる。この工程では、回路基板２上に搭載されている各
回路部品Ｂと、その回路部品Ｂに電気的にそれぞれ接続
されるピンプローブ３のピン番号との対応関係が、登録
リストとしてメモリ１２に記憶される。次いで、パラメ
ータ登録工程（ステップ２３）が行われる。この工程で
は、１対のピンプローブ３，３に電気的に接続される各
回路部品Ｂの素子パラメータが、その１対のピンプロー
ブ３，３毎にそれぞれ対応させられて、メモリ１２に記
憶される。次に、ショート／オープン情報登録工程（ス
テップ２４）が行われる。この工程では、各１対のピン
プローブ３，３にそれぞれ接触する回路パターンＰ，Ｐ
間が回路部品Ｂに起因してショート状態またはオープン
状態のいずれの状態であるかが、登録リストとしてメモ
リ１２に記憶される。なお、この工程の後に良品の回路
基板２をセットしてもよい。

【００２８】次いで、ＣＰＵ１１によってデータ吸収工
程が実行される（ステップ２５）。この工程では、良品
の回路基板２をピンプローブ３，３・・上にセットし
て、回路基板２の回路パターンＰにピンプローブ３，３
・・をそれぞれ接触させた状態で、ＣＰＵ１１が、切替
制御信号Ｓ₁₃を出力することにより１対のピンプローブ
３，３が指定される。なお、このデータ吸収工程および
後述する総当たりショート／オープンテスト（ステップ
３２，３３）において、切替部１７は、指定された一方
のピンプローブ３以外の他のすべてのピンプローブ３．
３・・と、指定された他方のピンプローブ３とを共通接
続する。

【００２９】次いで、計測ボード１５が一方のピンプロ
ーブ３に測定用信号Ｖｏを出力すると共に、他方のピン
プローブ３を介して入力される測定用信号Ｖｉの電圧値
を計測する。次に、Ａ／Ｄ変換部１６が計測ボード１５
から出力された電圧値をディジタルデータＤ_Dに変換す
る。ＣＰＵ１１は、ディジタルデータＤ_Dに基づいて、
１対のピンプローブ３，３が接触している両回路パター
ンＰ，Ｐ間の抵抗値を演算し、２種類のしきい値に対し
て低抵抗値グループまたは高抵抗値グループに分類して
メモリ１２に記憶させる。ここで、しきい値は、特に限
定されないが、例えば、４０Ωと４ｋΩの２種類が用い
られている。この結果、両回路パターンＰ，Ｐ間の抵抗
値は、４０Ω未満、４０Ω〜４ｋΩ未満および４ｋΩ以
上の３つにグループ化される。なお、このデータ吸収工
程においては、計測ボード１５は、両回路パターンＰ，
Ｐ間に測定用信号Ｖｏを印加した後、直ちに電圧計測を
行う。この後、良品の回路基板２が取り外されることに
より検査前処理が終了し、検査対象の回路基板２を実際
に検査する検査処理を行うことが可能となる。（ステッ
プ２７）。

【００３０】検査処理では、図３に示すように、まず、
良品の回路基板２と同種の検査対象である回路基板２を
ピンプローブ３，３・・上にセットすると（ステップ３
１）、ＣＰＵ１１が、低抵抗値をしきい値とした総当た
りショート／オープンテストを実行する（ステップ３
２）。このテストでは、主として、回路パターンＰの半
田ブリッジ、およびエッチング不良などによるパターン
切れを検出する。具体的には、回路基板２における回路
パターンＰ，Ｐ相互間の抵抗値を測定すると共に、測定
した抵抗値が、データ吸収工程において４０Ω未満また
は４０Ω以上の２つに分類された各グループにそれぞれ
正しく属しているか否かを判定することにより回路基板
Ｐの良否を検査する。なお、ＣＰＵ１１は、メモリ１２
に記憶されている測定用プログラムに従い、他のプロー
ブ３，３間のすべてについてこのテストを繰り返し実行
する。この場合、テスト回数はｎ回となる。この総当た
りショート／オープンテストと後述する高抵抗値をしき
い値とした総当たりショート／オープンテスト（ステッ
プ３３）とが本発明における回路パターン検査工程に相
当する。

【００３１】次に、ＣＰＵ１１は、高抵抗値をしきい値
とした総当たりショート／オープンテストを実行する
（ステップ３３）。このテストでは、異物混入による回
路パターンＰ，Ｐ間の絶縁不良や、回路部品Ｂの品違い
を検出する。具体的には、低抵抗値をしきい値とした総
当たりショート／オープンテスト（ステップ３２）と同
様にして行われるが、各回路パターンＰ，Ｐ間の抵抗値
が、データ吸収工程において４ｋΩ未満または４ｋΩ以
上の２つに分類された各グループにそれぞれ正しく属し
ているか否かを判定することにより回路基板Ｐの良否を
検査する。より具体的には、例えば、１ＭΩの抵抗を２
ｋΩの抵抗に品違いして実装されている場合には、本来
的には、４ｋΩ以上のグループに属しているのが正常状
態であるが、このテストでは、４ｋΩ未満のグループに
属していると判別されるため、品違いを検出することが
できる。このように、低抵抗値および高抵抗値をしきい
値とした総当たりショート／オープンテスト（ステップ
３２，３３）をそれぞれ１回行うことにより、各ピンプ
ローブ３，３間の抵抗値がデータ吸収工程において３つ
に分類された各グループに正しく属しているか否かを確
実に判定することができる。なお、低抵抗値をしきい値
とした総当たりショート／オープンテスト（ステップ３
２）と、高抵抗値をしきい値とした総当たりショート／
オープンテスト（ステップ３３）とを同時に並行して実
行することも可能である。

【００３２】次に、ＣＰＵ１１は、コンポーネントテス
トを実行する（ステップ３４）。このテストでは、１対
のピンプローブ３，３間に電気的にそれぞれ接続される
回路部品Ｂの素子パラメータを測定すると共に、測定し
た素子パラメータとパラメータ登録工程（ステップ２
３）において登録した素子パラメータとを比較すること
により回路基板Ｐの良否を検査する。なお、このテスト
では、計測ボード１５は、測定用信号Ｖｏ出力した後、
例えばコンデンサが充電されるであろう所定時間を経過
した後に測定用信号Ｖｉを計測する。また、例えば、リ
レーやコネクタなどの回路部品Ｂに起因して回路パター
ンＰ，Ｐ間がショート状態またはオープン状態にさせら
れているか否かについてを検査することなく、回路部品
Ｂの素子パラメータが正常か否かについてのみ検査す
る。したがって、各回路パターンＰ，Ｐ間のショート／
オープン状態のテストについては、総当たりショート／
オープンテスト（ステップ３２，３３）においてのみ実
行されるため、従来の回路基板検査方法において、ショ
ート／オープン検査工程および回路部品検査工程の両工
程で重複して実行されていた場合と比較して、検査時間
の短縮が可能となる。

【００３３】次いで、ＣＰＵ１１は、ＩＣテスト（ステ
ップ３５）を実行する。このテストでは、主として、Ｉ
Ｃ（集積回路）の品違い、向きの差し違いおよびＩＣ不
良などが検査される。具体的には、ＣＰＵ１１は、ピン
プローブ３，３間の抵抗値を計測することによって、Ｉ
Ｃの入出力部に内蔵されている内蔵ダイオードの向きが
正規か否かを判定することにより検査する。なお、ＩＣ
テストとコンポーネントテストとが、本発明における回
路部品検査工程に相当する。

【００３４】ＣＰＵ１１は、ステップ３２からステップ
３５までの４つの検査工程において不良が有ると判定し
ているか否かを判別する（ステップ３６）。不良がない
と判定している場合には、ＣＲＴ１４に良品表示を行い
（ステップ３７）、不良が有ると判定している場合に
は、検索表示工程を実行する（ステップ３８）。この工
程では、ＣＰＵ１１は、総当たりショート／オープンテ
スト（ステップ３２，３３）において各グループに正し
く属していないと判定したときには、その１対のピンプ
ローブ３，３に電気的にそれぞれ接続されている回路部
品Ｂを、ピンプローブ情報登録工程（ステップ２２）お
よびショート／オープン情報登録工程（ステップ２４）
における両登録リストから検索し、該当する回路部品Ｂ
がある場合には、その部品番号と、その位置とをＣＲＴ
１４に表示させる（ステップ３９）。

【００３５】具体的には、例えば、リレーのメーク接点
を例に挙げて説明すると、メーク接点に接触する回路パ
ターンＰ，Ｐ間の抵抗値は、データ吸収工程（ステップ
２５）において４ｋΩ以上の高抵抗値グループに分類さ
れると共に、ショート／オープン情報登録工程（ステッ
プ２４）においてオープン状態として登録されている。
したがって、総当たりショート／オープンテスト（ステ
ップ３２，３３）において、本来オープン状態でなけれ
ばならないにも拘わらずショート状態であるとそれぞれ
判定されたときは、そのピンプローブ３，３に関するピ
ンプローブ情報およびショート／オープン情報に基づい
て、そのリレーのメーク接点を検索することができる。
これにより、接点不良、またはメーク接点に接続されて
いる１対の回路パターン３，３に半田ブリッジやエッチ
ング不良などが生じていると判別することが可能とな
る。

【００３６】なお、ＣＰＵ１１は、検索表示工程（ステ
ップ３８）において回路部品Ｂを検索できなかったとき
は、回路部品Ｂの表示に代えて、その１対のピンプロー
ブ３，３のピン番号、および指定した一方のピンプロー
ブ３に接触する回路パターンＰの位置を、不良表示と併
せてＣＲＴ１４に表示させる（ステップ４０）。これに
より、作業者は、そのピン番号のピンプローブ３に接触
している回路パターンＰに半田ブリッジなどがあるか否
かを調べることにより、不良個所を容易に特定すること
ができる。

【００３７】一方、ＣＰＵ１１は、検索表示工程（ステ
ップ３８）において、コンポーネントテスト（ステップ
３４）およびＩＣテスト（ステップ３５）に不良が生じ
ていると判別したときには、不良品の旨を表示すると共
に、該当する回路部品Ｂの部品番号およびその位置をＣ
ＲＴ１４に表示する（ステップ３９）。この後、検査対
象の回路基板２を取り外すことにより、この検査処理が
終了し、次の検査対象の回路基板２をセットしてから
（ステップ３１）、以上の工程を繰り返す。

【００３８】以上のように、本実施形態に係る回路基板
検査装置１によれば、２つのしきい値を用いてデータ吸
収工程（ステップ２５）および総当たりショート／オー
プンテスト（ステップ３２，３３）を実行することによ
り、回路部品Ｂの品違いに対して、よりきめ細やかに検
査することができるため、品違いに対する検出率を向上
させることができる。また、ピンプローブ３，３間のシ
ョート／オープンテスト（抵抗値検査）については、コ
ンポーネントテスト（ステップ３４）およびＩＣテスト
（ステップ３５）において実行することなく、総当たり
ショート／オープンテスト（ステップ３２，３３）にお
いてのみ行うため、従来の回路基板検査方法と比較して
検査時間を短縮することができる。

【００３９】なお、本実施形態では、しきい値を２種類
用いているが、３種類以上用いてもよく、かかる場合に
は、品違いの検出率をさらに向上させることができる。
また、検査時間の短縮化のみを望む場合には、しきい値
を１種類のみ用いると共に、ピンプローブ３，３間のシ
ョート／オープンテストを、総当たりショート／オープ
ンテスト（ステップ３２，３３）においてのみ行うこと
により、従来の回路基板検査方法と比較して検査時間を
より短縮することができる。

【００４０】

【発明の効果】以上のように、請求項１記載の回路基板
検査方法によれば、データ吸収工程において、各回路パ
ターン相互間の抵抗値を少なくとも２種類のしきい値に
対して低抵抗値グループまたは高抵抗値グループに分類
し、次いで、回路パターン検査工程において測定した各
回路パターン相互間の抵抗値が、データ吸収工程におい
て分類された各グループにそれぞれ正しく属しているか
否かを判定することにより回路基板の良否を検査するた
め、きめ細やかな検査を行うことができ、これにより、
品違いなどに対する検出率を向上させることができる。

【００４１】また、請求項２記載の回路基板検査方法に
よれば、各回路パターン相互間のショート／オープン検
査については、回路パターン検査工程においてのみ実行
されるため、回路パターン検査工程と回路部品検査工程
とでショート／オープン検査が重複して実行されている
従来の回路基板検査方法と比較して、検査時間を短縮す
ることができる。さらに、回路パターン検査工程におい
て、特定の回路パターン間の抵抗値が低抵抗値グループ
または高抵抗値グループに正しく属していないと判定さ
れた場合には、検索表示工程において、その回路パター
ンにそれぞれ接触している回路部品が検索されるため、
不良個所の特定が容易になる。

【００４２】さらに、請求項３記載の回路基板検査方法
によれば、検索表示工程において回路部品を検索できな
かったときは、回路部品の表示に代えてピンプローブの
ピン番号が表示されるため、作業者は、そのピン番号の
ピンプローブに接触している回路パターン間に半田ブリ
ッジなどがあるか否かを調べることにより、不良個所を
容易に特定することができる。

【００４３】また、請求項４記載の回路基板検査方法に
よれば、指定した１つのピンプローブ以外の他のピンプ
ローブを共通接続した状態における他のピンプローブの
うちの任意の１つと指定した１つのピンプローブとにそ
れぞれ接触している回路パターン間の抵抗値に基づい
て、それぞれデータ吸収工程および回路パターン検査工
程が行われるため、データ吸収および判定の回数が低減
され、これにより、検査時間を短縮することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る回路基板検査装置の
電気回路図である。

【図２】本発明の実施の形態に係る回路基板検査装置に
おける検査前処理のフローチャートである。

【図３】本発明の実施の形態に係る回路基板検査装置に
おける検査処理のフローチャートである。

【符号の説明】

１回路基板検査装置２回路基板３ピンプローブ１１ＣＰＵ１２メモリＢ回路部品Ｐ回路パターン

Claims

【特許請求の範囲】

【請求項１】良品の回路基板上に形成され互いに分離
独立している複数の回路パターンにピンプローブをそれ
ぞれ接触させて当該各回路パターン相互間の抵抗値を測
定すると共に、当該各抵抗値を少なくとも２種類のしき
い値に対して低抵抗値グループまたは高抵抗値グループ
に分類して登録するデータ吸収工程と、前記良品の回路基板に代えて検査対象である同種の回路
基板における前記回路パターンの各々に前記ピンプロー
ブをそれぞれ接触させて当該各回路パターン相互間の抵
抗値を測定すると共に、当該測定した各抵抗値が、前記
データ吸収工程において分類された前記各グループにそ
れぞれ正しく属しているか否かを判定することにより当
該回路基板の良否を検査する回路パターン検査工程とを
少なくとも実行することを特徴とする回路基板検査方
法。
【請求項２】前記回路基板上に搭載されている各回路
部品と当該各回路部品に電気的にそれぞれ接続されるピ
ンプローブのピン番号との対応関係を登録リストに登録
するピンプローブ情報登録工程と、１対の前記ピンプローブに電気的にそれぞれ接続される
前記各回路部品の素子パラメータを当該１対のピンプロ
ーブ毎にそれぞれ対応させて登録リストに登録するパラ
メータ登録工程と、前記１対のピンプローブにそれぞれ接触する前記回路パ
ターン間が前記回路部品に起因してショート状態および
オープン状態のいずれに属するかを示すショート／オー
プン情報を当該１対のピンプローブ毎にそれぞれ対応さ
せて登録リストに登録するショート／オープン情報登録
工程と、前記１対のピンプローブに電気的にそれぞれ接続される
前記各回路部品の素子パラメータを測定すると共に、当
該測定した素子パラメータと前記パラメータ登録工程に
おいて当該１対のピンプローブに対応させて登録した前
記素子パラメータとを比較することにより当該回路基板
の良否を検査する回路部品検査工程と、前記回路パターン検査工程において正しく属していない
と判定された前記回路パターンに接続されている前記回
路部品を、前記ピンプローブ情報登録工程および前記シ
ョート／オープン情報登録工程における前記両登録リス
トから検索して表示する検索表示工程とをさらに実行す
ることを特徴とする請求項１記載の回路基板検査方法。
【請求項３】前記検索表示工程において前記回路パタ
ーンに接続されている回路部品を検索できなかったとき
は、前記回路部品の表示に代えて当該回路パターンに接
触している前記ピンプローブのピン番号を表示すること
を特徴とする請求項２記載の回路基板検査方法。
【請求項４】指定した１つの前記ピンプローブ以外の
他の前記ピンプローブを共通接続した状態における任意
の１つの前記ピンプローブ、および前記指定した１つの
ピンプローブにそれぞれ接触している前記回路パターン
間の抵抗値に基づいて、前記データ吸収工程および前記
回路パターン検査工程をそれぞれ行うことを特徴とする
請求項１から３のいずれかに記載の回路基板検査方法。