JP3784479B2

JP3784479B2 - 回路基板検査方法

Info

Publication number: JP3784479B2
Application number: JP34064996A
Authority: JP
Inventors: 誉下平
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 1996-12-05
Filing date: 1996-12-05
Publication date: 2006-06-14
Anticipated expiration: 2016-12-05
Also published as: JPH10170585A

Description

【０００１】
【発明の属する技術分野】
本発明は、プリント基板やＩＣパッケージ、ハイブリッド用基板およびＭＣＭ（Multi Chip Module ）などの回路基板における回路パターンや搭載された回路部品の良否を検査する回路基板検査方法に関するものである。
【０００２】
【従来の技術】
この種の回路基板検査方法としては、データ吸収工程および回路パターン検査工程を順次実行する方法が従来から知られている。この従来の回路基板検査方法では、まず、データ吸収工程において、良品の回路基板上に形成され互いに分離独立している複数の回路パターンにそれぞれピンプローブを接触させて各回路パターン相互間の抵抗値を測定した後、測定した抵抗値を所定のしきい値に対して低抵抗値グループまたは高抵抗値グループに分類して登録する。具体的には、例えば、しきい値を４０Ωとした場合、回路パターン間の抵抗値が４０Ωを超える場合には、高抵抗値グループに分類し、４０Ω未満の場合には、低抵抗値グループに分類する。
【０００３】
次に、回路パターン検査工程において、良品の回路基板に代えて検査対象である同種の回路基板をピンプローブ上に載置した後、回路パターンの各々にピンプローブをそれぞれ接触させた状態で各回路パターン相互間の抵抗値を測定する。次いで、測定した各抵抗値が、データ吸収工程において分類された各グループにそれぞれ正しく属しているか否かを判定することにより回路基板の良否を検査する。つまり、この工程では、２つの回路パターン間に接続されている抵抗やコンデンサおよびコイルなどの回路部品全体での抵抗値が良品の回路基板と同一のグループに属するか否かを判定することにより、抵抗などの品違いや、回路パターン相互間における半田ブリッジやエッチング不良を発見できるようになっている。
【０００４】
【発明が解決しようとする課題】
ところが、この従来の回路基板検査方法には、以下の問題点がある。
つまり、回路パターン間には、抵抗、コンデンサおよびコイルなどの複数の回路部品が並列または直列に接続されている。一方、回路パターン検査工程において回路パターン相互間の抵抗値を測定する際に、データ吸収工程時とは環境条件が変化していたり、回路部品の素子パラメータがばらついたりしていることがある。このような場合には、抵抗値がしきい値近辺であった回路パターンについては、回路パターン検査工程において測定された抵抗値が、データ吸収工程で分類されたグループに正しく属しなくなることがある。この結果、本来良品と判定されるべき回路基板が不良品と判定されてしまうことがあるという問題点がある。このようなケースでは、たとえ時間をかけて不良個所を見つけ出そうとしても、当然に不良個所を見つけ出すことができず、検査コストを上昇させる要因になっている。
【０００５】
一方、良品の回路基板がしきい値近辺の回路パターンに起因して幾度も不良品と判定されたときには、検査コスト低減の観点から、その回路パターンを検査対象から外してしまうこともできる。しかし、かかる方法を採用した場合には、その回路パターンに半田ブリッジなどの不良があったしても、その不良を発見することができないことになり、検査漏れが生じるおそれがある。
【０００６】
また、データ吸収工程においては１つのしきい値に対して一律的にグループ分けしているが、しきい値近辺であると判定された回路パターンについては、別のしきい値を用いてグループ分けすることも考えられる。しかし、データ吸収工程において分類されたデータは、回路パターン検査工程において、回路パターン相互間における半田ブリッジやエッチング不良などを発見するためのみならず、抵抗値などの品違いを発見するためにも用いられている。したがって、測定された抵抗値に対してマージンが大きい別のしきい値を用いたとすれば、かえって品違いを発見することが困難になるばかりでなく、データ吸収工程におけるグループ分けも複雑になるという別の問題が生じる。
【０００７】
本発明は、かかる問題点に鑑みてなされたものであり、検査漏れを生じさせることなく正確に検査し得る回路基板検査方法を提供することを主目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成すべく請求項１記載の回路基板検査方法は、良品の回路基板上に形成され互いに分離独立している複数の回路パターンにピンプローブをそれぞれ接触させて各回路パターン相互間の抵抗値を測定すると共に、各抵抗値を所定のしきい値に対して低抵抗値グループまたは高抵抗値グループに分類して登録するデータ吸収工程と、
良品の回路基板に代えて検査対象である同種の回路基板における回路パターンの各々にピンプローブをそれぞれ接触させて各回路パターン相互間の抵抗値を測定すると共に、測定した各抵抗値が、データ吸収工程において分類された各グループにそれぞれ正しく属しているか否かを判定することにより回路基板の良否を検査する回路パターン検査工程とを少なくとも実行する回路基板検査方法において、
データ吸収工程において測定された両回路パターン間の抵抗値がしきい値近辺のときに両回路パターンにそれぞれ接触するピンプローブに対応させてその抵抗値を登録する抵抗値登録工程と、
抵抗値登録工程において登録されたピンプローブにそれぞれ接触する両回路パターン間の抵抗値を測定すると共にそのピンプローブに対応して登録されている抵抗値と比較することにより回路基板の良否を検査する抵抗値比較検査工程とをさらに実行することを特徴とする。
なお、この抵抗値登録工程は、検査対象の回路基板をセットする前に実行してもよいし、複数枚の回路基板を実際に検査した後に実行してもよい。また、抵抗値登録工程において登録する抵抗値は、抵抗値比較検査工程における抵抗値測定と同一の測定方法で良品基板からデータとして吸収してもよいし、回路図から計算によって求めてもよい。さらに、これらの抵抗値はキーボードから入力することもできるし、良品基板からデータとして吸収した場合には、吸収したデータを自動的に登録させることもできる。
【０００９】
この回路基板検査では、まず、データ吸収工程において、各ピンプローブにそれぞれ接触する回路パターン相互間の抵抗値を所定のしきい値に対して低抵抗値グループまたは高抵抗値グループに分類する。次いで、抵抗値登録工程では、データ吸収工程において測定された両回路パターン間の抵抗値がしきい値近辺のときには、その抵抗値を両回路パターンにそれぞれ接触するピンプローブに対応させて登録する。次に、良品の回路基板に代えて検査対象である同種の回路基板をセットした後、回路パターン検査工程において、各ピンプローブにそれぞれ接触する各回路パターン相互間の抵抗値を測定する。この後、測定した抵抗値が、データ吸収工程において分類された各グループにそれぞれ正しく属しているか否かを判定することにより回路基板の良否を検査する。
【００１０】
次いで、抵抗値比較検査工程では、抵抗値登録工程において登録されたピンプローブにそれぞれ接触する両回路パターン間の抵抗値を測定し、測定した抵抗値と、そのピンプローブに対応して登録されている抵抗値とを比較することにより回路基板の良否を検査する。この場合、例えば、登録されている抵抗値に対して許容範囲を定め、その許容範囲内に入っているときには、良品と判定するようにしてもよい。この結果、所定のしきい値に対してマージンが大きい他の多くの回路パターン間の抵抗値検査については、簡易に検査できる回路パターン検査工程でのみ検査し、しきい値に対してマージンが小さい回路パターン間の抵抗値検査については、抵抗値比較検査工程で、より正確に検査することが可能となる。
【００１１】
請求項２記載の回路基板検査方法は、請求項１記載の回路基板検査方法において、１対のピンプローブに電気的にそれぞれ接続される回路パターンに接続される各回路部品の素子パラメータを１対のピンプローブ毎にそれぞれ対応させて登録するパラメータ登録工程と、
１対のピンプローブに電気的にそれぞれ接続される各回路部品の素子パラメータを測定すると共に、測定した素子パラメータとパラメータ登録工程において１対のピンプローブに対応させて登録した素子パラメータとを比較することにより回路基板の良否を検査する回路部品検査工程とをさらに実行し、
抵抗値比較検査工程を回路部品検査工程内で実行することを特徴とする。
【００１２】
この回路基板検査方法では、回路パターンと回路部品とを区別しないで回路部品検査工程内で抵抗値比較検査工程を行うことにより、回路部品の素子パラメータの測定と同一の測定条件で回路パターン間の抵抗値を測定する。この場合、抵抗値登録工程において登録すべき抵抗値は、回路部品検査工程の測定条件と同一の条件で予め測定しておくことが、正確に抵抗値比較検査を行う上でより好ましい。これにより、測定条件の変更等の煩雑な処理を省くことができる結果、検査時間の短縮を図ることが可能となる。なお、同様にして、回路パターンと回路部品とを区別することなく、抵抗値登録工程をパラメータ登録工程内で行うことも可能である。かかる場合には、登録する際の各種処理を１度で行うことができ、重複した処理を省くことができる結果、登録時間の短縮を図ることが可能となる。
【００１３】
請求項３記載の回路基板検査方法は、請求項２記載の回路基板検査方法において、回路パターン検査工程において正しく属していないと判定された両回路パターンが、回路部品検査工程において不良と判定さなかったときには、その両回路パターンについては不良と判定しないことを特徴とする。
【００１４】
回路パターン検査工程において、所定の回路パターン間の抵抗値が、分類されたグループに正しく属していないと判定された場合であっても、回路部品検査工程における抵抗値の比較検査において不良と判定されないときには、環境条件の変化などにより回路パターン間の抵抗値が変動したものとして考えることができる。この回路基板検査方法では、回路パターン検査工程において正しく属していないと判定された両回路パターンが、回路部品検査工程において不良と判定さなかったときには、その両回路パターンについては不良と判定しないことにより、誤った不良判定を防止することが可能となる。
【００１５】
請求項４記載の回路基板検査方法は、請求項１から３のいずれかに記載の回路基板検査方法において、指定した１つのピンプローブ以外の他のピンプローブを共通接続した状態における任意の１つのピンプローブ、および指定した１つのピンプローブにそれぞれ接触している回路パターン間の抵抗値に基づいて、データ吸収工程、回路パターン検査工程および抵抗値比較検査工程をそれぞれ行うことを特徴とする。
【００１６】
例えば、ピンプローブがｎ本ある場合には、そのｎ本のピンプローブについて１対のピンプローブを組み合わせてデータ吸収工程および回路パターン検査工程を行うとした場合、各工程では、（ｎ・（ｎ−１）／２）回のデータ吸収および判定をそれぞれ行うことになる。一方、この回路基板検査方法では、１対のピンプローブの一方を除く他のすべてのピンプローブが共通接続された状態でデータ吸収工程、回路パターン検査工程および抵抗値比較検査工程を行うことにより、各工程では、それぞれｎ回のデータ吸収および判定を行えばよいことになる。したがって、これらの各工程に要する処理時間を短縮可能となる。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る回路基板検査方法を実行する回路基板検査装置の実施の形態について説明する。
【００１８】
図１に示す回路基板検査装置１は、回路基板２の一方の面に形成され互いに分離独立しているｎ本の回路パターンＰ，Ｐ・・にそれぞれ接触させるためのｎ本のピンプローブ３，３，・・を備えている。各ピンプローブ３は、その先端部が上方に向くように、その基部が図外の基板支持台に固着されることにより、回路基板２を支持可能に構成されている。また、各ピンプローブ３の基部には、ケーブル４がそれぞれ接続されており、これらのケーブル４は、後述する切替部１７に接続されている。
【００１９】
次に、回路基板検査装置１の電気的な構成およびその機能について、同図を参照して説明する。
【００２０】
回路基板検査装置１は、ＣＰＵ１１、メモリ１２、キーボード１３およびＣＲＴ１４を備えている。なお、これらは、実際には、パーソナルコンピュータで構成されており、同図では、機能的な構成を示している。ＣＰＵ１１は、後述するＡ／Ｄ変換部１６によって生成されるディジタルデータＤ_Ｄに基づいて回路部品Ｂの抵抗値、静電容量およびインダクタンスなどの素子パラメータを演算したり、各種工程を実行する際に各部を制御したりする。メモリ１２は、各ピンプローブ３に接触する回路パターンＰのパターン番号、その回路パターンＰに接続される回路部品Ｂの素子パラメータや部品番号、各回路パターンＰ，Ｐ相互間の抵抗値、および各回路パターンＰや回路部品Ｂのそれぞれの位置、平面形状などを記憶する。この場合、これらの情報は、回路基板の検査に先立って予めキーボード１３や図外のマウスから入力される。ＣＲＴ１４は、メモリ１２に記憶されている各回路パターンＰや回路部品Ｂの配置図、および検査結果などを、ＣＰＵ１１の制御下で映し出す。
【００２１】
また、回路基板検査装置１は、計測ボード１５、Ａ／Ｄ変換部１６および切替部１７を備えている。計測ボード１５は、信号生成部および測定部を内蔵している。計測ボード１５では、信号生成部が、測定用信号としての定電圧交流信号や定電流直流信号を生成すると共に、ＣＰＵ１１から出力される測定制御信号Ｓ_１１に従い、切替部１７を介してピンプローブ３に測定用信号Ｖｏを出力する。一方、測定部は、ピンプローブ３および切替部１７を介して入力される測定用信号Ｖｉの電圧値または電流値を測定する。Ａ／Ｄ変換部１６は、計測ボード１５の測定部によって測定された測定値をディジタルデータＤ_Ｄに変換する。この場合、Ａ／Ｄ変換部１６は、順次入力される個々の測定値について変換を完了した都度、ＣＰＵ１１に対して変換終了信号Ｓ_１２を出力する。一方、ＣＰＵ１１は、変換終了信号Ｓ_１２が出力される毎に、Ａ／Ｄ変換部１６にラッチされているディジタルデータＤ_Ｄを読み取りに行く。切替部１７は、ＣＰＵ１１から出力される切替制御信号Ｓ_１３に従い、ｎ本のピンプローブ３から１対のピンプローブ３，３を選択し、測定用信号Ｖｏを一方のピンプローブ３に出力すると共に、他方のピンプローブ３を介して入力される測定用信号Ｖｉを計測ボード１５の測定部に出力する。
【００２２】
次に、回路基板検装置１における検査処理について、図２を参照して説明する。
【００２３】
まず、回路基板２の検査に先立ち、作業者によって、パラメータ登録工程が実行される（ステップ２１）。この工程では、１対のピンプローブ３，３に電気的に接続される各回路部品Ｂの素子パラメータが、その１対のピンプローブ３，３毎にそれぞれ対応させられて、メモリ１２に記憶される。
【００２４】
次いで、ＣＰＵ１１は、データ吸収工程を実行する（ステップ２２）。この工程では、良品の回路基板２をピンプローブ３，３・・上にセットして、回路基板２の回路パターンＰにピンプローブ３，３・・をそれぞれ接触させた状態で、ＣＰＵ１１が、切替制御信号Ｓ_１３を出力することにより１対のピンプローブ３，３が指定される。なお、このデータ吸収工程および後述する総当たりショート／オープンテスト（ステップ２４）において、切替部１７は、指定された一方のピンプローブ３以外の他のすべてのピンプローブ３．３・・と、指定された他方のピンプローブ３とを共通接続する。
【００２５】
次いで、計測ボード１５が一方のピンプローブ３に測定用信号Ｖｏを出力すると共に、他方のピンプローブ３を介して入力される測定用信号Ｖｉの電圧値を計測する。次に、Ａ／Ｄ変換部１６が計測ボード１５から出力された電圧値をディジタルデータＤ_Ｄに変換する。ＣＰＵ１１は、ディジタルデータＤ_Ｄに基づいて、１対のピンプローブ３，３が接触している両回路パターンＰ，Ｐ間の抵抗値を演算し、しきい値に対して低抵抗値グループまたは高抵抗値グループに分類してメモリ１２に記憶させる。ここで、しきい値は、特に限定されないが、例えば、４０Ωに規定されている。この結果、両回路パターンＰ，Ｐ間の抵抗値は、４０Ω未満、４０Ω以上の２つにグループ化される。なお、このデータ吸収工程においては、計測ボード１５は、両回路パターンＰ，Ｐ間に測定用信号Ｖｏを印加した後、直ちに電圧計測を行う。
【００２６】
次に、ＣＰＵ１１は、抵抗値登録処理を実行する（ステップ２３）。この工程では、ＣＰＵ１１は、データ吸収工程（ステップ２２）において測定された両回路パターンＰ，Ｐ間の抵抗値が、例えばしきい値に対して±１５％の範囲内のときには、その抵抗値を以下のプロセスで登録する。すなわち、ＣＰＵ１１は、その両回路パターンＰ，Ｐ間の抵抗値について、後述するコンポーネントテスト（ステップ２５、本発明における抵抗値比較検査工程に相当する）おける抵抗値測定と同一の測定方法で良品の回路基板２から吸収した後、吸収した抵抗値を両回路パターンＰ，Ｐにそれぞれ接触するピンプローブ３，３に対応させて自動的に登録する。この場合、回路図から抵抗値を計算によって求めた後に、作業者がキーボードを用いて登録してもよいが、ＣＰＵ１１が自動的に行うことによって省力化を図ることができる。以上の処理は、良品の回路基板２について１回のみ行い、後述する処理については、検査対象の各回路基板２についてそれぞれ実行する。なお、抵抗値登録工程は、複数枚の回路基板２を実際に検査して必要と判断した場合にのみ行うようにしてもよい。
【００２７】
次いで、実質的な検査処理を開始する。まず、良品の回路基板２に代えて検査対象である同種の回路基板２をピンプローブ３，３・・上にセットすると、ＣＰＵ１１は、データ吸収工程において規定されているしきい値を基準として総当たりショート／オープンテストを実行する（ステップ２４）。このテストは、本発明における回路パターン検査工程に相当するものであって、主として、回路部品Ｂなどの品違い、回路パターンＰの半田ブリッジ、およびエッチング不良などによるパターン切れを検査する。具体的には、回路基板２における回路パターンＰ，Ｐ相互間の抵抗値を測定すると共に、測定した抵抗値が、データ吸収工程において４０Ω未満または４０Ω以上の２つに分類された各グループにそれぞれ正しく属しているか否かを判定することにより回路基板２の良否を検査する。なお、ＣＰＵ１１は、メモリ１２に記憶されている測定用プログラムに従い、他のプローブ３，３間のすべてについてこのテストを繰り返し実行する。この場合、テスト回数はｎ回となる。
【００２８】
また、ＣＰＵ１１は、例えば、４ｋΩ程度のしきい値を基準としたデータ吸収工程を行い、その吸収したデータに基づいて総当たりショート／オープンテストをさらに実行してもよい。かかる場合には、異物混入による回路パターンＰ，Ｐ間の絶縁不良や、回路部品Ｂの品違いをより正確に検出することができる。
【００２９】
次に、ＣＰＵ１１は、コンポーネントテストを実行する（ステップ２５）。このテストでは、１対のピンプローブ３，３間に電気的にそれぞれ接続される回路部品Ｂの素子パラメータや、回路パターンＰ，Ｐ間の抵抗値を測定し、次いで、測定した素子パラメータとパラメータ登録工程（ステップ２１）において登録した素子パラメータとを比較すると共に、測定した回路パターンＰ，Ｐ間の抵抗値と抵抗値登録工程（ステップ２３）において登録した抵抗値とを比較することにより回路基板２の良否を検査する。具体的には、ＣＰＵ１１は、測定した素子パラメータおよび回路パターンＰ，Ｐ間の抵抗値を、登録されている素子パラメータおよび回路パターンＰ，Ｐ間の抵抗値に対して、それぞれ例えば、±２０％の範囲内に入っている場合には良品と判定する。このように、この工程では、回路パターンＰと回路部品Ｂとを区別しないで検査することにより、回路部品Ｂの素子パラメータの測定と同一の測定条件で回路パターンＰ，Ｐ間の抵抗値を測定することができる。これにより、測定条件の変更等の煩雑な処理を省くことができる結果、検査時間を短縮することができる。なお、このテストでは、計測ボード１５は、測定用信号Ｖｏ出力した後、例えばコンデンサが充電されるであろう所定時間を経過した後に測定用信号Ｖｉを計測する。
【００３０】
次いで、ＣＰＵ１１は、ＩＣテスト（ステップ２６）を実行する。このテストでは、主として、ＩＣ（集積回路）の品違い、向きの差し違いおよびＩＣ不良などが検査される。具体的には、ＣＰＵ１１は、ピンプローブ３，３間の抵抗値を計測することによって、ＩＣの入出力部に内蔵されている内蔵ダイオードの向きが正規か否かを判定することにより検査する。なお、ＩＣテストとコンポーネントテストとが、本発明における回路部品検査工程に相当する。
【００３１】
ＣＰＵ１１は、ステップ２４からステップ２６までの３つの検査工程において良品と判定している否かを判別する（ステップ２７）。良品と判定している場合には、良品の回路基板２と判定し（ステップ２８）、ＣＲＴ１４に良品表示を行う。次いで、次の検査対象の回路基板２について、総当たりショート／オープンテスト（ステップ２４）を開始する。
【００３２】
一方、ＣＰＵ１１は、ステップ２７において、いずれか１つ以上の工程で不良があったと判別している場合には、総当たりショート／オープンテスト（ステップ２４）で良品と判定しているか否かを判別する（ステップ２９）。良品と判別している場合には、抵抗値登録工程（ステップ２３）において登録された回路パターンＰについては良品と判定しているため、ＩＣの部品不良や誤挿入などが存在するものとして不良品と判定する（ステップ３０）と共に、ＣＲＴ１４に不良品表示を行った後に、次の検査対象の回路基板２を検査する。
【００３３】
一方、ステップ２９において、総当たりショート／オープンテスト（ステップ２４）では良品と判定していないと判別した場合には、その不良個所の回路パターンＰ，Ｐ間について、コンポーネントテスト（ステップ２５）では良品と判定しているか否かを判別する（ステップ３０）。良品と判定している場合には、抵抗値登録工程（ステップ２３）において登録された回路パターンＰ，Ｐ間の抵抗値が所定の抵抗値グループには属していないが、許容範囲内の抵抗値であるとして、良品と判定する（ステップ２８）と共に、ＣＲＴ１４に良品表示を行った後に、次の検査対象の回路基板２を検査する。
【００３４】
ステップ３０において良品と判定していな場合には、抵抗値登録工程（ステップ２３）において登録された回路パターンＰ，Ｐ間の抵抗値が所定の抵抗値グループに属しておらず、かつ許容範囲外の抵抗値であるか、または回路部品Ｂの品違いおよびＩＣの不良や付け違いがあるとして、不良品と判定する（ステップ３０）と共に、ＣＲＴ１４に不良品表示を行った後に、次の検査対象の回路基板２を検査する。
【００３５】
なお、ＣＰＵ１１は、以上の工程においてＣＲＴ１４に不良品表示を行う場合に、その回路パターンＰや回路部品Ｂの位置を併せて表示させることもできる。かかる場合には、作業者は、不良個所を容易に特定することができる。
【００３６】
以上のように、本実施形態に係る回路基板検査装置１によれば、データ吸収工程（ステップ２２）において所定の回路パターンＰ，Ｐ間の抵抗値がしきい値に対して所定範囲内の場合に、そのピンプローブ３，３とその抵抗値とを登録リストに登録しておくことにより、良品の回路基板２であっても環境条件の変化などによってしきい値を上下してしまう可能性のある回路パターンＰ，Ｐの抵抗値検査を正確に行うことができる。
【００３７】
なお、本発明は、上記した実施形態に限定されない。例えば、本実施形態では、抵抗値登録工程（ステップ２３）において登録された回路パターンＰ，Ｐ間の抵抗値が正常であるか否かについて、コンポーネントテスト（ステップ２５）内で回路部品Ｂの検査と共に行っているが、コンポーネントテストやＩＣテスト（ステップ２６）とは別個独立して行うこともできる。ただし、回路パターンＰと回路部品Ｂとを区別することなく、コンポーネントテスト内で行うことにより、回路部品の素子パラメータの測定と同一の測定条件で回路パターンＰ，Ｐ間の抵抗値を測定することができ、これにより、測定条件の変更等の煩雑な処理を省くことができる結果、検査時間の短縮を図ることができる。
【００３８】
【発明の効果】
以上のように、請求項１記載の回路基板検査方法によれば、抵抗値がしきい値近辺の両回路パターンについては、その両回路パターンにそれぞれ接触するピンプローブに対応させてその抵抗値を登録し、かつ、抵抗値比較検査工程において測定したその両回路パターン間の抵抗値と、登録されている抵抗値とを比較して回路基板の良否を検査することにより、しきい値に対して小さなマージンの回路パターン間の抵抗値検査については、検査漏れすることなく、より正確に検査することができる。また、しきい値に対してマージンが大きい他の多くの回路パターン間の抵抗値検査については、回路パターン検査工程でのみ検査することにより、短時間で検査を行うことができる。
【００３９】
また、請求項２記載の回路基板検査方法によれば、回路パターンと回路部品とを区別することなく、抵抗値比較検査工程を回路部品検査工程内で行うことにより、回路部品の素子パラメータの測定と同一の測定条件で回路パターン間の抵抗値を測定することができ、これにより、測定条件の変更処理等の煩雑な処理を省くことができる結果、検査時間を短縮することができる。
【００４０】
さらに、請求項３記載の回路基板検査方法によれば、回路パターン検査工程において正しく属していないと判定された両回路パターンが、回路部品検査工程において不良と判定さなかったときには、その両回路パターンについては不良と判定しないことにより、誤った不良判定を防止することができる。
【００４１】
さらに、請求項４記載の回路基板検査方法によれば、指定した１つのピンプローブ以外の他のピンプローブを共通接続した状態における他のピンプローブのうちの任意の１つと指定した１つのピンプローブとにそれぞれ接触している回路パターン間の抵抗値に基づいて、それぞれデータ吸収工程および回路パターン検査工程が行われるため、データ吸収および判定の回数が低減され、これにより、検査時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る回路基板検査装置の電気回路図である。
【図２】本発明の実施の形態に係る回路基板検査装置における検査処理のフローチャートである。
【符号の説明】
１回路基板検査装置
２回路基板
３ピンプローブ
１１ＣＰＵ
Ｂ回路部品
Ｐ回路パターン

Claims

良品の回路基板上に形成され互いに分離独立している複数の回路パターンにピンプローブをそれぞれ接触させて当該各回路パターン相互間の抵抗値を測定すると共に、当該各抵抗値を所定のしきい値に対して低抵抗値グループまたは高抵抗値グループに分類して登録するデータ吸収工程と、
前記良品の回路基板に代えて検査対象である同種の回路基板における前記回路パターンの各々に前記ピンプローブをそれぞれ接触させて当該各回路パターン相互間の抵抗値を測定すると共に、当該測定した各抵抗値が、前記データ吸収工程において分類された前記各グループにそれぞれ正しく属しているか否かを判定することにより当該回路基板の良否を検査する回路パターン検査工程とを少なくとも実行する回路基板検査方法において、
前記データ吸収工程において測定された両回路パターン間の抵抗値が前記しきい値近辺のときに当該両回路パターンにそれぞれ接触する前記ピンプローブに対応させて当該抵抗値を登録する抵抗値登録工程と、
当該抵抗値登録工程において登録された前記ピンプローブにそれぞれ接触する前記両回路パターン間の抵抗値を測定すると共に当該ピンプローブに対応して登録されている前記抵抗値と比較することにより当該回路基板の良否を検査する抵抗値比較検査工程とをさらに実行することを特徴とする回路基板検査方法。
１対の前記ピンプローブに電気的にそれぞれ接続される前記回路パターンに接続される各回路部品の素子パラメータを当該１対のピンプローブ毎にそれぞれ対応させて登録するパラメータ登録工程と、
前記１対のピンプローブに電気的にそれぞれ接続される前記各回路部品の素子パラメータを測定すると共に、当該測定した素子パラメータと前記パラメータ登録工程において当該１対のピンプローブに対応させて登録した前記素子パラメータとを比較することにより当該回路基板の良否を検査する回路部品検査工程とをさらに実行し、
前記抵抗値比較検査工程を前記回路部品検査工程内で実行することを特徴とする請求項１記載の回路基板検査方法。
前記回路パターン検査工程において正しく属していないと判定された前記両回路パターンが、前記回路部品検査工程において不良と判定さなかったときには、当該両回路パターンについては不良と判定しないことを特徴とする請求項２記載の回路基板検査方法。
指定した１つの前記ピンプローブ以外の他の前記ピンプローブを共通接続した状態における任意の１つの前記ピンプローブ、および前記指定した１つのピンプローブにそれぞれ接触している前記回路パターン間の抵抗値に基づいて、前記データ吸収工程、前記回路パターン検査工程および前記抵抗値比較検査工程をそれぞれ行うことを特徴とする請求項１から３のいずれかに記載の回路基板検査方法。