JP4259692B2 - 回路基板検査装置 - Google Patents
回路基板検査装置 Download PDFInfo
- Publication number
- JP4259692B2 JP4259692B2 JP27350199A JP27350199A JP4259692B2 JP 4259692 B2 JP4259692 B2 JP 4259692B2 JP 27350199 A JP27350199 A JP 27350199A JP 27350199 A JP27350199 A JP 27350199A JP 4259692 B2 JP4259692 B2 JP 4259692B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- range
- input range
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Description
【発明の属する技術分野】
本発明は、検査対象としての一対の導体パターン間に一対の検査用プローブを介して検査電圧を印加した状態で、その一対の検査用プローブを流れる電流をレンジ回路によって電圧変換し、その変換した電圧値から演算した絶縁抵抗値に基づいて絶縁検査を行う回路基板検査装置に関するものである。
【0002】
【従来の技術】
この種の回路基板検査装置として、図3に示す検査装置21が従来から知られている。この検査装置21は、制御装置22と、検査用のプローブ3a,3bとを備えている。この場合、制御装置22は、絶縁検査の際に各種制御を実行する制御部31と、検査電圧を出力する直流電源15と、プローブ3a,3b間を流れる電流の電流値を測定する電流計32とを備えている。この場合、電流計32は、切替制御可能な複数の入力レンジを備え、その入力レンジが制御部31によって切替制御された際には、その各入力レンジ毎に予め規定された所定の変換率でプローブ3a,3b間を流れる電流IO を電圧変換し、その変換した電圧データDV を制御部31に出力する。一方、プローブ3a,3bは、接触型プローブであって、検査対象の回路基板PCに対してX,YおよびZ(上下)方向に移動可能に構成されると共に、絶縁検査時には、回路基板PC上に形成された導体パターンP1,P2に接触させられる。
【0003】
この検査装置21では、絶縁検査時には、まず、プローブ3a,3bが、検査対象の導体パターンP1,P2にそれぞれ接触させられる。次いで、プローブ3a,3bを介して、直流電源15の検査電圧を導体パターンP1,P2間に印加する。続いて、電流計32が、プローブ3a,3b間を流れる電流を電流−電圧変換した後、電圧データDV を制御部31に出力する。次いで、制御部31が、電圧データDV 、および検査電圧の電圧値に基づいて、導体パターンP1,P2間の絶縁抵抗値を演算し、その絶縁抵抗値に基づいて絶縁良否を判定する。
【0004】
この場合、導体パターンP1,P2間の絶縁抵抗値が例えば100MΩ程度の高抵抗のときに絶縁状態が良好と判定される。したがって、絶縁良否を精度良く判定するためには、制御部31は、電流計32の入力レンジを分解能が最も細かい小電流用の入力レンジに切替制御し、その際に電流計32から出力される電圧データDV に基づいて絶縁良否を判定する。その一方、導体パターンP1,P2間には、一般的には、ある程度の容量が存在する。また、コンデンサのオープンテストを兼用する場合、そのコンデンサが導体パターンP1,P2間に接続されていることもある。このため、両導体パターンP1,P2間に検査電圧を印加した場合、通常、印加直後には、大電流の突入電流が流れ、時間の経過に伴い、その電流値が徐々に減少する。したがって、検査電圧の印加直後の状態では、電流計32の破損を防止するために、制御部31は、制御信号SS を出力することにより、電流計32の入力レンジを最も分解能が粗い大電流測定用の入力レンジに切替制御し、電流IO の電流値がその大電流測定用の入力レンジの定格電流範囲(例えば、定格電流が100mAのときには120mA〜10mA)の下限値(例えば、この例では10mA)よりも低下したときに制御信号SS を出力して、その入力レンジよりも小電流用の入力レンジに切替制御する。これらの切替制御を繰り返し行うことにより、いわゆるオートレンジ機能が実現され、電流IO の電流値の読取精度が向上されると共に、絶縁検査に最適な入力レンジが複数の入力レンジから自動的に選択される。
【0005】
したがって、このオートレンジ機能によって電流計32の入力レンジが切替制御される場合、最初に、最も大電流用の入力レンジAに切替制御されるため、図4に示すように、電流IO の電流値が検査電圧を印加した直後の時間t11の時点で最も大きくなる。次いで、電流IO の電流値が時間の経過と共に減少し、その入力レンジAの定格電流範囲の下限値IALまで低下した時間t12の時点では、制御部31が、制御信号SS を出力することにより、次に大電流用の入力レンジBにレンジダウンさせる。やがて、時間t13の時点で入力レンジBの定格電流範囲の下限値IBLまで低下すると、制御部31が、制御信号SS を出力することにより、やや小電流用の入力レンジCにレンジダウンさせる。次いで、時間t14の時点で入力レンジCの定格電流範囲の下限値ICLまで低下すると、制御部31は、制御信号SS を出力することにより、最も小電流用の入力レンジDにレンジダウンさせる。この後、導体パターンP1,P2間の容量が電流IO によって充電されるため、電流IO の電流値は、時間t15の時点で、リーク電流程度の電流値に安定する。この際には、制御部31が、その入力レンジDに切替制御した状態の電流計32から出力される電圧データDV 、および検査電圧の電圧値に基づいて絶縁抵抗値を演算した後、その絶縁抵抗値に基づいて絶縁良否を最終的に判定する。
【0006】
【発明が解決しようとする課題】
ところが、従来の検査装置21には、以下の問題点がある。すなわち、従来の検査装置21では、電流IO の電流値が各入力レンジの定格電圧範囲の下限値まで低下したときに、制御部31が電流計32の入力レンジを1つずつレンジダウンさせている。この場合、小電流用の入力レンジの等価内部抵抗のほうが大電流用の入力レンジの等価内部抵抗よりも高抵抗となる。このため、電流計32の入力レンジがより小電流用の入力レンジであればあるほど、導体パターンP1,P2間の容量を充電する充電電流が小電流に電流制限される。したがって、検査電圧の印加時に大電流用の入力レンジに固定されている場合と比較して、導体パターンP1,P2間の容量が完全に充電されるまでに長時間を要する。この結果、最終的に絶縁抵抗値を測定するのに適した入力レンジに切り替えられるまでに長時間を必要としてしまう。このため、従来の検査装置21には、各導体パターンP1,P2間についての絶縁検査に時間を要する結果、回路基板PC全体としての検査時間が非常に長時間化し、これにより検査コストの高騰を招いているという問題点がある。
【0007】
なお、上記したように、検査電圧の印加時に、大電流用の入力レンジに固定しておくこともできる。この場合には、導体パターンP1,P2間の容量を素早く充電することは可能である。しかし、かかる場合、絶縁抵抗値を正確に測定することができないため、絶縁検査自体の信頼性が低下するという問題点がある。
【0008】
本発明は、かかる問題点に鑑みてなされたものであり、絶縁検査を短時間で精度良く行うことが可能な回路基板検査装置を提供することを主目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成すべく請求項1記載の回路基板検査装置は、検査対象としての一対の導体パターン間に検査電圧を印加する一対の検査用プローブと、切替制御可能な複数の入力レンジ抵抗を備えて構成されて当該レンジ抵抗が切り替えられることにより入力レンジが切替制御され、かつ前記各入力レンジ毎に予め規定された所定の変換率で前記一対の検査用プローブを介して前記一対の導体パターン間を流れる電流を電圧変換するレンジ回路と、前記検査電圧の印加時に前記レンジ回路の前記入力レンジを大電流用の入力レンジから小電流用の入力レンジに向けて順に切替制御する制御回路と、前記電圧変換された電圧の電圧値に基づいて前記一対の導体パターン間の絶縁抵抗値を演算する演算回路とを備え、前記演算された絶縁抵抗値に基づいて、その一対の導体パターン間の絶縁良否を判定する回路基板検査装置において、前記制御回路は、前記良否判定に合致する前記入力レンジよりも大電流用の入力レンジのいずれか1つに切替制御した際に、前記一対の導体パターン間を流れる電流の電流値が前記いずれか1つの入力レンジにおける定格電流範囲の下限値よりも小電流の所定の基準値に低下したとき、および前記電流値が前記いずれか1つの入力レンジにおける前記定格電流範囲の前記下限値よりも小電流であってその電流値の変化量が所定変化量を下回ったときに、前記レンジ回路の当該いずれか1つの入力レンジを前記小電流用の入力レンジに向けて切り替える第1の切替制御を行うことを特徴とする。なお、本発明における「絶縁検査」とは、導体パターン間の絶縁状態についての検査、および一対の導体パターン間に半田付けまたは形成されたコンデンサについてのオープン検査を含む概念である。
【0010】
また、本発明における「所定変化量」については、各入力レンジ毎に異なる変化量に規定してもよいし、すべての入力レンジにおいて同一変化量に規定してもよい。
【0011】
請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、制御回路は、良否判定に合致する入力レンジよりも大電流用の各入力レンジに切替制御したすべての際に、第1の切替制御を行うことを特徴とする。
【0012】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る回路基板検査装置の好適な実施の形態について説明する。なお、従来の検査装置21および検査対象と同一の構成要素については同一の符号を付して重複した説明を省略する。
【0013】
検査装置1は、ベアボード(プリント基板単体)やICパッケージの検査を実行可能に構成されている。具体的には、検査装置1は、図1に示すように、制御装置2、および検査用のプローブ3a,3bを備えている。この場合、制御装置2は、制御回路11、本発明におけるレンジ回路に相当するレンジ抵抗回路12、A/D変換回路13、演算回路14および直流電源15を備えている。制御回路11は、制御信号SS を出力してのレンジ抵抗回路12内のレンジ抵抗の切り替えによる入力レンジの切替制御、および演算回路14から出力される測定データDM に基づいての絶縁良否の判定処理などを実行する。レンジ抵抗回路12は、制御信号SS によって切替制御可能な複数のレンジ抵抗を備えて構成され、このレンジ抵抗が切り替えられることにより入力レンジが切替制御される。また、レンジ抵抗回路12は、入力された制御信号SS に応じて、例えば、100mA以下、10mA以下、1mA以下、および100μA以下の各入力レンジのいずれか1つに切替制御され、切替制御された入力レンジ毎に予め規定された所定の変換率で、プローブ3a,3b間を流れる電流IO を電圧変換することにより電圧信号SV を生成する。また、レンジ抵抗回路12では、各入力レンジの定格電流範囲が定格電流(例えば100mA以下の入力レンジであれば100mA)の例えば1.2倍〜1/10倍までと規定されており、その定格電圧範囲内のときには、電流IO の電流波形をクリップさせることなく高精度で電圧変換する。
【0014】
また、A/D変換回路13は、レンジ抵抗回路12から出力される電圧信号SV をアナログ−ディジタル変換することにより電圧データDV を生成する。演算回路14は、A/D変換回路13から出力される電圧データDV 、および直流電源15から出力される検査電圧の電圧値に基づいて導体パターンP1,P2間の絶縁抵抗値を演算し、その演算結果である測定データDM を出力する。直流電源15は、例えば、DC100Vの検査電圧を生成して出力する。
【0015】
次に、検査装置1における絶縁検査処理について、図2を参照して説明する。
【0016】
この検査装置1では、まず、プローブ3a,3bが、検査対象の導体パターンP1,P2にそれぞれ接触させられる。次いで、制御回路11が、制御信号SS を出力することにより、レンジ抵抗回路12の入力レンジを最も分解能が粗く、かつ大電流用入力レンジである100mA用の入力レンジAに切替制御する。続いて、制御回路11は、同図に示す時間t1の時点で、直流電源15から検査電圧を出力させることにより、プローブ3a,3bを介して導体パターンP1,P2間に検査電圧を印加させる。この際には、レンジ抵抗回路12内のレンジ抵抗の抵抗値に応じて制限される電流値の電流IO がプローブ3a,3b間を流れる。この場合、レンジ抵抗回路12は、電流IO を電流−電圧変換することにより生成した電圧信号SV をA/D変換回路13に出力する。次いで、A/D変換回路13が、電圧信号SV をアナログ−ディジタル変換することにより生成した電圧データDV を制御回路11に出力する。
【0017】
次に、制御回路11は、電流IO の電流値が、レンジ抵抗回路12の入力レンジAにおける定格電流範囲の下限値IAL(この例では10mA)よりも低電流である所定の基準値IAR(例えば、2mA)まで低下したか否かを電圧データDV に基づいて監視する。時間t2の時点で電流IO が基準値IARまで低下すると、制御回路11は、制御信号SS を出力することによって、レンジ抵抗回路12の入力レンジを10mA用の入力レンジBに切替制御(本発明における第1の切替制御)する。引き続き、制御回路11は、入力レンジBにおける定格電流範囲の下限値IBL(この例では1mA)よりも低電流である所定の基準値IBR(例えば、0.2mA)まで低下したか否かを監視する。時間t3の時点で電流IO が基準値IBRまで低下すると、制御回路11は、制御信号SS を出力することによって、レンジ抵抗回路12の入力レンジを1mA用の入力レンジCに切替制御(本発明における第1の切替制御)する。
【0018】
同様にして、制御回路11は、レンジ抵抗回路12の入力レンジCにおける定格電流範囲の下限値ICL(この例では100μA)よりも低電流である所定の基準値ICR(例えば、20μA)まで低下したか否かを監視する。時間t4の時点で電流IO が基準値ICRまで低下すると、制御回路11は、制御信号SS を出力することによって、レンジ抵抗回路12の入力レンジを、最も分解能が細かく、かつ絶縁抵抗値の測定に適した低電流用入力レンジである100μA用の入力レンジDに切替制御(本発明における第1の切替制御)する。次いで、制御回路11は、この状態で電流IO の変化量が所定変化量(例えば、1mA/S)を下回ったか否かを監視する。時間t5の時点で下回ったときには、導体パターンP1,P2間の容量がほぼ満充電状態のため、制御回路11は、演算回路14に対して絶縁抵抗値の演算を開始させる。この際には、演算回路14は、A/D変換回路13から出力される電圧データDV 、および検査電圧の電圧値に基づいて、導体パターンP1,P2間の絶縁抵抗値を演算し、その演算結果である測定データDM を制御回路11に出力する。続いて、制御回路11は、絶縁抵抗値が例えば100MΩの基準値以上か否かを判別し、基準値以上のときには、導体パターンP1,P2の絶縁状態が良好であると判別する。制御回路11は、他のすべての一対の導体パターン間について、以上の処理を行い、すべての一対の導体パターン間の絶縁状態が良好であると判別したときには、回路基板PCが良品回路基板であると判定する。
【0019】
なお、制御回路11は、電流IO の電流値変化量が所定変化量を下回ったときには、レンジ抵抗回路12の入力レンジを切替制御する。例えば、導体パターンP1,P2間に絶縁不良が存在するときには、ある程度の漏れ電流が電流IO として流れる。このため、電流IO が各入力レンジの定格電流の下限値から、その入力レンジの基準値(IAR,IBRまたはICR)までの範囲内の電流値となるときがある。かかる場合、電流IO の所定変化量を各入力レンジに対応させて予め制御回路11に記憶させておくことで、制御回路11は、その入力レンジに切替制御された際に、電流IO の電流値の変化量が所定変化量を下回ったときに、低電流側の入力レンジに切替制御(本発明における第1の切替制御)する。この際には、制御回路11は、その低電流側の入力レンジに切替制御した状態で測定された絶縁抵抗値に基づいて、絶縁良否を判定する。この場合にも、導体パターンP1,P2間の容量がより大電流の電流IO で、かつより長時間充電されるため、その容量が素早く充電される結果、より短時間で絶縁抵抗値を演算可能な状態に到達する。
【0020】
このように、この検査装置1では、各入力レンジの定格電流範囲内の下限値よりも低電流の基準値(IAR,IBR,ICR)に達した時点で入力レンジを低電流側の入力レンジに切替制御する。このため、電流IO が各入力レンジの定格電流範囲内の下限値に達した時点で入力レンジを切替制御する方式と比較して、導体パターンP1,P2間の容量がより大電流の電流IO で、かつより長時間充電される。したがって、図2の波線で示す検査装置21における電流特性と比較して、その容量が素早く充電されるため、より短時間で絶縁抵抗値を演算可能な状態に到達する。この結果、一対の導体パターンP1,P1に対する絶縁検査をより短時間で、かつ精度良く行うことができる。
【0021】
なお、本発明は、上記した実施の形態に示した構成および動作に限定されず、適宜変更が可能である。例えば、レンジ抵抗回路12における各入力レンジの定格電流、定格電流範囲、およびその下限値などは本発明の実施の形態で示した数値に限定されず、適宜変更が可能である。また、検査装置1では、レンジ抵抗回路12の各入力レンジ毎に、その入力レンジに対応する基準値よりも電流IO の電流値が下回ったときに低電流側の入力レンジに切替制御しているが、例えば、最も大電流用の入力レンジ(この例では100mA)のときにのみこの切替制御を行うなど、特定の1つまたは複数の入力レンジに切替制御した際にのみ、この切替制御を行うように構成することもできる。さらに、レンジ抵抗回路12の回路自体も特に限定されず、各種方式のレンジ回路を採用することができる。また、絶縁検査に加えて導体パターンP1,P2間の導通検査やいわゆるオープン/ショート検査を行えるように検査装置1を構成してもよいのは勿論である。
【0022】
さらに、本発明における一対の検査用プローブは検査装置1における移動型のプローブ3a,3bに限定されない。例えば、数多くのプローブを導体パターンの形成位置に応じた位置に植設した治具側プローブであってもよい。この場合、通常、絶縁検査の際には、1本のプローブを除いた他のすべてのプローブを共通接続し、その1本のプローブと他のプローブ(両者が本発明における一対の検査用プローブに相当する)との間の絶縁抵抗値を測定することによって絶縁検査を実行する。その際に、1本のプローブが接触している導体パターンと、他のすべてのプローブが接触している数多くの導体パターンとの間(これらが本発明における一対の導体パターン間に相当する)の容量が数nF〜数百nFになることがあり、かかる場合にも、本発明を適用することにより、絶縁検査をより短時間で終了することができる。
【0023】
また、本発明は、回路基板検査装置への適用に限らず、電圧計、電力計、マルチメータおよび波形記録計などの入力レンジを複数有する各種測定装置に適用することもできる。
【0024】
【発明の効果】
以上のように、請求項1記載の回路基板検査装置によれば、制御回路が、良否判定に合致する入力レンジよりも大電流用の入力レンジのいずれか1つに切替制御した際に、一対の検査用プローブ間を流れる電流の電流値がその入力レンジにおける所定の基準値に低下したときに第1の切替制御を行うことにより、その電流の電流値が各入力レンジの定格電流範囲内の下限値に達した時点で入力レンジを切替制御する方式と比較して、導体パターン間の容量に対して、より大電流の電流で、より長時間充電することができるため、その容量を素早く充電することができる。これにより、より短時間で絶縁抵抗値を演算可能な状態に到達させることができる結果、一対の導体パターンに対する絶縁検査をより短時間で行うことができる。
【0025】
また、この回路基板検査装置によれば、制御回路が、良否判定に合致する入力レンジよりも大電流用の入力レンジのいずれか1つに切替制御した際に、一対の検査用プローブ間を流れる電流の変化量が所定変化量を下回ったときに第1の切替制御を行うことにより、その電流の電流値が各入力レンジの定格電流範囲内の下限値から、その入力レンジの所定の基準値までの範囲内になった状態において、一対の検査用プローブ間を流れる電流の変化量が所定変化量を下回ったとき、すなわち一対の導体パターン間の容量がほぼ満充電状態になったときにも、入力レンジを小電流用の入力レンジに向けて切り替えることができる。これにより、絶縁検査を精度良く行うこともできる。
【0026】
さらに、請求項2記載の回路基板検査装置によれば、制御回路が、良否判定に合致する入力レンジよりも大電流用の各入力レンジに切替制御したすべての際に第1の切替制御を行うことにより、最も早く絶縁抵抗値を演算可能な状態に到達させることができる結果、一対の導体パターンに対する絶縁検査を最も短時間で終了することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係る検査装置1の構成を示すブロック図である。
【図2】 検査装置1および検査装置21による絶縁検査時における電流IO の経過時間に対する電流値の特性を示す電流特性図である。
【図3】 従来の検査装置21のブロック図である。
【図4】 検査装置21による絶縁検査時における電流IO の経過時間に対する電流値の特性を示す電流特性図である。
【符号の説明】
1 検査装置
3a,3b プローブ
11 制御回路
12 レンジ抵抗回路
14 演算回路
15 直流電源
IO 電流
P1,P2 導体パターン
PC 回路基板
Claims (2)
- 検査対象としての一対の導体パターン間に検査電圧を印加する一対の検査用プローブと、切替制御可能な複数の入力レンジ抵抗を備えて構成されて当該レンジ抵抗が切り替えられることにより入力レンジが切替制御され、かつ前記各入力レンジ毎に予め規定された所定の変換率で前記一対の検査用プローブを介して前記一対の導体パターン間を流れる電流を電圧変換するレンジ回路と、前記検査電圧の印加時に前記レンジ回路の前記入力レンジを大電流用の入力レンジから小電流用の入力レンジに向けて順に切替制御する制御回路と、前記電圧変換された電圧の電圧値に基づいて前記一対の導体パターン間の絶縁抵抗値を演算する演算回路とを備え、前記演算された絶縁抵抗値に基づいて、その一対の導体パターン間の絶縁良否を判定する回路基板検査装置において、
前記制御回路は、前記良否判定に合致する前記入力レンジよりも大電流用の入力レンジのいずれか1つに切替制御した際に、前記一対の導体パターン間を流れる電流の電流値が前記いずれか1つの入力レンジにおける定格電流範囲の下限値よりも小電流の所定の基準値に低下したとき、および前記電流値が前記いずれか1つの入力レンジにおける前記定格電流範囲の前記下限値よりも小電流であってその電流値の変化量が所定変化量を下回ったときのいずれのときにも、前記レンジ回路の当該いずれか1つの入力レンジを前記小電流用の入力レンジに向けて切り替える第1の切替制御を行うことを特徴とする回路基板検査装置。 - 前記制御回路は、前記良否判定に合致する前記入力レンジよりも大電流用の前記各入力レンジに切替制御したすべての際に、前記第1の切替制御を行うことを特徴とする請求項1記載の回路基板検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27350199A JP4259692B2 (ja) | 1999-09-28 | 1999-09-28 | 回路基板検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27350199A JP4259692B2 (ja) | 1999-09-28 | 1999-09-28 | 回路基板検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001091562A JP2001091562A (ja) | 2001-04-06 |
JP4259692B2 true JP4259692B2 (ja) | 2009-04-30 |
Family
ID=17528785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27350199A Expired - Lifetime JP4259692B2 (ja) | 1999-09-28 | 1999-09-28 | 回路基板検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4259692B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4537261B2 (ja) * | 2005-05-31 | 2010-09-01 | シャープ株式会社 | 検査装置 |
JP2007051966A (ja) * | 2005-08-19 | 2007-03-01 | Hioki Ee Corp | 検査装置 |
JP4777828B2 (ja) * | 2006-05-29 | 2011-09-21 | 日置電機株式会社 | 測定装置および検査装置 |
JP2008014648A (ja) * | 2006-07-03 | 2008-01-24 | Hioki Ee Corp | 測定装置 |
JP5014778B2 (ja) * | 2006-12-28 | 2012-08-29 | 日本電産リード株式会社 | 基板検査方法及び基板検査装置 |
JP5215004B2 (ja) * | 2008-03-11 | 2013-06-19 | 日置電機株式会社 | 絶縁検査方法および絶縁検査装置 |
-
1999
- 1999-09-28 JP JP27350199A patent/JP4259692B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001091562A (ja) | 2001-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0573159A2 (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
JPH06160457A (ja) | 回路板試験装置 | |
WO2007046237A1 (ja) | 絶縁検査装置及び絶縁検査方法 | |
JPH09152457A (ja) | 電気的配線検査方法及び装置 | |
KR20110086046A (ko) | 정전 척의 검사방법 및 정전 척 장치 | |
JPH0658974A (ja) | 回路網検査装置及び方法 | |
JP5391869B2 (ja) | 基板検査方法 | |
JP4259692B2 (ja) | 回路基板検査装置 | |
US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
JPH07301646A (ja) | プリント基板検査装置 | |
JP2001050996A (ja) | プローブ接触状態検出方法およびプローブ接触状態検出装置 | |
JP3784479B2 (ja) | 回路基板検査方法 | |
JP2010511866A (ja) | 多層セラミックコンデンサ試験のための多点、多パラメータデータアクイジション | |
JPS5817377A (ja) | フラットケ−ブルの導通検査装置 | |
JPH03154879A (ja) | 基板検査装置 | |
JP3241777B2 (ja) | インサーキットテスタ用オープンテスト装置 | |
JP3353288B2 (ja) | Lsi試験装置 | |
JP3281164B2 (ja) | Icのインサーキットテスタによる足浮き検出方法 | |
JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
KR102690177B1 (ko) | Ai를 이용한 기판 검사 장치 | |
KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
JP4987591B2 (ja) | 回路基板検査装置 | |
JP5474685B2 (ja) | 擬似放電発生器および回路基板検査装置 | |
JP3588221B2 (ja) | 回路基板検査装置の計測部自己診断装置 | |
JP2004286605A (ja) | インピーダンス測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4259692 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |