JP3588221B2 - 回路基板検査装置の計測部自己診断装置 - Google Patents

回路基板検査装置の計測部自己診断装置 Download PDF

Info

Publication number
JP3588221B2
JP3588221B2 JP05997997A JP5997997A JP3588221B2 JP 3588221 B2 JP3588221 B2 JP 3588221B2 JP 05997997 A JP05997997 A JP 05997997A JP 5997997 A JP5997997 A JP 5997997A JP 3588221 B2 JP3588221 B2 JP 3588221B2
Authority
JP
Japan
Prior art keywords
circuit
unit
pattern
output
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05997997A
Other languages
English (en)
Other versions
JPH10239402A (ja
Inventor
和浩 伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP05997997A priority Critical patent/JP3588221B2/ja
Publication of JPH10239402A publication Critical patent/JPH10239402A/ja
Application granted granted Critical
Publication of JP3588221B2 publication Critical patent/JP3588221B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はインサーキットテスタ等の回路基板検査装置の計測部を自己診断する装置に関する。
【0002】
【従来の技術】
従来、実装基板即ち多数の電子部品等を半田付けしたプリント基板に対してはインサーキットテスタを用いて、その基板の必要な測定点に適宜ピンプローブを接触させ、それ等の各部品の有無を電気的に検出し、或いは各部品の特性値を電気的に測定する等して基板の良否の判定を行っている。そして、ピンボード方式では被検査基板を載せて固定する検査治具として、ボード上に被検査基板の測定点の数に等しい数のピンプローブを測定点の位置に対応させて立設したピンボード(フィクスチャー)を用い、X−Y方式では被検査基板を載せて固定する測定台上にX−Yユニットを設置し、そのX軸方向に可動するアームの上にY軸方向に可動するZ軸ユニットを備え、そのZ軸ユニットでピンプローブをZ軸方向に可動可能に支持している。
【0003】
このようなインサーキットテスタの計測部の正常、異常を自己診断する場合、抵抗測定によって実施する時にはレンジの仕様を計測部を構成する発生部、検出部、出力変換部のそれぞれの回路につき、例えば表2に示すように設定する。そして、基板上に被測定物として各レンジに応じた抵抗値の明らかな基準抵抗を実装し、レンジ1ではその対応する基準抵抗に対して、発生部に備えた電圧発生用の第1パターン発生回路で100mVの直流電圧を発生させて印加し、検出部に備えた電流検出、増幅用の第2パターン検出回路で電流検出値を40倍して出力し、出力変換部に備えたA/D変換用の第1出力変換回路でその出力をアナログ、デジタル変換した後、その出力に基づく測定値が許容範囲にあるか否かを判定し、CRTディスプレイ等の画面上に正常、異常を示す表示を行なっている。
【表2】
Figure 0003588221
【0004】
又、レンジ2では対応する基準抵抗に対し、同様にして発生部に備えた第2パターン発生回路で1Vの直流電圧を発生させて印加し、検出部に備えた第1パターン検出回路で電流検出値を40倍して出力し、出力変換部に備えたローパスフィルターとA/D変換回路からなる第2出力変換回路でその出力の低域周波数を通過させてアナログ、デジタル変換した後、測定値を判定して画面上に正常、異常を示す表示を行なっている。又、レンジ3では対応する基準抵抗に対し、同様にして発生部に備えた第3パターン発生回路で400mVの直流電圧を発生させて印加し、検出部に備えた第2パターン検出回路で電流検出値を4倍して出力し、出力変換部に備えた第2出力変換回路でその出力の低域周波数を通過させてアナログ、デジタル変換した後、測定値を判定して画面上に正常、異常を示す表示を行なっている。そして、例えば表3に示すようにレンジ1、2が正常、3が異常である旨の結果の表示がなされる。
【表3】
Figure 0003588221
【0005】
【発明が解決しようとする課題】
しかしながら、このように計測部をレンジ毎に自己診断して結果を表示すると、各レンジに係るパターン発生回路、パターン検出回路、出力変換回路のいずれかの回路に不良があることがわかっても、いずれが不良なのか分からない。それ故、ユーザの立場では十分な自己診断表示であると言えても、出荷検査、修理等の立場からすると、更に不良回路の見当を付ける必要があるため、それ等の回路を熟知していなければならず、担当者が限定されることになる。又、熟知していても解析に時間がかかる等の問題がある。
【0006】
本発明はこのような従来の問題点に着目してなされたものであり、出荷検査、修理等を行ない易い回路基板検査装置の計測部自己診断装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明による回路基板検査装置の計測部自己診断装置には、図1に示すような設定した電気量をそれぞれ発生する複数個のパターン発生回路28を有する発生部22と、それ等のいずれかの発生電気量に起因する電気量をそれぞれ検出し、更にそれ等の各値を設定した倍数により増幅する複数個のパターン検出回路30を有する検出部24と、それ等のいずれかの増幅電気量を設定した出力となるようにそれぞれ変換する複数個の出力変換回路32を有する出力変換部26とからなる計測部18を備える。
【0008】
そして、その発生部22の各パターン発生回路28と検出部24の各パターン検出回路30との間に測定用の外部端子34付き第1スイッチ36を介在し、更に検出部24の各パターン検出回路30と出力変換部26の各出力変換回路32との間に第2スイッチ38を介在し、それ等の第1、第2スイッチ36、38を制御して、発生部22に含まれるいずれか1つのパターン発生回路28と、検出部24に含まれるいずれか1つのパターン検出回路30と、出力変換部26に含まれるいずれか1つの出力変換回路32とを接続して組み合わせてブロックを構成し、その組み合わせが外部に存在する被測定物の測定を予定している場合には、更にその組み合わせに対応する基準となる被測定物を外部端子34を介してそれ等のパターン発生回路28とパターン検出回路30に接続するスイッチ制御手段40と、それ等の異なる組み合わせからなるブロック毎に、そのブロックの出力に基づく測定値が設定した範囲に含まれるか判定し、その測定値が設定した範囲に含まれる場合には、そのブロックを構成するパターン発生回路28、パターン検出回路30、出力変換回路32をいずれも正常と決定し、測定値が設定した範囲から外れている場合には、そのブロックを構成するいずれかの2回路が先に正常と決定されている時に、残りの回路を異常と決定する回路正常・異常決定手段42と、それ等の発生部22、検出部24、出力変換部26に含まれる各回路28、30、32の正常、異常を表示する表示装置44とを備える。
【0009】
【発明の実施の形態】
以下、添付図面に基づいて、本発明の実施の形態を説明する。
図2は本発明を適用したX−Y方式インサーキットテスタの構成を示すブロック図である。このX−Y方式インサーキットテスタ10は操作部12、表示部14、X−Y−Z制御部16、計測部18、コントローラ20等からなる。そして、操作部12にはキーボード、フロッピーディスクドライバ等の入力機器を備え、表示部14にはCRTディスプレイ、プリンタ等の表示装置を備える。又、X−Y−Z制御部16により例えば2組のX−Yユニットをそれぞれ制御する。なお、各X−YユニットのZ軸ユニットにはピンプローブをそれぞれ備え付けておく。
【0010】
又、計測部18には電圧、電流、抵抗、静電容量、インダクタンス等の各種の電気量の測定を行なうため、発生部22、検出部24、出力変換部26等を設け、その発生部22に種類と値の組み合わせの異なる設定した電気量をそれぞれ発生する複数個のパターン発生回路28を備え、検出部24にそれ等のいずれかの発生電気量に起因する電気量をそれぞれ検出し、更にそれ等の各値を設定した倍数により増幅する複数個のパターン発生回路30を備え、出力変換部26にそれ等のいずれかの増幅電気量を設定した出力となるようにそれぞれ変換する複数個の出力変換回路32を備える。
【0011】
そして、発生部22の各パターン発生回路28と検出部24の各パターン検出回路30との間に測定用の外部端子34(34a、34b)を有する第1スイッチ36を介在し、更に検出部24の各パターン検出回路30と出力変換部26の各出力変換回路32との間に第2スイッチ38を介在する。なお、図2では説明を簡単にするため、発生部22にDC100mVを発生する第1パターン発生回路28a、DC1Vを発生する第2パターン発生回路28b、DC400mVを発生する第3パターン発生回路28cを備え、検出部24に電流検出値を40倍して出力する第2パターン検出回路30a、電流検出値を4倍して出力する第2パターン検出回路30bを備え、出力変換部26にA/D変換回路からなる第1出力変換回路32a、ローパスフィルターとA/D変換回路からなる第2出力変換回路32b、アクティブフィルターとA/D変換回路からなる第3出力変換回路32cを備えた例を示した。
【0012】
又、コントローラ20にはそれ等の操作部12、表示部14、X−Y−Z制御部16、測定部18等を制御するため、CPU(中央処理装置)、ROM(読み出し専用メモリ)、RAM(読み出し書き込み可能メモリ)、入出力ポート、バスライン等から構成されているマイクロコンピュータを用いる。なお、CPUはマイクロコンピュータの中心となる頭脳部に相当し、プログラムの命令に従って全体に対する制御を実行すると共に、算術、論理演算を行ない、その結果も一時的に記憶する。又、周辺装置に対しても適宜制御を行なっている。ROMにはX−Y方式インサーキットテスタの全体を制御するための制御プログラム等が格納されている。又、RAMは外部から入力したデータ、各ピンプローブを用いて検出したデータ、それ等のデータからCPUで演算したデータ等の各種データを記憶する。
【0013】
このようなX−Y方式インサーキットテスタ10を用いて、その計測部18の自己診断を行なう場合、第1、第2スイッチ36、38を制御して、発生部22に含まれるいずれか1つのパターン発生回路28と検出部24に含まれるいずれか1つのパターン検出回路30と、出力変換部26に含まれるいずれか1つの出力変換回路32とを接続して組み合わせた全ての組合せについて測定を行うようにするため、プリント基板に電気量が明確な基準となる抵抗、コンデンサ、コイル等の各種の電気部品を被測定物として実装した被検査基板を用意する。そして、図3、4に示すステップP1〜P9からなる動作を行なう計測部自己診断処理プログラムを外部からRAMに格納する。なお、この計測部自己診断処理プログラムでは第1、第2スイッチ36、38を制御する命令を図5に示すように各回路28、30、32に1ビットを割付けした8ビット構成にする。そして、2進法で各回路28、30、32の接続を1、切り離しを0に表示する。
【0014】
又、テスト番号を全ての組み合わせについて1からNまで定め、第1パターン発生回路28aと第1パターン検出回路30aと第1出力変換回路32aとの組み合わせをテスト1、第2パターン発生回路28bと第1パターン検出回路30aと第1出力変換回路32aとの組み合わせをテスト2、第3パターン発生回路28cと第1パターン検出回路30aと第1出力変換回路32aとの組み合わせをテスト3、……第3パターン発生回路28cと第2パターン検出回路30bと第3出力変換回路32cとの組み合わせをテストNとする。それ故、各テスト番号に対応する条件フラグを立てたスイッチ制御命令JOKEN_F()は表1のようになる。
【表1】
Figure 0003588221
【0015】
自己診断時には先ずステップP1で、テスト番号Iを1、STATE_Fを2進数表示で11111111にする等して各パラメーターを初期化する。なお、STATE_Fは自己診断の結果を書き込む状態フラグを立てた記憶領域であり、スイッチ制御命令と同様に各回路28、30、32に1ビットを割付けした8ビット構成になっている。そして、2進法により各回路28、30、32の正常を0に異常を1に表示する。それ故、初期化により全ての回路28、30、32が異常と書き込まれることになる。次にP2へ行く。
【0016】
P2ではテスト1の組み合わせによる各回路28a、30a、32aのつなぎ込み接続によるブロック形成と、その組み合わせが外部に存在する被測定物の測定を予定している場合には実装されている予定した例えば基準抵抗に対する測定とを実施する。その際、第1スイッチ36の各外部端子34に接続するピンプローブの先端を基準抵抗に接触し、その抵抗を両回路28a、30aにそれぞれ接続する。なお、組み合わせが実装部品を被測定物として予定していない場合には発生部22の各回路28を被測定物とし、発生したパターンを検出部24の回路30でパターン検出し、それを出力変換部26の回路32で出力変換することによって測定を実施する。次にP3へ行く。
【0017】
P3ではテスト1の結果たる測定値が設定した範囲に含まれており、正常か判定する。YESの場合にはP4へ行く。P4では新たなSTATE_Fとして初期化したSTATE_F=11111111と反転させたJOKEN_F(1)=11010110とのビット積を求める。すると、STATE_F=11010110となり、テスト1の組み合せによる各回路28a、30a、32aがいずれも正常であると書き込まれる。次にP5へ行く。P5ではテスト番号がN未満か判定する。YESの場合にはP6へ行く。P6ではテスト番号に1を加えてP2へ戻る。
【0018】
P2ではテスト2の組み合わせによる各回路28b、30a、32aのつなぎ込み接続によるブロック形成と、その組み合わせによる予定した被測定物に対する測定とを同様に実施する。そして、P3へ行き、テスト2の結果が正常か判定する。その結果が例えばNOの場合、P5へ行く。P5でYESと判定されると、P6へ行く。P6ではテスト番号に1を加え、P2へ戻る。
【0019】
P2ではテスト3の各回路28c、30a、32aのつなぎ込みと測定とを同様に実施する。そして、P3へ行き、テスト3の結果が正常か判定する。その結果が例えばYESの場合、P4へ行く。P4では新たなSTATE_FとしてSTATE_F=11010110と反転させたJOKEN_F(3)=11010011とのビット積を求める。すると、STATE_F=11010010となり、テスト2の結果として、パターン発生回路28bが異常であると書き込まれる。
【0020】
このようにして、テスト番号に従って順次P2〜P6のステップを繰り返し、それ等の結果をSTATE_Fに各回路28、30、32の正常、異常として書き込んでいく。そして、テスト番号がNとなり、P5でNOと判定されると、各回路28、30、32の全ての組み合わせによるテストが終了したことになるので、P7へ行く。
【0021】
P7ではSTATE_Fの全てのビットが0即ちOFF状態になっているか判定する。YESの場合、P8へ行く。P8では計測部が正常であること、即ち発生部22に含まれる全てのパターン発生回路28、検出部24に含まれる全てのパターン検出回路30、出力変換部26に含まれる全ての出力変換回路32が正常であることを、CRTの画面上等に表示する。NOの場合、P9へ行く。P9ではSTATE_Fが1のまま即ちON状態になっているビットについて、そのビットに対応する各回路28、30、32の異常を表示する。この結果、表示を観察するだけで、計測部18が正常であることや計測部18に含まれる各回路28、30、32のいずれに異常があるのかを直ちに知ることができる。それ故、出荷検査、修理等を行ない易い。
【0022】
【発明の効果】
以上説明した本発明によれば、計測部に含まれる各パターン発生回路、パターン検出回路、出力変換回路の正常、異常を表示から直ちに知ることができるため、回路基板検査装置の出荷検査、修理等を行ない易くなる。
【図面の簡単な説明】
【図1】本発明による回路基板検査装置の計測部自己診断装置の構成を示すブロック図である。
【図2】本発明を適用したX−Y方式インサーキットテスタの構成を示すブロック図である。
【図3】同X−Y方式インサーキットテスタのメモリに格納する計測部自己診断処理プログラムによる動作の前段部分を示すフローチャートである。
【図4】同計測部自己診断処理プログラムによる動作の後段部分を示すフローチャートである。
【図5】同計測部自己診断処理プログラムにおけるスイッチ制御命令の構成を示す図である。
【符号の説明】
10…X−Y方式インサーキットテスタ 12…操作部 14…表示部 16…X−Y−Z制御部 18…計測部 20…コントローラ 22…発生部 24検出部 26…出力変換部 28…パターン発生回路 30…パターン検出回路32…出力変換回路 34…外部端子 36、38…第1、第2スイッチ 40…スイッチ制御手段 42…回路正常・異常決定手段 44…表示装置

Claims (1)

  1. 設定した電気量をそれぞれ発生する複数個のパターン発生回路を有する発生部と、それ等のいずれかの発生電気量に起因する電気量をそれぞれ検出し、更にそれ等の各値を設定した倍数により増幅する複数個のパターン検出回路を有する検出部と、それ等のいずれかの増幅電気量を設定した出力となるようにそれぞれ変換する複数個の出力変換回路を有する出力変換部とからなる計測部を備えた回路基板検査装置の計測部自己診断装置において、上記発生部の各パターン発生回路と検出部の各パターン検出回路との間に測定用の外部端子付き第1スイッチを介在し、更に検出部の各パターン検出回路と出力変換部の各出力変換回路との間に第2スイッチを介在し、それ等の第1、第2スイッチを制御して、発生部に含まれるいずれか1つのパターン発生回路と、検出部に含まれるいずれか1つのパターン検出回路と、出力変換部に含まれるいずれか1つの出力変換回路とを接続して組み合わせてブロックを構成し、その組み合わせが外部に存在する被測定物の測定を予定している場合には、更にその組み合わせに対応する基準となる被測定物を外部端子を介して、それ等のパターン発生回路とパターン検出回路に接続するスイッチ制御手段と、それ等の異なる組み合わせからなるブロック毎に、そのブロックの出力に基づく測定値が設定した範囲に含まれるか判定し、その測定値が設定した範囲に含まれいる場合には、そのブロックを構成するパターン発生回路、パターン検出回路、出力変換回路をいずれも正常と決定し、測定値が設定した範囲から外れている場合には、そのブロックを構成するいずれかの2回路が先に正常と決定されている時に、残りの回路を異常と決定する回路正常・異常決定手段と、それ等の発生部、検出部、出力変換部に含まれる各回路の正常、異常を表示する表示装置とを備えることを特徴とする回路基板検査装置の計測部自己診断装置。
JP05997997A 1997-02-26 1997-02-26 回路基板検査装置の計測部自己診断装置 Expired - Fee Related JP3588221B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05997997A JP3588221B2 (ja) 1997-02-26 1997-02-26 回路基板検査装置の計測部自己診断装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05997997A JP3588221B2 (ja) 1997-02-26 1997-02-26 回路基板検査装置の計測部自己診断装置

Publications (2)

Publication Number Publication Date
JPH10239402A JPH10239402A (ja) 1998-09-11
JP3588221B2 true JP3588221B2 (ja) 2004-11-10

Family

ID=13128807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05997997A Expired - Fee Related JP3588221B2 (ja) 1997-02-26 1997-02-26 回路基板検査装置の計測部自己診断装置

Country Status (1)

Country Link
JP (1) JP3588221B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683630B2 (en) * 2006-11-30 2010-03-23 Electro Scientific Industries, Inc. Self test, monitoring, and diagnostics in grouped circuitry modules
JP2020061686A (ja) * 2018-10-11 2020-04-16 コニカミノルタ株式会社 画像処理装置、異常部材検出方法および異常部材検出プログラム

Also Published As

Publication number Publication date
JPH10239402A (ja) 1998-09-11

Similar Documents

Publication Publication Date Title
US7609081B2 (en) Testing system and method for testing an electronic device
JP2539897B2 (ja) 漏れ電流試験装置
JP3588221B2 (ja) 回路基板検査装置の計測部自己診断装置
US20010028256A1 (en) Diagnostic apparatus for electronics circuit and diagnostic method using same
JPS61262671A (ja) フアンクシヨンテスト方法とフアンクシヨンテスタ
EP0431560B1 (en) AC evaluation equipment for an IC tester
JP4259692B2 (ja) 回路基板検査装置
JP3784479B2 (ja) 回路基板検査方法
JP3494942B2 (ja) 集積半導体回路
JP4314096B2 (ja) 半導体集積回路検査装置および半導体集積回路検査方法
JP3241777B2 (ja) インサーキットテスタ用オープンテスト装置
KR100355716B1 (ko) 인서키트테스터에서의 저저항 측정방법
KR100219392B1 (ko) 기능 검사가 가능한 범용 계측기
KR20010070252A (ko) 반도체 시험장치의 기준전위 설정방법 및 장치
JP3276755B2 (ja) 実装部品のリードの半田付け不良検出方法
JPH05190637A (ja) 半導体集積回路の試験方法
JP3647586B2 (ja) 部品検査装置
JPH0580093A (ja) 電子回路のインピーダンス検査装置
JPS6016697B2 (ja) 継電器試験装置
KR20000042722A (ko) 다기능 검사기의 저항특성검사장치 및 방법
JP4069755B2 (ja) 回路検査装置および回路検査方法
JPH05341006A (ja) プリント回路板診断装置
JP3374087B2 (ja) 半導体集積回路の試験方法
JP2638502B2 (ja) アナログ集積回路の故障診断装置
JP2983109B2 (ja) 抵抗検査装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees