JPH05190637A - 半導体集積回路の試験方法 - Google Patents

半導体集積回路の試験方法

Info

Publication number
JPH05190637A
JPH05190637A JP4003494A JP349492A JPH05190637A JP H05190637 A JPH05190637 A JP H05190637A JP 4003494 A JP4003494 A JP 4003494A JP 349492 A JP349492 A JP 349492A JP H05190637 A JPH05190637 A JP H05190637A
Authority
JP
Japan
Prior art keywords
pins
test
short
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4003494A
Other languages
English (en)
Other versions
JP2919147B2 (ja
Inventor
Toshiyuki Suetsugu
敏行 末次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP4003494A priority Critical patent/JP2919147B2/ja
Publication of JPH05190637A publication Critical patent/JPH05190637A/ja
Application granted granted Critical
Publication of JP2919147B2 publication Critical patent/JP2919147B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】となりあうピンのショート試験を行う項目で複
数ピンを同時に測定すること。 【構成】複数のＤＣ特性測定器１にて、同一試験におい
て、独立した印加電圧、印加電流及び、それぞれに対応
した判定値を与える機能を有する。 【効果】となりあうピンのショートテストを複数ピン同
時に行うことができる為、テスト時間の短縮が可能とな
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の試験
方法に関する。
【０００２】
【従来の技術】従来の半導体試験装置は、図３に示す様
に、同時に複数ピン３をＤＣ測定する場合、全てのＤＣ
特性測定器１に同じ設定、すなわち印加電圧、印加電
流、判定値を与えることにより、同種類のピン１３の試
験項目を、同時に測定する機能を有している。
【０００３】すなわち、被測定デバイス２の被測定ピン
３の内４ピン毎それぞれＤＣ特性測定器１のＤＣ１より
ＤＣ４に接続して、４ピン同時に同一試験の短縮を計っ
ている。
【０００４】
【発明が解決しようとする課題】従来の試験装置では、
同時に複数ピンをＤＣ測定する場合、印加電圧が同じで
あることから、図４に示す様な、被測定デバイス２のと
なりあうピン間のショートチェックを兼ねたピンリーク
試験項目では、ピン間ショートがあっても電流は流れな
い為、不良を検出できず、１ピン毎測定を行わねばなら
ないという問題があった。
【０００５】
【課題を解決するための手段】本発明の特徴は、半導体
集積回路の複数ピンのそれぞれにＤＣ特性測定器を接続
してそれぞれの該ピンに接続された該半導体集積回路の
内部回路の状態を測定する際に、前記複数のＤＣ特性測
定器はそれぞれ独立した印加電圧、印加電流および判定
値を与える機能を有し、隣合うピンには互いに異なる電
圧を印加してピン間のショート状態の測定を可能とした
半導体集積回路の試験方法にある。
【０００６】
【実施例】本発明について図面を参照して説明する。図
１は、本発明の一実施例に用いる試験装置のＤＣ特性測
定器のブロック図である。４台のＤＣ特性測定器１のＤ
Ｃ１よりＤＣ４にて、同時に、被測定デバイス２の被測
定ピン３の内の４ピンを測定することができる。
【０００７】この際、各測定器より独立した印加値（Ｆ
ＯＲＣＥ１〜ＦＯＲＣＥ４）とそれぞれに対応した判定
値（ＬＩＭＩＴ１〜ＬＩＭＩＴ４）を与えられる。
【０００８】尚、印加値、判定値を同じにすれば従来機
能に等しい。これより、図２に示す様に、被測定デバイ
ス２のとなりあうピン間のショートチェックを兼ねたピ
ンリーク試験項目でもピン間シュートが起こった場合、
印加電圧の差による電流Ｉにてショート不良を検出する
ことができる。ここでは印加電圧をＤＣ１とＤＣ３を
５．５Ｖ、ＤＣ２とＤＣ４を５．０Ｖとしている。
【０００９】
【発明の効果】以上説明したように本発明は、ＤＣ特性
測定器の設定を同テスト項目においても独立して与える
ことから、前述したピン間ショートテストを兼ねたリー
クテスト等でも複数ピンを同時に試験することができる
為、試験時間を短縮できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の実施例に用いるＤＣ測定器のブロック
図。
【図２】本発明の実施例のリーク試験項目の測定回路
図。
【図３】従来技術のＤＣ測定器のブロック図。
【図４】従来技術のＤＣ測定器によるリーク試験の測定
回路図。
【符号の説明】
１ ＤＣ特性測定器 ２ 被測定デバイス ３ 被測定ピン ４ ピン間ショート部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路の複数ピンのそれぞれに
    ＤＣ特性測定器を接続してそれぞれの該ピンに接続され
    た該半導体集積回路の内部回路の状態を測定する際に、
    前記複数のＤＣ特性測定器はそれぞれ独立した印加電
    圧、印加電流および判定値を与える機能を有し、隣合う
    ピンには互いに異なる電圧を印加してピン間のショート
    状態の測定を可能とした事を特徴とする半導体集積回路
    の試験方法。
JP4003494A 1992-01-13 1992-01-13 半導体集積回路の試験方法 Expired - Fee Related JP2919147B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4003494A JP2919147B2 (ja) 1992-01-13 1992-01-13 半導体集積回路の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4003494A JP2919147B2 (ja) 1992-01-13 1992-01-13 半導体集積回路の試験方法

Publications (2)

Publication Number Publication Date
JPH05190637A true JPH05190637A (ja) 1993-07-30
JP2919147B2 JP2919147B2 (ja) 1999-07-12

Family

ID=11558894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4003494A Expired - Fee Related JP2919147B2 (ja) 1992-01-13 1992-01-13 半導体集積回路の試験方法

Country Status (1)

Country Link
JP (1) JP2919147B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11183548A (ja) * 1997-12-17 1999-07-09 Nec Eng Ltd Ｉｃ接続試験方法
US6075377A (en) * 1996-05-28 2000-06-13 Nec Corporation Method of confirming connecting states of signal terminals in a semiconductor device
JP2008256632A (ja) * 2007-04-09 2008-10-23 Yokogawa Electric Corp 半導体集積回路の試験方法及びｉｃテスタ
JP2009128082A (ja) * 2007-11-21 2009-06-11 Yokogawa Electric Corp Ｉｃテスタ及び液晶駆動ドライバの試験方法
CN108962331A (zh) * 2017-05-24 2018-12-07 爱思开海力士有限公司 半导体器件、测试方法和包括其的系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075377A (en) * 1996-05-28 2000-06-13 Nec Corporation Method of confirming connecting states of signal terminals in a semiconductor device
JPH11183548A (ja) * 1997-12-17 1999-07-09 Nec Eng Ltd Ｉｃ接続試験方法
JP2008256632A (ja) * 2007-04-09 2008-10-23 Yokogawa Electric Corp 半導体集積回路の試験方法及びｉｃテスタ
JP2009128082A (ja) * 2007-11-21 2009-06-11 Yokogawa Electric Corp Ｉｃテスタ及び液晶駆動ドライバの試験方法
CN108962331A (zh) * 2017-05-24 2018-12-07 爱思开海力士有限公司 半导体器件、测试方法和包括其的系统
US11293972B2 (en) 2017-05-24 2022-04-05 SK Hynix Inc. Semiconductor device, test method, and system including the same
CN108962331B (zh) * 2017-05-24 2022-04-15 爱思开海力士有限公司 半导体器件、测试方法和包括其的系统

Also Published As

Publication number Publication date
JP2919147B2 (ja) 1999-07-12

Similar Documents

Publication Publication Date Title
JP2783243B2 (ja) Ｃｍｏｓ集積回路の故障検出方法及び装置
US7019547B2 (en) Pin driver for AC and DC semiconductor device testing
US20010005143A1 (en) Configuration for measurement of internal voltages in an integrated semiconductor apparatus
JP2919147B2 (ja) 半導体集積回路の試験方法
US6037796A (en) Current waveform analysis for testing semiconductor devices
JP2962283B2 (ja) 集積回路の故障検出方法及び故障検出装置
JPH0689932A (ja) パワーｍｏｓｆｅｔのバーンイン装置
JP3372488B2 (ja) 半導体ｃｍｏｓ集積回路の試験装置
JP2963234B2 (ja) 高速デバイス試験方法
JPH01129432A (ja) 集積回路
KR100355716B1 (ko) 인서키트테스터에서의 저저항 측정방법
JP2821302B2 (ja) 半導体ｉｃのテスト方法
JPH03252565A (ja) 配線基板検査装置
JPH05264676A (ja) 故障検出方法及び検出装置
JPH06148264A (ja) リーク電流の測定方法
JPS587573A (ja) Ｉｃ試験方法
KR0148723B1 (ko) 단일 모듈 구조를 갖는 검사 장비를 이용한 집적회로 병렬 검사 시스템 및 방법
JPH01240873A (ja) 半導体集積回路の試験方法
JPH09298222A (ja) 半導体装置の測定システム及びその測定方法
JPH04270978A (ja) Ｉｃテスタ
JP2004271274A (ja) 半導体デバイス検査装置
JPH067154B2 (ja) 半導体装置の静電破壊試験装置
JPH0786344A (ja) 半導体素子測定方法
JPH10275835A (ja) ウエハ検査装置
JPS63147666A (ja) サ−マルヘツド基板の検査装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990330

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees