JPH067154B2 - 半導体装置の静電破壊試験装置 - Google Patents
半導体装置の静電破壊試験装置Info
- Publication number
- JPH067154B2 JPH067154B2 JP62132229A JP13222987A JPH067154B2 JP H067154 B2 JPH067154 B2 JP H067154B2 JP 62132229 A JP62132229 A JP 62132229A JP 13222987 A JP13222987 A JP 13222987A JP H067154 B2 JPH067154 B2 JP H067154B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- characteristic
- electrostatic pulse
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、ＩＣ、ＬＳＩ等の良否判定に使用する半導
体装置の静電破壊試験装置に関する。
体装置の静電破壊試験装置に関する。
（ロ）従来の技術 従来、ＩＣやＬＳＩ等の静電破壊強度を測定するのに、
第３図に示す測定回路を使用している。同図において測
定器として静電パルス印加器１１とカーブトレーサ１２
を使用している。静電パルス印加器１１とカーブトレー
サ１２と被供試験ＩＣ１３の各ＧＮＤ端子が共通接続さ
れる一方、静電パルス印加器１１の＋端子とカーブトレ
ーサ１２の＋端子がスイッチＳの切替えにより、選択的
に被供試ＩＣ１３の試験端子（ピン）Ｐ１に接続されて
いる。この測定回路において、先ずスイッチＳをカーブ
トレーサ１２に投入し、静電パルス印加前のＶ−１（電
圧−電流）特性を初期特性として目視で測定し覚えてお
く、次にスイッチＳを静電パルス印加器１１側に投入
し、端子Ｐ１にパルスを印加する。そして、再びスイッ
チＳをカーブトレーサ１２側とし、Ｖ−１特性を得、覚
えている初期特性と、今回のパルス印加後の特性を比較
し、破壊を判定する。この場合、判定をレンジａ、ｂ、
ｃに亘って初期特性と目視で比較する。
第３図に示す測定回路を使用している。同図において測
定器として静電パルス印加器１１とカーブトレーサ１２
を使用している。静電パルス印加器１１とカーブトレー
サ１２と被供試験ＩＣ１３の各ＧＮＤ端子が共通接続さ
れる一方、静電パルス印加器１１の＋端子とカーブトレ
ーサ１２の＋端子がスイッチＳの切替えにより、選択的
に被供試ＩＣ１３の試験端子（ピン）Ｐ１に接続されて
いる。この測定回路において、先ずスイッチＳをカーブ
トレーサ１２に投入し、静電パルス印加前のＶ−１（電
圧−電流）特性を初期特性として目視で測定し覚えてお
く、次にスイッチＳを静電パルス印加器１１側に投入
し、端子Ｐ１にパルスを印加する。そして、再びスイッ
チＳをカーブトレーサ１２側とし、Ｖ−１特性を得、覚
えている初期特性と、今回のパルス印加後の特性を比較
し、破壊を判定する。この場合、判定をレンジａ、ｂ、
ｃに亘って初期特性と目視で比較する。
被供試ＩＣ１３の全ての端子の破壊電圧を出す場合に
は、スイッチＳをカーブトレーサ１２に投入しておき、
試験端子を順次切替えて、レンジａ、ｂ、ｃに亘り、各
端子の初期特性を覚えておき、次にスイッチＳを静電パ
ルス印加器１１に投入し、一方、試験端子を順次切替え
し、各試験端子にパルスを印加する。その後、再びスイ
ッチＳをカーブトレーサ１２に投入し、試験端子を順次
切替えて、各端子のＶ−１特性を得、レンジａ、ｂ、ｃ
に亘り、初期特性と目視で比較する。
は、スイッチＳをカーブトレーサ１２に投入しておき、
試験端子を順次切替えて、レンジａ、ｂ、ｃに亘り、各
端子の初期特性を覚えておき、次にスイッチＳを静電パ
ルス印加器１１に投入し、一方、試験端子を順次切替え
し、各試験端子にパルスを印加する。その後、再びスイ
ッチＳをカーブトレーサ１２に投入し、試験端子を順次
切替えて、各端子のＶ−１特性を得、レンジａ、ｂ、ｃ
に亘り、初期特性と目視で比較する。
静電破壊を判断するのに、上記した目視比較の他に、静
電パルス印加前のＶ−１特性に対し、パルス印加後の変
動を百分率で計算して、量的に判定する方法がある。こ
の方法はＩＣの各端子間の電圧−電流時性には、第４図
(a)(b)に示すものがあることに着目し、a1のリーク電流
部、a2の順方向電流部、a3のブレークダウン領域につい
て、それぞれ電流値比較を行い変動度合いを百分率で表
わし、所定％以上を不良と判定するものである。
電パルス印加前のＶ−１特性に対し、パルス印加後の変
動を百分率で計算して、量的に判定する方法がある。こ
の方法はＩＣの各端子間の電圧−電流時性には、第４図
(a)(b)に示すものがあることに着目し、a1のリーク電流
部、a2の順方向電流部、a3のブレークダウン領域につい
て、それぞれ電流値比較を行い変動度合いを百分率で表
わし、所定％以上を不良と判定するものである。
（ハ）発明が解決しようとする問題点 上記した静電パルス印加器とカーブトレーサを用いて目
視で破壊を判定する技術は、Ｖ−１特性の初期特性を覚
えておくことは、人間の眼で全レンジに亘り行なうこと
は不可能に近い。写真撮影装置を使用して、初期特性を
記録することは可能であるが、これをＩＣの全端子、全
レンジに亘り行おうとすれば、やはり作業効率上不可能
である。また、目視比較では、微妙な特性の変動や測定
基準の変動量が定量的な値として出ていないため、高精
度な判定が期待できず、誤判定のおそれが多いと言う問
題点がある。
視で破壊を判定する技術は、Ｖ−１特性の初期特性を覚
えておくことは、人間の眼で全レンジに亘り行なうこと
は不可能に近い。写真撮影装置を使用して、初期特性を
記録することは可能であるが、これをＩＣの全端子、全
レンジに亘り行おうとすれば、やはり作業効率上不可能
である。また、目視比較では、微妙な特性の変動や測定
基準の変動量が定量的な値として出ていないため、高精
度な判定が期待できず、誤判定のおそれが多いと言う問
題点がある。
一方、百分率比較による判定は、一応定量的な判定は可
能であるが、それでもリーク電流領域は、初期電流値が
１０-9A程度と、順方向電流領域と比し、３桁程低いた
め、初期電流値の読取り誤差が大きく、例え自動試験器
で読取るにせよ、精度の良い破壊判定は困難である。
能であるが、それでもリーク電流領域は、初期電流値が
１０-9A程度と、順方向電流領域と比し、３桁程低いた
め、初期電流値の読取り誤差が大きく、例え自動試験器
で読取るにせよ、精度の良い破壊判定は困難である。
この発明は、上記に鑑み、定量的に判定でき、しかも高
精度な判定が可能な半導体装置の静電破壊試験装置を提
供することを目的としている。
精度な判定が可能な半導体装置の静電破壊試験装置を提
供することを目的としている。
（ニ）問題点を解決するための手段 この発明の半導体装置の静電破壊試験装置は、予め特性
測定用の電圧及び静電パルス発生用の電圧を設定する電
圧設定手段と、この電圧設定手段で設定される電圧を被
供試半導体装置の所定端子と共通基準電位端子間に印加
し、対応して流れる電流値を取込む電圧供給／電流測定
手段と、前記静電パルス発生用の電圧に応じた静電パル
スを発生し、前記特性測定用の電圧に代えて、前記被供
試半導体装置の所定端子に印加する静電パルス発生手段
と、この静電パルスの印加前と印加後における前記特性
測定用の電圧と電圧供給／電流測定手段により取込まれ
る電流値との関係をそれぞれ初期特性及び静電パルス印
加後の特性として記憶する特性記憶手段と、この特性記
憶手段に記憶される特性の電流値をリーク電流領域とリ
ーク電流領域以上の大電流領域とに分類する電流領域分
類手段と、このリーク電流領域では、静電パルス印加後
の電流値が初期電流値より所定の基準値以上大である場
合に、その端子を不良端子と判定する第１の不良判定手
段と、大電流領域では静電パルス印加後の電流値が初期
電流値に対し、所定割合以上変動した場合に、その端子
を不良端子と判定する第２の不良判定手段とから構成さ
れている。
測定用の電圧及び静電パルス発生用の電圧を設定する電
圧設定手段と、この電圧設定手段で設定される電圧を被
供試半導体装置の所定端子と共通基準電位端子間に印加
し、対応して流れる電流値を取込む電圧供給／電流測定
手段と、前記静電パルス発生用の電圧に応じた静電パル
スを発生し、前記特性測定用の電圧に代えて、前記被供
試半導体装置の所定端子に印加する静電パルス発生手段
と、この静電パルスの印加前と印加後における前記特性
測定用の電圧と電圧供給／電流測定手段により取込まれ
る電流値との関係をそれぞれ初期特性及び静電パルス印
加後の特性として記憶する特性記憶手段と、この特性記
憶手段に記憶される特性の電流値をリーク電流領域とリ
ーク電流領域以上の大電流領域とに分類する電流領域分
類手段と、このリーク電流領域では、静電パルス印加後
の電流値が初期電流値より所定の基準値以上大である場
合に、その端子を不良端子と判定する第１の不良判定手
段と、大電流領域では静電パルス印加後の電流値が初期
電流値に対し、所定割合以上変動した場合に、その端子
を不良端子と判定する第２の不良判定手段とから構成さ
れている。
（ホ）作用 この静電破壊試験装置では、先ず電圧設定手段から電圧
供給／電流測定手段を介して、被供試半導体装置の試験
すべき端子と共通基準電位（ＧＮＤ）端子間に設定電圧
が印加される。この設定電圧の印加に応じて流れる電流
が電圧供給／電流測定手段で測定される。設定電圧の数
ポイントに対応する電流値を測定し、この電流値を初期
特性として、特性記憶手段に記憶する。次に、特性測定
用の電圧に代えて、静電パルス用の設定電圧を電圧設定
手段より出力し、これに応答して、静電パルス発生手段
より静電パルスを入力し、前記被供試半導体装置の試験
すべき端子に静電パルスが印加される。この静電パルス
の印加後、電圧設定手段より、再度設定電圧が電圧供給
／電流測定手段を介して、前記試験端子に印加される。
この設定電圧の印加に応じて流れる電流が電圧供給／電
流測定手段で測定される。このような測定が設定電圧の
数ポイントについて行われ、対応する電流値が静電パル
ス印加後の特性として特性記憶手段に記憶される。続い
て、特性記憶手段に記憶される特性が、リーク電流領域
と大電流領域とに電流領域分類手段に分類される。そし
て、リーク電流領域では、初期電流値と静電パルス印加
後の電流値が比較され、静電パルス印加後の電流値が初
期電流値より、さらに所定の基準値以上大である場合に
は、その端子を不良端子と判定する。また、大電流領域
では、初期電流値に対する静電パルス印加後の電流値の
変動割合を算出し、その変動割合が所定以上である場合
に、やはりその端子を不良端子と判定する。
供給／電流測定手段を介して、被供試半導体装置の試験
すべき端子と共通基準電位（ＧＮＤ）端子間に設定電圧
が印加される。この設定電圧の印加に応じて流れる電流
が電圧供給／電流測定手段で測定される。設定電圧の数
ポイントに対応する電流値を測定し、この電流値を初期
特性として、特性記憶手段に記憶する。次に、特性測定
用の電圧に代えて、静電パルス用の設定電圧を電圧設定
手段より出力し、これに応答して、静電パルス発生手段
より静電パルスを入力し、前記被供試半導体装置の試験
すべき端子に静電パルスが印加される。この静電パルス
の印加後、電圧設定手段より、再度設定電圧が電圧供給
／電流測定手段を介して、前記試験端子に印加される。
この設定電圧の印加に応じて流れる電流が電圧供給／電
流測定手段で測定される。このような測定が設定電圧の
数ポイントについて行われ、対応する電流値が静電パル
ス印加後の特性として特性記憶手段に記憶される。続い
て、特性記憶手段に記憶される特性が、リーク電流領域
と大電流領域とに電流領域分類手段に分類される。そし
て、リーク電流領域では、初期電流値と静電パルス印加
後の電流値が比較され、静電パルス印加後の電流値が初
期電流値より、さらに所定の基準値以上大である場合に
は、その端子を不良端子と判定する。また、大電流領域
では、初期電流値に対する静電パルス印加後の電流値の
変動割合を算出し、その変動割合が所定以上である場合
に、やはりその端子を不良端子と判定する。
（ヘ）実施例 以下、実施例により、この発明をさらに詳細に説明す
る。
る。
第１図は、この発明の一実施例を示し、自動静電破壊試
験装置を用いて、ＩＣの静電破壊試験を行なう場合の測
定回路図である。同図に於いて、自動静電破壊試験装置
１は試験のための制御を行い、データを記憶するパーソ
ナルコンピュータ（パソコン）２、このパソコン２で設
定される電圧値を出力するデジタルインタフェース３、
この電圧値をアナログ値に変換するＤ／Ａコンバータ
４、アナログ電圧を被供試ＩＣ１０に供給し、応じて流
れる電流を測定する電圧供給／電流測定回路（Ｖフォー
スエメジャ回路）５、測定された電流値をアナログ値か
らデジタル値に変換してパソコン２に与えるＡ／Ｄコン
バータ６、パソコン２の設定静電パルス電圧値を出力す
るデジタルインターフェース７、この電圧値をアナログ
値に変換するＤ／Ａコンバータ８、両極性電源９ａ、充
電抵抗Ｒ、コンデンサＣ及びスイッチＳ２からなる静電
パルス発生回路９とから構成されている。
験装置を用いて、ＩＣの静電破壊試験を行なう場合の測
定回路図である。同図に於いて、自動静電破壊試験装置
１は試験のための制御を行い、データを記憶するパーソ
ナルコンピュータ（パソコン）２、このパソコン２で設
定される電圧値を出力するデジタルインタフェース３、
この電圧値をアナログ値に変換するＤ／Ａコンバータ
４、アナログ電圧を被供試ＩＣ１０に供給し、応じて流
れる電流を測定する電圧供給／電流測定回路（Ｖフォー
スエメジャ回路）５、測定された電流値をアナログ値か
らデジタル値に変換してパソコン２に与えるＡ／Ｄコン
バータ６、パソコン２の設定静電パルス電圧値を出力す
るデジタルインターフェース７、この電圧値をアナログ
値に変換するＤ／Ａコンバータ８、両極性電源９ａ、充
電抵抗Ｒ、コンデンサＣ及びスイッチＳ２からなる静電
パルス発生回路９とから構成されている。
電圧供給／電流測定回路５と静電パルス発生回路９がス
イッチＳ１を介して、被供試ＩＣ１０の試験ピン（端
子）Ｐ１に接続され、自動静電破壊試験装置１のＧＮＤ
端子と被供試ＩＣ１０のＧＮＤピンＰＧが共通接続され
て設置されている。
イッチＳ１を介して、被供試ＩＣ１０の試験ピン（端
子）Ｐ１に接続され、自動静電破壊試験装置１のＧＮＤ
端子と被供試ＩＣ１０のＧＮＤピンＰＧが共通接続され
て設置されている。
自動静電破壊試験装置１は、パソコン２のメモリに種々
の設定電圧が設定可能に構成されるほか、出力される設
定電圧値に対応する電流値も記憶され、いわゆる初期Ｖ
−１特性及び、静電パルス印加後のＶ−Ｉ特性も記憶さ
れる。また、静電パルス発生回路９からは、両極性及び
任意の電圧の静電パルスが出力可能である。また、図示
はしていないが、被供試ＩＣ１０の試験ピンＰ１のみな
らず、Ｐ２、Ｐ３、‥‥、Ｐ16‥‥‥と全てのピン端子
に、ピン変換マトリクス（リレーによる順次切替回路）
を用いて、切替接続し得るようになっている。
の設定電圧が設定可能に構成されるほか、出力される設
定電圧値に対応する電流値も記憶され、いわゆる初期Ｖ
−１特性及び、静電パルス印加後のＶ−Ｉ特性も記憶さ
れる。また、静電パルス発生回路９からは、両極性及び
任意の電圧の静電パルスが出力可能である。また、図示
はしていないが、被供試ＩＣ１０の試験ピンＰ１のみな
らず、Ｐ２、Ｐ３、‥‥、Ｐ16‥‥‥と全てのピン端子
に、ピン変換マトリクス（リレーによる順次切替回路）
を用いて、切替接続し得るようになっている。
次に、上記測定回路により、静電破壊試験を行なう場合
の動作を、第２図に示すフロー図を参照して説明する。
の動作を、第２図に示すフロー図を参照して説明する。
先ず、スイッチＳ１をａ側、つまり電圧供給／電流測定
回路５側に投入し、パソコン２より予め設定した電圧値
を、デジタルインターフェース３を通じて出力し、Ｄ／
Ａコンバータ４でアナログ値に変換して、電圧供給／電
流測定回路５より、被供試ＩＣ１０のピンP1に設定電圧
を印加する。そして、この電圧印加により、流れる電流
を電圧供給／電流測定回路５で測定し、この電流値をＡ
／Ｄコンバータ６を介して、パソコン２に取込み、設定
電圧−電流値を初期特性として記憶する。この初期特性
の測定記憶は、他のピンＰ２、Ｐ３‥‥‥についても接
続を順次切替えて行なう（ステップＳＴ１）。次にスイ
ッチＳ１をｂ側、つまり静電パルス発生回路９に切替
え、パソコン２から最初に設定した印加電圧値をデジタ
ルインタフェース７を通して出力し、スイッチＳ２をｂ
側に切替えて、静電パルス発生回路９より、ピンＰ１に
静電パルスを印加する。この静電パルスの印加を他のピ
ンＰ２、Ｐ３‥‥‥についてもピン切替により順次行な
う（ステップＳＴ２）。続いて、スイッチＳ１を再びａ
側に切替え、設定電圧印加に対する電流値を測定し、パ
ソコン２のメモリに静電パルス印加後の電圧−電流特性
を記憶する。これらの処理も各ピン毎に行なう。そし
て、記憶した各ピンの特性値をリーク電流領域か、ある
いはリーク電流領域以上の大電流領域とに分類する。リ
ーク電流領域の判定には、例えば１μＡ以下か、ある
いは１０μＡかを使用するが、いずれとするかは、初
期のパラメータで設定する（ステップＳＴ３）。分類さ
れたデータがリーク電流領域である場合（ステップＳＴ
４）、静電パルス印加後の電流値が初期電流値から基準
電流値以上増加しているか否かを判定する（ステップＳ
Ｔ５）。この基準電流値は、予めパラメータとしてセッ
トされている。ステップＳＴ５で基準電流値以上増加し
ている場合には、そのピンを不良とする。この不良ピン
は、次に静電パルスの印加から除外することになる（ス
テップＳＴ６）。
回路５側に投入し、パソコン２より予め設定した電圧値
を、デジタルインターフェース３を通じて出力し、Ｄ／
Ａコンバータ４でアナログ値に変換して、電圧供給／電
流測定回路５より、被供試ＩＣ１０のピンP1に設定電圧
を印加する。そして、この電圧印加により、流れる電流
を電圧供給／電流測定回路５で測定し、この電流値をＡ
／Ｄコンバータ６を介して、パソコン２に取込み、設定
電圧−電流値を初期特性として記憶する。この初期特性
の測定記憶は、他のピンＰ２、Ｐ３‥‥‥についても接
続を順次切替えて行なう（ステップＳＴ１）。次にスイ
ッチＳ１をｂ側、つまり静電パルス発生回路９に切替
え、パソコン２から最初に設定した印加電圧値をデジタ
ルインタフェース７を通して出力し、スイッチＳ２をｂ
側に切替えて、静電パルス発生回路９より、ピンＰ１に
静電パルスを印加する。この静電パルスの印加を他のピ
ンＰ２、Ｐ３‥‥‥についてもピン切替により順次行な
う（ステップＳＴ２）。続いて、スイッチＳ１を再びａ
側に切替え、設定電圧印加に対する電流値を測定し、パ
ソコン２のメモリに静電パルス印加後の電圧−電流特性
を記憶する。これらの処理も各ピン毎に行なう。そし
て、記憶した各ピンの特性値をリーク電流領域か、ある
いはリーク電流領域以上の大電流領域とに分類する。リ
ーク電流領域の判定には、例えば１μＡ以下か、ある
いは１０μＡかを使用するが、いずれとするかは、初
期のパラメータで設定する（ステップＳＴ３）。分類さ
れたデータがリーク電流領域である場合（ステップＳＴ
４）、静電パルス印加後の電流値が初期電流値から基準
電流値以上増加しているか否かを判定する（ステップＳ
Ｔ５）。この基準電流値は、予めパラメータとしてセッ
トされている。ステップＳＴ５で基準電流値以上増加し
ている場合には、そのピンを不良とする。この不良ピン
は、次に静電パルスの印加から除外することになる（ス
テップＳＴ６）。
データが大電流領域である場合は、静電パルス印加後の
電流値が初期電流値からＡ％以上変動したか否か判定す
る（ステップＳＴ７）。ここで基準とする値Ａは、それ
までの故障ＩＣのものより、経験により定め、パラメー
タとしてセットする。ステップＳＴ７で、初期電流値か
らＡ％以上変動したと判定されると、そのピンを不良ピ
ンとする。そして、この不良ピンを、やはり次の静電パ
ルスの印加から除外する（ステップＳＴ８）。各ピンに
つき、ステップＳＴ４〜ＳＴ８の処理が終了すると、静
電パルスが最大設定電圧であるか否か判定し（ステップ
ＳＴ９）、ＮＯの場合には、以前の印加電圧に、所定ス
テップ電圧を加えた値の電圧を新たに静電パルスとし
て、除外不良ピン以外の各ピンに印加する（ステップＳ
Ｔ１０）。そして、ステップＳＴ３にリターンし、再度
ステップＳＴ３〜ＳＴ９の処理を実行する。以後、印加
パルスが最大設定電圧を越えるまで、所定ステップ電圧
を加算しつつ、上記処理を繰り返す。
電流値が初期電流値からＡ％以上変動したか否か判定す
る（ステップＳＴ７）。ここで基準とする値Ａは、それ
までの故障ＩＣのものより、経験により定め、パラメー
タとしてセットする。ステップＳＴ７で、初期電流値か
らＡ％以上変動したと判定されると、そのピンを不良ピ
ンとする。そして、この不良ピンを、やはり次の静電パ
ルスの印加から除外する（ステップＳＴ８）。各ピンに
つき、ステップＳＴ４〜ＳＴ８の処理が終了すると、静
電パルスが最大設定電圧であるか否か判定し（ステップ
ＳＴ９）、ＮＯの場合には、以前の印加電圧に、所定ス
テップ電圧を加えた値の電圧を新たに静電パルスとし
て、除外不良ピン以外の各ピンに印加する（ステップＳ
Ｔ１０）。そして、ステップＳＴ３にリターンし、再度
ステップＳＴ３〜ＳＴ９の処理を実行する。以後、印加
パルスが最大設定電圧を越えるまで、所定ステップ電圧
を加算しつつ、上記処理を繰り返す。
（ト）発明の効果 この発明によれば、広い領域に亘り、特性試験が可能で
あり、しかもリーク電流領域と大電流領域に分け、リー
ク電流領域は所定値の増加、大電流領域は、百分率の変
動で判定するものであるから、良否を定量的かつ正確に
判定でき、測定者の主観に左右されるなどのおそれはな
い。
あり、しかもリーク電流領域と大電流領域に分け、リー
ク電流領域は所定値の増加、大電流領域は、百分率の変
動で判定するものであるから、良否を定量的かつ正確に
判定でき、測定者の主観に左右されるなどのおそれはな
い。
また、破壊測定にはリーク電流の増加値や電流値の変動
率について、経験に基づくパラメータ設定が可能であ
り、フィルドの破壊状態のデータを入れることにより合
理的かつ適切な詳値データを得ることができる。
率について、経験に基づくパラメータ設定が可能であ
り、フィルドの破壊状態のデータを入れることにより合
理的かつ適切な詳値データを得ることができる。
また、この発明の装置の機能達成手段に、パソコン等を
使用でき、パソコンの記憶機能、演算機能を十分に活用
し、装置一台で多ピンの静電気破壊耐圧のデータを得る
ことができ、従来の１個のサンプルで１個のデータを出
すというマニュアル測定に比し、格段に合理的な試験が
でき、また試験サンプル数を少なくでき、短時間で判定
出来るという利点がある。
使用でき、パソコンの記憶機能、演算機能を十分に活用
し、装置一台で多ピンの静電気破壊耐圧のデータを得る
ことができ、従来の１個のサンプルで１個のデータを出
すというマニュアル測定に比し、格段に合理的な試験が
でき、また試験サンプル数を少なくでき、短時間で判定
出来るという利点がある。
第１図は、この発明の一実施例を示す静電破壊試験の測
定回路のブロック図、第２図は、同測定回路による測定
動作を説明するためのフロー図、第３図は、従来の静電
破壊の測定回路を示す回路図、第４図(a)(b)は、試験Ｉ
Ｃの端子間の電圧−電流特性の一例を示す図である。 ２：パーソナルコンピュータ， ５：電圧供給／電流測定回路， ９：静電パルス発生回路， １０：被供試ＩＣ。
定回路のブロック図、第２図は、同測定回路による測定
動作を説明するためのフロー図、第３図は、従来の静電
破壊の測定回路を示す回路図、第４図(a)(b)は、試験Ｉ
Ｃの端子間の電圧−電流特性の一例を示す図である。 ２：パーソナルコンピュータ， ５：電圧供給／電流測定回路， ９：静電パルス発生回路， １０：被供試ＩＣ。
Claims (1)
- 【請求項１】予め特性測定用の電圧及び静電パルス発生
用の電圧を設定する電圧設定手段と、この電圧設定手段
で設定される電圧を被供試半導体装置の所定端子と共通
基準電位端子間に印加し、対応して流れる電流値を取込
む電圧供給／電流測定手段と、前記静電パルス発生用の
電圧に応じた静電パルスを発生し、前記特性測定用の電
圧に代えて、前記被供試半導体装置の所定端子に印加す
る静電パルス発生手段と、この静電パルスの印加前と、
印加後における前記特性測定用の電圧と電圧供給／電流
測定手段により取込まれる電流値との関係をそれぞれ初
期特性及び静電パルス印加後の特性として記憶する特性
記憶手段と、この特性記憶手段に記憶される特性の電流
値をリーク電流領域とリーク電流領域以上の大電流領域
とに分類する電流領域分類手段と、リーク電流領域で
は、静電パルス印加後の電流値が初期電流値より所定の
基準値以上大である場合に、その端子を不良端子と判定
する第１の不良判定手段と、大電流領域では静電パルス
印加後の電流値が初期電流値に対し、所定割合以上変動
した場合に、その端子を不良端子と判定する第２の不良
判定手段とを備えたことを特徴とする半導体装置の静電
破壊試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132229A JPH067154B2 (ja) | 1987-05-28 | 1987-05-28 | 半導体装置の静電破壊試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132229A JPH067154B2 (ja) | 1987-05-28 | 1987-05-28 | 半導体装置の静電破壊試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63295981A JPS63295981A (ja) | 1988-12-02 |
| JPH067154B2 true JPH067154B2 (ja) | 1994-01-26 |
Family
ID=15076396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62132229A Expired - Lifetime JPH067154B2 (ja) | 1987-05-28 | 1987-05-28 | 半導体装置の静電破壊試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067154B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6321708Y2 (ja) * | 1981-06-23 | 1988-06-15 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3701954B2 (ja) | 2003-07-08 | 2005-10-05 | 松下電器産業株式会社 | 半導体集積回路、その静電気耐圧試験方法及び装置 |
-
1987
- 1987-05-28 JP JP62132229A patent/JPH067154B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6321708Y2 (ja) * | 1981-06-23 | 1988-06-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63295981A (ja) | 1988-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8862426B2 (en) | Method and test system for fast determination of parameter variation statistics | |
| US5592077A (en) | Circuits, systems and methods for testing ASIC and RAM memory devices | |
| JP2004191373A (ja) | 電子バッテリテスタ | |
| US6356086B1 (en) | Method and apparatus for the in-circuit testing of a capacitor | |
| JPS60236240A (ja) | 半導体試験装置 | |
| JP2983938B2 (ja) | Ｉｄｄｑを求める装置及び方法 | |
| DE19744651C2 (de) | Halbleitertestvorrichtung zum Messen des Versorgungsstromes einer Halbleitereinrichtung | |
| JPH067154B2 (ja) | 半導体装置の静電破壊試験装置 | |
| JP4259692B2 (ja) | 回路基板検査装置 | |
| US6037796A (en) | Current waveform analysis for testing semiconductor devices | |
| US6101458A (en) | Automatic ranging apparatus and method for precise integrated circuit current measurements | |
| US5398197A (en) | Method of creating debug specification and test program creating specification | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JPS6195258A (ja) | 集積回路の試験装置 | |
| JP3592647B2 (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| WO2024001883A1 (zh) | 互连结构阻抗测量电路、测量装置及测量方法 | |
| JP2567862B2 (ja) | 抵抗値の測定方法 | |
| JPS59228729A (ja) | 半導体測定装置 | |
| JP2003172763A (ja) | 半導体装置の検査装置及び検査方法 | |
| JPH01240873A (ja) | 半導体集積回路の試験方法 | |
| JP2919312B2 (ja) | 半導体装置の検査方法 | |
| JPS6375676A (ja) | Ｉｃ端子間の特性変化判定方法 | |
| JPH04223283A (ja) | 静電破壊耐量試験装置 | |
| JPH05164812A (ja) | Ｉｃテスタ用直流試験装置 |