JP3592647B2

JP3592647B2 - 半導体検査装置、半導体集積回路、及び半導体検査方法

Info

Publication number: JP3592647B2
Application number: JP2001060606A
Authority: JP
Inventors: 寛征豊田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-03-05
Filing date: 2001-03-05
Publication date: 2004-11-24
Anticipated expiration: 2021-03-05
Also published as: KR20020071449A; US20020121916A1; KR100463335B1; JP2002257904A; TWI230794B; US6674299B2

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路からの出力電圧を検査する半導体検査装置、半導体集積回路、及び半導体検査方法に関する。
【０００２】
【従来の技術】
液晶パネルの高精細化に伴い、液晶パネルに搭載される液晶ドライバＩＣは、多出力化、多階調電圧化が進む傾向にある。液晶ドライバＩＣの階調電圧は、基準電圧生成回路としてデバイス内部に内蔵されたガンマ補正抵抗回路及びガンマ補正コンデンサ回路の基準電源入力端子より印加された電圧に対する抵抗分割比又は容量分割比により決定されるが、このとき、多階調化が進むほど、この分割比が精細化される。
【０００３】
そして、この多階調表示を行なうため、液晶ドライバは、階調電圧数に対応したディジタルの入力画像データをアナログの階調電圧出力に変換するディジタル／アナログ変換器（以下、Ｄ／Ａ変換器とする。）を内蔵し、階調電圧を出力する。例えば、２５６階調表示用液晶ドライバＩＣでは、８ビットのＤ／Ａ変換器が内蔵されている。
【０００４】
このような多出力、多階調液晶ドライバＩＣの検査において、通常、Ｄ／Ａ変換器から出力されるそれぞれの階調電圧値のすべてが、各階調のディジタル入力画像データに対応して、適正に変換された電圧値を出力しているか否か、また、各Ｄ／Ａ変換器間において出力される階調電圧値が、それぞれ互いに均一であるか否かについての検査がされる。
【０００５】
この場合の一般的な適否判定基準については、全出力端子を対象に、各階調電圧毎の理想の階調出力電圧値に対する階調出力電圧の最大値差、最小値差、及び各出力端子間バラツキ（出力電圧端子の中で最大の値と最小の値との差）の３点であり、例えば、理想の階調出力電圧値に対する階調出力電圧の最大値差及び最小値差は±３０ｍＶ、各出力端子間のバラツキは３５ｍＶ程度の基準値について不良品を選別する必要があることから、非常に高精度な測定精度が要求される。ここで図１は、前記階調電圧出力検査結果の一例を示す図である。同図に示す例においては、最大値差及び最小値差の絶対値が３０ｍＶ以下、各出力端子間バラツキが３５ｍＶ以下であれば良品となる。
【０００６】
また、液晶ドライバＩＣの検査では、前記階調電圧出力検査の他に、入力端子リーク検査、機能動作検査、消費電流検査等も実施されるが、これら全検査項目の検査実行時間のうち、８０％ほどが前記階調電圧検査で占められている。さらに、液晶ドライバＩＣの多出力、多階調化により、ますます前記階調電圧出力検査にかかる時間は増加する傾向にある。
【０００７】
よって、前記階調電圧出力検査にかかる検査時間を短縮することが、液晶ドライバＩＣの検査時間の短縮及び検査費用の削減においてもっとも重要な課題ということができる。
【０００８】
階調出力電圧を精度よく測定するためには、この高精度な電圧測定器を階調出力端子数と同じ数の台数だけ半導体検査装置に備えることが望ましいが、そのような構成にすると装置が高価でかつ大型になり、経済性等を考えると、１個から数個の電圧測定器を半導体検査装置に内蔵するのが限界だった。
【０００９】
そこで、前記階調電圧出力検査を経済性を考慮した上で精度よく短時間に実施するため、さまざまな方法が提案されている。
【００１０】
例えば、特開平１０−２９３５号公報に記載の発明では、液晶ドライバＩＣ等の被検査対象からの複数の被検査電圧を、同一時刻に一括してサンプリングするサンプル・ホールド回路と、この複数のサンプル・ホールド回路の出力を順次選択して出力するマルチプレクサ回路と、このマルチプレクサ回路から順次出力される前記被検査電圧に対応する上限値電圧及び下限値電圧に基づき前記被検査電圧の適否を検査する検査回路を備えた半導体検査装置が提案されている。
【００１１】
これによると、各階調出力端子を限られた台数の高精度な電圧測定器に対して高速に切り替えて検査することができるため、測定精度を維持したまま階調電圧出力検査にかかる時間を短縮することができる、とされている。
【００１２】
ただし、この公報に記載の技術には、各出力端子間のバラツキの検査について述べられていないが、仮に、この構成において各出力端子間のバラツキの検査を行なう場合には、各出力端子の電圧を記憶して、出力端子の中で最大の値と最小の値とを抽出し、抽出された最大値と最小値との差を算出し、基準値との比較を行なって判定することになるものと考えられる。
【００１３】
【発明が解決しようとする課題】
しかしながら、特開平１０−２９３５号公報に記載の発明によると、被検査対象より出力される被検査電圧を各端子毎に測定することから、被検査電圧が変化する各階調毎に基準値となる上限値電圧及び下限値電圧を再設定することが必要になる。
【００１４】
また、電圧測定回数は被検査電圧出力端子数と出力電圧階調数との積になり、これは、多階調かつ多出力となると膨大な検査時間がかかることを意味し現実的ではない。例えば、４８０出力、２５６階調の液晶ドライバＩＣを考えると、出力電圧は各階調において正／負の両方があるため、測定回数は前記出力数４８０と前記階調数２５６と前記正／負の２との積になり、この値は約２５万回にもなり、１回の測定に０．１ミリ秒程度を要する場合を考えると、２５秒もの検査時間が必要となってしまう。
【００１５】
１回の測定にかかる時間としては、各階調出力端子と高精度な電圧測定器との切り替え時間以外にも、各階調電圧を実際に測定する電圧測定時間や各出力端子間バラツキを計算する演算時間も大きな要素となる。そのため、たとえ各階調出力端子と高精度な電圧測定器との切り替えを高速にできても、測定時間を大幅に短縮することは不可能であり、よって全出力電圧を測定するという方式である以上、検査時間短縮という点において課題が残る。
【００１６】
この発明の目的は、簡易な構成で低廉に半導体集積回路の複数の出力端子からの出力電圧の検査を迅速に行なう半導体検査装置、半導体集積回路、及び半導体検査方法を提供することである。
【００１７】
【課題を解決するための手段】
この発明は以下の構成を備えている。
【００２１】
（１）所定値の電圧を出力する複数の出力端子を備えた半導体集積回路の出力電圧を検査する半導体検査装置において、
前記半導体集積回路の各出力端子から出力される電圧の平均電圧値を用いて、該出力端子の出力電圧の適否を判定する判定手段を備え、
前記判定手段は、一端が前記出力端子に接続され、他端が同一の信号線にそれぞれ接続される複数の抵抗器、及び該抵抗器の両端における電位差と所定の第１基準電圧値とを比較する第１比較手段を備えることを特徴とする。
【００２２】
この構成においては、前記判定手段は、一端が前記出力端子に接続され、他端が同一の信号線にそれぞれ接続される複数の抵抗器を設けたことから、該抵抗器の他端の電位がキルヒホッフの法則により各出力電圧の平均値となるため、該抵抗器の両端の電位差が、該一端が接続されている出力端子の電位の各出力電圧の平均値からのバラツキの値として容易に検出される。
【００２３】
また、このバラツキの値と許容されるバラツキの値である第１基準電圧値とを比較し、許容範囲内にあるか否かを判断する第１比較手段を備えることから、いずれかの出力端子に異常が有る場合には直ちに該異常が検出される。
【００２４】
さらに、この第１基準電圧は、各階調での許容電圧幅が一定の場合には、電圧試験を通して一定の値で良いことになり、被検査電圧が変化する各階調毎のリファレンス電圧の変更を必要としなくなる。
【００２５】
（２）前記判定手段は、前記平均電圧値と所定の第２基準電圧値とを比較する第２比較手段を備えたことを特徴とする。
【００２６】
この構成においては、前記判定手段は、前記平均電圧値と所定の第２基準電圧値とを比較する第２比較手段を備えたことから、すべての出力端子の出力電圧を直接測定することなく、各出力端子が出力すべき電圧からのおおよその誤差が迅速に検出される。
【００３０】
（３）所定値の電圧を出力する複数の出力端子を備えた半導体集積回路において、
前記各出力端子から出力される電圧の平均電圧値を用いて、該出力端子の出力電圧の適否を判定するための信号を出力する判定信号出力手段を備え、
前記判定信号出力手段は、一端が前記出力端子に接続され、他端が同一の信号線にそれぞれ接続される複数の抵抗器、及び該抵抗器の両端における電位差と所定の第１基準電圧値とを比較する第１比較手段を備えることを特徴とする。
【００３１】
この構成においては、前記判定信号出力手段は、一端が前記出力端子に接続され、他端が同一の信号線にそれぞれ接続される複数の抵抗器、及び該抵抗器の両端における電位差と所定の第１基準電圧値とを比較する第１比較手段を備えることから、該抵抗器の他端の電位がキルヒホッフの法則により各出力電圧の平均値となるため、該抵抗器の両端の電位差が、該一端が接続されている出力端子の電位の各出力電圧の平均値からのバラツキの値として容易に検出され、該半導体集積回路の外部に出力される。
【００３２】
また、このバラツキの値と許容されるバラツキの値である第１基準電圧値とを比較し、許容範囲内であるか否かを判断する第１比較手段を備えることから、いずれかの出力端子に異常が有る場合には直ちに該異常が検出され出力されることになり、外部の装置により容易に該出力端子の異常が検出される。
【００３３】
さらに、この第１基準電圧は、各階調での許容電圧幅が一定の場合には、電圧試験を通して一定の値で良いことになり、被検査電圧が変化する各階調毎のリファレンス電圧の変更を必要としなくなる。
【００３４】
（４）前記判定信号出力手段は、前記平均電圧値と所定の第２基準電圧値とを比較する第２比較手段を備えたことを特徴とする。
【００３５】
この構成においては、前記判定手段は、前記平均電圧値と所定の第２基準電圧値とを比較する第２比較手段を備えたことから、すべての出力端子の出力電圧を直接測定することなく、各出力端子が出力すべき電圧からのおおよその誤差が迅速に検出される。
【００３９】
（５）所定値の電圧を出力する複数の出力端子を備えた半導体集積回路の出力電圧を検査する半導体検査方法において、
前記半導体集積回路の各出力端子から出力される電圧の平均電圧値を用いて、該出力端子の出力電圧の適否を判定する判定工程を含み、
前記判定工程は、一端が前記出力端子に接続され、他端が同一の信号線にそれぞれ接続される複数の抵抗器の両端における電位差と所定の第１基準電圧値とを比較する第１比較工程を含むことを特徴とする。
【００４０】
この構成においては、前記判定工程は、一端が前記出力端子に接続され、他端が同一の信号線にそれぞれ接続される複数の抵抗器の両端における電位差と所定の第１基準電圧値とを比較する第１比較工程を含むことから、該抵抗器の他端の電位がキルヒホッフの法則により各出力電圧の平均値となるため、該抵抗器の両端の電位差が、該一端が接続されている出力端子の電位の各出力電圧の平均値からのバラツキの値として容易に検出される。
【００４１】
また、このバラツキの値と許容されるバラツキの値である第１基準電圧値とを比較し、許容範囲内にであるか否かを判断する第１比較手段を備えることから、いずれかの出力端子に異常が有る場合には直ちに該異常が検出される。
【００４２】
さらに、この第１基準電圧は、各階調での許容電圧幅が一定の場合には、電圧試験を通して一定の値で良いことになり、被検査電圧が変化する各階調毎のリファレンス電圧の変更を必要としなくなる。
【００４３】
（６）前記判定工程は、前記平均電圧値と所定の第２基準電圧値とを比較する第２比較工程を含むことを特徴とする。
【００４４】
この構成においては、前記判定工程は、前記平均電圧値と所定の第２基準電圧値とを比較する第２比較工程を含むことから、すべての出力端子の出力電圧を直接測定することなく、各出力端子が出力すべき電圧からのおおよその誤差が迅速に検出される。
【００４５】
【発明の実施の形態】
以下、図を用いて本発明の実施形態を説明する。
【００４６】
図２は、本発明の半導体検査装置の実施形態の構成を示す図である。
【００４７】
同図では、半導体集積回路１と抵抗器１１（１１ａ〜１１ｃ）、電位差検出手段１０（１０ａ〜１０ｃ）により構成されており、半導体集積回路１の電圧出力端子２（２ａ〜２ｃ）と抵抗器１１（１１ａ〜１１ｃ）の一端とがそれぞれ接続され、かつ、抵抗器１１（１１ａ〜１１ｃ）の他端がそれぞれ信号線７０により接続されている。
【００４８】
この信号線７０の一端には平均電圧出力端子５４が設けられており、この平均電圧出力端子５４から出力される電圧値と、後述する第２基準電圧とを比較するための比較回路８１が平均電圧出力端子５４に接続されている。
【００４９】
また、電位差検出手段１０（１０ａ〜１０ｃ）には、判定出力端子５０（５０ａ〜５０ｃ）が設けられており、各判定出力端子５０（５０ａ〜５０ｃ）はそれぞれ論理積演算手段５１に接続され、論理積演算手段５１での演算結果が判定出力端子５２から出力される構成になっている。
【００５０】
このとき、前記比較回路及び判定出力端子５２には判定表示部８０が接続されているため、判定表示部８０の表示により検査結果を視認することになる。
【００５１】
ここで例えば、抵抗器１１（１１ａ〜１１ｃ）の抵抗値をＲ（Ω）、電圧出力端子２（２ａ〜２ｃ）の出力電圧をそれぞれＡ、Ｂ、及びＣ（Ｖ）、信号線７０の電位をＱ（Ｖ）とすると、信号線７０はすべて抵抗器１１（１１ａ〜１１ｃ）の他端にのみ接続されていることより、各端子からの電流の総和は０となり、このとき、
（Ａ−Ｑ）／Ｒ＋（Ｂ−Ｑ）／Ｒ＋（Ｃ−Ｑ）／Ｒ＝０
という式が成り立つ。
【００５２】
この式を整理すると、Ｑ＝（Ａ＋Ｂ＋Ｃ）／３
となり、このことから、信号線７０の電位は電圧出力端子２（２ａ〜２ｃ）より出力される電圧の平均電圧となることが認められる。
【００５３】
この平均電圧と電圧出力端子２（２ａ〜２ｃ）の出力電圧との電位差を比較することにより、測定対象である各出力電圧の平均値に対するバラツキの値が検出され、このバラツキの値と後述する第１基準電圧値とを比較することにより、各電圧出力端子の適否を検査できる。
【００５４】
検査において、実際には、電圧出力端子２（２ａ〜２ｃ）を抵抗器１１（１１ａ〜１１ｃ）を介して接続しているために、電圧出力端子２（２ａ〜２ｃ）の電流供給能力に応じた、出力電圧の変動が起こるが、抵抗値Ｒを大きくすることで、この抵抗器に流れ込む電流を小さくすることができ、出力電圧の降下を最小に抑えることができることから、高い精度を確保することが可能となる。
【００５５】
なお、この実施形態では、半導体集積回路１が電圧出力端子を３つ有する場合を取り上げたが、電圧出力端子を２つ有する場合でも適用可能である。また、当然ながら、半導体集積回路１が電圧出力端子を４つ以上有し、それら電圧出力端子から出力される電圧を４つ以上同時に検査を行なう場合においても同様であるため、例えば４８０本の電圧出力端子を持つ液晶ドライバＩＣの場合、抵抗器及び電位差検出手段を４８０個用意することですべての電圧出力端子を同時に一括して検査することが可能である。
【００５６】
あわせて、信号線７０の電位を検査するために、第２基準電圧設定回路８２及び比較回路８１を設けたので、平均電圧出力端子５４の電圧と第２基準電圧とを比較することにより電圧出力端子２（２ａ〜２ｃ）の平均電圧値の適否についても検査できる。
【００５７】
ここで図３は、本発明の電位差検出手段１０（１０ａ〜１０ｃ）の構成を示す図である。
【００５８】
同図に示す構成は、２端子間の電位差が設定した第１基準電圧値以下であるか否かを検査する電位差検出手段の一例で、一般的に知られたものである。この例では、増幅器１２、加算器１３、比較器１４を用いて電位差検出手段を構成しており、この実施形態においては第１基準電圧値は１７．５ｍＶに設定されている。なお、この第１基準電圧値はこの値に限定されるものではなく、被検査対象の半導体集積回路の仕様に応じて設定することができる。
【００５９】
電圧入力端子２０と電圧入力端子３０との間の電位差を各増幅器１２で検出する。ここで、各増幅器１２は負の電圧を出力しないように、入力端子２０及び３０間の電位差の絶対値を取り出す構成になっている。
【００６０】
各増幅器１２の出力を、加算器１３に入力し、これにより、電圧入力端子２０、３０間の電位差の絶対値の加算値を取り出すことが可能となる。この取り出された値と、比較器１４の一方の端子に入力される電圧入力端子２０と電圧入力端子３０との間の許容される電位差に対応したリファレンス電圧、すなわち第１基準電圧値とを比較器１４により比較することで、電圧入力端子２０と電圧入力端子３０との間の電位差が所望の範囲内にあるか否かが判断され、これに基づいて各電圧出力端子２の適否が、０及び１の２値によるディジタル判定により検査される。
【００６１】
なお、この電位差検出手段は一例であり、２端子間の電位差を判定できるものであればよく、本実施形態の回路構成に限定されるものではない。
【００６２】
ここで、リファレンス端子４０から入力する第１基準電圧と、測定対象の電位差と、の比較は測定対象の電位差を増幅した上で行なわれることから、測定対象の電位差が、一般的に半導体検査装置が精度良く出力できる電圧と比較して極めて低い値であっても、高い精度の比較を行なうことが可能となる。
【００６３】
例えば、測定対象の電位差が１０ｍＶ以下であることを検査する場合、測定対象の電位差を増幅器で１００倍に増幅し、基準電圧を１Ｖと設定するが、一般的に半導体検査装置には、半導体集積回路の論理回路に対する入力電圧が１〜８Ｖ程度であることが多いことから、１〜８Ｖ程度の電圧を精度良く出力可能な電圧印加手段を所蔵している。
【００６４】
よって、基準電圧として測定対象の電位差を同じ１０ｍＶの電圧を用いるよりも１Ｖの電圧を用いた方が、半導体検査装置に新たな装置を付加することなく、精度良く検査を行なうことが可能であるため、本実施形態においてはこれを採用している。
【００６５】
また、２つ以上の電位差検出手段を用いる場合、各判定端子５０（５０ａ〜５０ｃ）からの出力の論理積又は論理和をとることで、半導体検査装置において一端子の判定のみで各電位差検出手段全体の適否が判定可能となる。
【００６６】
なお、この回路によらずとも、例えば、加算器１３や比較器１４で測定対象の電位差を増幅した場合や、基準電圧を１／１００倍にするように構成する等、同一の機能を果たし得る回路構成であるものはすべて本発明の実施に用いることができる。
【００６７】
ここで、半導体集積回路の検査方法を、図２を用いて説明する。
【００６８】
ここに示す検査方法では、電圧出力端子２（２ａ〜２ｃ）間の出力電圧のバラツキについての検査を行なう。具体的には、リファレンス電圧入力端子４１に電圧出力端子２（２ａ〜２ｃ）間の出力電圧の許容可能なバラツキの範囲に応じた第１基準電圧値を印加し、判定出力端子５２より出力される判定結果を判定表示部８０に表示する。
【００６９】
この方法によると、電圧出力端子２（２ａ〜２ｃ）との比較のために電圧出力端子２（２ａ〜２ｃ）から出力されるべき理想電圧を出力可能な電圧源を新たに用意する必要がなく、また、電圧出力端子２（２ａ〜２ｃ）から出力される電圧と、これらの平均電圧とのバラツキを一般的な半導体検査装置で経済的に高速かつ精度良く検査可能である。
【００７０】
例えば、４８０出力、２５６階調の液晶の液晶ドライバＩＣを考えると、出力電圧のバラツキについて、電位差検出手段により直接電圧を測定せずとも高速に検査可能であり、４８０本の出力すべてに抵抗器及び電位差検出手段を接続することで全出力を一括して検査可能となる。また、その判定精度は、５ｍＶ程度にまで容易に到達することができる。
【００７１】
さらに、同図を用いて電圧出力端子２（２ａ〜２ｃ）の出力電圧誤差についての検査について説明する。
【００７２】
具体的には、平均電圧出力端子５４より出力される電圧出力端子２（２ａ〜２ｃ）の出力電圧の平均電圧を半導体検査装置が有する比較回路８１で測定する。このとき、この平均電圧値が許容される理想電圧値からの誤差の値、すなわち第２基準電圧値が第２基準電圧設定回路８２から比較回路８１に出力されることになるが、この第２基準電圧値は本実施形態では１０ｍＶとなっている。なお、この第２基準電圧値についても、被検査対象となる半導体集積回路に応じて本実施形態とは異なる値に設定することにしてもよい。
【００７３】
この方法によると、すべての電圧出力端子２の出力電圧を直接測定せずとも電圧出力端子２が出力する出力電圧の、理想電圧に対するおおよその誤差を検査可能であり、さらに上述の電圧出力端子２（２ａ〜２ｃ）間の出力電圧のバラツキの検査方法とあわせて実施することで、電圧出力端子２の出力電圧について、より確実な検査を行なうことができる。
【００７４】
例えば、４８０出力、２５６階調の液晶ドライバＩＣを考えると、出力電圧誤差について、電圧計による電圧測定回数は、階調電圧は正／負の両方があるため、２５６階調×２＝５１２回でよく、１回の測定に０．１ミリ秒を要したとしても、５０ミリ秒程度ですべての測定が完了する。
【００７５】
また、ここでは電圧出力端子の出力電圧誤差と出力電圧のバラツキの両方について検査を行なったが、半導体集積回路に要求される仕様によって、どちらか一方のみの検査を選択して実施してもよい。
【００７６】
図４は、本発明による各電圧出力端子２における、出力電圧の適否判定の一例である。この例では、電圧出力端子２の出力電圧の平均電圧を測定して理想値の±１０ｍＶ内か否かで適否判定し、また、電圧出力端子２の出力電圧の平均電圧と、各電圧出力端子２の出力電圧との差をバラツキとして、±１７．５ｍＶ内か否かで適否判定することで、半導体集積回路を検査する。
【００７７】
図５は、図１の構成において多階調出力端子２の各階調電圧検査を行なった場合の各端子及び信号線７０の電位を示したものである。この例は、各階調での許容電圧幅が一定の場合であり、これより、各階調での許容電圧幅が一定の場合、各階調電圧検査でのリファレンス端子４０に入力される第１基準電圧は一定でよいことがわかる。これにより、従来必要だった各階調毎の比較判定電圧変更を不要にすることができる。
【００７８】
また、信号線７０の電圧は、接続されたすべての電圧出力端子２から出力された電圧の平均電圧となる。したがって、電圧出力端子２から出力されるべき理想電圧の電圧源を新たに用意する必要がないことがわかる。
【００７９】
図６は、抵抗器１１（１１ａ〜１１ｃ）と、電位差検出手段１０（１０ａ〜１０ｃ）とを半導体集積回路１に内蔵した構成を示している。
【００８０】
半導体検査装置側から第１基準電圧をリファレンス電圧入力ピン４２に印加するのみで、電圧出力端子２（２ａ〜２ｃ）間の出力電圧のバラツキについて、直接電圧を測定することなく一般的な機能検査と同様に検査可能となる。
【００８１】
あわせて、信号線７０の電位を測定するために平均電圧出力ピン５５を設けたので、平均電圧出力ピン５５の電圧を測定することにより、電圧出力端子２（２ａ〜２ｃ）の平均電圧の理想電圧に対する誤差が許容範囲内であるか否かについても検査することが可能である。
【００８２】
ここで、半導体集積回路１を実際に使用する場合において、抵抗器１１（１１ａ〜１１ｃ）と電位差検出手段１０（１０ａ〜１０ｃ）とを接続したことによる悪影響が生じる場合、抵抗器１１（１１ａ〜１１ｃ）の抵抗値を大きくするか、又は電圧出力端子２（２ａ〜２ｃ）と抵抗器１１（１１ａ〜１１ｃ）との間にバッファ６０又はスイッチを内蔵するなどの方法で解決できる。
【００８３】
また、ここで必要となる電圧出力手段は、一般的な半導体検査装置に通常備えられているものを使用できるため、安価な半導体検査装置を用いて経済的に高速かつ精度良く検査を実施できる。なお、これらの抵抗器、電位差検出手段、論理積演算手段については、通常の半導体集積回路製造プロセスで内蔵可能であるため、その工程については省略する。
【００８６】
【発明の効果】
（１）前記判定手段又は判定信号出力手段は、一端が前記出力端子に接続され、他端が同一の信号線にそれぞれ接続される複数の抵抗器を設けたことから、該抵抗器の他端の電位がキルヒホッフの法則により各出力電圧の平均値となるため、該抵抗器の両端の電位差を、該一端が接続されている出力端子の電位の各出力電圧の平均値からのバラツキの値として容易に検出することができる。
【００８７】
また、このバラツキの値と許容されるバラツキの値である第１基準電圧値とを比較し、許容範囲内にであるか否かを判断する第１比較手段を備えることから、いずれかの出力端子に異常が有る場合には直ちに該異常を検出することができる。
【００８８】
さらに、この第１基準電圧は、各階調での許容電圧幅が一定の場合には、電圧試験を通して一定の値で良いことになり、従来、必要とされた被検査電圧が変化する各階調毎のリファレンス電圧の変更を不要にすることができる。
【００８９】
（２）前記判定手段又は判定信号出力手段は、前記平均電圧値と所定の第２基準電圧値とを比較する第２比較手段を備えたことから、すべての出力端子の出力電圧を直接測定することなく、各出力端子が出力すべき電圧からのおおよその誤差を迅速に検出することができる。
【００９０】
よって、簡易な構成で低廉に半導体集積回路の複数の出力端子からの出力電圧の検査を迅速に行なう半導体検査装置、半導体集積回路、及び半導体検査方法を提供することができる。
【図面の簡単な説明】
【図１】従来の判定結果の一例を示す図である。
【図２】本発明の実施形態の一例を示す図である。
【図３】本実施形態における電位差検出手段の構成を示す図である。
【図４】本発明における判定結果の一例を示す図である。
【図５】本実施形態における時間と電位との関係を示す図である。
【図６】本発明による半導体集積回路の構成の一例を示す図である。
【符号の説明】
１−半導体集積回路
２（２ａ〜２ｃ）−電圧出力端子
３（３ａ〜３ｃ）−出力バッファ
１０（１０ａ〜１０ｃ）−電位差検出手段
１１（１１ａ〜１１ｃ）−抵抗器
１２（１２ａ〜１２ｂ）−増幅器
１３−加算器
１４−比較器
２０（２０ａ〜２０ｃ）−電圧入力端子
３０（３０ａ〜３０ｃ）−電圧入力端子
４０（４０ａ〜４０ｃ）−リファレンス端子
４１−リファレンス電圧入力端子
４２−リファレンス電圧入力ピン
５０（５０ａ〜５０ｃ）−判定端子
５１−論理積演算手段
５２−判定出力端子
５３−判定出力ピン
５４−平均電圧出力端子
５５−平均電圧出力ピン
６０（６０ａ〜６０ｃ）−バッファ
７０−信号線
８０−判定表示手段
８１−比較回路
８２−第２基準電圧設定回路

Claims

所定値の電圧を出力する複数の出力端子を備えた半導体集積回路の出力電圧を検査する半導体検査装置において、
前記半導体集積回路の各出力端子から出力される電圧の平均電圧値を用いて、該出力端子の出力電圧の適否を判定する判定手段を備え、
前記判定手段は、一端が前記出力端子に接続され、他端が同一の信号線にそれぞれ接続される複数の抵抗器、及び該抵抗器の両端における電位差と所定の第１基準電圧値とを比較する第１比較手段を備えることを特徴とする半導体検査装置。
前記判定手段は、前記平均電圧値と所定の第２基準電圧値とを比較する第２比較手段を備えたことを特徴とする請求項１に記載の半導体検査装置。
所定値の電圧を出力する複数の出力端子を備えた半導体集積回路において、
前記各出力端子から出力される電圧の平均電圧値を用いて、該出力端子の出力電圧の適否を判定するための信号を出力する判定信号出力手段を備え、
前記判定信号出力手段は、一端が前記出力端子に接続され、他端が同一の信号線にそれぞれ接続される複数の抵抗器、及び該抵抗器の両端における電位差と所定の第１基準電圧値とを比較する第１比較手段を備えることを特徴とする半導体集積回路。
前記判定信号出力手段は、前記平均電圧値と所定の第２基準電圧値とを比較する第２比較手段を備えたことを特徴とする請求項３に記載の半導体集積回路。
所定値の電圧を出力する複数の出力端子を備えた半導体集積回路の出力電圧を検査する半導体検査方法において、
前記半導体集積回路の各出力端子から出力される電圧の平均電圧値を用いて、該出力端子の出力電圧の適否を判定する判定工程を含み、
前記判定工程は、一端が前記出力端子に接続され、他端が同一の信号線にそれぞれ接続される複数の抵抗器の両端における電位差と所定の第１基準電圧値とを比較する第１比較工程を含むことを特徴とする半導体検査方法。
前記判定工程は、前記平均電圧値と所定の第２基準電圧値とを比較する第２比較工程を含むことを特徴とする請求項５に記載の半導体検査方法。