JP4314096B2 - 半導体集積回路検査装置および半導体集積回路検査方法 - Google Patents

Description

本発明は、半導体集積回路検査装置および半導体集積回路検査方法に関し、特に、半導体集積回路の機能検査を行う半導体集積回路検査装置、該装置に適用される半導体集積回路検査方法に関する。

従来、論理回路を含む半導体集積回路の機能検査では、該半導体集積回路の機能を検査するための所定のテストパターンを半導体集積回路に入力し、該半導体集積回路から出力された出力パターンを出力パターン期待値と比較することによって、良品／不良品の判定を行う方法が用いられている（例えば、非特許文献１参照）。この所定のテストパターンは、該テストパターンを半導体集積回路に入力したときに該半導体集積回路から出力されるべき出力パターンの期待値が、論理シミュレーション等によって予め判明しているようなテストパターンである。

図１６は、従来の半導体集積回路の検査装置の構成例を示す図である。

被検査ＩＣ１０１の信号端子１０２は、ピンエレクトロニクス１０６の入出力端子１０７へ接続される。

入出力端子１０７は、ドライバ１０９、コンパレータ１１０、負荷１０８へ接続される。ドライバ１０９、コンパレータ１１０は、パターン検査装置１１１へ接続される。

パターン検査装置１１１は、被検査ＩＣ１０１の機能を検査するためのパターン信号をメモリ１１２から読み書きし、信号端子１０２が入力状態である場合、メモリ１１２から読み出したパターン信号をドライバ１０９へ送り、ドライバ１０９がそれを被検査ＩＣ１０１へ送る。信号端子１０２が出力状態である場合は、信号端子１０２を介して被検査ＩＣ１０１から出力される出力パターンをコンパレータ１１０が受け、それをパターン検査装置１１１がメモリ１１２へ貯える。

負荷１０８には、信号端子１０２の出力論理（ハイレベルやローレベル）に応じて負荷電流が流れる。なお、ドライバ１０９は、信号端子１０２が出力状態である場合、出力をハイインピーダンス状態に切替えて、余計な電流が流れ込まないようにする。

メモリ１１２へ貯えられた被検査ＩＣ１０１の出力パターンは、制御装置１１３により期待値と比較され、一致しているか否かが表示装置１１４に表示される。

被検査ＩＣ１０１の信号端子１０２が、図１６には１つだけ図示されるが、実際には複数存在し、ピンエレクトロニクス１０６は、被検査ＩＣ１０１が持つ信号端子の数と同数だけ備えられる。また、被検査ＩＣ１０１の電源端子１０４は、検査装置に内蔵される電源１０３などに接続され、ＧＮＤ端子１０５も検査装置のＧＮＤへ接地される。

従来の検査装置は、例えば以上のように構成され、このような検査装置として一般にＬＳＩ（ＩＣ）テスタなどが用いられている。
「ＶＬＳＩ試験／故障解析技術」、株式会社トリケップス、１９９２年、ｐ．１１９〜１２０

ところで、上記従来の出力パターンの期待値が判明しているテストパターンによる検査方法では、測定対象となる半導体集積回路の規模が増大するにつれて、全ての論理状態をシミュレーションしたテストパターンを作成することが困難となり、テストパターンでの未検出領域が存在することになってしまう。その結果、半導体集積回路を構成部品の１つとする機械装置等において、上記の未検出領域で該機械装置が使用されたときに、正常動作しないという不具合が発生する虞があった。

そうした不具合が発生した場合、機械装置の不良現象に基づき論理シミュレーション及び故障シミュレーションを行い、その不良現象を検出可能なテストパターンを作成し、そのテストパターンを当初のテストパターンに追加する方法がとられていた。

しかしながら、機械装置内での使用において半導体集積回路の論理状態を確認することが困難な場合も多く、またシミュレーションによる方法は膨大な量のデータを処理しなければならず、もっと簡易な方法が求められていた。

また、図１６に示す上記従来の検査装置では次のような問題点があった。

（１）被検査ＩＣ１０１の出力端子や入出力端子などの複数の端子の出力状態を、コンパレータ１１０によって常時監視する必要があった。

（２）制御装置１１３が、コンパレータ１１０で検出された被検査ＩＣ１０１の信号端子１０２の出力状態を、メモリ１１２に格納されている出力パターンの期待値と高速で比較しなければならなかった。

（３）被検査ＩＣ１０１の端子数が多い場合、また、複数の被検査ＩＣを一度に検査するパラレルテストを行う場合、コンパレータ１１０を多数用意したり、メモリ１１２の容量を大きくしたりする必要があり、このため、ＬＳＩテスタの規模が大きくなってしまう。また、複数の端子に対して同時に高速で検査・判定を行う必要があり、これは高度の技術が要求され、検査装置の高コスト化が避けられない。

本発明はこのような問題点に鑑みてなされたものであって、論理シミュレーション及び故障シミュレーションを行わず、半導体集積回路の良品／不良品の判定を簡易に行うことを可能にした半導体集積回路検査装置および半導体集積回路検査方法を提供することを目的とする。

また、小型化、高速処理化、低コスト化を図った半導体集積回路検査装置および半導体集積回路検査方法を提供することを他の目的とする。

上記目的を達成するために、請求項１記載の半導体集積回路検査装置は、半導体集積回路の複数の出力端子にそれぞれ接続される複数の抵抗器と、前記複数の抵抗器に所定の電圧を印加する印加手段と、前記半導体集積回路の入力端子に所定の動作パターン信号を入力する入力手段と、前記入力手段による所定の動作パターン信号の入力によって前記複数の抵抗器にそれぞれ流れる電流量の総和を測定する測定手段と、前記出力端子が同一の抵抗値を有する抵抗器と夫々接続される第１の状態と、前記出力端子が互いに異なる抵抗値を有する抵抗器と夫々接続される第２の状態との間で複数の出力端子に対する複数の抵抗器の接続状態を切替え制御する制御手段と、前記測定手段によって測定された電流量の総和と、前記半導体集積回路の代わりに予め正常に動作することが確認されている半導体集積回路と同一機能を持った良品サンプルに前記所定の動作パターン信号を入力した際の前記測定手段によって測定された電流量の総和の正常値とを比較する比較手段と、前記比較手段による比較結果に基づき、前記半導体集積回路が正常であるか否かを判定する判定手段とを有し、前記判定手段は、前記第１の状態および前記第２の状態の両方において、前記測定された電流量の総和が正常であると判定したときに前記半導体集積回路が正常であると判定することを特徴とする。

また、請求項１０記載の半導体集積回路検査方法は、半導体集積回路の複数の出力端子にそれぞれ接続される複数の抵抗器を備えた半導体集積回路検査装置における半導体集積回路検査方法であって、前記複数の抵抗器に所定の電圧を印加する印加ステップと、前記半導体集積回路の入力端子に所定の動作パターン信号を入力する入力ステップと、前記所定の動作パターン信号の入力によって前記複数の抵抗器にそれぞれ流れる電流量の総和を測定する測定ステップと、前記出力端子が同一の抵抗値を有する抵抗器と夫々接続される第１の状態と、前記出力端子が互いに異なる抵抗値を有する抵抗器と夫々接続される第２の状態との間で複数の出力端子に対する複数の抵抗器の接続状態を切替え制御する制御ステップと、前記測定ステップによって測定された電流量の総和と、前記半導体集積回路の代わりに予め正常に動作することが確認されている半導体集積回路と同一機能を持った良品サンプルに前記所定の動作パターン信号を入力した際の前記測定ステップにおいて測定された電流量の総和の正常値とを比較する比較ステップと、前記比較ステップにおける比較結果に基づき、前記半導体集積回路が正常であるか否かを判定する判定ステップとを有し、前記判定ステップにおいて、前記第１の状態および前記第２の状態の両方において前記測定された電流量の総和が正常であると判定したときに前記半導体集積回路が正常であると判定することを特徴とする。

本発明によれば、出力端子が同一の抵抗値を有する抵抗器と夫々接続される第１の状態、および出力端子が互いに異なる抵抗値を有する抵抗器と夫々接続される第２の状態の両方において、複数の抵抗器に夫々流れた電流量の総和が正常であると判定したときに半導体集積回路が正常であると判定するので、論理シミュレーションおよび故障シミュレーションを行わず、半導体集積回路の良品／不良品の判定を簡易に行うことができる。

以下、本発明を実施するための最良の形態について、図面を参照して説明する。

〔第１の実施の形態〕
図１は、本発明に係る第１の実施の形態における半導体集積回路検査装置の構成を示すブロック図である。

図中１は、検査対象となる論理回路を含む半導体集積回路（ＤＵＴ）であり、該ＤＵＴ１の出力端子（ＯＵＴ）及び入出力端子（Ｉ／Ｏ）の全てが抵抗ユニット２を介して電圧印加回路４に接続される。抵抗ユニット２は、並列に接続された同じ抵抗値の複数の抵抗を含み、該複数の抵抗の各一端がＤＵＴ１の出力端子及び入出力端子にそれぞれ接続され、各他端が短絡して電圧印加回路４に接続される。電圧印加回路４は、マイナス端が接地された直流電源６と、該直流電源６のプラス端と抵抗ユニット２との間に設けられた電流測定回路３とからなり、電圧印加回路４は、ＤＵＴ１の電源電圧ＶＤＤ端子の電位と同電位を出力する。

５は動作パターン発生器であり、ＤＵＴを構成部品の一つとする機械装置での使用に基づいて決まる、ＤＵＴの機能を検査するための所定の動作パターン（論理信号０，１）を発生し、ＤＵＴ１の入力端子（ＩＮ）及び入力状態の入出力端子（Ｉ／Ｏ）に出力する。この結果、所定の動作パターンの動作ステップ毎の静止状態（過渡状態から安定状態に遷移した後の状態）において、ＤＵＴ１の各出力端子（ＯＵＴ）から出力論理信号（０，１）が出力され、この状態で、出力端子（ＯＵＴ）及び入出力端子（Ｉ／Ｏ）にそれぞれ接続された抵抗ユニット２の各抵抗に流れる電流の総和を、電流測定回路３が測定する。なお、電流測定回路３を含む電圧印加回路４及び動作パターン発生器５はＬＳＩテスタ８で構成され、ＬＳＩテスタ８は、後述の測定結果の保存や比較等の情報処理機能を備えている。

一方、上記の所定の動作パターンの入力で正常に動作することが確認されている、ＤＵＴ１と同一機能の半導体集積回路（以下「良品サンプル」という）をＤＵＴ１に代わって用いて、図１に示す構成において所定の動作パターンの動作ステップ毎に抵抗ユニット２の各抵抗にそれぞれ流れる電流の総和を電流測定回路３によって予め測定しておき、この測定結果をＬＳＩテスタ８に保存しておく。そしてＬＳＩテスタ８が、この良品サンプルを用いて予め得られた測定結果と、ＤＵＴ１によって得られた測定結果とを動作ステップ毎に比較する。

なお、ＤＵＴ１や良品サンプルに入力される所定の動作パターンは、論理シミュレーションにより出力期待値が予め求められているものである必要はない。また、電流測定回路３は、電圧印加回路４から出力される電圧値と、抵抗ユニット２を構成する１つの抵抗の値とで計算される、該１つの抵抗を流れる電流値の測定分解能を有するとともに、該１つの抵抗を流れる電流値に、抵抗ユニット２を構成する全抵抗の数を乗算して得られる電流値をカバーできる測定レンジを有する。

図２は、動作パターン発生器５から発生される所定の動作パターンと、電流測定回路３で測定される電流値とを示すタイミングチャートである。

図２において（Ａ）は、動作パターン発生器５からＤＵＴ１に入力される動作パターンを示し、（Ｂ）は、抵抗ユニット２を流れる電流の総和のパターン（以下「電流パターン」という）を示し、（Ｃ）は電流測定タイミング信号を示し、該電流測定タイミング信号に応じて電流測定回路３で電流測定が行われる。

電流測定タイミング信号は、動作パターンの各動作ステップにおける静止状態時に発生されるように設定されており、該電流測定タイミング信号に応じて電流測定回路３が、良品サンプルとＤＵＴ１とに対して電流測定を実施し、ＬＳＩテスタ８が、動作ステップ毎に測定された両電流値を動作ステップ毎に比較する。

各動作ステップにおいて電流測定回路３によって測定される電流値について、次に説明する。すなわち、電圧印加回路４の抵抗ユニット２側の電圧をＤＵＴ１の電源電圧ＶＤＤ端子と同電位としたため、各動作ステップで、ＤＵＴ１の出力端子（ＯＵＴ）において出力論理が０（出力電圧が低レベル）となる出力端子と、各動作ステップで出力状態になるＤＵＴ１の入出力端子（Ｉ／Ｏ）において出力論理が０となる入出力端子とに接続された、抵抗ユニット２を構成する各抵抗にだけ電流が流れる。そのため、電流測定回路３によって測定される電流値は、抵抗ユニット２を構成する１つの抵抗に流れる電流値に、前記の出力端子の数と入出力端子の数との和を乗算した値になる。

電流測定回路３によって測定されたＤＵＴ１に関する電流値が、良品サンプルに関する電流値と異なる動作ステップが存在した場合は、その動作ステップにおけるＤＵＴ１の論理０の端子の総数が、良品サンプルと異なることを意味し、それは良品サンプルと異なる出力論理の端子が存在し、ＤＵＴ１が不良品であることを意味する。

例えば図２（Ｂ）に示す動作ステップ２において、９は良品サンプルでの電流パターンを示し、１０はＤＵＴ１での電流パターンを示し、また動作ステップ４においては、１１がＤＵＴ１での電流パターン、１２が良品サンプルでの電流パターンを示す。動作ステップ２においては、ＤＵＴ１での電流値が良品サンプルよりも大きくなっているが、これは動作ステップ２において、出力論理０の端子数が良品サンプルよりもＤＵＴ１の方が多くなっていることを意味し、また動作ステップ４においては、ＤＵＴ１での電流値が良品サンプルよりも小さく、これは、動作ステップ４において出力論理０の端子数が良品サンプルよりもＤＵＴ１の方が少ないことを意味する。このように、電流パターンの違いから、この２つの動作ステップにおいて、ＤＵＴ１が、良品サンプルと異なっていることが検出される。

以上のように、第１の実施の形態では、ＤＵＴの出力端子及び入出力端子の全てを、同一抵抗値の複数の抵抗をそれぞれ介して、電流測定回路を備えた電圧発生回路に接続し、所定の動作パターンの動作ステップ毎に、前記複数の抵抗を流れる電流値の総和を、ＤＵＴの良品サンプルにおける同電流値の総和と比較し、ＤＵＴの良品／不良品の判定を行う。これによって、従来のように、動作パターンの出力期待値を予めシミュレーションして求めることなしに、論理回路を含む半導体集積回路の良品／不良品の判定が可能となる。

なお、上記の第１の実施の形態において、後述の第２の実施の形態のように、ＤＵＴの出力端子及び入出力端子を複数のブロックに分割して、各ブロックごとに電流測定および比較を行うようにしてもよい。また、後述の第３の実施の形態のように、ブロック分割を繰り返してＤＵＴの出力異常端子を絞り込むようにしてもよい。

〔第２の実施の形態〕
第１の実施の形態においては、ＤＵＴに所定の動作パターンを入力し、これに応じて出力論理が０となったＤＵＴの端子数を、良品サンプルに入力した同一の所定動作パターンに応じて出力論理が０となった端子数と、所定動作パターンの動作ステップ毎に比較して、ＤＵＴの良品／不良品の判定を行っている。

上記の端子数の比較は、具体的には、ＤＵＴの出力端子及び入出力端子（出力状態）にそれぞれ接続した抵抗に、動作ステップ毎の静止状態時に流れる電流の総和を、良品サンプルでの同電流の総和と比較することで、ＤＵＴの良否の判定を行っている。

ところで、第１の実施の形態では、出力論理が１になるべき出力端子（出力状態の入出力端子も含む）に出力論理０が出力され、また同時に、出力論理が０になるべき出力端子に出力論理１が出力され、かつ、それらの出力論理０が出力された端子数と、出力論理１が出力された端子数とが同数であった場合、このＤＵＴは、本来不良と判定されるべきにも拘らず、良品と誤判定されてしまう。これは、ＤＵＴの出力端子及び入出力端子にそれぞれ接続された各抵抗の抵抗値が全て同一であるためであり、第２の実施の形態では、こうした上記の誤判定を防止するようにしたものである。

図３は、第２の実施の形態の半導体集積回路検査装置の構成を示すブロック図である。

図中１４は、検査対象となる論理回路を含む半導体集積回路（ＤＵＴ）であり、該ＤＵＴ１４の出力端子（ＯＵＴ）及び入出力端子（Ｉ／Ｏ）の全てがスイッチ１７および抵抗ユニット１９を介して電圧印加回路２１に接続される。抵抗ユニット１９は、後述のブロックごとに、並列に接続された同じ抵抗値ｒ０のｎ個の抵抗と、互いに異なる抵抗値ｒ１〜ｒｎのｎ個の抵抗とを含み、該４ｎ個の抵抗の各一端がスイッチ１７の一方側各端子にそれぞれ接続され、各他端が短絡して電圧印加回路２１に接続される。スイッチ１７の他方側各端子は、ＤＵＴ１の出力端子及び入出力端子にそれぞれ接続される。ＤＵＴ１４の出力端子及び入出力端子、スイッチ１７並びに抵抗ユニット１９は、ＤＵＴ１４の端子数ｎごとに分割され、例えば２つのブロック（ブロック１，２）にそれぞれ分割される。

スイッチ１７は、リレーなどで構成され、スイッチコントロール信号発生器１８からの信号に応じて、ブロック毎に３つの接続形態をとる。例えばブロック１を例に挙げて説明すると、第１の接続形態では、ブロック１に属するＤＵＴ１４の出力端子（ＯＵＴ）を抵抗値ｒ０のｎ個の抵抗にそれぞれ接続し、第２の接続形態では、ブロック１に属するＤＵＴ１４の出力端子を抵抗値ｒ１〜ｒｎのｎ個の抵抗にそれぞれ接続し、第３の接続形態では、ブロック１に属するＤＵＴ１４の出力端子をいずれの抵抗にも接続しない。ブロック２でも同様な接続形態となるが、ブロック２では、ブロック２に属するＤＵＴ１４の端子が出力端子（ＯＵＴ）及び入出力端子（Ｉ／Ｏ）になる点がブロック１とは異なっている。なおスイッチ１７は、ブロック１とブロック２とで異なる接続形態を同時に選択することができる。

電圧印加回路２１は、マイナス端が接地された直流電源７と、該直流電源７のプラス端と抵抗ユニット１９との間に設けられた電流測定回路２０とからなり、電圧印加回路２１は、ＤＵＴ１４の電源電圧ＶＤＤ端子の電位と同電位を出力する。

第２の実施の形態における動作パターン発生器は、第１の実施の形態の動作パターン発生器と同一であり、ＤＵＴを構成部品の一つとする機械装置での使用に基づいて決まる所定の動作パターンを発生して、ＤＵＴ１４の入力端子（図示を省略）および入出力端子（Ｉ／Ｏ）に出力する。なお、この所定の動作パターンも第１の実施の形態と同じく、論理シミュレーションにより出力期待値を予め求めておく必要がないものである。

電流測定回路２０は、抵抗ユニット１９の各抵抗に流れる電流の総和を測定する。なお、電流測定回路２０を含む電圧印加回路２１、動作パターン発生器、及びスイッチコントロール信号発生器１８はＬＳＩテスタ１３で構成され、該ＬＳＩテスタ１３は、電流測定回路２０で得られた測定結果の保存、それらの比較、スイッチ１７の動作制御等の情報処理・制御機能を備えている。

図４は、第２の実施の形態におけるＬＳＩテスタ１３において実行されるＤＵＴに対する検査処理の手順を示すフローチャートである。

まずステップＳ１において、スイッチコントロール信号発生器１８からスイッチ１７に、ブロック１ではスイッチ１７が第１の接続形態になるように、ブロック２ではスイッチ１７が第３の接続形態になるように制御するスイッチコントロール信号を出力させる。これによって、ＤＵＴ１４のブロック１における出力端子（ＯＵＴ）が、スイッチ１７を介して、抵抗ユニット１９のブロック１における抵抗値ｒ０の各抵抗にそれぞれ接続され、一方、ＤＵＴ１４のブロック２における出力端子（ＯＵＴ）および入出力端子（Ｉ／Ｏ）は、スイッチ１７を介して、いずれの抵抗にも接続されない。

ステップＳ２では、動作パターン発生器からＤＵＴ１４の入力端子（図４では図示を省略）及び入出力端子に所定の動作パターンを入力し、該所定の動作パターンの各動作ステップの静止状態時において、ＤＵＴ１４の出力端子及び入出力端子（ブロック２の場合）にそれぞれ接続された抵抗ユニット１９の各抵抗に流れる電流の総和を電流測定回路２０で測定する。なお、電流測定回路２０は、抵抗ユニット１９を構成する各抵抗にそれぞれ流れる電流量を識別して検出可能な測定分解能を有するとともに、抵抗ユニット１９を構成する各抵抗にそれぞれ流れる電流の総和をカバーできる測定レンジを有するものとする。

次にステップＳ３で、ステップＳ２で測定された動作ステップ毎の電流値を、ＤＵＴ１４に代わって良品サンプルを用いてステップＳ２と同様の手順で予め測定した動作ステップ毎の電流値と比較し、その結果、電流値が異なる動作ステップが存在した場合は、ステップＳ４へ進んで、ＤＵＴ１４は不良であると判定する。

一方、良品サンプルと電流値の異なる動作ステップが存在しない場合は、ステップＳ５へ進んで、スイッチコントロール信号発生器１８からスイッチ１７に、ブロック１ではスイッチ１７が第２の接続形態になるように、ブロック２ではスイッチ１７が第３の接続形態になるように制御するスイッチコントロール信号を出力させる。これによって、ＤＵＴ１４のブロック１における出力端子（ＯＵＴ）が、スイッチ１７を介して、抵抗ユニット１９のブロック１における抵抗値ｒ１〜ｒｎの各抵抗にそれぞれ接続され、一方、ＤＵＴ１４のブロック２における出力端子（ＯＵＴ）および入出力端子（Ｉ／Ｏ）は、スイッチ１７を介して、いずれの抵抗にも接続されない。

ステップＳ６では、ステップＳ２と同一の所定の動作パターンを動作パターン発生器からＤＵＴ１４に入力し、該所定の動作パターンの各動作ステップの静止状態時において、ＤＵＴ１４の出力端子及び入出力端子（ブロック２の場合）にそれぞれ接続された抵抗ユニット１９の各抵抗に流れる電流の総和を電流測定回路２０で測定する。

次にステップＳ７で、ステップＳ６で測定された動作ステップ毎の電流値を、ＤＵＴ１４に代わって良品サンプルを用いてステップＳ６と同様の手順で予め測定した動作ステップ毎の電流値と比較し、その結果、電流値が異なる動作ステップが存在した場合は、ステップＳ８へ進んで、ＤＵＴ１４は不良であると判定する。

一方、良品サンプルと電流値の異なる動作ステップが存在しない場合は、ステップＳ９へ進んで、他のブロックに対して、ステップＳ１〜Ｓ８と同様の処理を実施する。すなわち、本実施の形態のようにブロックが２つ存在し、ブロック１に対してステップＳ１〜Ｓ８の処理が実施された場合は、今度はブロック２に対してステップＳ１〜Ｓ８と同様の処理が実施され、この場合は、ブロック１でスイッチ１７が第３の接続形態になるように制御される。

そして全てのブロックに対してステップＳ１〜Ｓ８と同様の処理が実施された場合、次のステップＳ１０に進んで、全てのブロックにおけるＤＵＴ１４と良品サンプルとでの測定結果が一致した場合は、ＤＵＴ１４が良品であると判定する。

かくして、出力論理が１になるべき出力端子に出力論理０が出力され、また同時に、出力論理が０になるべき出力端子に出力論理１が出力され、かつ、それらの出力論理０が出力された端子数と、出力論理１が出力された端子数とが同数であって場合、第１の実施の形態では、このＤＵＴが、本来不良と判定されるべきにも拘らず、良品と誤判定されてしまう。しかし、こうした場合であっても、第２の実施の形態では、スイッチ１７を第２の接続形態に制御することによって、ＤＵＴの出力端子及び入出力端子にそれぞれ接続される各抵抗の抵抗値を互いに異なるｒ１〜ｒｎに切り換えることができ、これによって、各抵抗を流れる電流量がそれぞれ異なることになる。したがって、端子数がＤＵＴと良品サンプルとで同数であっても、各抵抗を流れる電流の総和はＤＵＴと良品サンプルとで異なり、第２の実施の形態では、上記の誤判定を防止することができる。

また逆に、各抵抗の抵抗値が互いに異なる場合の測定で、各抵抗を流れる電流の総和がＤＵＴと良品サンプルとで同じであったとしても、各抵抗の抵抗値を互いに同一にした測定で、端子数がＤＵＴと良品サンプルとで異なる場合（各抵抗を流れる電流の総和がＤＵＴと良品サンプルとで異なる場合）には、ＤＵＴは不良品と判定する。

このように、第２の実施の形態では、各抵抗の抵抗値が同一の場合と互いに異なる場合との両方で、ＤＵＴの良品／不良品の判定を確実に行うことが可能となる。

なお、抵抗ユニット１９において各抵抗の抵抗値を互いに異ならせての電流測定では、抵抗値の高い抵抗に流れる電流値が小さくなる。所定の測定分解能と測定レンジとを備えた電流測定回路２０が、抵抗値の最も高い抵抗に流れる最小の電流値を識別して検出するとともに、各抵抗を流れる電流の総和を測定できるためには、測定対象のＤＵＴの端子数に制限を設ける必要がある。そのため、第２の実施の形態では、ＤＵＴの出力端子および入出力端子の全てを、複数のブロックに分けて、ブロック毎に測定を行っている。したがって、ＤＵＴの出力端子および入出力端子の全ての端子数から、分割すべきブロック数が決まる。ブロックに分割しなくても、電流測定回路２０が、抵抗値の最も高い抵抗に流れる最小の電流値を識別して検出でき、かつ各抵抗を流れる電流の総和を測定できるならば、ブロックに分割する必要はない。

〔第３の実施の形態〕
次に第３の実施の形態を説明する。

第３の実施の形態の構成は、基本的に第２の実施の形態の構成と同一であるので、第３の実施の形態の説明では、第２の実施の形態の構成を流用する。

第３の実施の形態では、図４に示す第２の実施の形態のフローチャートのステップＳ４またはステップＳ８で不良と判定されたＤＵＴのブロックに対して、更にブロックの分割を繰り返して、不良となっている端子を絞り込むようにしている。

図５は、第３の実施の形態における不良端子の絞り込み手順を示すフローチャートである。

このフローチャートは、図４に示す第２の実施の形態のフローチャートのステップＳ４またはステップＳ８の実行後に実行されるものである。

まずステップＳ１１において、第２の実施の形態のステップＳ４またはステップＳ８で不良と判定されたＤＵＴのブロックを複数のブロックに分割する。

次のステップＳ１２で、ステップＳ１１で分割された各ブロックに対して、図４に示す第２の実施の形態のステップＳ１〜Ｓ９と同様な電流測定および比較を行い、不良ブロックを特定する。

ステップＳ１３では、ステップＳ１１で特定された不良ブロックが更に分割可能か否かを判別する。すなわち、該不良ブロック内にＤＵＴの端子が複数存在してそれらを分割可能か否かを判別する。分割可能であればステップ１１に戻り、分割不可能であればステップＳ１４へ進んで、ステップＳ１１で特定された不良ブロック内に含まれるＤＵＴの端子に不良が存在すると決定する。

〔第４の実施の形態〕
第１の実施の形態において、電流測定回路３での測定精度（ＳＮ比）を上げるために、抵抗ユニット２を構成する各抵抗の抵抗値を小さく設定して、各抵抗のうちの１つの抵抗において、対応のＤＵＴの出力端子または入出力端子から論理出力１（高レベル出力）が出力されている時と、論理出力０（低レベル出力）が出力されている時に該１つの抵抗にそれぞれ流れる電流値の差を大きくすることが考えられるが、一方で、ＤＵＴの１端子あたりの出力電流には制限があり、ＤＵＴによっては、測定に必要なＳＮ比にするための出力電流を得られない場合があり得る。また、ＤＵＴにおいて１端子あたりの出力電流は制限内であっても、出力端子及び入出力端子の全ての出力電流を大きくすると、ＤＵＴの消費電力の制限を越えてしまうために、出力電流を大きくできない場合が考えられる。

第４の実施の形態では、こうした問題を解決するようにしている。

図６は、第４の実施の形態における半導体集積回路検査装置の構成を示すブロック図である。

第４の実施の形態の構成は、基本的に第１の実施の形態の構成と同じであるので、同一構成部分には同一の参照符号を付して、その説明を省略する。

第４の実施の形態では、ＤＵＴ１の出力端子（ＯＵＴ）及び入出力端子（Ｉ／Ｏ）の全てと抵抗ユニット２との間にバッファユニット３１が新たに設けられる。バッファユニット３１は、ＤＵＴ１の出力端子（ＯＵＴ）及び入出力端子（Ｉ／Ｏ）の各々と個別に接続される複数のバッファから構成され、該複数のバッファは、抵抗ユニット２を構成する複数の抵抗とそれぞれ接続される。

バッファユニット３１は、入力インピーダンスが高く、一方、出力インピーダンスが低く、また入力信号電圧を増幅して出力できる所定の出力能力を備えている。

バッファユニット３１の入力インピーダンスが高いため、バッファユニット３１に接続されるＤＵＴ１の出力端子及び入出力端子に対して負荷側からの影響がほとんどなく、また、ＤＵＴ１の出力電流が小さくなるので、ＤＵＴ１の消費電力が許容消費電力を超えることもない。

また、バッファユニット３１の出力能力が高いので、ＤＵＴ１の出力端子及び入出力端子に直接接続することができないような、ＤＵＴ１の出力端子及び入出力端子の出力能力を超えさせてしまう抵抗値を持った抵抗を接続することが可能であり、これによって、論理出力１（高レベル出力）が出力されている時と、論理出力０（低レベル出力）が出力されている時に、抵抗ユニット２の１つの抵抗にそれぞれ流れる電流値の差を、バッファユニット３１の出力能力の範囲内で大きくすることができる。

〔第５の実施の形態〕
第１の実施の形態において、ＤＵＴ１の出力端子及び入出力端子の各出力は、電流測定回路３が電流測定するタイミングに至るまでの期間、不安定な出力状態で推移するので、測定タイミングにおける抵抗ユニット２の各抵抗にそれぞれ流れる電流が互いに均一ではなく、また該各電流の合計量が時間的に均一ではなく、そのため各抵抗での発熱量が互いに均一ではなく、また抵抗ユニット２全体の発熱量が時間的に均一ではない。したがって、この発熱のために抵抗ユニット２の各抵抗の抵抗値が本来とは異なった値になっているとともに、互いに異なっている。また、抵抗ユニット２全体に流れる合計電流が時間的に均一でないため、電流測定回路３に流れる電流量も時間的に均一でなく、これによって、電流測定回路３自身の発熱量も時間的に一定ではない。そのため、電流測定回路３によって得られる測定値には、熱による誤差が含まれてしまう。かくして、第１の実施の形態では、電流測定回路３によって得られる測定値には、抵抗ユニット２の各抵抗の熱による相互の抵抗値の違いに起因する誤差と、電流測定回路３自身の熱による時間的な測定誤差との両方を含むことになる。

第５の実施の形態では、こうした問題を解決するようにしている。

図７は、第５の実施の形態における半導体集積回路検査装置の構成を示すブロック図である。

第５の実施の形態の構成は、基本的に第１の実施の形態の構成と同じであるので、同一構成部分には同一の参照符号を付して、その説明を省略する。

第５の実施の形態でも、第４の実施の形態と同様に、ＤＵＴ１の出力端子（ＯＵＴ）及び入出力端子（Ｉ／Ｏ）の全てと抵抗ユニット２との間にバッファユニット３３が新たに設けられる。バッファユニット３３は、ＤＵＴ１の出力端子（ＯＵＴ）及び入出力端子（Ｉ／Ｏ）の各々と個別に接続される複数のバッファから構成され、該複数のバッファは、抵抗ユニット２を構成する複数の抵抗とそれぞれ接続される。バッファユニット３３は、入力インピーダンスが高く、一方、出力インピーダンスが低く、また入力信号電圧を増幅して出力できる所定の出力能力を備えている。

さらにバッファユニット３３は、動作パターン発生器３２からライン３４を介して送られるＯＮ／ＯＦＦ制御信号に応じて、バッファユニット３３を構成する各バッファから同時に出力を行ったり、該出力を同時に停止（各バッファの出力インピーダンスを高くする）したりする機能を備える。

動作パターン発生器３２は、第１の実施の形態の動作パターン発生器５と同一の機能の他に、電流測定タイミング信号に同期してＯＮ／ＯＦＦ制御信号を出力する機能を備える。

図８は、第５の実施の形態においてＯＮ／ＯＦＦ制御信号に応じて抵抗ユニット２に流れる電流パターンを示すタイミングチャートである。

動作パターン発生器３２は、所定の動作パターン（Ａ）をＤＵＴ１に出力すると同時に、ＯＮ／ＯＦＦ制御信号（Ｃ）をバッファユニット３３へ出力する。ＯＮ／ＯＦＦ制御信号のＯＮ期間は、所定の動作パターン（Ａ）を入力されたＤＵＴ１が、各動作ステップにおいて比較的安定した電流パターン（Ｂ）を出力できる期間に設定され、このＯＮ期間において、ＤＵＴ１からの出力論理信号に基づいた電流（電流パターン）が抵抗ユニット２に流れる。この電流量を電流測定回路３が測定する。

ＯＮ／ＯＦＦ制御信号のＯＦＦ期間には、抵抗ユニット２に全く電流が流れない。このため、ＯＦＦ期間には、抵抗ユニット２や電流測定回路３で被測定電流に基づく発熱が発生せず、発熱に起因する電流測定回路３での電流測定値の誤差は解消され、抵抗ユニット２に流れる電流の総和に関するＤＵＴ１と良品サンプルとの比較をより精度良く行うことができる。

〔第６の実施の形態〕
第３の実施の形態においては、不良判定となったＤＵＴの出力異常端子を絞り込むために、ＤＵＴ１と抵抗ユニット２を構成する各抵抗とをそれぞれ個別に接続できるスイッチ１７を設けるとともに、抵抗ユニット２に、互いに異なる抵抗値の複数の抵抗を追加し、ＤＵＴ１に接続すべき抵抗ユニット２の各抵抗をスイッチ１７で個別に選択できるようにしているが、この第３の実施の形態の構成では、回路規模が大きくなってしまうという問題がある。

第６の実施の形態では、こうした問題を解決するようにしている。

図９は、第６の実施の形態における半導体集積回路検査装置の構成を示すブロック図である。

第６の実施の形態の構成は、基本的に第１の実施の形態の構成と同じであるので、同一構成部分には同一の参照符号を付して、その説明を省略する。

第６の実施の形態でも、第４の実施の形態と同様に、ＤＵＴ１の出力端子（ＯＵＴ）及び入出力端子（Ｉ／Ｏ）の全てと抵抗ユニット２との間にバッファユニット３６が新たに設けられる。バッファユニット３６は、ＤＵＴ１の出力端子（ＯＵＴ）及び入出力端子（Ｉ／Ｏ）の各々と個別に接続される複数のバッファから構成され、該複数のバッファは、抵抗ユニット２を構成する複数の抵抗とそれぞれ接続される。バッファユニット３６は、入力インピーダンスが高く、一方、出力インピーダンスが低く、また入力信号電圧を増幅して出力できる所定の出力能力を備えている。

さらにバッファユニット３６は、動作パターン発生器３５から複数のライン３７を介してそれぞれ送られる各ＯＮ／ＯＦＦ制御信号に応じて、バッファユニット３６を構成する各バッファから個別に出力を行ったり、該出力を停止したりする機能を備える。

動作パターン発生器３５は、第１の実施の形態の動作パターン発生器５と同一の機能の他に、電流測定タイミング信号に同期して各ＯＮ／ＯＦＦ制御信号を、バッファユニット３６の各バッファに個別に出力する機能を備える。

図１０は、第６の実施の形態において各ＯＮ／ＯＦＦ制御信号に応じて抵抗ユニット２に流れる電流パターンおよび出力異常端子の絞込みを示すタイミングチャートである。

まず、第５の実施の形態と同様に、各ＯＮ／ＯＦＦ制御信号を同一の信号形態にして、バッファユニット３６の各バッファに対して、所定の動作パターンの動作ステップ毎に、同時に出力して、ＤＵＴ１での電流パターンを良品サンプルでの電流パターンと比較する。この結果、ある動作ステップで電流パターンが異なっていた場合、この動作ステップにおいて、出力異常端子の絞込みを次のように行う。

動作パターン発生器３５は、電流パターンが異なっていた動作ステップを動作パターン（Ａ）として出力しながら、ＯＮ状態のＯＮ／ＯＦＦ制御信号をバッファユニット３６の各バッファに対して順に出力する（（Ｄ）〜（Ｇ））。このＯＮ状態のＯＮ／ＯＦＦ制御信号を出力されているバッファ以外の残りのバッファにはＯＦＦ状態のＯＮ／ＯＦＦ制御信号を出力する。そして、ＯＮ状態のＯＮ／ＯＦＦ制御信号を出力されているバッファに接続された抵抗にのみ流れる電流を電流測定回路３で測定して、該測定値（Ｃ）を、同じ状態で予め得られた良品サンプルの測定値（Ｂ）と比較して、ＯＮ状態のＯＮ／ＯＦＦ制御信号を出力されているバッファに接続されたＤＵＴの端子に対する出力異常判別を行う。

図１０(Ｃ)にマーク「ＮＧ」で示すように、ＤＵＴ１での電流パターン（Ｃ）と良品サンプルでの電流パターン（Ｂ）とが異なる値となった時、ＯＮ状態のＯＮ／ＯＦＦ制御信号を出力されているバッファを特定することにより、該バッファに接続されているＤＵＴ１の出力端子もしくは入出力端子を出力異常端子と特定することができる。

この特定方法では、ＤＵＴ１に所定の動作パターンを何度も入力する必要は無く、ＤＵＴ１と良品サンプルとの各測定値が異なった動作ステップに入った状態を維持したまま、動作パターン発生器３５から出力するＯＮ／ＯＦＦ制御信号を操作するだけでよいため、出力異常端子を特定するまでの所要時間の短縮を図ることができる。

〔第７の実施の形態〕
第７の実施の形態の構成は、基本的に第１の実施の形態の構成と同じであるので、第７の実施の形態の説明では、第１の実施の形態の構成を流用する。

第７の実施の形態では、抵抗ユニット２が、異なる抵抗値をもった各抵抗から構成される他の抵抗ユニットと交換可能であり、また、電流測定回路３の測定レンジを変更可能であるものとする。また、ＬＳＩテスタ８によって行われる検査処理が第１の実施の形態と異なっている。

第７の実施の形態では、良品サンプルに対して、所定の動作パターンの全動作ステップに亘って電流測定を行い、得られた動作ステップ毎の電流量の総和の内、最大電流値と最小電流値と求め、これらの最大電流値と最小電流値とを基に、最大電流値と最小電流値とをそれぞれ中心として所定幅を持った２つの判定基準ゾーンを作成する。次に、ＤＵＴに対して同様に、所定の動作パターンの全動作ステップに亘って電流測定を行い、得られた動作ステップ毎の電流量の総和の内、最大電流値と最小電流値と求め、これらの最大電流値と最小電流値とが、上記の２つの判定基準ゾーン内にそれぞれ収まるか否かを判別して、ＤＵＴに対する良品／不良品の判定を行う。

図１１は、第７の実施の形態における判定基準ゾーンを含む電流パターンを示すタイミングチャートである。

図中４１は、（Ａ）に示す所定の動作パターンの動作ステップ１における良品サンプルから得られる電流値であり、電流測定回路３によって測定された電流値である。（Ｂ）に示す４２は、良品サンプルの全動作ステップに亘る電流パターンの中で最大電流値を示し、４３は、良品サンプルの全動作ステップに亘る電流パターンの中で最小電流値を示す。（Ｃ）に示す４４は、最大電流値４２を基に決定された最大電流値判定基準ゾーンの上限値を示し、４５は、最大電流値判定基準ゾーンの下限値を示す。４６は、最小電流値４３を基に決定された最小電流値判定基準ゾーンの上限値を示し、４７は、最小電流値判定基準ゾーンの下限値を示す。

最大電流値判定基準ゾーンの上限値４４は、良品サンプルの最大電流値４２に、抵抗ユニット２の１つの抵抗を流れる電流値の５０％を加えた値であり、最大電流値判定基準ゾーンの下限値４５は、良品サンプルの最大電流値４２から、抵抗ユニット２の１つの抵抗を流れる電流値の５０％を減じた値である。最小電流値判定基準ゾーンの上限値４６は、良品サンプルの最小電流値４３に、抵抗ユニット２の１つの抵抗を流れる電流値の５０％を加えた値であり、最小電流値判定基準ゾーンの下限値４７は、良品サンプルの最小電流値４３から、抵抗ユニット２の１つの抵抗を流れる電流値の５０％を減じた値である。

例えば、ＤＵＴに対して実施した電流測定で得られた電流パターン（Ｃ）における４８は、全動作ステップの中の最大電流値を示す。この最大電流値４８は、最大電流値判定基準ゾーンの上限値４４を超えているので、ＤＵＴは不良品と判定する。

また同様に、ＤＵＴにおける最大電流値が最大電流値判定基準ゾーンの下限値４５を下回る場合、ＤＵＴにおける全動作ステップの中の最小電流値が最小電流値の判定基準の上限値４６を超える場合、ＤＵＴにおける最小電流値が最小電流値判定基準ゾーンの下限値４７を下回る場合も、ＤＵＴを不良品と判定する。

以上のように、判定基準ゾーンを利用して簡易的にＤＵＴの良品／不良品の選別を行う。これを「第１次選別」とする。

次に、第１の実施の形態と同様に、電流パターンを動作ステップ毎に良品サンプルとＤＵＴとで比較してＤＵＴの良品／不良品の選別を行う「第２次選別」を実施するが、その前に、電流測定回路３の測定レンジに対する最適設定と、抵抗ユニット２の各抵抗の抵抗値に対する最適設定を行う。

第２次選別は、第１の実施の形態で説明したように、所定の動作パターンの動作ステップ毎に出力論理０となる端子数を電流値に変換して、良品／不良品を選別する方法であることから、電流測定回路３は、ＤＵＴの電流の流れる端子の総数が１つでも異なった場合の電流差を検出できる分解能が必要である一方、全動作ステップの中での最大電流値が測定できる電流測定レンジを持つ必要がある。

ところで、抵抗ユニット２を構成する各抵抗の抵抗値を小さく設定して、各抵抗にそれぞれ流れる電流値を大きくすると、電流の流れる端子数の違いによる電流差も大きくなるが、全動作ステップの中での最大電流値も大きくなり、電流測定回路４の電流測定レンジも大きくする必要がある。電流測定レンジを大きくした場合、電流測定回路４の最小分解能が大きくなってしまう。また、測定対象のＤＵＴの端子数が多い場合も電流測定レンジを大きくする必要がある。

図１２は、電流測定回路４の最適な電流測定レンジを設定し、また抵抗ユニットの各抵抗の最適な抵抗値を選択するための処理の手順を示すフローチャートである。この処理は、情報処理機能を備えたＬＳＩテスタ８によって実行されるが、その一部をＬＳＩテスタ８の利用者が行うようにしてもよい。

まずステップＳ２１において、第１次選別で得た良品サンプルの全動作ステップの中の最大電流値４２を基に、電流測定回路４の電流測定レンジを、最大電流値４２を測定できる条件下で測定レンジが最も低くなるように設定する。

次にステップＳ２２で、良品サンプルの最大電流値４２を基に、良品サンプルにおいて全動作ステップの中で、出力論理が同時に０となる端子の数が最大となる場合の端子数を求める。

ステップＳ２３では、ステップＳ２２で求めた最大端子数を基に、ステップＳ２１で設定した電流測定レンジで測定可能な範囲で、抵抗ユニット２を構成する各抵抗に流れる電流値が最大となるような抵抗値を持った抵抗ユニットを抵抗ユニット２用に選択する。

このようにして設定された電流測定レンジを備えた電流測定回路３と、各抵抗が上記のように選択された抵抗値を持った抵抗ユニット２とを用いて、第２次選別を行う。

これにより、まず第１次選別を行うことで、最大電流値または最小電流値が良品サンプルと異なるＤＵＴについては、簡易にＤＵＴの良品／不良品の判定ができて、第２次選別の実行を省略でき、検査時間を短縮することができる。

また、第２次選別では、電流測定回路３の電流測定レンジの最適化と、抵抗ユニット２を構成する各抵抗の抵抗値の最適化とを前もって行うので、ＤＵＴの良品／不良品の判定をより精度よく行うことができる。

なお、第７の実施の形態では、良品サンプルにおける最大電流値および最小電流値を検出して、それらから作成された最大電流値判定基準ゾーンおよび最小電流値判定基準ゾーンを用いて、ＤＵＴの良品／不良品の判定を行っているが、これに代わって、良品サンプルにおける最大電流値または最小電流値を検出して、それから作成された最大電流値判定基準ゾーンまたは最小電流値判定基準ゾーンを用いて、ＤＵＴにおける最大電流値または最小電流値を対応の判定基準ゾーンと比較することによってＤＵＴの良品／不良品の判定を行うようにしてもよい。

〔第８の実施の形態〕
第８の実施の形態の半導体集積回路検査装置では、被検査ＩＣ（半導体集積回路）と同じ機能を持ち正常に動作する標準ＩＣ（良品サンプル）を、被検査ＩＣに対して対に並べて検査を行う。

図１３は、第８の実施の形態の半導体集積回路検査装置の構成を示すブロック図である。

標準ＩＣ５０は、被検査ＩＣ５９と同じ機能をもった検査の基準となるＩＣであり、ＤＣ及びＡＣの電気特性や機能が正常であって、予め良品サンプルとして確認されたものである。なお、標準ＩＣ５０の実際の端子は多数存在するが、図１３では、入力端子５２、出力端子５３、入出力端子５４を代表例として説明する。被検査ＩＣ５９も同様である。

標準ＩＣ５０の入力端子５２は、被検査ＩＣ５９の入力端子６１及び機能検査装置７０のドライバ７１へ接続され、出力端子５３は、被検査ＩＣ５９の出力端子６２へ抵抗器６７を介して接続される。

標準ＩＣ５０の入出力端子５４は、被検査ＩＣ５９の入出力端子６３に抵抗器６８と抵抗器６９とを介して接続される。抵抗器６８と抵抗器６９との接続点には機能検査装置７０のドライバ７２が接続される。

ドライバ７１，７２は、パターン発生器７３から被検査ＩＣ５９の機能検査のためのパターン信号を入力される。

次に、標準ＩＣ５０、被検査ＩＣ５９の電源端子５１、電源端子６０に電流計５６、電流計６５をそれぞれ介して、機能検査装置７０より供給される電源５７、電源６６をそれぞれ接続する。

電流計５６、電流計６５での検出値は比較器５８へそれぞれ送られ、比較器５８は、２つの検出値の絶対値の差を所定のレベルと比較し、その結果を制御装置７４へ送るようにする。

制御装置７４は、比較器５８の結果から被検査ＩＣ５９の良否を判定して、その判定結果を表示装置７５へ送る。２つの検出値の絶対値の差が所定のレベルを超えていると、被検査ＩＣ５９は不良品と判定される。

次に、動作について説明する。

初めに、機能検査装置７０のパターン発生器７３から、被検査ＩＣ５９を検査するためのパターン信号をドライバ７１，７２へ送り、該パターン信号がドライバ７１，７２から入力端子５２、入力端子６１、及び入力状態の入出力端子５４、入出力端子６３に対して送られる。これによって、標準ＩＣ５０及び被検査ＩＣ５９は動作を開始し、入力パターン信号の各動作ステップ（ベクター）に従った出力を始める。

標準ＩＣ５０及び被検査ＩＣ５９の各出力端子及び入出力端子同士は、抵抗器を介してショート状態にあり、もし被検査ＩＣ５９に欠陥があり正常な信号を出力しない場合、標準ＩＣ５０から被検査ＩＣ５９へ、もしくは被検査ＩＣ５９から標準ＩＣ５０へ、抵抗器６７や抵抗器６８、６９を介して出力電流が流れる。

この出力電流の電流値は、「高レベル」を出力している端子の電圧から、「低レベル」を出力している端子の電圧を減算し（こうして得られた値は通常、電源電圧とほぼ等しい値に相当）、この電圧を抵抗器６７の抵抗値で除算した値、あるいは抵抗器６８の抵抗値と抵抗器６９の抵抗値との和で除算した値となる。

そして上記の出力電流は、標準ＩＣ５０から被検査ＩＣ５９へ、またはその逆方向に流れるので、２つのＩＣの電源端子５１，６０に流れる電流量に差が生じることになる。

この２つのＩＣの電源端子５１，６０に流れる電流量を、電流計５６、電流計６５で検出し、比較器５８が、２つの電流量の差の絶対値を所定値と比較する。そして比較器５８は、２つの電流量の差の絶対値が所定値以上である場合には、比較器５８より制御装置７４へ信号を送り、被検査ＩＣ５９を不良品と判定して表示装置７５へ検査結果を表示させる。

なお、入出力端子５４、入出力端子６３が出力状態の時、入出力端子６３がハイインピーダンスになる不良の場合、入出力端子６３に電流が流れないので、入出力端子５４にも電流が流れず、したがって比較器５８で電流差は検出されない。そこで、パターン発生器７３が、出力論理と反対の論理の出力をドライバ７２に出力させ、入出力端子５４に電流が流れるようにして、比較器５８で電流差が検出できるようにする。これによって、入出力端子６３がハイインピーダンスになる不良でも、該不良を検出できるようにする。

また、入出力端子５４、入出力端子６３がハイインピーダンス状態の時は、パターン発生器７３がドライバ７２を、パターン信号の１動作ステップ（ベクター）内で「高レベル」、「低レベル」に切り替え、どちらのレベルでも比較器５８で電流差が検出できないとき、入出力端子５４、入出力端子６３がともにハイインピーダンス状態であるとする。

同様に、被検査ＩＣ５９の出力端子６２がハイインピーダンス（Ｈｉ−Ｚもしくは、３−ｓｔａｔｅ）機能を持つ場合も、上記の入出力端子６３での検出方法と同じ方法でハイインピーダンスの状態を検出する。

なお、上記の第８の実施の形態では、電源端子５１や電源端子６０の側に電流計５６、電流計６５を接続しているが、電流計をＧＮＤ端子５５、ＧＮＤ端子６４の側へ接続したり、電源端子及びＧＮＤ端子の両側へ挿入するようにして、精度の高い検査を行うようにしてもよい。

また、電流計５６、電流計６５を、ピーク値を検出タイプの電流形で代えたり、電流波形を積分するタイプの電流形で代えたりすることも可能である。

〔第９の実施の形態〕
第９の実施の形態では、パターン発生器が、被検査ＩＣ（半導体集積回路）の出力論理の期待値を出力し、該パターン発生器を、被検査ＩＣに対して対に並べて検査を行う。

図１４は、第９の実施の形態の半導体集積回路検査装置の構成を示すブロック図である。

被検査ＩＣ７８の電源端子７７は、検査装置８３より供給される電源７６へ接続され、ＧＮＤ端子８２はＧＮＤへ接地される。被検査ＩＣ７８の入力端子７９、出力端子８０、入出力端子８１は、検査装置８３の出力端子８４ａ〜８４ｃへそれぞれ接続させる。

出力端子８４ａ〜８４ｃは、抵抗器８５ａ〜８５ｃをそれぞれ介してドライバ８８ａ〜８８ｃへ接続される。ドライバ８８ａ〜８８ｃの電源端子８９ａ〜８９ｃはまとめて電流計８７を介して電源８６へ接続される。電源８６は、被検査ＩＣ７８の電源７６の電圧と同じ電圧に設定される。

ドライバ８８ａ〜８８ｃのＧＮＤ端子９０ａ〜９０ｃはまとめて電流計９１を介してＧＮＤへ接地される。

ドライバ８８ａ〜８８ｃにはパターン発生器９２から被検査ＩＣ７８の機能検査のためのパターン信号が入力される。このパターン信号は、機能検査のための入力論理とその時の出力論理の期待値とから構成される。

パターン発生器９２は、制御装置９３で制御される。電流計８７、電流計９１の検出値は比較器９４へ送られ、比較器９４は、２つの検出値の少なくとも一方を所定レベルと比較し、その結果を制御装置９３へ送る。

制御装置９３は、比較器９４からの比較結果から被検査ＩＣ７８の良否を判定して、その判定結果を表示装置９５へ送る。２つの検出値の少なくとも一方が所定レベルを超えていれば、被検査ＩＣ７８が不良品と判定される。

次に動作について説明する。

初めに、検査装置８３のパターン発生器９２が、被検査ＩＣ７８を検査するためのパターン信号をドライバ８８ａ、ドライバ８８ｃを介して被検査ＩＣ７８の入力端子７９や入出力端子８１へ出力する。このパターン信号を受け取った被検査ＩＣ５９は動作を開始し、入力パターン信号に従った出力を始める。

被検査ＩＣ７８の出力端子８０及び入出力端子８１は、抵抗器８５ｂ、抵抗器８５ｃをそれぞれ介して検査装置８３のドライバ８８ｂ、ドライバ８８ｃとショート状態にあるので、もし被検査ＩＣ７８に欠陥があって正常な信号を出力しない場合、検査装置８３のドライバ８８ｂ、ドライバ８８ｃから被検査ＩＣ７８へ、もしくは被検査ＩＣ７８からドライバ８８ｂ、ドライバ８８ｃへ、抵抗器８５ｂ、抵抗器８５ｃを介して電流が流れる。

被検査ＩＣ７８が良品である場合、ドライバ８８ｂの出力と被検査ＩＣ７８の出力端子８０の信号、あるいはドライバ８８ｃの出力と入出力端子８１の信号とは、レベルが一致していて、電流計８７、電流計９１には、ドライバ８８ａ〜８８ｃがスイッチングする時の瞬間的な貫通電流以外の電流はほとんど流れない。

しかし、被検査ＩＣ７８が不良品である場合には、ドライバ８８ｂやドライバ８８ｃが電流をソースあるいはシンクするので、電流計８７、電流計９１のいずれか、又は両方に大きな電流が流れることになる。

比較器９４が、電流計８７、電流計９１で検出した２つの電流値を所定値（電源電圧を抵抗器８５ｂまたは抵抗器８５ｃの抵抗値で除算して得られた電流値に相当）と比較し、その比較結果を制御装置９３へ送る。制御装置９３は、２つの電流値が所定値以上であるという比較結果ならば、被検査ＩＣ７８を不良品と判定して、表示装置９５にその判定結果を表示させる。

なお、被検査ＩＣ７８の入出力端子８１がハイインピーダンス状態であることが疑われる場合は、パターン発生器９２が、ドライバ８８ｃをパターン信号の１動作ステップ（１ベクター）内で「高レベル」、「低レベル」に切り替える。これらのどちらのレベルでも電流計８７、電流計９１に電流が流れないことによって、入出力端子８１のハイインピーダンス状態を確認することができる。

同様に、被検査ＩＣ７８の出力端子８０がハイインピーダンス（Ｈｉ−Ｚもしくは、３−ｓｔａｔｅ）機能を持つ場合も、入出力端子８１に対する上記のレベル切換と同じ方法によって、出力端子８０のハイインピーダンスの状態を確認することができる。

なお、抵抗器８５ａは、出力端子８４ａ〜８４ｃが同じ回路構成となるように挿入しているが、特に必要が無ければ省略してもよい。

また、第９の実施の形態では、ドライバ８８ａ〜８８ｃの電源端子８９ａ〜８９ｃ、ＧＮＤ端子９０ａ〜９０ｃをそれぞれまとめて電流計８７、電流計９１へ接続しているが、これに代わって、ドライバ８８ａ〜８８ｃの各々に電流計を用意したり、ドライバ８８ａ〜８８ｃの各々に、電流計８７、電流計９１を接続する、しないを選択可能にしてもよい。これによって、被検査ＩＣ７８の各端子毎の特性をより高い精度で検査することも可能となる。

また、第９の実施の形態では、ドライバ８８ｂと出力端子８０との間に抵抗器８５ｂを挿入しているが、この抵抗器８５ｂをコンデンサなど他の部品や回路で代えることが可能である。また、電流計８７、電流計９１を、ピーク値を検出タイプの電流形で代えたり、電流波形を積分するタイプの電流形で代えたりすることも可能である。

〔第１０の実施の形態〕
第１０の実施の形態は、第９の実施の形態の半導体集積回路検査装置の入出力端子の検査方法を発展させたものである。

図１５は、第１０の実施の形態における半導体集積回路の入出力端子用の検査装置の構成を示すブロック図である。

被検査ＩＣ２０１の電源端子２０４は電源２０３へ接続され、ＧＮＤ端子２０５はＧＮＤへ接地される。被検査ＩＣ２０１の入出力端子２０２は検査装置２０６の出力端子２０７へ接続させる。

出力端子２０７は抵抗器２０８を介してドライバ２０９へ接続され、ドライバ２０９はパターン発生器２１８へ接続される。パターン発生器２１８は、被検査ＩＣ２０１の機能検査のためのパターン信号をドライバ２０９に出力する。このパターン信号は、被検査ＩＣ２０１の機能検査のための入力パターン及びこの入力パターンに応じて被検査ＩＣ２０１が正常であれば出力するだろう期待値を含む。

ドライバ２０９の電源端子２１０は、電流計２１３を介して電源２１２へ接続される。電源２１２は、被検査ＩＣ２０１の電源２０３の電圧と同じ電圧に設定される。ドライバ２０９のＧＮＤ端子２１１は電流計２１４を介してＧＮＤへ接地される。

また、出力端子２０７は抵抗器２１５へも接続され、抵抗器２１５はハイインピーダンス検査用ドライバ２１６へ接続される。ハイインピーダンス検査用ドライバ２１６はパターン発生器２１８へ接続され、パターン発生器２１８に接続されたドライバ２０９が出力する論理信号に対して反転した論理信号（負論理の出力信号）を出力する。

なお、ハイインピーダンス検査用ドライバ２１６には出力イネーブル端子２１７を設け、この出力イネーブル端子２１７にパターン発生器２１８から、パターン信号に応じてイネーブル信号およびディセーブル信号が入力される。ハイインピーダンス検査用ドライバ２１６は、イネーブル信号が入力されると出力状態になり、ディセーブル信号が入力されるとハイインピーダンス状態になって出力しない状態になる。

パターン発生器２１８は制御装置２１９で制御される。

電流計２１３、電流計２１４の検出値は比較器２２０へ送られ、比較器２２０は、２つの検出値の少なくとも一方を所定値と比較し、その比較結果を制御装置２１９へ送る。制御装置２１９は、２つの検出値の少なくとも一方が所定値を超えていれば、被検査ＩＣ２０１が不良品であると判定し、その判定結果を表示装置２２１へ送り、表示させる。

なお、図１５では被検査ＩＣ２０１に１端子だけの入出力端子２０２を図示するが、実際には入出力端子は複数存在し、ドライバおよびハイインピーダンス検査用ドライバも各入出力端子に対応して複数存在し、複数のドライバは、図１４に示す第９の実施の形態のように、電流計２１３、電流計２１４に接続される。

次に動作について説明する。

被検査ＩＣ２０１の入出力端子２０２が入力状態もしくはハイインピーダンス状態を疑われる時は、パターン発生器２１８が、ハイインピーダンス検査用ドライバ２１６の出力イネーブル端子２１７にディセーブル信号を出力して、ハイインピーダンス検査用ドライバ２１６の出力をハイインピーダンス状態にする。

そしてパターン発生器２１８は、被検査ＩＣ２０１の入出力端子２０２が入力状態であれば、ドライバ２０９を介して被検査ＩＣ２０１へパターン信号を出力する。また、被検査ＩＣ２０１の入出力端子２０２がハイインピーダンス状態を疑われる場合は、ドライバ２０９の出力を「高レベル」、「低レベル」に切り替えて、どちらのレベルでも電流計２１３，２１４に電流が流れないことからハイインピーダンス状態を確認する。

以上の動作は第９の実施の形態の場合と同じである。

次に被検査ＩＣ２０１の入出力端子２０２が出力状態へ変わった時、パターン発生器２１８はハイインピーダンス検査用ドライバ２１６の出力イネーブル端子２１７にイネーブル信号を出力して、ハイインピーダンス検査用ドライバ２１６を出力状態にする。この出力状態になったハイインピーダンス検査用ドライバ２１６は、パターン発生器２１８から送られたパターン信号を反転して出力するので、ドライバ２０９の出力論理に対して反転した負論理（反対の出力信号）を出力する。

もし、被検査ＩＣ２０１の入出力端子２０２の出力が「高レベル」で、期待値も「高レベル」であるとすると、ドライバ２０９の出力も「高レベル」であり、抵抗器２０８に電流は流れない。しかしこのとき、ハイインピーダンス検査用ドライバ２１６は「低レベル」を出力するので、入出力端子２０２との間に電位差が生じて、入出力端子２０２から抵抗器２１５を介してハイインピーダンス検査用ドライバ２１６側へ電流が流れる。なお、ドライバ２０９も「高レベル」を出力しているが、抵抗器２０８が介在するので、ドライバ２０９からハイインピーダンス検査用ドライバ２１６側へ電流はほとんど流れない。ドライバ２０９にほとんど電流が流れないので、被検査ＩＣ２０１は良品と判定される。

次に、被検査ＩＣ２０１の入出力端子２０２の期待値が「高レベル」であるのに、入出力端子２０２がハイインピーダンス状態となる不良について、以下に説明する。

もし、パターン発生器２１８が、ハイインピーダンス検査用ドライバ２１６の出力イネーブル端子２１７にディセーブル信号を出力していて、ハイインピーダンス検査用ドライバ２１６の出力がハイインピーダンス状態になっている場合、被検査ＩＣ２０１の入出力端子２０２の期待値が「高レベル」、すなわち、ドライバ２０９の出力が「高レベル」であり、このとき、入出力端子２０２がハイインピーダンス状態であるとすると、抵抗器２０８には電流が流れず、入出力端子２０２がハイインピーダンス状態となる不良を検出できない。つまり、ハイインピーダンス検査用ドライバ２１６が存在しないような、第９の実施の形態の装置では、入出力端子２０２がハイインピーダンス状態となる不良を検出できないことがわかる。

そこで第１０の実施の形態ではこうした場合に、パターン発生器２１８が、ハイインピーダンス検査用ドライバ２１６の出力イネーブル端子２１７にイネーブル信号を出力していて、出力イネーブル端子２１７を出力状態にする。そのため、ハイインピーダンス検査用ドライバ２１６は、ドライバ２０９の出力が「高レベル」であるので、「低レベル」を出力する。このとき、入出力端子２０２がハイインピーダンス状態になっているならば、「高レベル」であるドライバ２０９から抵抗器２０８、抵抗器２１５を介してハイインピーダンス検査用ドライバ２１６へ電流が流れ込む。この電流が電流計２１３によって検出されるので、被検査ＩＣ２０１が不良であると判定され、入出力端子２０２がハイインピーダンス状態となる不良が検出され得る。

なお、第１０の実施の形態において比較器２２０で用いる比較基準としての所定値は、第９の実施の形態と異なり、電源２１２の電源電圧を、抵抗器２０８の抵抗値と抵抗器２１５の抵抗値との和で除算して得た値である。

以上の説明では、被検査ＩＣ２０１の入出力端子２０２の期待値が「高レベル」であり、入出力端子２０２がハイインピーダンス状態の不良である場合であったが、被検査ＩＣ２０１の入出力端子２０２の期待値が「低レベル」であり、入出力端子２０２がハイインピーダンス状態の不良である場合は、ハイインピーダンス検査用ドライバ２１６が「高レベル」を出力するので、ハイインピーダンス検査用ドライバ２１６から抵抗器２１５、抵抗器２０８を介してドライバ２０９に電流が流れ、この電流が電流計２１４で検出される。したがって、この場合も被検査ＩＣ２０１が不良であると判定され、入出力端子２０２がハイインピーダンス状態となる不良が検出され得る。

一般的に、半導体集積回路の機能検査（ファンクション検査）はＤＣ電気特性検査後に実施されるので、入出力端子を持たないＬＳＩ、出力端子にハイインピーダンス機能のないＬＳＩでは、オープン不良などのハイインピーダンス状態となる不良が、ＤＣ電気特性検査によって検出される。しかし、内部ロジックのコントロールによって入出力端子がハイインピーダンス状態となるＬＳＩでは、内部ロジックの論理的不良によりハイインピーダンス状態となることも想定されるので、本実施の形態のような検査装置が有効となる。

なお、上記の各実施の形態では、被検査半導体集積回路（ＩＣ）と、良品サンプル（標準ＩＣ）あるいは検査装置との出力信号の不一致を各電源端子に流れる電流によって検出することを原理の根幹としており、電源端子に流れる電流波形をどの様に観測して検出するかは、対象となるＩＣに合わせて選択されるべきものであり、また、その検出値の比較の方法も、対象となるＩＣに合わせて選択されるべきものである。

なおまた、本発明は、デジタルＩＣだけでなく、Ｄ／ＡコンバータなどのアナログＩＣの検査にも適用可能である。

本発明に係る第１の実施の形態の半導体集積回路検査装置の構成を示すブロック図である。 動作パターン発生器から発生される所定の動作パターンと、電流測定回路で測定される電流値とを示すタイミングチャートである。 第２の実施の形態の半導体集積回路検査装置の構成を示すブロック図である。 第２の実施の形態におけるＬＳＩテスタにおいて実行されるＤＵＴに対する検査処理の手順を示すフローチャートである。 第３の実施の形態における不良端子の絞り込み手順を示すフローチャートである。 第４の実施の形態における半導体集積回路検査装置の構成を示すブロック図である。 第５の実施の形態における半導体集積回路検査装置の構成を示すブロック図である。 第５の実施の形態においてＯＮ／ＯＦＦ制御信号に応じて抵抗に流れる電流パターンを示すタイミングチャートである。 第６の実施の形態における半導体集積回路検査装置の構成を示すブロック図である。 第６の実施の形態において各ＯＮ／ＯＦＦ制御信号に応じて抵抗に流れる電流パターンおよび出力異常端子の絞込みを示すタイミングチャートである。 第７の実施の形態における判定基準ゾーンを含む電流パターンを示すタイミングチャートである。 電流測定回路の最適な電流測定レンジを設定し、また抵抗ユニットの各抵抗の最適な抵抗値を選択するための処理の手順を示すフローチャートである。 第８の実施の形態の半導体集積回路検査装置の構成を示すブロック図である。 第９の実施の形態の半導体集積回路検査装置の構成を示すブロック図である。 第１０の実施の形態における半導体集積回路の入出力端子用の検査装置の構成を示すブロック図である。 従来の半導体集積回路の検査装置の構成例を示す図である。

符号の説明

１ 半導体集積回路（ＤＵＴ）
２ 抵抗ユニット（複数の抵抗器）
３ 電流測定回路（測定手段）
４ 電圧印加回路（印加手段）
５ 動作パターン発生器（入力手段）
６ 直流電源
７ 直流電源
８ ＬＳＩテスタ（比較手段、判定手段）
１３ ＬＳＩテスタ
１４ 半導体集積回路（ＤＵＴ）
１７ スイッチ
１８ スイッチコントロール信号発生器
１９ 抵抗
２０ 電流測定回路
２１ 電圧印加回路

Claims (10)

1. 半導体集積回路の複数の出力端子にそれぞれ接続される複数の抵抗器と、
   前記複数の抵抗器に所定の電圧を印加する印加手段と、
   前記半導体集積回路の入力端子に所定の動作パターン信号を入力する入力手段と、
   前記入力手段による所定の動作パターン信号の入力によって前記複数の抵抗器にそれぞれ流れる電流量の総和を測定する測定手段と、
   前記出力端子が同一の抵抗値を有する抵抗器と夫々接続される第１の状態と、前記出力端子が互いに異なる抵抗値を有する抵抗器と夫々接続される第２の状態との間で複数の出力端子に対する複数の抵抗器の接続状態を切替え制御する制御手段と、
   前記測定手段によって測定された電流量の総和と、前記半導体集積回路の代わりに予め正常に動作することが確認されている半導体集積回路と同一機能を持った良品サンプルに前記所定の動作パターン信号を入力した際の前記測定手段によって測定された電流量の総和の正常値とを比較する比較手段と、
   前記比較手段による比較結果に基づき、前記半導体集積回路が正常であるか否かを判定する判定手段とを有し、
   前記判定手段は、前記第１の状態および前記第２の状態の両方において、前記測定された電流量の総和が正常であると判定したときに前記半導体集積回路が正常であると判定することを特徴とする半導体集積回路検査装置。
2. 前記所定の動作パターン信号は、複数の動作ステップから成り、
   前記測定手段および前記比較手段は、前記所定の動作パターン信号の動作ステップ毎に、前記測定および前記比較をそれぞれ行うことを特徴とする請求項１記載の半導体集積回路検査装置。
3. 前記半導体集積回路の複数の出力端子を複数のブロックに分割し、
   前記複数のブロックの各々に対して個別に、前記印加手段と前記入力手段と前記測定手段と前記比較手段と前記判定手段とを動作させることを特徴とする請求項１又は２記載の半導体集積回路検査装置。
4. 前記複数の抵抗器が、前記半導体集積回路の複数の出力端子に、それぞれバッファを介して接続されることを特徴とする請求項１又は２記載の半導体集積回路検査装置。
5. 前記複数のバッファから信号を出力するタイミングを制御する制御信号を、前記動作パターン信号に同期して、前記複数のバッファに出力する制御信号出力手段を更に有することを特徴とする請求項４記載の半導体集積回路検査装置。
6. 前記複数のバッファの各々に同時に制御信号が入力することを特徴とする請求項５記載の半導体集積回路検査装置。
7. 前記複数のバッファの各々に個別に制御信号が入力することを特徴とする請求項５記載の半導体集積回路検査装置。
8. 前記制御信号出力手段が、前記判定手段によって異常であると判定された動作ステップにおいて、前記制御信号を前記複数のバッファのそれぞれに順次入力させ、前記判定手段によって出力端子を順に判定することを特徴とする請求項７記載の半導体集積回路検査装置。
9. 前記比較手段が、電流量の総和の正常値として所定幅の判定基準ゾーンを有し、
   前記半導体集積回路に対して前記測定手段によって測定した電流量が、前記判定基準ゾーン内に収まっているか否かを判別し、前記測定手段によって測定した電流量が前記判定基準ゾーン内に収まっていない場合に、前記半導体集積回路に異常があると決定することを特徴とする請求項２記載の半導体集積回路検査装置。
10. 半導体集積回路の複数の出力端子にそれぞれ接続される複数の抵抗器を備えた半導体集積回路検査装置における半導体集積回路検査方法であって、
    前記複数の抵抗器に所定の電圧を印加する印加ステップと、
    前記半導体集積回路の入力端子に所定の動作パターン信号を入力する入力ステップと、
    前記所定の動作パターン信号の入力によって前記複数の抵抗器にそれぞれ流れる電流量の総和を測定する測定ステップと、
    前記出力端子が同一の抵抗値を有する抵抗器と夫々接続される第１の状態と、前記出力端子が互いに異なる抵抗値を有する抵抗器と夫々接続される第２の状態との間で複数の出力端子に対する複数の抵抗器の接続状態を切替え制御する制御ステップと、
    前記測定ステップによって測定された電流量の総和と、前記半導体集積回路の代わりに予め正常に動作することが確認されている半導体集積回路と同一機能を持った良品サンプルに前記所定の動作パターン信号を入力した際の前記測定ステップにおいて測定された電流量の総和の正常値とを比較する比較ステップと、
    前記比較ステップにおける比較結果に基づき、前記半導体集積回路が正常であるか否かを判定する判定ステップとを有し、
    前記判定ステップにおいて、前記第１の状態および前記第２の状態の両方において前記測定された電流量の総和が正常であると判定したときに前記半導体集積回路が正常であると判定することを特徴とする半導体集積回路検査方法。

Images