JP2001091920A - 試験回路 - Google Patents
試験回路Info
- Publication number
- JP2001091920A JP2001091920A JP26721999A JP26721999A JP2001091920A JP 2001091920 A JP2001091920 A JP 2001091920A JP 26721999 A JP26721999 A JP 26721999A JP 26721999 A JP26721999 A JP 26721999A JP 2001091920 A JP2001091920 A JP 2001091920A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- test
- circuits
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 液晶駆動信号発生回路の自動測定で全出力誤
動作検出可能な試験波形と複数の比較回路を有する試験
回路を提供することにある。 【解決手段】 複数ある液晶駆動信号発生回路にＥＸＯ
Ｒ回路からなる比較回路をそれぞれ設けて、該比較回路
を直列接続し、一方を電位固定し、一方を検出端子で外
部出力する回路構成で、信号電極駆動ＩＣに同一な画像
データ入力信号と、奇数端子出力と偶数端子出力が異な
る電位出力を期待値とする第１の画像データ入力信号
と、前記出力端子で二出力毎に異なる電位出力を期待値
とする第２の画像データ入力信号を用いて、前記信号電
極駆動ＩＣの前記外部出力端子に対し非接触で、動作試
験を行う試験回路。
動作検出可能な試験波形と複数の比較回路を有する試験
回路を提供することにある。 【解決手段】 複数ある液晶駆動信号発生回路にＥＸＯ
Ｒ回路からなる比較回路をそれぞれ設けて、該比較回路
を直列接続し、一方を電位固定し、一方を検出端子で外
部出力する回路構成で、信号電極駆動ＩＣに同一な画像
データ入力信号と、奇数端子出力と偶数端子出力が異な
る電位出力を期待値とする第１の画像データ入力信号
と、前記出力端子で二出力毎に異なる電位出力を期待値
とする第２の画像データ入力信号を用いて、前記信号電
極駆動ＩＣの前記外部出力端子に対し非接触で、動作試
験を行う試験回路。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶駆動用の信号
電極駆動回路ＩＣおよび、画像データ記憶回路を搭載し
た信号電極駆動回路ＩＣの複数の信号電極端子に非接触
で行われる動作試験において、複数の比較回路を設けて
動作試験する試験回路に関する。
電極駆動回路ＩＣおよび、画像データ記憶回路を搭載し
た信号電極駆動回路ＩＣの複数の信号電極端子に非接触
で行われる動作試験において、複数の比較回路を設けて
動作試験する試験回路に関する。
【０００２】
【従来の技術】液晶駆動用の信号電極駆動回路ＩＣで
は、液晶を駆動する外部出力端子が複数あり、これを直
接接触で、出力電位を検査することが出来ない。したが
って、外部出力端子に非接触でかつ、全ての外部出力端
子の出力電位を検査する試験回路および１つ以上の出力
検出端子が必要になる。特にパルス幅変調（以下ＰＷＭ
と略すことがある）や、ライン毎の画像データ記憶回路
を有する場合には、内部ロジックの動作を検査する必要
がある。前記外部出力端子を短絡した電流測定の手段も
あるが、電流安定時間や、測定波形の入力と、電流測定
とを切り替える時間を要してしまう。
は、液晶を駆動する外部出力端子が複数あり、これを直
接接触で、出力電位を検査することが出来ない。したが
って、外部出力端子に非接触でかつ、全ての外部出力端
子の出力電位を検査する試験回路および１つ以上の出力
検出端子が必要になる。特にパルス幅変調（以下ＰＷＭ
と略すことがある）や、ライン毎の画像データ記憶回路
を有する場合には、内部ロジックの動作を検査する必要
がある。前記外部出力端子を短絡した電流測定の手段も
あるが、電流安定時間や、測定波形の入力と、電流測定
とを切り替える時間を要してしまう。
【０００３】図４に、複数ある液晶駆動信号発生回路の
ロジック検査として構成される試験回路を示す。また図
５に、図４で示す試験回路により検査可能な試験例を示
す。図６にはパルス幅変調を有する前記液晶駆動信号発
生回路の出力試験における試験例を示す。
ロジック検査として構成される試験回路を示す。また図
５に、図４で示す試験回路により検査可能な試験例を示
す。図６にはパルス幅変調を有する前記液晶駆動信号発
生回路の出力試験における試験例を示す。
【０００４】図４に示す試験回路は、複数個のＡＮＤ回
路と、複数個のＯＲ回路と、第１の試験用端子４００
と、第２の試験用端子４０４と、第１のＡＮＤ回路４０
８をプルアップし、第１のＯＲ回路４１２をプルダウン
した回路で構成され、前記複数個あるＡＮＤ回路は、隣
接するＡＮＤ回路を直列に接続し、第２のＡＮＤ回路４
１６の出力を第１の試験用端子４００から検出する論理
構成とし、前記複数個あるＯＲ回路は、隣接するＯＲ回
路を直列に接続し、第２のＯＲ回路４２０の出力を第２
の試験用端子４０４から検出する論理構成としている。
路と、複数個のＯＲ回路と、第１の試験用端子４００
と、第２の試験用端子４０４と、第１のＡＮＤ回路４０
８をプルアップし、第１のＯＲ回路４１２をプルダウン
した回路で構成され、前記複数個あるＡＮＤ回路は、隣
接するＡＮＤ回路を直列に接続し、第２のＡＮＤ回路４
１６の出力を第１の試験用端子４００から検出する論理
構成とし、前記複数個あるＯＲ回路は、隣接するＯＲ回
路を直列に接続し、第２のＯＲ回路４２０の出力を第２
の試験用端子４０４から検出する論理構成としている。
【０００５】図４で、複数個のＡＮＤ回路のもう一方の
入力に接続される液晶駆動信号発生回路４２８の出力が
同一な上側のロジック駆動電位を出力するとき、ＡＮＤ
回路論理により上側のロジック駆動電位が第１の試験用
端子４００に検出される回路構成をとる。
入力に接続される液晶駆動信号発生回路４２８の出力が
同一な上側のロジック駆動電位を出力するとき、ＡＮＤ
回路論理により上側のロジック駆動電位が第１の試験用
端子４００に検出される回路構成をとる。
【０００６】一方、図４の複数個のＯＲ回路も同様に、
複数個のＯＲ回路のもう一方の入力に接続される液晶駆
動信号発生回路４２８の出力が同一な下側のロジック駆
動電位を出力するとき、ＯＲ回路論理により下側のロジ
ック駆動電位が第２の試験用端子４０４に検出される回
路構成をとる。
複数個のＯＲ回路のもう一方の入力に接続される液晶駆
動信号発生回路４２８の出力が同一な下側のロジック駆
動電位を出力するとき、ＯＲ回路論理により下側のロジ
ック駆動電位が第２の試験用端子４０４に検出される回
路構成をとる。
【０００７】図４で示す回路は、前記した複数ある液晶
駆動信号発生回路４２８および記憶回路（図示せず）を
有する液晶駆動信号発生回路４２８の出力が、同一の信
号出力である全出力端子同一出力試験を行う際に、第１
の試験用端子４００と、第２の試験用端子４０４から電
位を検出することで、内部ロジックの解析も同時に検査
する試験回路である。
駆動信号発生回路４２８および記憶回路（図示せず）を
有する液晶駆動信号発生回路４２８の出力が、同一の信
号出力である全出力端子同一出力試験を行う際に、第１
の試験用端子４００と、第２の試験用端子４０４から電
位を検出することで、内部ロジックの解析も同時に検査
する試験回路である。
【０００８】図５では、図４で示した前記液晶駆動信号
発生回路４２８または前記記憶回路（図示せず）を有す
る液晶駆動信号発生回路４２８の出力ノードの波形を示
している。この場合、前記液晶駆動信号発生回路４２８
の全出力が上側のロジック駆動電位となるような外部信
号を入力したとき、期間１に示すような、一つ以上の前
記出力波形が誤動作により排他的電位となれば、ＡＮＤ
回路により第１の試験用端子４００には下側のロジック
駆動電位が検出され、試験結果はＦＡＩＬとなる。同様
に、前記液晶駆動信号発生回路４２８の全出力を下側の
ロジック駆動電位となるような外部信号を入力したとき
に、期間２のような、一つ以上の前記出力が誤動作によ
り排他的電位であれば、ＯＲ回路により第２の試験用端
子４０４に上側のロジック駆動電位が検出され、試験結
果はＦＡＩＬとなる。
発生回路４２８または前記記憶回路（図示せず）を有す
る液晶駆動信号発生回路４２８の出力ノードの波形を示
している。この場合、前記液晶駆動信号発生回路４２８
の全出力が上側のロジック駆動電位となるような外部信
号を入力したとき、期間１に示すような、一つ以上の前
記出力波形が誤動作により排他的電位となれば、ＡＮＤ
回路により第１の試験用端子４００には下側のロジック
駆動電位が検出され、試験結果はＦＡＩＬとなる。同様
に、前記液晶駆動信号発生回路４２８の全出力を下側の
ロジック駆動電位となるような外部信号を入力したとき
に、期間２のような、一つ以上の前記出力が誤動作によ
り排他的電位であれば、ＯＲ回路により第２の試験用端
子４０４に上側のロジック駆動電位が検出され、試験結
果はＦＡＩＬとなる。
【０００９】例えば、図６に示すようなパルス幅変調
で、特に表示する階調数が多い場合には、前記した液晶
駆動信号発生回路４２８の電位状態の遷移が起きる期間
だけでなく、パルス幅変調回路（図示せず）のロジック
動作も検査する必要があるため、試験回数が増えてしま
う。
で、特に表示する階調数が多い場合には、前記した液晶
駆動信号発生回路４２８の電位状態の遷移が起きる期間
だけでなく、パルス幅変調回路（図示せず）のロジック
動作も検査する必要があるため、試験回数が増えてしま
う。
【００１０】図６では、例として１６階調表示可能なパ
ルス幅変調回路（図示せず）を備える信号電極駆動ＩＣ
を示しているが、この場合、階調信号を発生する内部ロ
ジックの誤動作を検査する必要があるため、複数ある前
記液晶駆動信号発生回路４２８または画像データ信号を
記憶する記憶回路（図示せず）の出力に対し、最低でも
１６ヶ所の電位を測定することが望ましい。図４の試験
回路は、ロジックで構成される試験回路であるので、前
記した１６ヶ所を電位測定による試験が可能となる。
ルス幅変調回路（図示せず）を備える信号電極駆動ＩＣ
を示しているが、この場合、階調信号を発生する内部ロ
ジックの誤動作を検査する必要があるため、複数ある前
記液晶駆動信号発生回路４２８または画像データ信号を
記憶する記憶回路（図示せず）の出力に対し、最低でも
１６ヶ所の電位を測定することが望ましい。図４の試験
回路は、ロジックで構成される試験回路であるので、前
記した１６ヶ所を電位測定による試験が可能となる。
【００１１】図６の複数の液晶駆動信号発生回路４２８
の階調信号は、期間３において、ＡＮＤ回路側の試験回
路により、第１の試験用端子４００にＦＡＩＬである下
側のロジック駆動電位が検出され、期間４において、Ｏ
Ｒ回路側の試験回路により、第２の試験用端子４０４に
ＦＡＩＬである上側のロジック駆動電位が検出されるこ
とにより正常動作、非正常動作の判定が行える。
の階調信号は、期間３において、ＡＮＤ回路側の試験回
路により、第１の試験用端子４００にＦＡＩＬである下
側のロジック駆動電位が検出され、期間４において、Ｏ
Ｒ回路側の試験回路により、第２の試験用端子４０４に
ＦＡＩＬである上側のロジック駆動電位が検出されるこ
とにより正常動作、非正常動作の判定が行える。
【００１２】
【発明が解決しようとする課題】信号電極駆動ＩＣの外
部出力信号に対する試験では、複数個あるＩＣ外部出力
端子４２４を直接的に針等で接触させて外部出力電位の
測定ができない。そのため、外部出力端子４２４をトラ
ンスファーゲート等の回路により短絡した電流測定によ
り外部出力信号の状態を検査する方法や、試験用の回路
を別に設ける方法がある。
部出力信号に対する試験では、複数個あるＩＣ外部出力
端子４２４を直接的に針等で接触させて外部出力電位の
測定ができない。そのため、外部出力端子４２４をトラ
ンスファーゲート等の回路により短絡した電流測定によ
り外部出力信号の状態を検査する方法や、試験用の回路
を別に設ける方法がある。
【００１３】外部出力信号の試験は、最低でも、信号電
極駆動ＩＣに複数個ある外部出力信号が、全て同一とな
るような画像データ入力信号を入力する全出力同一試験
と、複数個ある外部出力信号のそれぞれに適切な画像デ
ータ入力信号が内部回路に記憶されて、適切なクロック
のエッジで読み出され、外部出力信号が得られているか
を試験する排他的出力試験が必要である。
極駆動ＩＣに複数個ある外部出力信号が、全て同一とな
るような画像データ入力信号を入力する全出力同一試験
と、複数個ある外部出力信号のそれぞれに適切な画像デ
ータ入力信号が内部回路に記憶されて、適切なクロック
のエッジで読み出され、外部出力信号が得られているか
を試験する排他的出力試験が必要である。
【００１４】ただし、試験時間を短縮することは、量産
ＩＣにとって必要不可欠であるため、できる限り電位測
定による検査方法を採ることが望ましい。図４に示した
試験回路は、全出力同一試験に最も適しており、排他的
出力試験の場合は、正確に所定の液晶駆動信号発生回路
へ画像データ信号が配信されたかが未知である。
ＩＣにとって必要不可欠であるため、できる限り電位測
定による検査方法を採ることが望ましい。図４に示した
試験回路は、全出力同一試験に最も適しており、排他的
出力試験の場合は、正確に所定の液晶駆動信号発生回路
へ画像データ信号が配信されたかが未知である。
【００１５】具体的に、複数個ある外部出力信号を発生
する液晶駆動信号発生回路４２８のすべての内部ロジッ
ク動作を検査するためには、前記した全出力同一試験
と、排他的出力試験の双方を、電位測定によって試験可
能な試験回路が望ましい。
する液晶駆動信号発生回路４２８のすべての内部ロジッ
ク動作を検査するためには、前記した全出力同一試験
と、排他的出力試験の双方を、電位測定によって試験可
能な試験回路が望ましい。
【００１６】本発明の目的は、上記課題を解決するた
め、ＩＣ外部出力端子に非接触で、全出力同一試験と、
排他的出力試験の双方を可能とする試験回路を提供する
ことである。
め、ＩＣ外部出力端子に非接触で、全出力同一試験と、
排他的出力試験の双方を可能とする試験回路を提供する
ことである。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の試験回路は下記記載の構成を採用する。
に、本発明の試験回路は下記記載の構成を採用する。
【００１８】複数ある液晶駆動信号発生回路と、該回路
の外部出力端子が並列に設けられ、該液晶駆動信号発生
回路が、互いに同回路で構成された信号電極駆動回路Ｉ
Ｃの動作試験において、複数ある前記液晶駆動信号発生
回路に比較回路をそれぞれ設けて、該比較回路を直列接
続し、前記信号電極駆動ＩＣに同一な画像データ入力信
号と、同一でない第１の画像データ入力信号と、同一で
ない第２の画像データ入力信号を用いて、前記信号電極
駆動ＩＣの前記外部出力端子に対し非接触で、動作試験
を行うことを特徴とする。
の外部出力端子が並列に設けられ、該液晶駆動信号発生
回路が、互いに同回路で構成された信号電極駆動回路Ｉ
Ｃの動作試験において、複数ある前記液晶駆動信号発生
回路に比較回路をそれぞれ設けて、該比較回路を直列接
続し、前記信号電極駆動ＩＣに同一な画像データ入力信
号と、同一でない第１の画像データ入力信号と、同一で
ない第２の画像データ入力信号を用いて、前記信号電極
駆動ＩＣの前記外部出力端子に対し非接触で、動作試験
を行うことを特徴とする。
【００１９】液晶表示のための画像データを記憶する記
憶回路を有し、複数ある液晶駆動信号発生回路と、該回
路外部出力端子を備える信号電極駆動ＩＣの動作試験に
おいて、複数ある前記液晶駆動信号発生回路に比較回路
をそれぞれ設けて、該比較回路を直列接続し、前記信号
電極駆動ＩＣに同一な画像データ入力信号と、同一でな
い第１の画像データ入力信号と、同一でない第２の画像
データ入力信号を用いて、前記信号電極駆動ＩＣの前記
外部出力端子に対し非接触で、動作試験を行うことを特
徴とする。
憶回路を有し、複数ある液晶駆動信号発生回路と、該回
路外部出力端子を備える信号電極駆動ＩＣの動作試験に
おいて、複数ある前記液晶駆動信号発生回路に比較回路
をそれぞれ設けて、該比較回路を直列接続し、前記信号
電極駆動ＩＣに同一な画像データ入力信号と、同一でな
い第１の画像データ入力信号と、同一でない第２の画像
データ入力信号を用いて、前記信号電極駆動ＩＣの前記
外部出力端子に対し非接触で、動作試験を行うことを特
徴とする。
【００２０】複数ある前記液晶駆動信号発生回路に備え
る比較回路は、ＥＸＯＲ回路で構成され、該ＥＸＯＲ回
路の一方の入力が隣接するＥＸＯＲ回路の出力と接続さ
れ、一方の入力が前記液晶駆動信号発生回路の出力と接
続され、第１のＥＸＯＲ回路の一方の入力は上側のロジ
ック駆動電位あるいは、下側のロジック駆動電位とし
て、第ｎのＥＸＯＲ回路の出力電位を検出することを特
徴とする。
る比較回路は、ＥＸＯＲ回路で構成され、該ＥＸＯＲ回
路の一方の入力が隣接するＥＸＯＲ回路の出力と接続さ
れ、一方の入力が前記液晶駆動信号発生回路の出力と接
続され、第１のＥＸＯＲ回路の一方の入力は上側のロジ
ック駆動電位あるいは、下側のロジック駆動電位とし
て、第ｎのＥＸＯＲ回路の出力電位を検出することを特
徴とする。
【００２１】前記第１の画像データ入力信号は、隣り合
う複数の前記液晶駆動信号発生回路あるいは、前記画像
データを記憶する記憶回路を有する液晶駆動信号発生回
路に備えられた前記ＥＸＯＲ回路への入力信号が、直列
接続された前記ＥＸＯＲ回路の一回路毎に、ロジック駆
動電位が反転する信号であり、前記ＥＸＯＲ回路の総数
が４の倍数であることを特徴とする。
う複数の前記液晶駆動信号発生回路あるいは、前記画像
データを記憶する記憶回路を有する液晶駆動信号発生回
路に備えられた前記ＥＸＯＲ回路への入力信号が、直列
接続された前記ＥＸＯＲ回路の一回路毎に、ロジック駆
動電位が反転する信号であり、前記ＥＸＯＲ回路の総数
が４の倍数であることを特徴とする。
【００２２】前記第２の画像データ入力信号は、隣り合
う複数の前記液晶駆動信号発生回路あるいは、前記画像
データを記憶する記憶回路を有する液晶駆動信号発生回
路に備えられた前記ＥＸＯＲ回路への入力信号が、直列
接続された前記ＥＸＯＲ回路の二回路毎に、ロジック駆
動電位が反転する信号であり、前記ＥＸＯＲ回路の総数
が４の倍数であることを特徴とする。
う複数の前記液晶駆動信号発生回路あるいは、前記画像
データを記憶する記憶回路を有する液晶駆動信号発生回
路に備えられた前記ＥＸＯＲ回路への入力信号が、直列
接続された前記ＥＸＯＲ回路の二回路毎に、ロジック駆
動電位が反転する信号であり、前記ＥＸＯＲ回路の総数
が４の倍数であることを特徴とする。
【００２３】
【発明の実施の形態】図１は本発明の実施例における試
験回路の回路構成を示す説明図で、図２は図１に示す試
験回路における試験例を示す説明図で、図３は図１に示
す試験回路における試験例を示す説明図である。
験回路の回路構成を示す説明図で、図２は図１に示す試
験回路における試験例を示す説明図で、図３は図１に示
す試験回路における試験例を示す説明図である。
【００２４】図１は、本発明の実施例における試験回路
で、ＥＸＯＲ回路からなる一方をプルアップされた第１
の比較回路１００と、複数のＥＸＯＲ回路からなる比較
回路と、ＥＸＯＲ回路からなる第２の比較回路１０４
は、全て直列に接続されており、前記第２の比較回路１
０４の出力信号を検出し、該出力信号を一つの試験用端
子１１２で外部出力し、信号電極駆動ＩＣの複数の外部
出力端子のノードがトランスファーゲートにより短絡可
能である構成をとり、さらに試験回路の少なくとも片側
のトランジスタをシリーズとし、試験回路に供給される
電源電位を制御している。
で、ＥＸＯＲ回路からなる一方をプルアップされた第１
の比較回路１００と、複数のＥＸＯＲ回路からなる比較
回路と、ＥＸＯＲ回路からなる第２の比較回路１０４
は、全て直列に接続されており、前記第２の比較回路１
０４の出力信号を検出し、該出力信号を一つの試験用端
子１１２で外部出力し、信号電極駆動ＩＣの複数の外部
出力端子のノードがトランスファーゲートにより短絡可
能である構成をとり、さらに試験回路の少なくとも片側
のトランジスタをシリーズとし、試験回路に供給される
電源電位を制御している。
【００２５】図１に示すように、複数の比較回路は、複
数の液晶駆動信号発生回路１０８または、画像データ保
持用の記憶回路（図示せず）を有する液晶駆動信号発生
回路１０８のそれぞれの信号出力ノードに接続されてい
る回路構成である。
数の液晶駆動信号発生回路１０８または、画像データ保
持用の記憶回路（図示せず）を有する液晶駆動信号発生
回路１０８のそれぞれの信号出力ノードに接続されてい
る回路構成である。
【００２６】ＩＣの良品判定には通常、自動測定可能な
テスタを用いるが、信号電極駆動ＩＣは、複数の同一な
液晶駆動信号発生回路１０８と外部出力端子１１６を備
えており、該外部出力端子１１６を直接に針等により出
力信号を検出することは、端子の数と、端子金属表面を
傷つける問題から好ましくない。
テスタを用いるが、信号電極駆動ＩＣは、複数の同一な
液晶駆動信号発生回路１０８と外部出力端子１１６を備
えており、該外部出力端子１１６を直接に針等により出
力信号を検出することは、端子の数と、端子金属表面を
傷つける問題から好ましくない。
【００２７】図１の試験回路構成は、前記した複数の液
晶駆動信号発生回路１０８の出力信号試験を行うため、
前記外部出力端子１１６に非接触で、かつ信号検出のた
めの試験用端子１１２を一つだけ備えている。
晶駆動信号発生回路１０８の出力信号試験を行うため、
前記外部出力端子１１６に非接触で、かつ信号検出のた
めの試験用端子１１２を一つだけ備えている。
【００２８】図１に示す試験回路は、信号電極駆動ＩＣ
の外部出力信号の試験に用いられ、試験の項目には、外
部出力信号が全外部出力端子１１６で同一な全出力同一
試験に適用される。
の外部出力信号の試験に用いられ、試験の項目には、外
部出力信号が全外部出力端子１１６で同一な全出力同一
試験に適用される。
【００２９】図２は、図１で示す試験回路によって得ら
れる試験例で、パルス幅変調により、１６階調表示可能
な液晶駆動信号を示している。したがって、試験用端子
１１２からの信号検出回数およびＰＡＳＳ、ＦＡＩＬの
判定は、最低１６回である。図２に示す信号波形で、前
記した液晶駆動信号発生回路１０８のそれぞれから出力
される信号の期待値が、すべて同一な電位である全出力
同一試験で、全てが期間１のような期待値となるとき、
プルアップされた第１の比較回路１００と、ＥＸＯＲ回
路論理により、上側のロジック駆動電位が試験用端子１
１２より検出される。
れる試験例で、パルス幅変調により、１６階調表示可能
な液晶駆動信号を示している。したがって、試験用端子
１１２からの信号検出回数およびＰＡＳＳ、ＦＡＩＬの
判定は、最低１６回である。図２に示す信号波形で、前
記した液晶駆動信号発生回路１０８のそれぞれから出力
される信号の期待値が、すべて同一な電位である全出力
同一試験で、全てが期間１のような期待値となるとき、
プルアップされた第１の比較回路１００と、ＥＸＯＲ回
路論理により、上側のロジック駆動電位が試験用端子１
１２より検出される。
【００３０】もし、複数ある液晶駆動信号発生回路１０
８のうち、奇数個の前記液晶駆動信号発生回路１０８に
誤動作が生じ、期待値電位に対し反転した期間２のよう
な信号となるとき、ＥＸＯＲ回路論理より試験用端子１
１２には下側のロジック駆動電位が検出され、全出力同
一試験はＦＡＩＬとなる。
８のうち、奇数個の前記液晶駆動信号発生回路１０８に
誤動作が生じ、期待値電位に対し反転した期間２のよう
な信号となるとき、ＥＸＯＲ回路論理より試験用端子１
１２には下側のロジック駆動電位が検出され、全出力同
一試験はＦＡＩＬとなる。
【００３１】しかしながら、複数ある液晶駆動信号発生
回路１０８のうち、偶数個の前記液層駆動信号発生回路
１０８に誤動作が生じ、期待値電位に対し反転した期間
３のような信号となるとき、ＥＸＯＲ回路論理では、試
験用端子１１２から上側のロジック駆動電位が検出さ
れ、全出力同一試験はＰＡＳＳとなってしまう。
回路１０８のうち、偶数個の前記液層駆動信号発生回路
１０８に誤動作が生じ、期待値電位に対し反転した期間
３のような信号となるとき、ＥＸＯＲ回路論理では、試
験用端子１１２から上側のロジック駆動電位が検出さ
れ、全出力同一試験はＰＡＳＳとなってしまう。
【００３２】この場合、どの液晶駆動信号発生回路１０
８が誤動作を起こしているか未知であるが、直列接続さ
れた前記ＥＸＯＲ回路の一回路毎に、ロジック駆動電位
が反転する信号を期待値とするような画像データ信号
と、直列接続された前記ＥＸＯＲ回路の二回路毎に、ロ
ジック駆動電位が反転する信号を期待値とするような画
像データ信号を用いる。図３は簡単のために、８個の液
晶駆動信号発生回路１０８およびＥＸＯＲ回路として示
している。
８が誤動作を起こしているか未知であるが、直列接続さ
れた前記ＥＸＯＲ回路の一回路毎に、ロジック駆動電位
が反転する信号を期待値とするような画像データ信号
と、直列接続された前記ＥＸＯＲ回路の二回路毎に、ロ
ジック駆動電位が反転する信号を期待値とするような画
像データ信号を用いる。図３は簡単のために、８個の液
晶駆動信号発生回路１０８およびＥＸＯＲ回路として示
している。
【００３３】図３に示すように、例えば何らかの誤動作
を生じており、偶数個の液晶駆動信号発生回路１０８の
誤動作でかつ、第１の比較回路１００から数えて偶数番
目と、奇数番目の液晶駆動信号発生回路１０８が、簡単
のために、下側のロジック駆動電位しか出力しない状態
であるとした場合に、前記したＥＸＯＲ回路の一回路毎
に反転する信号を期待値とする画像データ信号を入力す
ると、期間４で試験用端子１１２にはＦＡＩＬである下
側のロジック駆動電位が検出される。
を生じており、偶数個の液晶駆動信号発生回路１０８の
誤動作でかつ、第１の比較回路１００から数えて偶数番
目と、奇数番目の液晶駆動信号発生回路１０８が、簡単
のために、下側のロジック駆動電位しか出力しない状態
であるとした場合に、前記したＥＸＯＲ回路の一回路毎
に反転する信号を期待値とする画像データ信号を入力す
ると、期間４で試験用端子１１２にはＦＡＩＬである下
側のロジック駆動電位が検出される。
【００３４】また、図３で、偶数個の液晶駆動信号発生
回路１０８の誤動作でかつ、第１の比較回路１００から
数えて偶数番目の液晶駆動信号発生回路１０８が下側の
ロジック駆動電位しか出力しない状態である場合には、
前記したＥＸＯＲ回路の二回路毎に反転する信号を期待
値とする画像データ信号を入力すれば、期間５で試験用
端子にはＦＡＩＬである下側のロジック駆動電位が検出
される。
回路１０８の誤動作でかつ、第１の比較回路１００から
数えて偶数番目の液晶駆動信号発生回路１０８が下側の
ロジック駆動電位しか出力しない状態である場合には、
前記したＥＸＯＲ回路の二回路毎に反転する信号を期待
値とする画像データ信号を入力すれば、期間５で試験用
端子にはＦＡＩＬである下側のロジック駆動電位が検出
される。
【００３５】しかしながら偶数個の液晶駆動信号発生回
路１０８でかつ、第１の比較回路１００から数えて偶数
番目の液晶駆動信号発生回路１０８が期待値の反転信号
を出力してしまう誤動作の場合には、ＥＸＯＲ回路で構
成される試験回路ではＦＡＩＬである信号を検出できな
い。
路１０８でかつ、第１の比較回路１００から数えて偶数
番目の液晶駆動信号発生回路１０８が期待値の反転信号
を出力してしまう誤動作の場合には、ＥＸＯＲ回路で構
成される試験回路ではＦＡＩＬである信号を検出できな
い。
【００３６】この場合には、任意に試験波形である一つ
の画像データ信号を用いて、複数個ある外部出力端子１
１６を短絡可能なトランスファーゲート１２０により全
出力端子１１６を短絡したのち、ロジック駆動電源間の
電流測定を、１６階調表示波形の１６ヶ所ある状態遷移
について行えば、内部の異常を検出することができる。
このとき電流測定はクランプ値を設けるのが望ましい。
の画像データ信号を用いて、複数個ある外部出力端子１
１６を短絡可能なトランスファーゲート１２０により全
出力端子１１６を短絡したのち、ロジック駆動電源間の
電流測定を、１６階調表示波形の１６ヶ所ある状態遷移
について行えば、内部の異常を検出することができる。
このとき電流測定はクランプ値を設けるのが望ましい。
【００３７】また、別の方法では、図１に示す試験回路
で、外部入力される画像データ信号を記憶回路へ書き込
むラッチクロックに対し、任意な時期に排他的である画
像データ信号として、さらに書き込み時期を変化させて
動作試験すれば、前記した偶数個の液晶駆動信号発生回
路１０８でかつ、第１の比較回路１００から数えて偶数
番目の液晶駆動信号発生回路１０８が期待値の反転信号
を出力してしまう誤動作の場合、一つの反転出力する誤
動作回路に排他的画像データ信号が入力されると、ＦＡ
ＩＬを検出することができる。
で、外部入力される画像データ信号を記憶回路へ書き込
むラッチクロックに対し、任意な時期に排他的である画
像データ信号として、さらに書き込み時期を変化させて
動作試験すれば、前記した偶数個の液晶駆動信号発生回
路１０８でかつ、第１の比較回路１００から数えて偶数
番目の液晶駆動信号発生回路１０８が期待値の反転信号
を出力してしまう誤動作の場合、一つの反転出力する誤
動作回路に排他的画像データ信号が入力されると、ＦＡ
ＩＬを検出することができる。
【００３８】
【発明の効果】本発明の試験回路の回路構成は、信号電
極駆動ＩＣに関し、複数個ある外部出力端子に非接触
で、前記液晶駆動信号発生回路の動作試験である全出力
同一試験と、排他的出力試験の双方を可能とする。
極駆動ＩＣに関し、複数個ある外部出力端子に非接触
で、前記液晶駆動信号発生回路の動作試験である全出力
同一試験と、排他的出力試験の双方を可能とする。
【００３９】前記試験において、全画像データ信号同一
入力と、第１の画像データ入力信号と、第２の画像デー
タ入力信号と、前記した任意時期の排他的な画像データ
信号を用いることで、液晶駆動信号発生回路の動作試験
のほかに、信号電極駆動ＩＣの周波数特性と、前記ラッ
チクロックと画像データ信号のセットアップタイム、ホ
ールドタイムの測定も可能となる。
入力と、第１の画像データ入力信号と、第２の画像デー
タ入力信号と、前記した任意時期の排他的な画像データ
信号を用いることで、液晶駆動信号発生回路の動作試験
のほかに、信号電極駆動ＩＣの周波数特性と、前記ラッ
チクロックと画像データ信号のセットアップタイム、ホ
ールドタイムの測定も可能となる。
【００４０】したがって、電位測定による試験項目が増
えるため、試験に要する時間も短縮される。表示階調数
の多いＩＣでは、試験回数が増大するので、試験時間に
比例する試験コストも低減できる。
えるため、試験に要する時間も短縮される。表示階調数
の多いＩＣでは、試験回数が増大するので、試験時間に
比例する試験コストも低減できる。
【００４１】また、試験回路はＥＸＯＲ回路であるの
で、最低１０ヶのトランジスタとなり、試験用端子も最
低一つ備えれば前記試験が全て可能となる。
で、最低１０ヶのトランジスタとなり、試験用端子も最
低一つ備えれば前記試験が全て可能となる。
【図１】本発明の実施例における試験回路を示す説明図
である。
である。
【図２】本発明の実施例における試験波形を示す説明図
である。
である。
【図３】本発明の実施例における試験波形を示す説明図
である。
である。
【図４】従来例における試験回路を示す説明図である。
【図５】従来例における試験波形を示す説明図である。
【図６】従来例における試験波形を示す説明図である。
１００ 第１の比較回路 １０４ 第２の比較回路 １０８ 液晶駆動信号発生回路 １１２ 試験用端子 １１６ 外部出力端子
Claims (5)
- 【請求項１】 複数ある液晶駆動信号発生回路と、当該
回路の外部出力端子が並列に設けられ、当該液晶駆動信
号発生回路が互いに同回路で構成された信号電極駆動Ｉ
Ｃの動作試験において、前記液晶駆動信号発生回路に比
較回路をそれぞれ設け、当該比較回路を直列接続するこ
とにより、前記信号電極駆動ＩＣに同一な画像データ入
力信号と、同一でない第１の画像データ入力信号と、同
一でない第２の画像データ入力信号を用いて、前記信号
電極駆動ＩＣの前記外部出力端子に対し非接触で動作試
験を行うことを特徴とする試験回路。 - 【請求項２】 液晶表示のための画像データを記憶する
記憶回路を有し、複数ある液晶駆動信号発生回路と、当
該回路外部出力端子を備える信号電極駆動ＩＣの動作試
験において、前記液晶駆動信号発生回路に比較回路をそ
れぞれ設け、当該比較回路を直列接続し、前記信号電極
駆動ＩＣに同一な画像データ入力信号と、同一でない第
１の画像データ入力信号と、同一でない第２の画像デー
タ入力信号を用いて、前記信号電極駆動ＩＣの前記外部
出力端子に対し非接触で動作試験を行うことを特徴とす
る試験回路。 - 【請求項３】 前記液晶駆動信号発生回路に備える比較
回路は、ＥＸＯＲ回路で構成され、当該ＥＸＯＲ回路の
一方の入力が隣接するＥＸＯＲ回路の出力と接続され、
一方の入力が前記液晶駆動信号発生回路の出力と接続さ
れ、第１のＥＸＯＲ回路の一方の入力は上側のロジック
駆動電位あるいは、下側のロジック駆動電位として、第
ｎのＥＸＯＲ回路の出力電位を検出することを特徴とす
る請求項１記載の試験回路。 - 【請求項４】 前記第１の画像データ入力信号は、隣り
合う複数の前記液晶駆動信号発生回路もしくは、前記画
像データを記憶する記憶回路を有する液晶駆動信号発生
回路に備えられた前記ＥＸＯＲ回路への入力信号が、直
列接続された前記ＥＸＯＲ回路の一回路毎に、ロジック
駆動電位が反転する信号であり、前記ＥＸＯＲ回路の総
数が４の倍数であることを特徴とする請求項１又は２記
載の試験回路。 - 【請求項５】 前記第２の画像データ入力信号は、隣り
合う複数の前記液晶駆動信号発生回路もしくは、前記画
像データを記憶する記憶回路を有する液晶駆動信号発生
回路に備えられた前記ＥＸＯＲ回路への入力信号が、直
列接続された前記ＥＸＯＲ回路の二回路毎に、ロジック
駆動電位が反転する信号であり、前記ＥＸＯＲ回路の総
数が４の倍数であることを特徴とする請求項１又は２記
載の試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26721999A JP2001091920A (ja) | 1999-09-21 | 1999-09-21 | 試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26721999A JP2001091920A (ja) | 1999-09-21 | 1999-09-21 | 試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001091920A true JP2001091920A (ja) | 2001-04-06 |
Family
ID=17441800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26721999A Pending JP2001091920A (ja) | 1999-09-21 | 1999-09-21 | 試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001091920A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005008318A1 (ja) * | 2003-07-22 | 2005-01-27 | Sony Corporation | 検査方法、半導体装置、及び表示装置 |
-
1999
- 1999-09-21 JP JP26721999A patent/JP2001091920A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005008318A1 (ja) * | 2003-07-22 | 2005-01-27 | Sony Corporation | 検査方法、半導体装置、及び表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100289938B1 (ko) | 반도체 검사회로 및 반도체 회로의 검사방법 | |
| KR100920391B1 (ko) | 반도체 장치, 반도체 장치의 검사 방법, 프로브 카드 | |
| KR100485739B1 (ko) | 반도체 집적회로의 검사방법 및 그 검사장치 | |
| KR101045036B1 (ko) | Ｉｃ 테스터 | |
| US20090015288A1 (en) | Circuit testing apparatus | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| JP4157144B2 (ja) | 試験装置、試験方法、および半導体デバイス | |
| JP2904129B2 (ja) | Ｃｍｏｓ集積回路の故障診断装置及び故障診断方法 | |
| WO2004086070A1 (ja) | 半導体装置の検査回路、および検査方法 | |
| JP2001091920A (ja) | 試験回路 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| WO2012137708A1 (ja) | 半導体装置及びその検査方法 | |
| JP4754264B2 (ja) | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 | |
| US6815969B2 (en) | Semiconductor inspection device capable of performing various inspections on a semiconductor device | |
| KR100186920B1 (ko) | 테스트 회로를 내장한 집적회로 | |
| JP2000074974A (ja) | 半導体検査回路および半導体回路の検査方法 | |
| JPS63252271A (ja) | 半導体検査装置 | |
| JP2013024724A (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP3598643B2 (ja) | 半導体集積回路測定装置および半導体集積回路装置 | |
| JP2001289919A (ja) | パス故障診断装置、パス故障診断方法および自己診断機能を有する半導体集積回路装置 | |
| JP2002236147A (ja) | 半導体集積回路及びその検査方法 | |
| JPH0926463A (ja) | テスト回路を内蔵した集積回路 | |
| JP2012185055A (ja) | 評価試験装置および評価試験方法 | |
| JPH10240194A (ja) | 液晶駆動回路 | |
| JP2607447Y2 (ja) | 表示体駆動用半導体装置 |