KR100289938B1 - 반도체 검사회로 및 반도체 회로의 검사방법 - Google Patents
반도체 검사회로 및 반도체 회로의 검사방법 Download PDFInfo
- Publication number
- KR100289938B1 KR100289938B1 KR1019980041931A KR19980041931A KR100289938B1 KR 100289938 B1 KR100289938 B1 KR 100289938B1 KR 1019980041931 A KR1019980041931 A KR 1019980041931A KR 19980041931 A KR19980041931 A KR 19980041931A KR 100289938 B1 KR100289938 B1 KR 100289938B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- bus
- signal line
- signal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 31
- 230000007547 defect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 239000000523 sample Substances 0.000 description 12
- 230000002950 deficient Effects 0.000 description 10
- 238000012360 testing method Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 238000001514 detection method Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
본 발명은 반도체 검사회로 및 반도체 회로의 검사방법에 관한 것으로서, 반도체 검사회로 및 반도체 회로의 검사방법을 적용하는 액정표시장치는, 매트릭스형상으로 배치되어 행마다 선택되는 복수의 화소전극(14), 화소전극(14)의 열을 따른 신호선(X1-Xn), 신호선(X1-Xn)을 구동하는 신호선 구동회로(19), 각각 대응행의 화소전극(14)의 선택에 따라 신호선(X1-Xn)의 전위를 대응행의 화소전극(14)에 인가하는 복수의 스위칭 소자(13)를 구비하고, 신호선 구동회로(19)는 복수의 화소신호를 전송하는 복수의 비디오 버스(A,B)와, 각각 대응신호선과 비디오 버스(A,B) 사이에 접속되는 복수조의 아날로그 스위치(SW1A,SW1B,…)와, 아날로그 스위치(SW1A,SW1B…)를 차례로 선택하고 선택조의 아날로그 스위치(SW1A,SW1B,…) 중 하나를 도통시키는 선택 회로부(SR,SC1-SCn)를 구비하고, 선택 회로부(SR,SC1-SCn)는 외부로부터의 제어신호에 의해 선택조의 아날로그 스위치(SW1A,SW1B)의 양쪽을 동시에 도통시키는 제어를 우선적으로 실시하는 논리 게이트 회로를 포함하며, 반도체 검사회로 및 반도체 회로의 검사방법에 의해 반도체 구동회로의 출력검사를 가능하게 하는 것을 특징으로 한다.
Description
본 발명은 반도체 검사회로 및 반도체 회로의 검사방법에 관한 것이다.
종래의 반도체 검사회로 및 반도체의 검사방법에 대해서 액티브매트릭스형의 액정표시장치를 예로 들어 설명한다.
액티브 매트릭스형의 액정표시장치로서는 예를 들어 도 13에 도시한 액정표시장치가 알려져 있다. 상기 액정표시장치는 매트릭스형상으로 배치된 m×n개의 화소전극(14), 이 화소전극(14)의 행을 따라서 형성되는 m개의 주사선(Y1∼Ym), 상기 화소전극(14)의 열을 따라서 형성되는 n개의 신호선(X1∼Xn), 이들 주사선(Y1∼Ym) 및 신호선(X1∼Xn)의 교차위치근방에 배치되는 박막트랜지스터(13), 주사선(Y1∼Ym)을 구동하는 주사선 구동회로(18), 및 신호선(X1∼Xn)을 구동하는 신호선 구동회로(19)를 구비한다. 구동회로(18,19)는 화소전극(14)이나 이 화소전극의 구동용 배선군과 함께 동일한 기판상에 형성된다. 각 박막트랜지스터(13)는 대응주사선으로부터의 주사전압에 의해 구동되어 대응신호선으로부터의 화소신호전압을 대응화소전극(14)에 공급하는 스위칭 소자로서 사용된다. 각 화소전극(14)은 액정층(15)을 통하여 대향전극(16)과 각각 대향한다. 상기 대향전극(16)은 대향전극 구동회로(20)에 의해 구동된다.
주사선 구동회로(13)는 수평주사주기에서 차례로 주사선(Y1∼Ym)에 주사전압을 공급하고 신호선 구동회로(19)는 각 수평주사주기에서 화소신호전압을 신호선(X1∼Xn)에 공급한다. 액정층(15)은 각각의 화소전극(14)에 공급되는 화소신호전압과 대향전극 구동회로(20)로부터 대향전극(16)에 공급되는 기준전압의 차에 대응하는 광투과율 분포로 설정된다.
그런데, 신호선 구동회로(19)는 화소전극(14)에 인가되는 화소신호를 공급한다는 중요한 역할을 가지므로, 만일 신호선 구동회로의 출력부에 불량이 있으면 화소전극(14)의 열단위로 화소신호의 공급이 단절되고 액정표시장치의 화면에 선형상의 결함을 발생시킨다. 이 선형상 결함은 설령 1개이어도 액정표시장치에 있어서 치명적인 것이다. 따라서, 제품의 성능·신뢰성을 확보하기 위해 신호선 구동회로의 출력검사를 실시하지 않고 출하하는 것은 피하지 않으면 안된다. 또한, 실제로 선형상 결함이 발생한 액정표시장치를 평가·해석하는 것은 이후 생산되는 액정표시장치의 양품률을 향상시키는 데에 도움이 된다. 따라서, 신호선 구동회로의 출력주사를 실시하는 것은 매우 중요한 사항이다.
이와 같은 구동회로 일체형의 액정표시장치의 경우는, 동일한 유리기판 상에 신호선과 신호선 구동회로가 형성되므로, 회로소자의 집적 밀도가 높고 신호선 구동회로의 출력부에 프로브를 가져오기 위한 물리적인 공간에 여유가 없어 주사 자체가 불가능했다.
이상과 같이 종래의 신뢰성 확보나 양품율 향상에 필요한 신호선 구동회로의 검사가 곤란하다는 문제를 갖고 있다.
본 발명의 목적은 상기 문제점을 감안하여 이루어진 것으로, 신호선 구동회로의 출력주사를 위해 바람직한 반도체 검사회로 및 반도체 회로의 검사방법을 제공하는 데에 있다.
도 1은 본 발명의 반도체 검사회로 및 반도체 검사방법의 제 1 실시형태에 관한 액정표시장치의 구성을 도시한 등가회로도,
도 2는 도 1에 도시한 선택회로부의 구성을 더욱 상세하게 도시한 회로도,
도 3은 도 1에 도시한 신호선 구동회로의 출력검사방법을 설명하기 위한 도면,
도 4는 도 1에 도시한 아날로그 스위치가 모두 정상일 때 얻어지는 전류의 파형도,
도 5는 도 1에 도시한 아날로그 스위치의 일부가 저이동도 불량일 때에 얻어지는 전류의 파형도,
도 6은 도 1에 도시한 아날로그 스위치의 일부가 임계값(Vth) 시프트 불량일 때에 얻어지는 전류의 파형도,
도 7은 본 발명의 반도체 검사회로 및 반도체 검사방법의 제 2 실시형태에 관한 액정표시장치의 구성을 도시한 등가 회로도,
도 8은 도 7에 도시한 선택회로부의 구성을 더욱 상세하게 도시한 회로도,
도 9는 도 7에 도시한 신호선 구동회로의 출력검사방법을 설명하기 위한 도면,
도 10은 도 1에 도시한 아날로그 스위치를 폴리실리콘 박막트랜지스터로 구성한 예를 도시한 도면,
도 11은 일반적인 양호·불량 판정 결과의 예시도,
도 12는 종래법과 본 발명에서 검출수를 비교하여 도시한 도면, 및
도 13은 종래의 액정표시장치의 구성을 도시한 등가회로도이다.
*도면의 주요 부분에 대한 부호의 설명
13: 박막트랜지스터 14: 화소전극
15: 액정층 16: 대향전극
18: 주사선 구동회로 19: 신호선 구동회로
SR: 시프트 레지스터 SC1∼SCn: 선택 회로부
S/R1∼SRn: 레지스터 X1∼X2n: 신호선
Y1∼Yn: 주사선 SW1A∼SWnA: 제 1 아날로그 스위치
SW1B∼SWnB: 제 2 아날로그 스위치 SW1C∼SWnC: 제 3 아날로그 스위치
SW1D∼SWnD: 제 4 아날로그 스위치
본 발명의 청구항 1에 의하면 기판 상에 서로 거의 평행으로 배치되는 적어도 제 1 및 제 2 버스와, 상기 기판 상에 서로 거의 평행으로 배치되는 복수의 신호선과, 상기 기판상에 배치되어 상기 신호선에 대응하는 타이밍으로 차례로 구동신호를 출력하는 구동회로와, 상기 기판상에 상기 신호선에 대응하여 배치되는 제 1 및 제 2 스위치 소자로 이루어지고, 각 상기 스위치 회로의 상기 제 1 스위치 소자는 상기 제 1 버스와 대응하는 상기 신호선 사이에 배치되어, 상기 제 2 스위치 소자는 상기 제 2 버스와 대응하는 상기 신호선간 사이에 배치되는 복수의 스위치 회로와, 상기 스위치 회로를 제어신호에 기초하여 제어하는 제어회로와, 상기 제어회로는 각 상기 스위치 회로의 각각의 상기 스위치 소자가 상기 구동회로로부터의 상기 구동신호에 기초하여 거의 동시에 상기 신호선과 상기 버스 사이를 도통하도록 구동하는 것을 특징으로 하는 반도체 검사회로가 제공된다.
본 발명의 청구항 2에 의하면, 상기 기판은 상기 신호선과 거의 직교하여 서로 거의 평행으로 배치되는 복수개의 주사선, 상기 신호선과 상기 주사선의 각 고점 근방에 배치되는 트랜지스터, 및 상기 트랜지스터에 접속되는 화소전극이 배치된 기판인 것을 특징으로 하는 청구항 1에 기재된 반도체 검사회로가 제공된다.
본 발명의 청구항 3에 의하면, 상기 제 1 버스와 상기 제 2 버스에는 각각 기준 전압에 대해 서로 극성이 다른 전압이 인가되는 것을 특징으로 하는 청구항 2에 기재된 반도체 검사회로가 제공된다.
본 발명의 청구항 4에 의하면, 상기 스위치 회로의 상기 제 1 스위치 소자는 P채널형, 상기 제 2 스위치 소자는 N채널형인 것을 특징으로 하는 청구항 3에 기재된 반도체 검사회로가 제공된다.
본 발명의 청구항 5에 의하면, 상기 스위치 회로의 상기 제 1 및 제 2 스위치 소자는 활성층이 다결정 실리콘으로 이루어진 것을 특징으로 하는 청구항 4에 기재된 반도체 검사회로.
본 발명의 청구항 6에 의하면, 상기 구동회로는 시프트 레지스터를 갖는 것을 특징으로 하는 청구항 1에 기재된 반도체 검사회로가 제공된다.
본 발명의 청구항 7에 의하면 기판상에 서로 거의 평행으로 배치되는 적어도 제 1 및 제 2 버스, 상기 기판상에 배치되는 신호선, 상기 제 1 버스와 상기 신호선 사이에 배치되는 상기 제 1 스위치 소자, 및 상기 제 2 버스와 상기 신호선 사이에 배치되는 제 2 스위치 소자로 이루어지는 스위치 회로를 구비하고, 상기 제 1 및 제 2 버스를 각각 제 1 및 제 2 전압에 접속하고 상기 스위치 회로의 상기 제 1 및 제 2 스위치 소자를 거의 동시에 도통시켜, 상기 제 1 및 제 2 버스를 흐르게 하는 전류를 각각 검출하는 것을 특징으로 하는 반도체 회로의 검사방법이 제공된다.
본 발명의 청구항 8에 의하면, 상기 신호선은 복수개 배치되고 상기 스위치 회로는 각 신호선에 대응하여 복수 배치되고 각각의 상기 스위치 회로에서 상기 스위치 소자를 거의 동시에 차례로 도통시키는 것을 특징으로 하는 청구항 7에 기재된 반도체 회로의 검사방법이 제공된다.
본 발명의 청구항 9에 의하면, 검출된 상기 전류를 저항값으로 전환하는 것을 특징으로 하는 청구항 8에 기재된 반도체 회로의 검사방법이 제공된다.
본 발명의 청구항 10에 의하면 상기 저항값에 기초하여 상기 스위치 회로의 양호·불량를 판정하는 것을 특징으로 하는 청구항 9에 기재된 반도체 회로의 검사방법이 제공된다.
본 발명의 청구항 11에 의하면 상기 기판은 상기 제 1 또는 제 2 버스에 인접한 제 3 버스를 포함하고 상기 제 3 버스에는 상기 제 1 및 제 2 전압과 다른 제 3 전압이 공급되는 것을 특징으로 하는 청구항 10에 기재된 반도체 회로의 검사방법.
본 발명의 청구항 12에 의하면, 검출된 상기 전류에 기초하여 상기 제 1 또는 제 2 버스와 상기 제 3 버스의 단락의 유무를 검출하는 것을 특징으로 하는 청구항 11에 기재된 반도체 회로의 검사방법이 제공된다.
본 발명의 청구항 13에 의하면, 상기 기판은 상기 신호선에 거의 직교하여 배치되는 주사선, 상기 신호선과 상기 주사선의 거의 교점 근방에 배치되는 박막트랜지스터, 및 상기 박막트랜지스터에 접속되는 화소전극을 포함하는 액티브 매트릭스형 표시장치인 것을 특징으로 하는 청구항 12에 기재된 반도체 회로의 검사방법이 제공된다.
본 발명의 청구항 14에 의하면 상기 기판은 유리로 이루어지고 상기 스위치 회로 및 상기 박막트랜지스터는 각각 활성층이 다결정 실리콘으로 이루어진 것을 특징으로 하는 청구항 13에 기재된 반도체 회로의 검사방법이 제공된다.
상술한 반도체 검사회로 및 반도체 회로의 검사방법에서는 신호선 구동회로의 불량의 유무가 아날로그 스위치수에 비해, 충분히 적은 버스를 사용하여 측정되는 전류로부터 판정할 수 있으므로, 구동회로에 직접 다수의 프로브를 설치할 필요가 없다. 따라서, 반도체 검사회로 및 반도체 회로의 검사방법의 신뢰성을 확보함과 동시에 양품율을 향상시킬 수 있다.
이하, 본 발명의 제 1 실시형태에 관한 액정표시장치를 도면을 참조하여 설명한다.
도 1은 상기 액정표시장치의 구성을 도시한다. 상기 액정표시장치는 매트릭스형상으로 배치되는 m×n개의 화소전극(14), 이 화소전극(14)의 행을 따라서 형성되는 m개의 주사선(Y1∼Ym), 이 화소전극(14)의 열을 따라서 형성되는 n개의 신호선(X1∼Xn), m×n개의 화소전극에 대응하여 주사선(Y1∼Ym) 및 신호선(X1∼Xn)의 교차위치 근방에 비선형 스위칭 소자로서 배치되는 박막트랜지스터(13), 주사선(Y1∼Ym)을 구동하는 주사선 구동회로(18), 이 신호선(X1∼Xn)을 구동하는 신호선 구동회로(19), m×n개의 화소 전극에 대응하여 형성되는 m×n개의 박막트랜지스터(13)를 갖는 어레이 기판, 복수의 화소 전극에 대향하여 기준전위로 설정되는 대향전극(16)을 갖는 대향기판, 및 어레이 기판 및 대향기판 사이에 유지되는 액정층(15)을 구비한다. 각 박막트랜지스터(13)는 대응주사선이 주사선 구동회로(18)에 의해 구동되어 대응행의 화소전극(14)이 선택되었을 때 신호선 구동회로(19)에 의해 구동되는 신호선(X1∼Xn)의 전위를 이 대응행의 화소전극(14)에 인가하는 스위칭 소자로서 사용된다. 주사선 구동회로(18)는 수평주사주기에서 점차 주사선(Y1∼Ym)으로 주사전압을 공급하고 신호선 구동회로(19)는 각 수평주사주기에서 화소신호전압을 신호선(X1∼Xn)에 공급한다. 액정층(15)은 각각의 화소전극(14)에 공급되는 화소신호전압과 대향전극 구동회로(20)로부터 대향전극(16)에 공급되는 기준전압의 차에 대응하는 광투과율 분포로 설정된다.
여기에서, 신호선 구동회로(19)에 대해서 더욱 설명한다. 이 신호선 구동회로(19)는 n개의 레지스터(S/R1∼S/Rn), n개의 선택회로부(SC1∼SCn), n개의 제 1 아날로그 스위치(SW1A∼SWnA), n개의 제 2 아날로그 스위치(SW1B∼SWnB), 및 비디오 버스 (A 및 B)를 갖는다. 비디오 버스(A)는 외부로부터 공급되는 양극성 화소신호를 전송하고 비디오 버스(B)는 양극성의 화소신호를 반전하여 외부로부터 공급되는 음극성의 화소신호를 전송한다. 레지스터(S/R1∼S/Rn)는 직렬로 접속되고 외부로부터 수평주사주기로 공급되는 음논리의 스타트 펄스를 외부로부터 화소신호에 동기하여 공급되는 클럭신호에 응답하여 래치하며, 시프트 펄스를 병렬적으로 출력하는 시프트 레지스터(SR)를 구성한다. ″화면출력(出畵)″ 모드에서 선택회로부(SC1∼SCn)는 각각 레지스터(S/R1∼S/Rn)가 각각 스타트 펄스를 래치하는 타이밍으로 제 1 아날로그 스위치(SW1A∼SWnA) 및 제 2 아날로그 스위치(SW1B∼SWnB)의 한쪽을 선택하는 선택동작을 실시한다. 이 선택동작은 외부로부터 공급되어 예를 들어 1프레임간 반전되는 극성신호에 기초하여 실시된다. 양극성 프레임에서는 n채널형의 제 1 아날로그 스위치(SW1A∼SWnA)가 시프트 레지스터(SR)의 시프트 동작에 동기하여 차례로 선택된다. 제 1 아날로그 스위치(SW1A∼SWnA)는 각각 선택회로부(Sc1∼SCn)에 의해 선택된 타이밍으로 비디오 버스(A) 상의 화소신호를 샘플 홀드하여 신호선(X1∼Xn)에 출력한다. 한편, R극성 프레임에서는 P채널형의 제 2 아날로그 스위치(SW1B∼SWnB)가 시프트 레지스터(SR)의 시프트 동작에 동기하여 차례로 선택된다. 제 2 아날로그 스위치(SW1B∼SWnB)는 각각 선택회로부(SC1∼SCn)에 의해 선택된 타이밍으로 비디오 버스(B) 상의 화소신호를 샘플 홀드하여 신호선(X1∼Xn)에 출력한다. 또한, 상기 신호선 구동회로(19)에 출력검사시에 검사용 제어신호를 수취함과 동시에 비디오 버스(A 및 B)의 전류를 측정하기 위해 검사회로(Ts)에 접속된다.
상술한 신호선 구동회로(19)에서는 n조의 제 1 및 제 2 아날로그 스위치(SW1A,SW1B: SW2A, SW2B: SW3A,SW3B:…: SWnA, SWnB)가 각각 n개의 신호선에 할당되어 시프트 레지스터(SR) 및 선택회로부(SC1∼SCn)가 이 n조의 아날로그 스위치(SW1A,SW1B:SW2A,SW2B:SW3A,SW3B:…SWnA,SWnB)를 차례로 선택하고 선택조의 아날로그 스위치 중 하나를 도통시키기 위해 사용된다.
도 2는 최종단의 선택회로부(SCn)의 구성을 상세하게 도시한다. 본 실시예의 신호선 구동회로는 각 선택회로부 내에 검사제어회로를 내장하고 있다. 도 2에서 인버터(INV), NOR게이트(NR1), NOR게이트(NR2)가 검사제어회로를 구성하고, NOR게이트(NR3) 및 NOR 게이트(NR4)가 선택회로를 구성한다. 또한, 단일한 검사제어회로가 복수의 선택회로에 공통으로 배치되어 있어도 좋다. 이 선택회로부(SCn)에서는 극성신호가 인버터(INV)를 통하여 NOR 게이트(NR1)의 제 1 입력단에 공급됨과 동시에 NOR 게이트(NR2)의 제 1 입력단에 직접 공급된다. 또한, 검사용 제어신호가 NOR게이트(NR1)의 제 2 입력단 및 NOR게이트(NR2)의 제 2 입력단에 직접 공급된다. NOR게이트(NR1)의 출력신호는 NOR게이트(NR3)의 제 1 입력단에 공급되고 NOR 게이트(NR2)의 출력신호는 NOR게이트(NR4)의 제 1 입력단에 공급된다. 또한, 레지스터(S/Rn)의 출력신호가 NOR게이트(NR3)의 제 2 입력단 및 NOR게이트(NR4)의 제 2 입력단에 공급된다. NOR게이트(NR3)의 출력신호 및 NOR게이트(NR4)의 출력신호는 각각 제 1 아날로그 스위치(SWnA) 및 제 2 아날로그 스위치(SWnB)에 공급된다.
이에 의해, 선택회로부(SCn)는 외부로부터 입력되는 극성신호와 검사용 제어부호 및 레지스터(S/Rn) 출력으로부터, S/Rn에서 결정된 각 타이밍에서 하나의 신호선(Xn)에 대응하여 설치된 아날로그 스위치(SWnA 및 SWnB)의 온/오프를 제어한다.
검사제어신호는 디지털 신호이고 H레벨 또는 L레벨의 한쪽이 ″출화″ 모드를 지정하고 다른 한쪽이 ″검사″를 모드를 지정한다. 선택회로부(SCn)는 ″출화″ 모드에서 종래와 동일하게 동작하고 ″검사″ 모드에서 레지스터(S/Rn)가 스타트 펄스를 래치하는 타이밍으로, 극성신호의 논리값 ″H″, ″L″에 관계없이 아날로그 스위치(SWnA, SWnB)의 양쪽을 온한다.
또한, 상술한 구성은 다른 선택회로부(SC1∼SC(n-1))에서도 실질적으로 동일하다. 단, 선택회로부(SC1∼SC(n-1))의 각각은 시프트 레지스터(SR)의 대응 레지스터 및 대응조의 아날로그 스위치에 접속된다.
즉, 선택회로부(SC1∼SCn)는 도 2에 도시한 회로구성이므로, 검사용 제어신호에 의해 ″검사″ 모드가 지정된 경우에 시프트 레지스터(SR)에서 차례로 선택되는 조의 제 1 및 제 2 아날로그 스위치의 양쪽을 동시에 도통시키는 제어를 극성신호의 논리값에 관계없이 우선적으로 실시한다.
표 1은 상술한 신호선 구동회로(19)의 동작을 구체적으로 도시한다.
| 프레임 | 타이밍 | 출력온이 되는 S/R | 극성신호 | 검사제어신호 | 온하는 SW |
| 양극성프레임 | T1 | S/R1 | 양(H) | 출화 | SW1A |
| 검사 | SW1A 및 SW1B | ||||
| T2 | S/R2 | 양(H) | 출화 | SW2A | |
| 검사 | SW2A 및 SW2B | ||||
| T3 | S/R3 | 양(H) | 출화 | SW3A | |
| 검사 | SW3A 및 SW3B | ||||
| ··· | ··· | ··· | ··· | ··· | |
| Tn | S/Rn | 양(H) | 출화 | SWnA | |
| 검사 | SWnA 및 SWnB | ||||
| 음극성프레임 | T1 | S/R1 | 음(L) | 출화 | SW1B |
| 검사 | SW1A 및 SW1B | ||||
| T2 | S/R2 | 음(L) | 출화 | SW2B | |
| 검사 | SW2A 및 SW2B | ||||
| T3 | S/R3 | 음(L) | 출화 | SW3B | |
| 검사 | SW3A 및 SW3B | ||||
| ··· | ··· | ··· | ··· | ··· | |
| Tn | S/Rn | 음(L) | 출화 | SWnB | |
| 검사 | SWnA 및 SWnB |
여기에서 ″검사″모드가 설정된 상태에서 실시되는 신호선 구동회로(19)의 출력검사방법을 설명한다. 도 3은 검사시에서 비디오 버스(A 및 B)에 흐르는 전류를 측정하는 회로구성을 도시한다. 즉, 직류전원(VA 및 VB)이 각각 전류계를 통하여 비디오 버스(A) 및 비디오 버스(B)에 접속된다. 도 4에는 그 직류전원(VA 및 VB)으로부터 각각 비디오 버스(A 및 B)에 흐르는 전류의 파형이 도시된다. 이 전류파형은 n조의 제 1 및 제 2 아날로그 스위치(SW1A, SW1B: SW2A,SW2B: SW3A,SW3B:…: SWnA,SWnB)의 양쪽이 타이밍(T1∼Tn)으로 차례로 온했을 때 비디오 버스(A)→제 1 아날로그 스위치→제 2 아날로그 스위치→비디오 버스(B)의 경로에서 흐르는 전류를 측정한 결과이다. 이 타이밍(T1∼Tn)에서의 구체적인 전류의 경로는 표 2에 나타낸 바와 같다.
| 타이밍 | 측정전류경로 |
| T1 | 비디오 버스A → SW1A → SW1B → 비디오 버스B |
| T2 | 비디오 버스A → SW2A → SW2B → 비디오 버스B |
| T3 | 비디오 버스A → SW3A → SW3B → 비디오 버스B |
| ··· | · · · ·· · · ·· · · · |
| Tn | 비디오 버스A → SWnA → SWnB → 비디오 버스B |
상술한 구성에서는 전류량은 비디오 버스(A 및 B)의 배선저항 및 선택된 제 1 및 제 2 아날로그 스위치의 온저항에 의존하지만, 비디오 버스(A 및 B)의 배선저항은 비교적 안정되어 있으므로, 실제의 전류량은 이 아날로그 스위치의 온저항에 대부분 의존한다. 도 4에 도시한 파형도로부터 알 수 있는 바와 같이 각 타이밍에서 동일한 크기로 역방향의 전류가 직류 전원(VA 및 VB)으로부터 흐른다. 전류량의 절대값이 시간 경과에 따라서 작아지는 이유는 비디오 버스(A 및 B)의 배선저항 때문이다. 불량이 발생하지 않은 경우에는 도 4에 도시한 바와 같은 파형이 얻어진다. 아날로그 스위치의 불량은 측정파형을 도 4에 도시한 파형을 기준으로 하여 비교함으로써 검출할 수 있다.
(1)저이동도 불량의 검출
도 5는 타이밍(T3)으로 동시에 온하는 제 1 및 제 2 아날로그 스위치(SW3 및 SW3B) 중 제 2 아날로그 스위치(SW3B)에 불량이 발생한 경우의 전류파형을 나타낸다. 이 전류파형은 제 2 아날로그 스위치(SW3B)의 이동도가 설계값 보다도 낮은 저이동도 불량을 상정한 것이다.
실제로 도 5에 도시한 전류파형이 얻어졌다고 하면 도 4에 도시한 파형과 비교하여 타이밍(T3)에서의 전류값은 다른 타이밍에서의 전류값에 비해 분명히 작은 것을 알 수 있다. 따라서, 타이밍(T3)에서 동시에 온하는 아날로그 스위치(SW3A 및 SW3B)에서 전류량이 작아지는 저이동도 불량이 발생한 것을 검출할 수 있다. 타이밍(T3)에서의 비디오 버스(A)의 전류는 타이밍(T3)의 비디오 버스(B)의 전류파형과 달리 피크를 갖는 파형이다. 이 현상은 아날로그 스위치(SW3A)로부터 신호선 용량을 충·방전하는 전류가 흐르고 있을 때 일어난다. 따라서, 저이동도 불량은 아날로그 스위치(SW3B)로 일어나고 있는 것을 특정할 수 있다.
이와 같이 본 실시형태에 관한 액정표시장치에서는 아날로그 스위치의 저이동도 불량이 다른 타이밍에서의 전류파형과의 비교로부터 검출되고 더욱 상세한 전류파형의 형상을 동일한 타이밍에 대해서 비교함으로써 제 1 및 제 2 아날로그 스위치 중 어느쪽에 불량이 생겼는지 특정할 수 있다.
(2) 임계값(Vth) 시프트 불량의 검출
도 6에 도시한 전류파형은 타이밍(T2)에서 동시에 온하는 제 1 및 제 2 아날로그 스위치(SW2A 및 SW2B) 중에서 제 1 아날로그 스위치(SW2A)에 불량이 발생한 경우의 전류파형을 나타낸다. 이 전류파형은 제 1 아날로그 스위치(SW2A)의 임계값 전압(Vth)이 시프트했으므로, 제 1 아날로그 스위치(SW2A)가 제어신호에 관계없이 평상시 온상태로 유지되는 Vth시프트 불량을 상정한 것이다.
실제로 도 6에 도시한 전류파형이 얻어졌다고 하면 유한전류가 시프트 레지스터(SR)의 동작전, 즉 타이밍(T1) 이전에 비디오 버스(A)에 흐르고 있는 것을 알 수 있다. 만약 어디에도 불량이 없으면 시프트 레지스터(SR)의 동작전에서 모든 아날로그 스위치(SW1A∼SWnA 및 SW1B∼SWnB)는 오프상태가 되어 있으므로 전혀 전류가 흐르지 않을 것이다. 따라서, Vth 시프트 불량에 의해 평소 온으로 유지되는 아날로그 스위치가 존재하는 것을 타이밍(T1)이전에 흐르는 유한전류로부터 측정할 수 있다.
또한, 상기 타이밍(T1)이전에 흐르는 전류는 비디오 버스(A)측이므로, 아날로그 스위치(SW1A∼SWnA) 중 어느 것인가 평상시 온이 되어 있을 것이다.
여기에서 시프트 레지스터(SR)의 동작 개시후에 얻어지는 전류파형을 관찰하면, 타이밍(T2)에서 얻어지는 전류값만이 다른 타이밍에서 얻어지는 전류값과 다르다. 이 현상은 평상시 온이 되어 있는 아날로그 스위치에 접속된 신호선의 용량이 시프트 레지스터(SR)의 동작 이전부터 비디오 버스(A)를 통하여 직류전원에 의해 충방전되어 있기 때문이다. 따라서, Vth 시프트 불량에 의해 평상시 온상태가 되어 있던 아날로그 스위치는 타이밍(T2)에서 동시에 온되는 아날로그 스위치(SW2A 및 SW2B) 중 한쪽인 것을 알 수 있다.
여기에서 상술한 바와 같이 타이밍(T1) 이전의 전류관찰로부터 평상시 온이 되어 있는 아날로그 스위치는 비디오 버스(A)에 접속되어 있는 것이 판명되어 있으므로, 아날로그 스위치(SW2A)가 Vth시프트 불량을 일으키고 있는 것을 특정할 수 있다.
이와 같이 본 실시형태에 관한 액정표시장치에서는 Vth시프트 불량에 의해 평상시 온이 되었던 아날로그 스위치에 대해서도 특정할 수 있다.
다음에, 본 발명의 제 2 실시형태에 관한 액정표시장치를 도 7을 참조하여 설명한다.
상기 액정표시장치는 이하에 설명하는 구성을 제외하고 제 1 실시형태의 액정표시장치와 동일하게 구성된다. 도 1과 동일한 부분에 대해서는 도 7에서 동일한 참조부호로 나타내고 그 설명을 생략한다.
도 7에 도시한 액정표시장치에서는 m×2n개의 화소 전극(14)이 매트릭스 형상으로 배치된다. 2n개의 신호선(X1∼X2n)이 이 화소전극(14)의 열을 따라서 형성된다. 신호선 구동회로(19)는 n개의 레지스터(S/R1∼S/Rn), n개의 선택회로부(SC1∼SCn), n개의 제 1 아날로그 스위치(SW1A∼SWnA), n개의 제 2 아날로그 스위치(SW1B∼SWnB), n개의 제 3 아날로그 스위치(SW1C∼SWnC), n개의 제 4 아날로그 스위치(SW1D∼SWnD), 및 비디오 버스(A,B,C 및 D)를 갖는다. 비디오 버스(A)는 외부로부터 공급되는 양극성의 홀수열 화소신호를 전송하고 비디오 버스(B)는 이 양극성의 홀수열 화소신호를 반전하여 외부로부터 공급되는 음극성의 홀수열 화소신호를 전송하며, 비디오 버스(C)는 외부로부터 공급되는 양극성의 짝수열 화소신호를 전송하고 비디오 버스(D)는 이 양극성의 짝수열 화소신호를 반전하여 외부로부터 공급되는 음극성의 짝수열 화소신호를 전송한다. 레지스터(S/R1∼S/Rn)는 직렬로 접속되고, 외부로부터 수평주사주기로 공급되는 음논리의 스터트 펄스를 외부로부터 화소신호에 동기하여 공급되는 클럭신호에 응답하여 래치하고 시프트 펄스를 병렬적으로 출력하는 시프트 레지스터(SR)를 구성한다. ″출화″ 모드에서 선택회로부(SC1∼SCn)는 각각 레지스터(S/R1∼S/Rn)가 각각 스타트 펄스를 래치하는 타이밍으로 아날로그 스위치(SW1A∼SWnA 및 SW1C∼SWnC)와 아날로그 스위치(SW1B∼SWnB 및 SW1D∼SWnD)의 한쪽을 선택하는 선택동작을 실시한다. 이 선택동작은 외부로부터 공급되어 예를 들어 1프레임마다 반전되는 극성신호에 기초하여 실시된다. 양극성 프레임에서는 n채널형의 아날로그 스위치(SW1A∼SWnA 및 SW1C∼SWnC)가 시프트 레지스터(SR)의 시프트 동작에 동기하여 차례로 선택된다. 제 1 아날로그 스위치(SW1A∼SWnA)는 각각 선택회로부(SC1∼SCn)에 의해 선택된 타이밍으로 비디오 버스(A)상의 화소신호를 샘플링 홀드하여 홀수번째의 신호선(X1∼X(2n-1))에 출력한다. 제 3 아날로그 스위치(SW1C∼SWnC)는 각각 선택회로부(SC1∼SCn)에 의해 선택된 타이밍으로 비디오 버스(C)상의 화소 신호를 샘플링 홀드하여 짝수번째의 신호선(X2∼X2n)으로 출력한다. 한편, 음극성 프레임에서는 p채널형의 아날로그 스위치(SW1B∼SWnB 및 SW1D∼SWnD)가 시프트 레지스터(SR)의 시프트 동작에 동기하여 차례로 선택된다. 제 2 아날로그 스위치(SW1B∼SWnB)는 각각 선택회로(SC1∼SCn)에 의해 선택된 타이밍으로 비디오 버스(B)상의 홀수열 화소신호를 샘프링 홀드하여 홀수번째의 신호선(X1∼(2n-1))에 출력한다. 제 4 아날로그 스위치(SW1D∼SWnD)는 각각 선택회로부(SC1∼SCn)에 의해 선택된 타이밍으로 비디오 버스(D) 상의 짝수열 화소신호를 샘플 홀드하여 짝수번째의 신호선(X2∼X2n)에 출력한다. 또한, 이 신호선 구동회로(19)는 출력주사시에 검사용 제어신호를 수취함과 동시에 비디오 버스(A 및 B) 또는 비디오 버스(C 및 D)의 전류를 측정하기 위해 검사회로(TS)에 접속된다.
상술한 신호선 구동회로(19)에서는 n조의 제 1 및 제 2 아날로그 스위치(SW1A,SW1B:SW2A,SW2B:SW3A,SW3B:…SWnA,SWnB)가 각각 n개의 홀수번째 신호선에 할당되어, n조의 제 3 및 제 4 아날로그 스위치(SW1C,SW1D:SW2C,SW2D:SW3C,SW3D:…SWnC,SWnD)가 각각 n개의 짝수번째의 신호선에 할당되고,
시프트 레지스터(SR) 및 선택회로부(SC1∼SCn)이 이 n조의 아날로그 스위치(SW1A,SW1B,SW1C,SW1D:SW2A,SW2B,SW2C,SW2D:SW3A,SW3B,SW3C,SW3D:…SWnA,SWnB,SWnC,SWnD)를 차례로 선택하고 선택조의 아날로그 스위치 중에서 홀수번째 신호선에 할당된 하나 및 짝수번째 신호선에 할당된 하나를 동시에 도통시키기 위해 사용된다.
도 8은 최종단의 선택회로부(SCn)의 구성을 상세하게 도시한다. 본 실시예의 신호선 구동회로는 선택회로부 내에 검사제어회로를 내장하고 있다. 도 8에서, 인버터(INV), NOR 게이트(NR1), NOR 게이트(NR2)가 검사제어회로를 구성하고, NOR게이트(NR3) 및 NOR 게이트(NR4)가 선택회로를 구성한다. 또한, 단일한 검사제어회로가 복수의 선택회로에 공통으로 배치되어도 좋다. 이 선택회로부(SCn)에서는 극성신호가 인버터(INV)를 통하여 NOR게이트(NR1)의 제 3 입력단에 공급됨과 동시에 NOR게이트(NR2)의 제 1 입력단에 공급된다. 또한, 사용 제어신호가 NOR게이트(NR1)의 제 2 입력단 및 NOR 게이트(NR)의 제 2 입력단에 직접 공급된다. NOR 게이트(NR1)의 출력신호는 NOR게이트(NR3)의 제 1 입력단에 공급되고, NOR게이트(NR2)의 출력신호는 NOR게이트(NR4)의 제 1 입력단에 공급된다. 또한, 레지스터(S/Rn)의 출력신호가 NOR 게이트(NR3)의 제 2 입력단 및 NOR 게이트(NR4)의 제 2 입력단에 공급된다. NOR게이트(NR3)의 출력신호는 제 1 아날로그 스위치(SWnA) 및 제 3 아날로그 스위치(SWnC)에 공급되어 NOR 게이트(NR4)의 출력신호는 제 2 아날로그 스위치(SWnB) 및 제 4 아날로그 스위치(SWnD)에 공급된다.
이에 의해 선택회로부(SCn)는 외부로부터 입력되는 극성신호와 검사용 제어신호 및 레지스터(S/Rn)출력으로부터 S/Rn에서 결정된 각 타이밍에서 홀수번째 신호선(X(2n-11))에 대응하여 설치된 아날로그 스위치(SWnA 및 SWnB)의 온/오프를 제어함과 동시에, 짝수번째 신호선(X2n)에 대응하여 설치된 아날로그 스위치(SWnC 및 SWnD)의 온/오프를 제어한다.
검사제어신호는 디지털 신호이고 H레벨 또는 L레벨의 한쪽이 ″출화″모드를 지정하고 다른 한쪽이 ″검사″ 모드를 지정한다. 선택회로부(SCn)는 ″출화″모드에서 종래와 동일하게 동작하고, ″검사″모드에서 레지스터(S/Rn)가 스타트 펄스를 래치하는 타이밍이고, 극성신호의 논리값 ″H″,″L″에 관계없이, 아날로그 스위치(SWnA,SWnB,SWnC 및 SWnD) 모두를 온한다.
또한, 상술한 구성은 다른 선택회로부(SC1∼SC(n-1))에서도 실질적으로 동일하다. 단, 선택회로부(SC1∼SC(n-1))의 각각은 시프트 레지스터(SR)의 대응 레지스터 및 대응조의 아날로그 스위치에 접속된다.
즉, 선택회로조(SC1∼SCn)는 도 8에 도시한 회로구성이므로, 접속용 제어신호에 의해 ″검사″ 모드가 지정된 경우에 시프트 레지스터(SR)에서 차례로 선택되는 조의 제 1, 제 2 , 제 3 및 제 4 아날로그 스위치 전부를 동시에 도통시키는 제어를 극성신호에 관계없이 지속적으로 실시한다.
표 3은 상술한 신호선 구동회로(19)의 동작을 구체적으로 나타낸다.
| 프레임 | 타이밍 | 출력온이 되는 S/R | 극성신호 | 검사제어신호 | 온하는 SW |
| 양극성프레임 | T1 | S/R1 | 양(H) | 출화 | SW1A,SW1C |
| 검사 | SW1A,SW1B,SW1C,SW1D | ||||
| T2 | S/R2 | 양(H) | 출화 | SW2A,SW2C | |
| 검사 | SW2A,SW2B,SW2C,SW2D | ||||
| T3 | S/R3 | 양(H) | 출화 | SW3A,SW3C | |
| 검사 | SW3A,SW3B,SW3C,SW3D | ||||
| ··· | ··· | ··· | ··· | ··· | |
| Tn | S/Rn | 양(H) | 출화 | SWnA,SWnC | |
| 검사 | SWnA,SWnB,SWnC,SWnD | ||||
| 음극성프레임 | T1 | S/R1 | 음(L) | 출화 | SW1B,SW1D |
| 검사 | SW1A,SW1B,SW1C,SW1D | ||||
| T2 | S/R2 | 음(L) | 출화 | SW2B,SW2D | |
| 검사 | SW2A,SW2B,SW2C,SW2D | ||||
| T3 | S/R3 | 음(L) | 출화 | SW3B,SW3D | |
| 검사 | SW3A,SW3B,SW3C,SW3D | ||||
| ··· | ··· | ··· | ··· | ··· | |
| Tn | S/Rn | 음(L) | 출화 | SWnB,SWnD | |
| 검사 | SWnA,SWnB,SWnC,SWnD |
여기에서 ″검사″ 모드가 설정된 상태에서 실시되는 신호선 구동회로(19)의 출력검사방법을 설명한다. 도 9는 검사시에서 비디오 버스(A 및 B)에 흐르는 전류를 측정하는 회로구성을 도시한다. 즉, 직류전원(VA 및 VB)이 각각 전류계를 통하여 비디오 버스(A 및 B)에 접속되고, 직류전원(VC 및 VD)이 비디오 버스(C 및 D)에 접속된다. 여기에서 이 전원의 전압은 VA≠VB, VC≠VA, VC≠VB, VD≠VA, VD≠VB라는 관계로 설정되고, 또한 비디오 버스(A 및 B)의 인가전압의 평균값이 검사대상이 아닌 비디오 버스(C 및 D)의 인가전압의 평균값과 다른 값이 되도록 설정된다. 이에 의해 이 직류전원(VA 및 VB)으로부터 각각 비디오 버스(A 및 B)에는, 통상 도 4에 도시한 바와 같은 파형의 전류가 흐른다. 이 전류파형은 n조의 제 1, 제 2, 제 3, 제 4 아날로그 스위치(SW1A,SW1B,SW1C,SW1D : SW2A,SW2B,SW2C,SW2D : SW3A,SW3B,SW3C,SW3D : … :SWnA,SWnB,SWnC,SWnD)가 4개씩 타이밍(T1∼Tn)으로 차례로 온했을 때, 비디오 버스(A)→제 1 아날로그 스위치→제 2 아날로그 스위치→비디오 버스(B)의 경로에서 흐르는 전류를 측정한 결과이다. 이 타이밍(T1∼Tn)에서의 구체적인 전류의 경로는 제 1 실시형태의 표 2에 나타낸 바와 동일하다.
상술한 구성에서는 전류량은 비디오 버스(A 및 B)의 배선저항 및 선택된 제 1 및 제 2 아날로그 스위치의 온저항에 의존하지만, 비디오 버스(A 및 B)의 배선저항은 비교적 안정되어 있으므로, 실제의 전류량은 이 아날로그 스위치의 온저항에 대부분 의존한다. 도 4에 도시한 파형도로부터 알 수 있는 바와 같이, 각 타이밍에서 동일한 크기로 역방향의 전류가 직류전원(VA 및 VB)으로부터 흐르는 전류량의 절대값이 시간 결과에 따라서 작아지는 이유는 비디오 버스(A 및 B)의 배선저항 때문이다. 불량이 발생하고 있지 않은 경우에는 도 4에 도시한 바와 같은 파형이 얻어진다. 아날로그 스위치의 불량은 측정파형을 도 4에 도시한 파형을 기준으로 하여 비교함으로써 검출할 수 있다.
(1) 비디오 버스 간의 단락
상술한 바와 같이 비디오 버스(A,B,C 및 D)의 인가전압은 모두 다르게 설정된다. 따라서, 비디오 버스간의 단락이 발생한 경우, 비디오 버스의 전위가 정상값과 다른 값이 되므로, 이를 검출할 수 있다.
예를 들어 비디오 버스(A)와 비디오 버스(C)가 에칭 공정의 불합리함 등 때문에 쇼트된 경우, 비디오 버스(A)의 전위는 VA와 VC의 중간값이 되고, 이 중간값은 VA가 되지 않는다. 따라서, 전류값이 정상인 것과 달라 불량의 발생을 검출할 수 있다. 또한, 각 비디오 버스의 전위를 다르도록 설정하므로, 어느 비디오 버스와 단락한 것인지를 구분해 낼 수 있다.
(2)비디오 버스의 단선
비디오 버스의 단선이 발생한 경우, 단선된 부분 이후에 대해서 전류경로가 없어지고 전류량이 작아지므로, 이것을 검출할 수 있다.
예를 들어 비디오 버스(B)가 PEP 공정의 불합리 등 때문에 아날로그 스위치(SW1B)와 스위치(SW2B) 사이에서 단선된 경우, 타이밍(T1)에서의 전류량은 정상이지만, 타이밍(T2) 이후의 전류값은 정상값에 비해 작아진다. 따라서, 단선 불량과 그 발생 부분을 검출할 수 있다.
(3) 신호선간의 단락
이것은 신호선 구동회로(19)의 불량이 아니고 화소부분의 불량이지만 본 검사방법으로 검출할 수 있다.
예를 들어 신호선(X3)와 신호선(X4)가 도전성 더스트 등 대문에 단락한 경우를 생각할 수 있다. 아날로그 스위치의 트랜지스터 특성이나 비디오 버스의 저항값이 정상이면 신호선(X4)의 전위는 비디오 버스(A 및 B)의 전위의 평균값(VA+VB)/2가 된다. 마찬가지로 신호선(X4)의 전위는 비디오 버스(C 및 D)의 전위의 평균값(VC+VD)/2이 된다. 비디오 버스(A,B,C 및 D)는 서로 다른 전위(VA,VB,VC 및 VD)로 미리 설정되어 있으므로, 신호선(X3) 및 신호선(X4) 간의 단락이 발생하면 신호선(X3 및 X4)의 전위는 모두 정상값으로부터 변화된다. 즉, 측정하는 전류계로상의 전위가 다르므로, 측정전류값도 이상값이 되고 이에 의해 신호선 간의 단락불량을 검출할 수 있다.
(4)신호선 및 주사선간의 단락
이것도 신호선 구동회로(19)의 불량이 아니고 화소부분의 불량이지만 본 검사방법으로 검출할 수 있다.
예를 들어, 신호선(X3)이 층간절연막 불량 등 때문에 주사선 중 어느 하나와 단락한 경우, 신호선(X3)의 전위는 주사선 구동회로(18)로부터의 영향으로 정상값의(VA+VB)/2와는 다른 값이 된다. 즉, 측정하는 전류계로상의 전위가 다르므로, 측정 전류값도 이상값이 되고 이에 의해 신호선 및 주사선 간의 단락불량을 검출할 수 있다.
각 실시형태의 액정표시장치에서 주목할 사항은 전류의 측정점이 비디오 버스(A 및 B)의 입력단만으로 좋다는 것에 있다. 이 때문에 프로빙하는 측정점의 수를 신호선수에 비해 대폭 적게 할 수 있고, 고가이고 규모가 큰 프로브 카드를 필요로 하지 않는다. 또한, 신호선 구동회로(19)가 어레이 기판상에 집적되는 경우에 있어서도 높은 소자밀도가 되는 신호선 구동회로의 출력부 주변에 프로브를 설치할 필요가 없으므로, 신호선 구동회로(19)의 출력검사가 가능해진다.
또한, 각 실시형태에서는 비디오 버스(A 및 B)의 양쪽이 검사의 대상이 되었지만, 이 중 한쪽만을 검사의 대상으로 할 수 있다. 이 경우, 정밀도는 약간 저하되지만, 실용상의 검사, 특히 불량의 유무 검출은 가능하다.
또한, 각 실시형태에서 박막트랜지스터(13)는 주사선 구동회로(18) 및 신호선 구동회로(19)와 함께 어레이 기판상에 폴리실리콘 반도체 박막을 사용하여 형성해도 좋다. 이 경우, 도 1 및 도 7에 도시한 액정표시장치에서 신호선 구동회로(19)의 아날로그 스위치(SW1A∼SWnA, SW1B∼SWnB, SW1C∼SWnC, SW1D∼SWnD)는 비선형 스위칭 소자로서 폴리실리콘 반도체 박막을 사용하여 형성되는 n채널형, p채널형 또는 이것을 조합시킨 박막트랜지스터로 구성되어도 좋다.
이하, 도 1에 도시한 액정표시장치를 예로 들어 아날로그 스위치(SW1A∼SWnA 및 SW1B∼SWnB)를 폴리실리콘 박막트랜지스터로 구성되는 경우를 설명한다. 이 경우, 예를 들어 도 10에 도시한 바와 같이 아날로그 스위치(SW1A∼SWnA)가 p채널형 박막트랜지스터(PT)로 구성되고 아날로그 스위치(SW1B∼SWnB)가 n채널형 박막트랜지스터(NT)로 구성된다. 여기에서 공통 신호선에 할당된 아날로그 스위치쌍(SW1A,SWnB, SW2A,SW2B,…)는 동시에 도통했을 때 그 저항값의 차가 200Ω 이내로 설정된다.
이와 같은 구성으로 아날로그 스위치쌍의 온저항의 측정 및 저항값에 의한 아날로그 스위치쌍의 양호·불량 판단에 대해서 보충한다.
검사시에는 예를 들어 비디오 버스(A)가 패드로부터 전류계를 통하여 직류전원(VA)에 접속되고 비디오 버스(B)가 패드(PD)로부터 직류전원(VB)에 접속된다.
직류전원(VA 및 VB)을 접속한 상태에서 우선 박막트랜지스터(PT) 및 박막트랜지스터(NT)의 채널이 동시에 저저항 상태가 되는 게이트 저위를 각각 인가한다. 직류전원(VB)의 전압이 직류전원(VA)의 전압 보다 크게 설정되어 있으므로, 도 10에서 화살표로 나타낸 바와 같이 직류전원(VB)으로부터 p채널형 박막트랜지스터(PT) 및 n채널형 박막트랜지스터(NT)를 통하여 직류전원(VA)를 향해 전류가 흐르고 이 전류값이 전류계에서 측정된다.
직류전원(VA)과 직류전원(VB)의 전위차, 및 전류계에서 측정된 전류값에 의해 1조의 박막트랜지스터(PT 및 NT)로 구성되는 아날로그 스위치쌍의 온저항을 산출할 수 있다.
그래서, 아날로그 스위치쌍의 온저항을 전 신호선(X1∼Xn)에 대해서 검사하는 경우, 시프트 레지스터(SR)의 제어에 의해 이 신호선(X1∼Xn)에 각각 할당된 복수조의 박막트랜지스터(PT 및 NT) 양쪽을 차례로 도통시키고, 이에 의해 차례로 얻어지는 전류값을 모두 측정한다. 상술한 바와 같이 하여 전 신호선에 대응하는 전 아날로그 스위치 쌍의 온저항을 측정할 수 있다.
다음에, 저항값에 의한 아날로그 스위치쌍의 양호·불량 판단의 판정방법에 대해서 실제의 양품결과를 사용하여 설명한다. 도 11은 종래의 판정방법에서 얻어지는 일반적인 판정결과의 한 예이지만, 신호선(X1∼Xn)에 대응하는 아날로그 스위치쌍의 온저항(R1∼Rn)을 나타낸다. 이 예에서는 저항값이 200∼5000Ω의 범위에서 합격이라고 판정하고 있었다. 즉, 온저항(R4)의 아날로그 스위치쌍은 불량이라고 판정된다. 그러나, 이 방법에서는 실디바이스와의 일치률의 악화가 문제가 되고 있었다.
그래서, 실디바이스의 표시와 아날로그 스위치쌍의 온저항의 관계를 조사했다. 이 결과, 인접한 신호선에 접속되는 아날로그 스위치쌍의 온저항의 크기를 비교하면 화면품위와 잘 일치하는 것이 확인되었다.
이하, 식을 사용하여 나타낸다. 여기에서 피검사 아날로그 스위치쌍의 온저항을 Rx(x:대응 신호선 번호)로 하고 각 신호선에 접속된 아날로그 스위치쌍의 온저항을 Rn(n: 대응 신호선 번호)으로 한다. 피검사 아날로그 스위치쌍과 전(前) p개의 아날로그 스위치쌍과 비교한 경우, 그 아날로그 스위치쌍의 온저항의 차(RΔ)는 수학식 1과 같이 나타낸다. 또한, 후속 P개와 비교한 경우에는 수학식 2와 같이 나타난다.
이와 같이 전후의 아날로그 스위치쌍과 비교하고 RΔ가 수학식 3의 조건을 만족하는 경우, 양품으로 판정할 수 있다.
또한, 실제의 장치를 디바이스를 사용하여 검증한다. 여기에서는 한 예로서 전후 2개의 아날로그 스위치쌍의 비교를 실시하기로 한다.(즉 수학식 2 및 수학식 3에서 p=2로 했다.)
여기에서 조사를 실시한 디바이스는 아날로그 스위치쌍이 도 10에 도시한 바와 같이 신호선에 접속된 시작품이므로, 상기 아날로그 스위치가 불량인 경우에는 화면에 수직 방향의 결선(이하, 종선결 이라고 부름)으로서 인식할 수 있다. 도 13에 실제의 판정결과를 도시한다.
도 13에 도시한 바와 같이 아날로그 스위치쌍의 온저항의 실측정값의 비교에 의해 양호·불량 판정을 하는 종래방법에서는 선결수가 모두 0개로 판정되어 있지만, 실디바이스의 표시결과와는 엇갈리고 있다.
그러나, 인접하는 신호선에 접속되는 아날로그 스위치쌍의 온저항의 크기에서 비교를 실시하는 본 발명의 판정방법에서는 1샘플에서 결과가 다르지만, 양호한 판정이 이루어져 있다. 또한, 본 방법에서는 불량 발생 부분도 특정할 수 있다. 따라서, 본 판정방법에 의하면 간단한 방법으로 기판상에 형성된 주변회로의 일부인 아날로그 스위치쌍의 검사를 신속하고 정확하게 실시할 수 있다. 그 결과, 불량품을 제조공정의 이른 단계에서 제거할 수 있어 생산효율을 높일 수 있다. 또한, 불량부분을 용이하게 검출할 수 있으므로, 불량의 원인을 바로 해석하고 처리하는 것이 가능해진다.
본 발명은 상술한 실시형태에 한정되지 않고, 그 요지를 벗어나지 않는 범위에서 여러가지로 변형 가능하다. 예를 들어, 도 2 및 도 8에 도시한 인버터(INV), NOR게이트(NR1) 및 NOR게이트(NR2)로 이루어진 검사제어회로를 각 선택회로부로부터 생략하고 예를 들어 이 인버터(INV), NOR게이트(NR1) 및 NOR게이트(NR2)로 구성되는 로직 회로를 어레이 기판상에 설치하고, 이 로직 회로로부터 얻어지는 출력신호를 각 선택회로를 구성하는 NOR 게이트(NR3) 및 NOR 게이트(NR4)에 공통으로 공급해도 좋다.
이상과 같이 본 발명의 반도체 검사회로 및 반도체 검사방법에서는 제품의 신뢰성 확보나 양품율 향상에 불가결한 구동회로의 출력검사를 할 때 버스의 입력단을 이용할 수 있으므로, 고가인 프로브 카드가 불필요해진다. 또한, 구동회로가 어레이 기판과 일체화되는 경우에 곤란했던 구동회로의 출력검사도 실시할 수 있게 된다.
Claims (14)
- 기판상에 서로 거의 평행으로 배치되는 적어도 제 1 및 제 2 버스, 상기 기판상에 서로 거의 평행으로 배치되는 복수의 신호선, 상기 기판상에 배치되어 상기 신호선에 대응하는 타이밍으로 차례로 구동신호를 출력하는 구동회로, 상기 기판상에 상기 신호선에 대응하여 배치되는 제 1 및 제 2 스위치 소자로 이루어지고, 각 상기 스위치 회로의 상기 제 1 스위치 소자는 상기 제 1 버스와 대응하는 상기 신호선과의 사이에 배치되고, 상기 제 2 스위치 소자는 상기 제 2 버스와 대응하는 상기 신호선의 사이에 배치되는 복수의 스위치 회로, 상기 스위치 회로를 제어신호에 기초하여 제어하는 제어회로, 및 상기 제어회로는 각 상기 스위치 회로의 각각의 상기 스위치 소자가 상기 구동회로로부터의 상기 구동신호에 기초하여 거의 동시에 상기 신호선과 상기 버스의 사이를 도통하도록 구동하는 것을 특징으로 하는 반도체 검사회로.
- 제 1 항에 있어서,상기 기판은 상기 신호선과 거의 직교하여 서로 거의 평행으로 배치되는 복수개의 주사선, 상기 신호선과 상기 주사선의 각 교점근방에 배치되는 트랜지스터, 및 상기 트랜지스터에 접속되는 화소전극이 배치된 기판인 것을 특징으로 하는 반도체 검사회로.
- 제 2 항에 있어서,상기 제 1 버스와 상기 제 2 버스에는 각각 기준전압에 대해서 서로 극성이 다른 전압이 인가되는 것을 특징으로 하는 반도체 검사회로.
- 제 3 항에 있어서,상기 스위치 회로의 상기 제 1 스위치 소자는 P채널형, 상기 제 2 스위치 소자는 N채널형인 것을 특징으로 하는 반도체 검사회로.
- 제 4 항에 있어서,상기 스위치 회로의 상기 제 1 및 제 2 스위치 소자는 활성층이 다결정 실리콘으로 이루어진 것을 특징으로 하는 반도체 검사회로.
- 제 1 항에 있어서,상기 구동회로는 시프트 레지스터를 갖는 것을 특징으로 하는 반도체 검사회로.
- 기판상에 서로 거의 평행으로 배치되는 적어도 제 1 및 제 2 버스, 상기 기판상에 배치되는 신호선, 상기 제 1 버스와 상기 신호선 사이에 배치되는 상기 제 1 스위치 소자, 및 상기 제 2 버스와 상기 신호선 사이에 배치되는 제 2 스위치 소자로 이루어진 스위치 회로를 구비하고, 상기 제 1 및 제 2 버스를 각각 제 1 및 제 2 전압에 접속하여 상기 스위치 회로의 상기 제 1 및 제 2 스위치 소자를 거의 동시에 도통시키며, 상기 제 1 및 제 2 버스에 흐르는 전류를 각각 검출하는 것을 특징으로 하는 반도체 회로의 검사방법.
- 제 7 항에 있어서,상기 신호선은 복수개 배치되고 상기 스위치 회로는 각 신호선에 대응하여 복수 배치되며, 각각의 상기 스위치 회로에서 상기 스위치 소자를 거의 동시에 차례로 도통시키는 것을 특징으로 하는 반도체 회로의 검사방법.
- 제 8 항에 있어서,검출된 상기 전류를 저항값으로 환산하는 것을 특징으로 하는 반도체 회로의 검사방법.
- 제 9 항에 있어서,상기 저항값에 기초하여 상기 스위치 회로의 양호·불량를 판정하는 것을 특징으로 하는 반도체 회로의 검사방법.
- 제 10 항에 있어서,상기 기판은 상기 제 1 또는 제 2 버스에 인접한 제 3 버스를 포함하고 상기 제 3 버스에는 상기 제 1 및 제 2 전압과 다른 제 3 전압이 공급되는 것을 특징으로 하는 반도체 회로의 검사방법.
- 제 11 항에 있어서,검출된 상기 전류에 기초하여 상기 제 1 또는 제 2 버스와 상기 제 3 버스의 단락의 유무를 검출하는 것을 특징으로 하는 반도체 회로의 검사방법.
- 제 12 항에 있어서,상기 기판은 상기 신호선에 거의 직교하여 배치되는 주사선, 상기 신호선과 상기 주사선의 거의 교점근방에 배치되는 박막트랜지스터, 상기 박막트랜지스터에 접속되는 화소전극을 포함하는 액티브 매트릭스형 표시장치인 것을 특징으로 하는 반도체 회로의 검사방법.
- 제 13 항에 있어서,상기 기판은 유리로 이루어지고 상기 스위치 회로 및 상기 박막트랜지스터는 각각 활성층이 다결정 실리콘으로 이루어진 것을 특징으로 하는 반도체 회로의 검사방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26587597 | 1997-09-30 | ||
| JP9-265875 | 1997-09-30 | ||
| JP16999698 | 1998-06-17 | ||
| JP10-169996 | 1998-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990030341A KR19990030341A (ko) | 1999-04-26 |
| KR100289938B1 true KR100289938B1 (ko) | 2001-05-15 |
Family
ID=26493150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980041931A Expired - Fee Related KR100289938B1 (ko) | 1997-09-30 | 1998-09-30 | 반도체 검사회로 및 반도체 회로의 검사방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6265889B1 (ko) |
| KR (1) | KR100289938B1 (ko) |
| TW (1) | TW482924B (ko) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4181257B2 (ja) * | 1998-01-21 | 2008-11-12 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置 |
| US6677171B1 (en) * | 1998-07-14 | 2004-01-13 | Sharp Kabushiki Kaisha | Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates |
| JP2000163014A (ja) * | 1998-11-27 | 2000-06-16 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6831474B2 (en) * | 2000-03-10 | 2004-12-14 | Infineon Technologies Ag | Apparatus and method for testing a plurality of electrical components that are coupled to one another |
| JP4700160B2 (ja) * | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| US6900084B1 (en) | 2000-05-09 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a display device |
| US6762735B2 (en) * | 2000-05-12 | 2004-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device and method of testing the same |
| JP2001330639A (ja) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | アレイ基板の検査方法 |
| TW538246B (en) * | 2000-06-05 | 2003-06-21 | Semiconductor Energy Lab | Display panel, display panel inspection method, and display panel manufacturing method |
| US6624651B1 (en) * | 2000-10-06 | 2003-09-23 | International Business Machines Corporation | Kerf circuit for modeling of BEOL capacitances |
| JP4276373B2 (ja) * | 2000-12-07 | 2009-06-10 | セイコーエプソン株式会社 | 電気光学装置の検査用回路、電気光学装置および電子機器 |
| DE10064478B4 (de) * | 2000-12-22 | 2005-02-24 | Atmel Germany Gmbh | Verfahren zur Prüfung einer integrierten Schaltung und Schaltungsanordnung |
| JP2002202759A (ja) * | 2000-12-27 | 2002-07-19 | Fujitsu Ltd | 液晶表示装置 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100442305B1 (ko) * | 2001-07-18 | 2004-07-30 | 가부시끼가이샤 도시바 | 어레이 기판 및 그 검사 방법 및 액정 표시 장치 |
| JP4627936B2 (ja) * | 2001-07-31 | 2011-02-09 | エスペック株式会社 | 表示装置の検査装置、表示装置の検査システム |
| CN100410786C (zh) * | 2001-10-03 | 2008-08-13 | 夏普株式会社 | 有源矩阵型显示装置及其数据线切换电路、开关部驱动电路、扫描线驱动电路 |
| JP2003308051A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 画像信号供給回路および電気光学パネル |
| DE10227332A1 (de) * | 2002-06-19 | 2004-01-15 | Akt Electron Beam Technology Gmbh | Ansteuervorrichtung mit verbesserten Testeneigenschaften |
| CN1802593A (zh) * | 2003-06-04 | 2006-07-12 | 东芝松下显示技术有限公司 | 阵列基板检查方法及阵列基板检查设备 |
| CN1802592A (zh) * | 2003-06-04 | 2006-07-12 | 东芝松下显示技术有限公司 | 阵列基板检查方法 |
| DE50310245D1 (de) * | 2003-06-11 | 2008-09-11 | Infineon Technologies Ag | Halbleiter-Chip mit einer Überwachungseinrichtung, durch welche überwachbar ist, ob der Halbleiter-Chip mechanisch beschädigt ist |
| KR100977217B1 (ko) * | 2003-10-02 | 2010-08-23 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 및 방법 |
| US7319335B2 (en) * | 2004-02-12 | 2008-01-15 | Applied Materials, Inc. | Configurable prober for TFT LCD array testing |
| US20060038554A1 (en) * | 2004-02-12 | 2006-02-23 | Applied Materials, Inc. | Electron beam test system stage |
| US6833717B1 (en) * | 2004-02-12 | 2004-12-21 | Applied Materials, Inc. | Electron beam test system with integrated substrate transfer module |
| US7355418B2 (en) * | 2004-02-12 | 2008-04-08 | Applied Materials, Inc. | Configurable prober for TFT LCD array test |
| WO2005085939A1 (ja) * | 2004-03-03 | 2005-09-15 | Toshiba Matsushita Display Technology Co., Ltd. | アレイ基板の検査方法 |
| CN100359556C (zh) * | 2004-09-13 | 2008-01-02 | 凌阳科技股份有限公司 | 内建测试电路的源极驱动器及其测试方法 |
| US20060114273A1 (en) * | 2004-11-29 | 2006-06-01 | Sanyo Electric Co., Ltd. | Display panel |
| US7518602B2 (en) * | 2004-12-06 | 2009-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Test circuit and display device having the same |
| TWI333094B (en) * | 2005-02-25 | 2010-11-11 | Au Optronics Corp | System and method for display testing |
| US7535238B2 (en) * | 2005-04-29 | 2009-05-19 | Applied Materials, Inc. | In-line electron beam test system |
| KR100636502B1 (ko) * | 2005-08-31 | 2006-10-18 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기 전계발광표시장치 및 그검사방법 |
| JP4887977B2 (ja) * | 2005-11-21 | 2012-02-29 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法、電圧モニタ方法および電子機器 |
| US20070139338A1 (en) * | 2005-12-21 | 2007-06-21 | Sitronix Technology Corp. | Liquid crystal display driver |
| KR100754140B1 (ko) * | 2005-12-21 | 2007-08-31 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기 발광 표시장치 및 모기판과그 검사방법 |
| TWI309813B (en) * | 2005-12-23 | 2009-05-11 | Au Optronics Corp | Display device and pixel testing method thereof |
| CN101400991B (zh) * | 2006-03-14 | 2013-03-20 | 应用材料公司 | 减小多个柱状电子束测试系统中的串扰的方法 |
| US7786742B2 (en) * | 2006-05-31 | 2010-08-31 | Applied Materials, Inc. | Prober for electronic device testing on large area substrates |
| US7602199B2 (en) * | 2006-05-31 | 2009-10-13 | Applied Materials, Inc. | Mini-prober for TFT-LCD testing |
| US7977959B2 (en) * | 2007-09-27 | 2011-07-12 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled intelligent switches |
| CN102866346B (zh) * | 2012-09-14 | 2014-12-10 | 京东方科技集团股份有限公司 | 测试led阵列驱动效率的平台及方法 |
| CN105448215B (zh) * | 2014-06-20 | 2018-10-02 | 上海和辉光电有限公司 | Amoled的像素测试电路及像素测试电路的测量方法 |
| CN104991358B (zh) * | 2015-07-21 | 2018-07-13 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法、控制方法、显示装置 |
| CN107728395B (zh) * | 2017-10-31 | 2020-07-03 | 京东方科技集团股份有限公司 | 阵列基板、显示装置、数据线不良的检测装置及检测方法 |
| US10818208B2 (en) * | 2018-09-14 | 2020-10-27 | Novatek Microelectronics Corp. | Source driver |
| CN111128063B (zh) * | 2020-01-20 | 2021-03-23 | 云谷（固安）科技有限公司 | 显示面板的测试电路、方法及显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
| GB9219836D0 (en) * | 1992-09-18 | 1992-10-28 | Philips Electronics Uk Ltd | Electronic drive circuits for active matrix devices,and a method of self-tasting and programming such circuits |
| TW331599B (en) | 1995-09-26 | 1998-05-11 | Toshiba Co Ltd | Array substrate for LCD and method of making same |
| JPH09152629A (ja) | 1995-09-26 | 1997-06-10 | Toshiba Corp | 液晶表示装置のアレイ基板 |
| TW329002B (en) * | 1996-06-05 | 1998-04-01 | Zenshin Test Co | Apparatus and method for inspecting a LCD substrate |
-
1998
- 1998-09-29 US US09/162,134 patent/US6265889B1/en not_active Expired - Fee Related
- 1998-09-30 KR KR1019980041931A patent/KR100289938B1/ko not_active Expired - Fee Related
- 1998-09-30 TW TW087116274A patent/TW482924B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW482924B (en) | 2002-04-11 |
| KR19990030341A (ko) | 1999-04-26 |
| US6265889B1 (en) | 2001-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100289938B1 (ko) | 반도체 검사회로 및 반도체 회로의 검사방법 | |
| KR100394923B1 (ko) | 어레이 기판의 검사 방법 | |
| US5363037A (en) | Method and apparatus for testing LCD panel array | |
| US7265572B2 (en) | Image display device and method of testing the same | |
| US20070236244A1 (en) | Test method, semiconductor device, and display | |
| US8026889B2 (en) | Drive circuit of display device and method of testing the same | |
| US20070067693A1 (en) | Method of testing driving circuit and driving circuit for display device | |
| US11508274B2 (en) | Display panel driving device | |
| US6864869B2 (en) | Data driver and display utilizing the same | |
| US8139051B2 (en) | Driver and driving method, and display device | |
| US7053649B1 (en) | Image display device and method of testing the same | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| JPH1097203A (ja) | 表示装置 | |
| JP3131585B2 (ja) | 半導体検査回路および半導体回路の検査方法 | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| CN101320548A (zh) | 分离放大器与输出端的显示单元的驱动电路及其控制方法 | |
| JP2001235725A (ja) | 液晶表示装置 | |
| JP7564748B2 (ja) | 表示装置、表示ドライバ、及び故障検査方法 | |
| KR100206568B1 (ko) | 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치 | |
| JP2000009808A (ja) | 半導体装置および液晶駆動装置 | |
| JP4782956B2 (ja) | アレイ基板の検査方法 | |
| Schmitt et al. | Electron-beam testing of flat panel display substrates | |
| JPH085691A (ja) | 薄膜トランジスタアレイの検査方法 | |
| JP3191898B2 (ja) | 薄膜トランジスタアレイの検査方法 | |
| JPH1082814A (ja) | 画像表示装置及び画像表示装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19980930 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20010130 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20010226 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20010227 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20040130 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050131 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20060131 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060131 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |