CN105448215B - Amoled的像素测试电路及像素测试电路的测量方法 - Google Patents

Abstract

本发明提供一种像素测试电路，其用于通过量测机台测量AMOLED的像素元件的参数，其包括：多个像素电路组，所述多个像素电路组的任一个包括多个像素电路，所述多个像素电路为相同的电路且彼此连接；以及至少一个开关电路，所述开关电路由多个薄膜场效应晶体管构成，设置于所述多个像素电路组之间，使所述多个像素电路组彼此构成并联连接；其中所述开关电路用于连接或者断开所述多个像素电路组的并联连接。

Description

AMOLED的像素测试电路及像素测试电路的测量方法

技术领域

本发明涉及一种用于AMOLED产品的线上监控(inline monitor)的像素测试电路及基于该像素测试电路的测量方法。

背景技术

有机发光二极管(OLED)由于具有低成本、低功耗、高亮度、自发光、全彩色、宽视角和易于制作在柔性衬底上等的优点，引起人们广泛的兴趣。在有机发光二极管显示器中，AMOLED(Active Matrix/Organic Light Emitting Diode：有源矩阵有机发光二极管)面板产品采用薄膜场效应晶体管(TFT，以下简称为晶体管)形成像素电路，来实现OLED的画面显示。

在现行的AMOLED产品设计中，AA区(Active Area：有效显示区域)的像素电路采用nTmC(n≥4，m≥1，m、n均为正整数)的结构，例如，一般采用4T1C/4T2C/5T1C/6T1C/6T2C/7T1C等的电路设计，其中，T表示晶体管，C表示电容，在进行高解析度产品设计时，对制造工艺的要求比较严格。为了更加及时、准确地监控产品，通常在AMOLED产品中设置与各元件相对应的具有测试点的测试电路(test circuit)，通过对各个测试电路(test circuit)进行测量，来评价AA区的像素电路。

以往，采用单一像素电路来作为测试电路(test circuit)，利用TEG(testelement group：测试元件组)量测机台，通过模拟在点亮时(在使有机发光二极管发光时)像素检测电路的工作状态，来获取电流-电压曲线、晶体管的栅极电压、漏源电流等的元件参数。

例如，图1示出了一个6T1C结构的像素测试电路的例子。该像素测试电路包括：有机发光二极管OLED、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、电容C，在该像素测试电路中，这些晶体管均为PMOS晶体管，像素测定电路也可以由NMOS晶体管或者其它的晶体管构成。图2示出了模拟AA区的像素电路的发光控制信号和扫描信号的时序波形图。从发光控制信号输入端EN和扫描信号输入端SN-1、SN输入基于图2示出的时序波形图的发光控制信号和扫描信号，通过从数据信号输入端DM写入数据，改变驱动有机发光二极管OLED发光的亮度控制晶体管(图中为第二晶体管T2)的栅源电压，来使该亮度控制晶体管导通，从而进行画面显示。

然而，在采用单一像素电路进行测量而获得参数的情况下，有时会因为受到像素电路个体之间存在的误差的影响而不能够精确地测量出参数，特别是，当单一像素电路出现异常时，利用将单一像素电路作为测试电路来测量出的参数没有准确度可言，不能够用来标准化。

发明内容

本发明是鉴于上述问题而提出的，本发明的目的在于，提供一种通过能够高精度地测量像素电路的参数的像素测试电路及基于该像素测试电路的测量方法。

根据本发明的一个技术方案，提供一种像素测试电路，其用于通过量测机台测量AMOLED的像素元件的参数，其包括：多个像素电路组，所述多个像素电路组的任一个包括多个像素电路，所述多个像素电路为相同的电路且彼此连接；以及至少一个开关电路，所述开关电路由多个薄膜场效应晶体管构成，设置于所述多个像素电路组之间，使所述多个像素电路组彼此构成并联连接；其中所述开关电路用于连接或者断开所述多个像素电路组的并联连接。

根据本发明的另一个技术方案，提供一种通过量测机台对所述像素测试电路进行测量的测量方法，其包括：第一测量步骤，分别测量每一个所述像素电路组的元件参数的总和；计算步骤，分别计算出通过将在所述第一测量步骤中测量得到的每一个所述像素电路组的所述元件参数的总和除以每一像素电路组中所包括的像素电路的数量而得到的平均值，来作为每一个所述像素电路组的所述元件参数；判断步骤，对计算出的每一所述像素电路组的所述元件参数进行比较，判断每一所述像素电路组的所述元件参数之间的差值是否都在容许范围内；排除步骤，排除特定像素电路，其中所述特定像素电路为在所述判断步骤中判断为与其它的所述像素电路组的元件参数之间的差值不在容许范围内的至少一个所述像素电路组；第二测量步骤，在所述判断步骤中判断为每一个所述像素电路组的所述元件参数都在容许范围内的情况下，或者在所述排除步骤中排除了所述特定像素电路的情况下，测量所有所述像素电路或者剩余的所有所述像素电路的所述元件参数的总和；以及获取步骤，分别计算出通过在所述第二测量步骤中测量得到的所有所述像素电路的所述元件参数的总和除以所有所述像素电路的数量而得到的平均值，来作为所述像素测试电路的单个像素电路的元件参数。

根据本发明，在对像素测试电路进行测量以获得像素电路的元件参数时，能够消除像素电路个体之间的偏差带来的影响，获得精度较高的像素电路元件参数。

附图说明

图1是表示一种现有技术中的有机发光二极管显示器的采用单一像素元件的测试电路图。

图2是表示模拟AA区的像素电路的发光控制信号和扫描信号的时序波形图。

图3是表示本发明的实施方式的像素测试电路的一部分的电路图。

图4是表示本发明的实施方式的像素测试电路的另一部分的电路图。

具体实施方式

下面结合附图，对本发明的实施方式进行说明。其中，为了便于说明，对相同或相似的设备或信号标注相同的附图标记。

图3是表示本发明的实施方式的像素测试电路所包含的像素电路组的部分电路1的电路图。在本实施方式中，像素电路组包括100个相同的单一像素元件的像素电路，该100个像素电路彼此并联连接。图3示出的部分电路1是示出了两个单一像素元件的像素电路11、12并联而成的测试电路。

具体来说，将第一像素电路11的电源端VDD与第二像素电路12的电源端VDD连接，将第一像素电路11的信号输出端Output与第二像素电路12的信号输出端Output连接，将第一像素电路11的预设电压端VIN与第二像素电路12的预设电压端VIN连接，将第一像素电路11的数据信号输入端DM与第二像素电路12的数据信号输入端DM连接，将第一像素电路11的前排扫描信号输入端SN-1与第二像素电路12的前排扫描信号输入端SN-1连接，将第一像素电路11的当前扫描信号输入端SN与第二像素电路12的当前扫描信号输入端SN连接，将第一像素电路11的发光控制信号输入端EN与第二像素电路12的发光控制信号输入端EN连接，将第一像素电路11的第三晶体管的漏极与第二像素电路12的第三晶体管的漏极连接，将第一像素电路11的第六晶体管的源极与第二像素电路12的第六晶体管的源极连接，将第一像素电路11的第五晶体管的漏极与第二像素电路12的第五晶体管的漏极连接。

通过将这两个相同的像素电路11、12并联在一起，能够对两者施加相同的电源电压，写入相同的有关光的亮度、灰度之类的灰阶数据，以及输入相同的发光控制信号和扫描信号。由此，能够测量出两个像素电路11、12的在相同条件下的参数值的总和。通过求出所测量出的参数值的总和的平均值，来作为单个像素电路的参数值。由此，能够消除因像素电路个体之间存在的元件参数的偏差而导致测量结果不准确的问题。

以流过有机发光二极管OLED以使有机发光二极管OLED发光的该漏源电流为例，在这两个像素电路11、12都正常工作的情况下，能够测量出像素电路11、12的漏源电流值的总和，将该电流值的总和除以2即能够获得单个像素电路的漏源电流值。若对并联有4个相同的像素电路的像素电路组进行测量，则能够通过将测量出的该4个像素电路的漏源电流值的总和除以4，来获得单个像素电路的漏源电流值。若对并联有100个相同的像素电路的像素电路组进行测量，则能够通过将测量出的该100个像素电路的漏源电流值的总和除以100，来获得单个像素电路的漏源电流值。

此外，在利用TEG量测机台对由一个像素电路构成的测试电路进行测量时，由于与一个像素电路对应的漏源电流值很小，所以若所使用的量测机台不具有很高的精度等级，则测量出的漏源电流值可能会存在误差。通过将检测电路构成为具有多个并联(在本实施方式中，为100个)像素电路的像素电路组，则与该像素电路所包含的这些像素电路对应的漏源电流的总和增加相应的倍数(在本实施方式中，为100倍)，电流值的数量级变大，即使利用不具有很高的精度等级的量测机台，也能够测量出误差较小的电流值，由此，计算出的漏源电流的总和的平均值即与单个像素电路对应的漏源电流值的误差也较小。

若在本实施方式的由100个相同的单一像素电路并联而成的像素测试电路中，有某一个或者某一些像素元件不能够正常工作，则测量出的包括这一个或这些像素电路的像素电路组的参数值的总和不能够准确地体现参数特性。因此，为了获得准确的元件参数，需要确认存在异常的像素元件，并排除该存在异常的像素元件，将剩余的像素元件并联连接之后，计算出参数的平均值。

通过对构成本实施方式的测试电路中的每一个像素电路的参数值进行测量，然后比较所有的像素电路的测量结果来确认存在异常的像素电路十分耗费时间，在实际中不可行。相对于此，在本实施方式中，通过将该一个像素电路组分成多个像素电路分组进行测量，来确认存在异常的像素电路。

在本实施方式中，像素测试电路在并联有100个像素电路的基础上，每隔规定数量的像素电路设置有一个开关电路，例如，每隔25个像素电路设置有一个开关电路，即，像素测试电路分成4个像素电路组，并且在该像素测试电路中包括4个开关电路。在此，只要以能够将像素测试电路分组的方式设置开关电路即可，可以不间隔规定数量的像素电路来进行设置。

图4示出了本实施方式的像素测试电路中的具有开关电路的部分电路2。如图4所示，在两个相邻像素电路21、22(这两个像素电路分别属于不同的像素电路组)的并联之处增加一个开关电路23，该开关电路23也是由多个晶体管构成的，所采用的晶体管的种类与测试电路的晶体管种类相同，在本实施方式中，为PMOS晶体管。若测试电路的晶体管采用其它种类的晶体管，则开关电路的晶体管也随之改变。

具体来说，与两个单一像素电路的连接点相对应地，一个开关电路23具有10个用作开关的晶体管T11～T20。这些作为开关的晶体管T11～T20的栅极都与开关信号输入端SW连接。第一开关晶体管T11的源、漏极分别与第三像素电路21的电源端VDD和第四像素电路22的电源端VDD连接，第二开关晶体管T12的源、漏极分别与第三像素电路21的数据信号输入端DM和第四像素电路22的数据信号输入端DM连接，第三开关晶体管T13的源、漏极分别与第三像素电路21的第三晶体管的漏极和第四像素电路22的第三晶体管的漏极连接，第四开关晶体管T14的源、漏极分别与第三像素电路21的第六晶体管的源极和第四像素电路22的第六晶体管的源极连接，第五开关晶体管T15的源、漏极分别与第三像素电路21的第五晶体管的漏极和第四像素电路22的第五晶体管的漏极连接，第六开关晶体管T16的源、漏极分别与第三像素电路21的当前扫描信号输入端SN和第四像素电路22的当前扫描信号输入端SN连接，第七开关晶体管T17的源、漏极分别与第三像素电路21的前排扫描信号输入端SN-1和第四像素电路22的前排扫描信号输入端SN-1连接，第八开关晶体管T18的源、漏极分别与第三像素电路21的发光控制信号输入端EN和第四像素电路22的发光控制信号输入端EN连接，第九开关晶体管T19的源、漏极分别与第三像素电路21的预设电压端VIN和第四像素电路22的预设电压端VIN连接，第十开关晶体管T20的源、漏极分别与第三像素电路21的信号输出端Output和第四像素电路22的信号输出端Output连接。所有的开关晶体管T11～T20的源、漏极的连接方向也可以同时相反。

当将开关信号输入端SW为低电平时，所有的晶体管T11～T20开关导通，将两个像素电路21、22并联在一起，当将开关信号输入端SW为高电平时，断开两个像素电路21、22之间的连接。

利用这种开关电路，将100个像素电路分成四组，但不限于此。以上述方式分别对每一个像素电路组的参数的总和进行测量，并求出参数的平均值。然后，分别对这些像素电路组的参数的平均值进行比较。

当其中一组的参数平均值与其它三组的参数平均值明显不同，或者与其它三组的参数平均值的差值(以下，提到的差值都为绝对值)超过容许范围时，则可以认为在构成该组的多个像素元件中存在没有正常工作的像素元件。因此，排除该组的测量数据，测量其它三组的所有像素电路的参数的总和，然后根据测量结果求出参数平均值，来作为单个像素电路的参数值。

在本实施方式的像素测试电路中可以设置更多的开关电路，即，对上述像素电路进行更细的分组。可以以上述方式，先通过将像素电路分成四个组的开关电路来比较各像素电路组的参数，若四组数据(参数平均值)彼此之间的差值都超过容许范围，能够利用设置在每个像素电路组的多个像素电路之间的开关电路来进行再分组。具体来说，可以将当前每个像素电路组的像素电路分成两小组，即将所有的像素电路分成八小组来进行测量，以相同的方式，确认八小组中的参数平均值是否有与其它几小组明显不同，例如，若有三小组的像素电路与其它五小组的参数平均值明显不同，或者该三小组的像素元件与其它五小组的参数平均值的差值都超过容许范围，则排出这三小组的测量数据，测量其它五小组的所有像素电路的参数的总和，然后根据测量结果求出参数平均值，来作为单个像素电路的参数值。

此外，在想要确认是哪一个或者那些像素电路出现异常的情况下，可以在所确定的出现异常的像素电路的范围(某一组或某一小组)内，设置开关电路，将细化的像素电路组的测量结果与整体的测量结果进行比较，来进一步缩小出现异常的像素电路的范围，最终可以确认出是哪一个或者那些像素电路出现异常。

在本实施方式中，像素测试电路包括100个像素电路，但不限于此。此外，单一像素电路采用6T1C的结构，还可以采用例如4T1C/4T2C/5T1C/6T1C/6T2C/7T1C等其它的结构。在采用其它结构的像素电路的情况下，相应地增加或者减少用于并联的连接线，在设置开关电路时，还相应地增加或者减少开关电路中的晶体管的数量。

综上所述，将多个相同的像素电路的像素电路并联构成像素测试电路，通过测量多个像素电路的参数值的总和并计算出该参数值的总和的平均值，能够消除像素电路个体之间的偏差带来的影响，获得精度较高的像素电路参数。而且，通过在像素测试电路中设置中间测量点来确定异常像素电路的范围，能够通过排出该存在异常像素电路的电路范围，进一步提高测量参数的准确度。

虽然已参照典型实施方式描述了本申请，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本申请能够以多种形式具体实施，所以应当理解，上述实施方式不限于任何前述的细节，而应在随附权利要求所限定的范围内广泛地解释，因此落入权利要求或其等同范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (10)

1.一种像素测试电路，其用于通过量测机台测量AMOLED的像素元件的参数，其特征在于，包括：

多个像素电路组，所述多个像素电路组的任一个包括多个像素电路，所述多个像素电路为相同的电路且彼此连接；以及

至少一个开关电路，所述开关电路由多个薄膜场效应晶体管构成，设置于所述多个像素电路组之间，使所述多个像素电路组彼此构成并联连接；

其中所述开关电路用于连接或者断开所述多个像素电路组的并联连接。

2.如权利要求1所述的像素测试电路，其特征在于，

具有100个所述像素电路和四个所述开关电路。

3.如权利要求1或者2所述的像素测试电路，其特征在于，

所述多个像素电路的每一个由薄膜场效应晶体管和电容构成。

4.如权利要求3所述的像素测试电路，其特征在于，

所述薄膜场效应晶体管为PMOS。

5.如权利要求3所述的像素测试电路，其特征在于，

每个所述像素电路由六个薄膜场效应晶体管和一个电容构成，

所述薄膜场效应晶体管为PMOS。

6.如权利要求5所述的像素测试电路，其特征在于，

任一所述像素电路组的所述多个像素电路中的每两个并联的第一像素电路和第二像素电路以如下的连接关系进行连接：

所述第一像素电路的电源端与所述第二像素电路的电源端连接，所述第一像素电路的信号输出端与所述第二像素电路的信号输出端连接，所述第一像素电路的预设电压端与所述第二像素电路的预设电压端连接，所述第一像素电路的数据信号输入端与所述第二像素电路的数据信号输入端连接，所述第一像素电路的前排扫描信号输入端与所述第二像素电路的前排扫描信号输入端连接，所述第一像素电路的当前扫描信号输入端与所述第二像素电路的当前扫描信号输入端连接，所述第一像素电路的发光控制信号输入端与所述第二像素电路的发光控制信号输入端连接，所述第一像素电路的第三薄膜场效应晶体管的漏极与所述第二像素电路的第三薄膜场效应晶体管的漏极连接，所述第一像素电路的第六薄膜场效应晶体管的源极与所述第二像素电路的第六薄膜场效应晶体管的源极连接，所述第一像素电路的第五薄膜场效应晶体管的漏极与所述第二像素电路的第五薄膜场效应晶体管的漏极连接。

7.如权利要求5所述的像素测试电路，其特征在于，

所述开关电路的所述多个薄膜场效应晶体管为PMOS。

8.如权利要求7所述的像素测试电路，其特征在于，

所述开关电路由十个所述薄膜场效应晶体管构成。

9.如权利要求8所述的像素测试电路，其特征在于，

在分别属于不同的像素电路组的两个相邻的第三像素电路与第四像素电路之间，以如下的连接关系设置有一个用于连接或者断开两者的所述开关电路：

所述开关电路的十个薄膜场效应晶体管的栅极都与用于控制开关的开关信号输入端连接，所述开关电路的第一薄膜场效应晶体管的源、漏极分别与第三像素电路的电源端和第四像素电路的电源端连接，所述开关电路的第二薄膜场效应晶体管的源、漏极分别与第三像素电路的数据信号输入端和第四像素电路的数据信号输入端连接，所述开关电路的第三薄膜场效应晶体管的源、漏极分别与第三像素电路的第三薄膜场效应晶体管的漏极和第四像素电路的第三薄膜场效应晶体管的漏极连接，所述开关电路的第四薄膜场效应晶体管的源、漏极分别与第三像素电路的第六薄膜场效应晶体管的源极和第四像素电路的第六薄膜场效应晶体管的源极连接，所述开关电路的第五薄膜场效应晶体管的源、漏极分别与第三像素电路的第五薄膜场效应晶体管的漏极和第四像素电路的第五薄膜场效应晶体管的漏极连接，所述开关电路的第六薄膜场效应晶体管的源、漏极分别与第三像素电路的当前扫描信号输入端和第四像素电路的当前扫描信号输入端连接，所述开关电路的第七薄膜场效应晶体管的源、漏极分别与第三像素电路的前排扫描信号输入端和第四像素电路的前排扫描信号输入端连接，所述开关电路的第八薄膜场效应晶体管的源、漏极分别与第三像素电路的发光控制信号输入端和第四像素电路的发光控制信号输入端连接，所述开关电路的第九薄膜场效应晶体管的源、漏极分别与第三像素电路的预设电压端和第四像素电路的预设电压端连接，所述开关电路的第十薄膜场效应晶体管的源、漏极分别与第三像素电路的信号输出端和第四像素电路的信号输出端连接。

10.一种通过量测机台对权利要求1～9中任一项所述的像素测试电路进行测量的测量方法，其特征在于，包括：

第一测量步骤，分别测量每一个所述像素电路组的元件参数的总和；

计算步骤，分别计算出通过将在所述第一测量步骤中测量得到的每一个所述像素电路组的所述元件参数的总和除以每一像素电路组中所包括的像素电路的数量而得到的平均值，来作为每一个所述像素电路组的所述元件参数；

判断步骤，对计算出的每一所述像素电路组的所述元件参数进行比较，判断每一所述像素电路组的所述元件参数之间的差值是否都在容许范围内；

排除步骤，排除特定像素电路，其中所述特定像素电路为在所述判断步骤中判断为与其它的所述像素电路组的元件参数之间的差值不在容许范围内的至少一个所述像素电路组；

第二测量步骤，在所述判断步骤中判断为每一个所述像素电路组的所述元件参数都在容许范围内的情况下，或者在所述排除步骤中排除了所述特定像素电路的情况下，测量所有所述像素电路或者剩余的所有所述像素电路的所述元件参数的总和；以及

获取步骤，分别计算出通过在所述第二测量步骤中测量得到的所有所述像素电路的所述元件参数的总和除以所有所述像素电路的数量而得到的平均值，来作为所述像素测试电路的单个像素电路的元件参数。