JPH085691A - 薄膜トランジスタアレイの検査方法 - Google Patents
薄膜トランジスタアレイの検査方法Info
- Publication number
- JPH085691A JPH085691A JP13868794A JP13868794A JPH085691A JP H085691 A JPH085691 A JP H085691A JP 13868794 A JP13868794 A JP 13868794A JP 13868794 A JP13868794 A JP 13868794A JP H085691 A JPH085691 A JP H085691A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- inspecting
- transistor array
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【目的】 薄膜トランジスタアレイの検査時間を短縮
し、多くの項目を測定する。 【構成】 複数の平行な映像信号線４、この映像信号線
４に電気的に絶縁されて交差する複数の垂直走査線、な
らびに、映像信号線４と垂直走査線との交差位置におい
て、ソース電極が映像信号線に、またゲート電極が垂直
走査線にそれぞれ接続された複数のトランジスタ３を備
えた薄膜トランジスタアレイの検査方法であって、水平
走査回路１の出力によって複数のトランジスタ３のうち
の一つを選択的にオンさせて、信号入力端子２ａ〜２ｃ
を介して隣接する映像信号線４間の電気抵抗を測定す
る。
し、多くの項目を測定する。 【構成】 複数の平行な映像信号線４、この映像信号線
４に電気的に絶縁されて交差する複数の垂直走査線、な
らびに、映像信号線４と垂直走査線との交差位置におい
て、ソース電極が映像信号線に、またゲート電極が垂直
走査線にそれぞれ接続された複数のトランジスタ３を備
えた薄膜トランジスタアレイの検査方法であって、水平
走査回路１の出力によって複数のトランジスタ３のうち
の一つを選択的にオンさせて、信号入力端子２ａ〜２ｃ
を介して隣接する映像信号線４間の電気抵抗を測定す
る。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス型液晶表示装置などに用いる薄膜トランジスタアレイ
の検査方法に関する。
ス型液晶表示装置などに用いる薄膜トランジスタアレイ
の検査方法に関する。
【０００２】
【従来の技術】近年、アモルファスシリコン膜または多
結晶シリコン膜を用いた薄膜トランジスタを大面積基板
に形成する技術が開発され、この薄膜トランジスタをス
イッチング素子として画素電極を選択するアクティブマ
トリックス型液晶表示装置が実用化されている。さら
に、多結晶シリコン膜を用いた薄膜トランジスタで駆動
回路を構成し、スイッチング素子としての薄膜トランジ
スタと同一基板上に形成した周辺回路内蔵の薄膜トラン
ジスタアレイを用いた液晶表示装置も実用化されつつあ
る。しかしながら、液晶表示装置に使用するための薄膜
トランジスタアレイでは素子数が数十万素子にもなるた
め、その検査方法の確立が製造工程上の重要な課題とな
っている。
結晶シリコン膜を用いた薄膜トランジスタを大面積基板
に形成する技術が開発され、この薄膜トランジスタをス
イッチング素子として画素電極を選択するアクティブマ
トリックス型液晶表示装置が実用化されている。さら
に、多結晶シリコン膜を用いた薄膜トランジスタで駆動
回路を構成し、スイッチング素子としての薄膜トランジ
スタと同一基板上に形成した周辺回路内蔵の薄膜トラン
ジスタアレイを用いた液晶表示装置も実用化されつつあ
る。しかしながら、液晶表示装置に使用するための薄膜
トランジスタアレイでは素子数が数十万素子にもなるた
め、その検査方法の確立が製造工程上の重要な課題とな
っている。
【０００３】以下に従来の薄膜トランジスタアレイにつ
いて、液晶表示装置を例として説明する。
いて、液晶表示装置を例として説明する。
【０００４】図７（ａ）は従来の薄膜トランジスタアレ
イの映像信号線にビデオ信号を供給する回路構成を示す
図、図７（ｂ）は同薄膜トランジスタアレイの表示部の
回路構成を示す図である。これらの図はアクティブマト
リックス型の液晶表示装置の要部を示したものである。
イの映像信号線にビデオ信号を供給する回路構成を示す
図、図７（ｂ）は同薄膜トランジスタアレイの表示部の
回路構成を示す図である。これらの図はアクティブマト
リックス型の液晶表示装置の要部を示したものである。
【０００５】図７において、１はシフトレジスタなどか
らなる水平走査回路、２はビデオ信号線、３はビデオ信
号を切り換えるためのアナログスイッチとしてのトラン
ジスタ、４は映像信号線、５は垂直走査線、６は映像信
号を後述の画素に供給する画素トランジスタ、７は映像
信号を保持するための補助容量、８は画素トランジスタ
６のドレイン電極に接続された画素電極、９は対向電
極、１０は液晶である。なお、これらの図では、垂直走
査線５に信号を供給するための垂直走査回路は説明を簡
略化するために省略した。また、半導体膜としてアモル
ファスシリコン膜を用いた薄膜トランジスタアレイで
は、チャネル部の易動度が小さいため駆動回路を同一基
板上に構成することができず、図７（ａ）の部分および
垂直走査回路は外付けとなり、図７（ｂ）に示す表示部
分のみが薄膜トランジスタアレイとして基板上に形成さ
れる。一方、半導体膜として多結晶シリコン膜またはレ
ーザアニールなどによって単結晶化された単結晶シリコ
ン膜を用いた薄膜トランジスタアレイでは、チャネル部
の易動度が大きいために周辺の駆動回路も同時に基板上
に形成することができる。
らなる水平走査回路、２はビデオ信号線、３はビデオ信
号を切り換えるためのアナログスイッチとしてのトラン
ジスタ、４は映像信号線、５は垂直走査線、６は映像信
号を後述の画素に供給する画素トランジスタ、７は映像
信号を保持するための補助容量、８は画素トランジスタ
６のドレイン電極に接続された画素電極、９は対向電
極、１０は液晶である。なお、これらの図では、垂直走
査線５に信号を供給するための垂直走査回路は説明を簡
略化するために省略した。また、半導体膜としてアモル
ファスシリコン膜を用いた薄膜トランジスタアレイで
は、チャネル部の易動度が小さいため駆動回路を同一基
板上に構成することができず、図７（ａ）の部分および
垂直走査回路は外付けとなり、図７（ｂ）に示す表示部
分のみが薄膜トランジスタアレイとして基板上に形成さ
れる。一方、半導体膜として多結晶シリコン膜またはレ
ーザアニールなどによって単結晶化された単結晶シリコ
ン膜を用いた薄膜トランジスタアレイでは、チャネル部
の易動度が大きいために周辺の駆動回路も同時に基板上
に形成することができる。
【０００６】以上のように構成された薄膜トランジスタ
アレイの動作について説明する。図７（ａ）に示すよう
に、各トランジスタ３のゲート電極は水平走査回路１の
出力１〜ｎに、ソース電極はビデオ信号線２に、ドレイ
ン電極は映像信号線４に接続されている。また液晶表示
装置の表示部は図７（ｂ）に示すように、映像信号線４
と垂直走査線５との交点に画素トランジスタ６が形成さ
れており、そのゲート電極が垂直走査線５に、ソース電
極が映像信号線４に、ドレイン電極が画素電極８に接続
されている。図７（ｂ）では詳細を省略し、等価回路的
に示しているが、電気的には液晶１０を挟んで画素電極
８と対向電極９とが対向した構成となっている。
アレイの動作について説明する。図７（ａ）に示すよう
に、各トランジスタ３のゲート電極は水平走査回路１の
出力１〜ｎに、ソース電極はビデオ信号線２に、ドレイ
ン電極は映像信号線４に接続されている。また液晶表示
装置の表示部は図７（ｂ）に示すように、映像信号線４
と垂直走査線５との交点に画素トランジスタ６が形成さ
れており、そのゲート電極が垂直走査線５に、ソース電
極が映像信号線４に、ドレイン電極が画素電極８に接続
されている。図７（ｂ）では詳細を省略し、等価回路的
に示しているが、電気的には液晶１０を挟んで画素電極
８と対向電極９とが対向した構成となっている。
【０００７】ビデオ信号Ｖ１，Ｖ２，Ｖ３は、映像信号
線４の３本毎に共通接続されており、水平走査回路１か
らの信号により映像信号線４を選択して供給される。こ
のビデオ信号に同期して、垂直走査回路（図示せず）か
らの信号により垂直走査線５が選択されて、画素トラン
ジスタ６がオンし、画素電極８へビデオ信号が供給され
る。
線４の３本毎に共通接続されており、水平走査回路１か
らの信号により映像信号線４を選択して供給される。こ
のビデオ信号に同期して、垂直走査回路（図示せず）か
らの信号により垂直走査線５が選択されて、画素トラン
ジスタ６がオンし、画素電極８へビデオ信号が供給され
る。
【０００８】次に、上記の薄膜トランジスタアレイの検
査方法について説明する。従来は、図７（ｂ）に示す表
示部の映像信号線４または垂直走査線５の一端に図８に
示す検査回路を接続して薄膜トランジスタアレイの検査
を行っていた。
査方法について説明する。従来は、図７（ｂ）に示す表
示部の映像信号線４または垂直走査線５の一端に図８に
示す検査回路を接続して薄膜トランジスタアレイの検査
を行っていた。
【０００９】図８は従来の薄膜トランジスタアレイの検
査方法において使用する検査回路を説明するための図で
ある。図８において、８１はＮＯＲゲート回路、８２は
ＮＯＲゲート回路８１の入力端子、８３はＮＯＲゲート
回路８１の出力端子である。
査方法において使用する検査回路を説明するための図で
ある。図８において、８１はＮＯＲゲート回路、８２は
ＮＯＲゲート回路８１の入力端子、８３はＮＯＲゲート
回路８１の出力端子である。
【００１０】すなわち、ビデオ信号入力端子Ｖ１，Ｖ
２，Ｖ３または垂直走査回路からパルス電圧を印加し、
その出力を図８に示すＮＯＲゲート回路８１の入力端子
８２に入れ、出力端子８３からの出力波形を観察して、
映像信号線４または垂直走査線５の短絡、断線を検査す
る。
２，Ｖ３または垂直走査回路からパルス電圧を印加し、
その出力を図８に示すＮＯＲゲート回路８１の入力端子
８２に入れ、出力端子８３からの出力波形を観察して、
映像信号線４または垂直走査線５の短絡、断線を検査す
る。
【００１１】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、図８に示す回路ブロック図に相当する検
査回路を内蔵しておかなければならず、薄膜トランジス
タアレイの基板サイズが大きくなり、また薄膜トランジ
スタで構成した検査回路は動作周波数が低いために、検
査時間が長くなるという課題を有していた。
来の構成では、図８に示す回路ブロック図に相当する検
査回路を内蔵しておかなければならず、薄膜トランジス
タアレイの基板サイズが大きくなり、また薄膜トランジ
スタで構成した検査回路は動作周波数が低いために、検
査時間が長くなるという課題を有していた。
【００１２】本発明は上記の従来の課題を解決するもの
で、複雑な検査回路を内蔵する必要がなく、短い検査時
間で多くの項目を測定できる薄膜トランジスタアレイの
検査方法を提供することを目的とする。
で、複雑な検査回路を内蔵する必要がなく、短い検査時
間で多くの項目を測定できる薄膜トランジスタアレイの
検査方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】この目的を達成するため
に本発明の薄膜トランジスタアレイの検査方法は、複数
のトランジスタのうちの選択された一つのトランジスタ
を水平走査回路の出力でオンし、信号入力端子を介して
隣接する信号線間の電気抵抗を測定する構成を有してい
る。
に本発明の薄膜トランジスタアレイの検査方法は、複数
のトランジスタのうちの選択された一つのトランジスタ
を水平走査回路の出力でオンし、信号入力端子を介して
隣接する信号線間の電気抵抗を測定する構成を有してい
る。
【００１４】
【作用】上記一つのトランジスタの選択および走査線の
選択の組み合わせにおいて、信号線間、走査線間または
信号線と走査線との間で電圧、電流または電気抵抗を測
定することにより薄膜トランジスタアレイの検査を行う
ことができる。
選択の組み合わせにおいて、信号線間、走査線間または
信号線と走査線との間で電圧、電流または電気抵抗を測
定することにより薄膜トランジスタアレイの検査を行う
ことができる。
【００１５】
【実施例】以下本発明の第１の実施例における薄膜トラ
ンジスタアレイの検査方法について、液晶表示装置を例
として図面を参照しながら説明する。全体構成は図７
（ａ），（ｂ）に示す従来例と同じであり、以下要部の
みを示し、説明する。
ンジスタアレイの検査方法について、液晶表示装置を例
として図面を参照しながら説明する。全体構成は図７
（ａ），（ｂ）に示す従来例と同じであり、以下要部の
みを示し、説明する。
【００１６】図１は第１の実施例を説明するための水平
走査回路部分の回路ブロック図である。図１において、
図７（ａ）に示す従来例と同一箇所には同一符号を付し
て説明を省略する。図１において、２ａ，２ｂ，２ｃは
ビデオ信号入力端子、１１ａは水平走査回路１のスター
トパルス入力端子、１１ｂは水平走査回路１のクロック
パルス入力端子、１２は電源、１３は電流計である。な
お、図１において、表示部および垂直走査回路について
は図示を省略した。
走査回路部分の回路ブロック図である。図１において、
図７（ａ）に示す従来例と同一箇所には同一符号を付し
て説明を省略する。図１において、２ａ，２ｂ，２ｃは
ビデオ信号入力端子、１１ａは水平走査回路１のスター
トパルス入力端子、１１ｂは水平走査回路１のクロック
パルス入力端子、１２は電源、１３は電流計である。な
お、図１において、表示部および垂直走査回路について
は図示を省略した。
【００１７】このような構成において、水平走査回路１
のスタートパルス入力端子１１ａに直流電圧を印加する
ことによってｎ段の出力を全てハイレベルにし、全ての
トランジスタ３をオンにする。このとき、ビデオ信号入
力端子２ａ，２ｂ，２ｃは隣接する映像信号線４に導通
している。したがって、ビデオ信号入力端子２ａ，２ｂ
間に電源１２と電流計１３とを接続することにより、隣
接した映像信号線４間の短絡検査ができる。同様にし
て、ビデオ信号入力端子２ａ，２ｂ間またはビデオ信号
入力端子２ｂ，２ｃ間に、電源１２と電流計１３とを接
続することにより、他の映像信号線４間の短絡検査がで
きる。また、複数のトランジスタ３のうちの一つを選択
的に順次オンしながら上記の検査を行うことにより、ど
の映像信号線４に関連した断線であるかが推定できる。
のスタートパルス入力端子１１ａに直流電圧を印加する
ことによってｎ段の出力を全てハイレベルにし、全ての
トランジスタ３をオンにする。このとき、ビデオ信号入
力端子２ａ，２ｂ，２ｃは隣接する映像信号線４に導通
している。したがって、ビデオ信号入力端子２ａ，２ｂ
間に電源１２と電流計１３とを接続することにより、隣
接した映像信号線４間の短絡検査ができる。同様にし
て、ビデオ信号入力端子２ａ，２ｂ間またはビデオ信号
入力端子２ｂ，２ｃ間に、電源１２と電流計１３とを接
続することにより、他の映像信号線４間の短絡検査がで
きる。また、複数のトランジスタ３のうちの一つを選択
的に順次オンしながら上記の検査を行うことにより、ど
の映像信号線４に関連した断線であるかが推定できる。
【００１８】次に本発明の第２の実施例における薄膜ト
ランジスタアレイの検査方法について、図面を参照しな
がら説明する。
ランジスタアレイの検査方法について、図面を参照しな
がら説明する。
【００１９】図２は第２の実施例を説明するための垂直
走査回路部分の回路ブロック図であり、本実施例では図
２に示す垂直走査回路で表示部の画素トランジスタ６を
オンし、水平走査回路１で映像信号線４を切り換えて画
素トランジスタ６の検査をする。図２において、２１は
垂直走査回路、２２ａはスタートパルス入力端子、２２
ｂはクロックパルス入力端子、２２ｃ，２２ｄは電源端
子、２３は電源、２４は電流計である。なお、図２にお
いて、水平走査回路および表示部については図示を省略
した。
走査回路部分の回路ブロック図であり、本実施例では図
２に示す垂直走査回路で表示部の画素トランジスタ６を
オンし、水平走査回路１で映像信号線４を切り換えて画
素トランジスタ６の検査をする。図２において、２１は
垂直走査回路、２２ａはスタートパルス入力端子、２２
ｂはクロックパルス入力端子、２２ｃ，２２ｄは電源端
子、２３は電源、２４は電流計である。なお、図２にお
いて、水平走査回路および表示部については図示を省略
した。
【００２０】まず垂直走査回路２１のスタートパルス入
力端子２２ａに直流電圧を印加し、出力端子１〜ｍを全
てハイレベルにすることにより、画素トランジスタ６
（図２では省略）の全てをオンする。この状態で、第１
の実施例と同じようにビデオ信号入力端子２ａ，２ｂ間
に電圧を印加して、その間の電流を測定することによ
り、隣接する画素トランジスタ６間の短絡の有無、なら
びに画素トランジスタと信号線との短絡の有無を検査で
きる。またスタートパルス入力端子２２ａにパルス電圧
を印加して同様の測定を行うことにより、短絡している
画素トランジスタのゲートが接続された走査線を同定で
きる。
力端子２２ａに直流電圧を印加し、出力端子１〜ｍを全
てハイレベルにすることにより、画素トランジスタ６
（図２では省略）の全てをオンする。この状態で、第１
の実施例と同じようにビデオ信号入力端子２ａ，２ｂ間
に電圧を印加して、その間の電流を測定することによ
り、隣接する画素トランジスタ６間の短絡の有無、なら
びに画素トランジスタと信号線との短絡の有無を検査で
きる。またスタートパルス入力端子２２ａにパルス電圧
を印加して同様の測定を行うことにより、短絡している
画素トランジスタのゲートが接続された走査線を同定で
きる。
【００２１】次に本発明の第３の実施例における薄膜ト
ランジスタアレイの検査方法について説明する。
ランジスタアレイの検査方法について説明する。
【００２２】図２に示す垂直走査回路２１のスタートパ
ルス入力端子２２ａに電圧パルスを印加し、出力端子１
〜ｍに走査信号を出力しながら、電源２２ｃ，２２ｄ間
に接続した電流計２４により電流値を測定する。このと
き、スタートパルス入力時間から電流計２４に過電流が
流れるまでの時間差と、クロックパルスの１周期時間と
を比較することにより、垂直走査回路２１のどの出力に
接続された走査線５間が短絡しているかが判定できる。
ルス入力端子２２ａに電圧パルスを印加し、出力端子１
〜ｍに走査信号を出力しながら、電源２２ｃ，２２ｄ間
に接続した電流計２４により電流値を測定する。このと
き、スタートパルス入力時間から電流計２４に過電流が
流れるまでの時間差と、クロックパルスの１周期時間と
を比較することにより、垂直走査回路２１のどの出力に
接続された走査線５間が短絡しているかが判定できる。
【００２３】図３は図２に示す垂直走査回路２１の内部
構成の一部を示す回路ブロック図であり、３１はＤフリ
ップフロップ回路、３２はＤフリップフロップ回路３１
に接続されたＮＡＮＤゲート回路、３３はバッファイン
バータ、３４は垂直走査線である。図２の状態で垂直走
査をし、電流計２４に流れる電流を測定する。
構成の一部を示す回路ブロック図であり、３１はＤフリ
ップフロップ回路、３２はＤフリップフロップ回路３１
に接続されたＮＡＮＤゲート回路、３３はバッファイン
バータ、３４は垂直走査線である。図２の状態で垂直走
査をし、電流計２４に流れる電流を測定する。
【００２４】図４は第３の実施例の薄膜トランジスタア
レイの検査方法における電流波形図であり、４１〜４４
は垂直走査回路２１の（ｘ−１）〜（ｘ＋２）の電圧波
形、４５，４６は図２に示す電流計２４に現れる電流波
形図である。
レイの検査方法における電流波形図であり、４１〜４４
は垂直走査回路２１の（ｘ−１）〜（ｘ＋２）の電圧波
形、４５，４６は図２に示す電流計２４に現れる電流波
形図である。
【００２５】ｘ番目と（ｘ＋１）番目の垂直走査線５が
短絡している場合、図４の電流波形４５で示すように、
ｘ番目および（ｘ＋１）番目がハイレベルの間、過電流
が流れる。また、（ｘ＋１）番目の出力に接続された垂
直走査線５につながる補助容量が短絡している場合、図
４の電流波形４６で示すように、（ｘ＋２）番目の出力
によって画素トランジスタ６がオンになったとき、過電
流が流れる。
短絡している場合、図４の電流波形４５で示すように、
ｘ番目および（ｘ＋１）番目がハイレベルの間、過電流
が流れる。また、（ｘ＋１）番目の出力に接続された垂
直走査線５につながる補助容量が短絡している場合、図
４の電流波形４６で示すように、（ｘ＋２）番目の出力
によって画素トランジスタ６がオンになったとき、過電
流が流れる。
【００２６】以上のように垂直走査回路２１の電源端子
２２ｃ，２２ｄ間に接続した電源２３と電流計２４によ
って電流波形を観察することにより、液晶表示装置に用
いて線欠陥となる垂直走査線５間の短絡、点欠陥となる
補助容量７の短絡が区別できる。また走査開始から過電
流の流れるまでの時間差により、どの垂直走査線５に関
連して不良が発生しているかが判定できる。補助容量７
が前段の垂直走査線５でなく、共通線に接続された構成
であっても、この共通線と垂直走査回路２１の電源端子
２２ｄとの間に電源２３と電流計２４を接続することに
より同様の検査ができる。
２２ｃ，２２ｄ間に接続した電源２３と電流計２４によ
って電流波形を観察することにより、液晶表示装置に用
いて線欠陥となる垂直走査線５間の短絡、点欠陥となる
補助容量７の短絡が区別できる。また走査開始から過電
流の流れるまでの時間差により、どの垂直走査線５に関
連して不良が発生しているかが判定できる。補助容量７
が前段の垂直走査線５でなく、共通線に接続された構成
であっても、この共通線と垂直走査回路２１の電源端子
２２ｄとの間に電源２３と電流計２４を接続することに
より同様の検査ができる。
【００２７】次に本発明の第４の実施例における薄膜ト
ランジスタアレイの検査方法について説明する。
ランジスタアレイの検査方法について説明する。
【００２８】図５は第４の実施例を説明するための水平
走査回路部分の回路ブロック図である。図５に示すよう
に、ビデオ信号入力端子２ａ，２ｂ，２ｃを共通接続し
て接地し、水平走査回路１の出力によってトランジスタ
３をオン状態にする。このとき図２に示す垂直走査回路
２１がハイレベル出力となるように動作させ、電源端子
２２ｃ，２２ｄに接続した電流計２４に過電流が流れる
と、映像信号線４と垂直走査線５との間に短絡箇所があ
ることを示している。
走査回路部分の回路ブロック図である。図５に示すよう
に、ビデオ信号入力端子２ａ，２ｂ，２ｃを共通接続し
て接地し、水平走査回路１の出力によってトランジスタ
３をオン状態にする。このとき図２に示す垂直走査回路
２１がハイレベル出力となるように動作させ、電源端子
２２ｃ，２２ｄに接続した電流計２４に過電流が流れる
と、映像信号線４と垂直走査線５との間に短絡箇所があ
ることを示している。
【００２９】次に本発明の第５の実施例における薄膜ト
ランジスタアレイの検査方法について説明する。
ランジスタアレイの検査方法について説明する。
【００３０】図６は第５の実施例を説明するための水平
走査回路部分の回路ブロック図である。図６において、
６１ａ，６１ｂ，６１ｃは電流計、６２ａ，６２ｂ，６
２ｃは電源である。図６に示すように、ビデオ信号入力
端子２ａ，２ｂ，２ｃをそれぞれ電流計６１ａ，６１
ｂ，６１ｃおよび電源６２ａ，６２ｂ，６２ｃを介して
接地する。この状態で水平走査回路１からの出力により
トランジスタ３をオンし、垂直走査回路２１の出力をロ
ーレベルにする。このとき、電流計６１ａ〜６１ｃで過
電流が検出されれば、映像信号線４と垂直走査線５との
間に短絡箇所があることを示している。そして、垂直走
査のタイミングまたは水平走査のタイミングと過電流が
流れるまでとの時間差により短絡箇所を同定できる。な
お、水平走査回路１のスタートパルス入力端子１１ａに
ハイレベル信号を、垂直走査回路２１のスタートパルス
入力端子２２ａにローレベル信号を入力することによ
り、短時間で検査できる。
走査回路部分の回路ブロック図である。図６において、
６１ａ，６１ｂ，６１ｃは電流計、６２ａ，６２ｂ，６
２ｃは電源である。図６に示すように、ビデオ信号入力
端子２ａ，２ｂ，２ｃをそれぞれ電流計６１ａ，６１
ｂ，６１ｃおよび電源６２ａ，６２ｂ，６２ｃを介して
接地する。この状態で水平走査回路１からの出力により
トランジスタ３をオンし、垂直走査回路２１の出力をロ
ーレベルにする。このとき、電流計６１ａ〜６１ｃで過
電流が検出されれば、映像信号線４と垂直走査線５との
間に短絡箇所があることを示している。そして、垂直走
査のタイミングまたは水平走査のタイミングと過電流が
流れるまでとの時間差により短絡箇所を同定できる。な
お、水平走査回路１のスタートパルス入力端子１１ａに
ハイレベル信号を、垂直走査回路２１のスタートパルス
入力端子２２ａにローレベル信号を入力することによ
り、短時間で検査できる。
【００３１】
【発明の効果】本発明は、信号線の入力側にトランジス
タがソース電極を信号入力端子に、ドレイン電極を信号
線に、ゲート電極を水平走査回路にそれぞれ接続された
薄膜トランジスタアレイの検査方法であって、水平走査
回路出力によって所定の第２のトランジスタをオンし、
信号入力端子を介して隣接する信号線間の電気抵抗を測
定することによって、薄膜トランジスタアレイに検査回
路を内蔵させる必要がなく、かつ信号線間、トランジス
タのドレイン間、走査線間、補助容量と走査線または信
号線との間の短絡の有無が検査できる優れた薄膜トラン
ジスタの検査方法を実現できるものである。
タがソース電極を信号入力端子に、ドレイン電極を信号
線に、ゲート電極を水平走査回路にそれぞれ接続された
薄膜トランジスタアレイの検査方法であって、水平走査
回路出力によって所定の第２のトランジスタをオンし、
信号入力端子を介して隣接する信号線間の電気抵抗を測
定することによって、薄膜トランジスタアレイに検査回
路を内蔵させる必要がなく、かつ信号線間、トランジス
タのドレイン間、走査線間、補助容量と走査線または信
号線との間の短絡の有無が検査できる優れた薄膜トラン
ジスタの検査方法を実現できるものである。
【図１】本発明の第１の実施例における薄膜トランジス
タアレイの検査方法を説明するための水平走査回路部分
の回路ブロック図
タアレイの検査方法を説明するための水平走査回路部分
の回路ブロック図
【図２】本発明の第２の実施例における薄膜トランジス
タアレイの検査方法を説明するための垂直走査回路部分
の回路ブロック図
タアレイの検査方法を説明するための垂直走査回路部分
の回路ブロック図
【図３】垂直走査回路の内部構成の一部を示す回路ブロ
ック図
ック図
【図４】本発明の第３の実施例の薄膜トランジスタアレ
イの検査方法における電流波形図
イの検査方法における電流波形図
【図５】本発明の第４の実施例における薄膜トランジス
タアレイの検査方法を説明するための水平走査回路部分
の回路ブロック図
タアレイの検査方法を説明するための水平走査回路部分
の回路ブロック図
【図６】本発明の第５の実施例における薄膜トランジス
タアレイの検査方法を説明するための水平走査回路部分
の回路ブロック図
タアレイの検査方法を説明するための水平走査回路部分
の回路ブロック図
【図７】（ａ）は従来の薄膜トランジスタアレイの映像
信号線にビデオ信号を供給するための回路構成を示す図 （ｂ）は同薄膜トランジスタアレイの表示部の回路構成
を示す図
信号線にビデオ信号を供給するための回路構成を示す図 （ｂ）は同薄膜トランジスタアレイの表示部の回路構成
を示す図
【図８】従来の薄膜トランジスタアレイの検査方法にお
いて使用する検査回路を説明するための図
いて使用する検査回路を説明するための図
１ 水平走査回路 ２ａ〜２ｃ ビデオ信号入力端子 ３ トランジスタ ４ 映像信号線 ５ 垂直走査線 ６ 画素トランジスタ ７ 映像信号を保持するための補助容量 ８ 画素電極 ９ 対向電極 １０ 液晶 １１ａ スタートパルス入力端子 １１ｂ クロックパルス入力端子 １２ 電源 １３ 電流計 ２１ 垂直走査回路 ２２ａ スタートパルス入力端子 ２２ｂ クロックパルス入力端子 ２２ｃ，２２ｄ 電源端子 ２３ 電源 ２４ 電流計 ３１ Ｄフリップフロップ回路 ３２ ＮＡＮＤゲート回路 ３３ バッファインバータ ３４ 垂直走査線 ６１ａ〜６１ｃ 電流計 ６２ａ〜６２ｃ 電源
Claims (11)
- 【請求項１】 複数の平行な信号線、前記信号線に電気
的に絶縁されて交差する複数の走査線、ならびに、前記
信号線と前記走査線とが交差する位置において、ソース
電極が前記信号線に、ゲート電極が前記走査線にそれぞ
れ接続された複数のトランジスタを備えた薄膜トランジ
スタアレイの検査方法であって、前記水平走査回路の出
力によって前記複数のトランジスタのうちの一つを選択
的にオンさせて、信号入力端子を介して隣接する信号線
間の電気抵抗を測定する薄膜トランジスタアレイの検査
方法。 - 【請求項２】 複数のトランジスタの全てをオンさせ、
複数本の信号入力端子のうちの一つを除いて共通接続
し、共通接続した信号入力端子と他の一つの信号入力端
子との間の電気抵抗を測定する請求項１記載の薄膜トラ
ンジスタアレイの検査方法。 - 【請求項３】 複数のトランジスタのうちの一つを水平
走査回路出力で選択的にオンさせ、信号入力端子を介し
て隣接する信号線間の電気抵抗を測定する請求項１記載
の薄膜トランジスタアレイの検査方法。 - 【請求項４】 複数のトランジスタのうちの一つを水平
走査回路出力で選択的にオンさせ、かつ走査線を選択駆
動するかまたはすべてをオンにし、信号入力端子を介し
て隣接する信号線間の電気抵抗を測定する請求項１記載
の薄膜トランジスタアレイの検査方法。 - 【請求項５】 複数の平行な信号線、前記信号線に電気
的に絶縁されて交差する複数の走査線、ならびに、前記
信号線と前記走査線とが交差する位置において、ソース
電極が信号線に、ゲート電極が前記走査線にそれぞれ接
続された複数のトランジスタを備えた薄膜トランジスタ
アレイの検査方法であって、前記走査線を駆動する垂直
走査回路を動作させながら、前記走査線の電源を流れる
電流を測定する薄膜トランジスタの検査方法。 - 【請求項６】 信号入力端子を接地した状態で複数のト
ランジスタをオンさせ、垂直走査回路を動作させなが
ら、前記垂直走査回路の電源を流れる電流を測定する請
求項５記載の薄膜トランジスタの検査方法。 - 【請求項７】 複数のトランジスタのうちの一つを選択
的にオンさせ、垂直走査回路の電源を流れる電流を測定
する請求項５または６記載の薄膜トランジスタの検査方
法。 - 【請求項８】 垂直走査回路の電源を流れる電流が過電
流となる時間を測定する請求項５、６または７記載の薄
膜トランジスタの検査方法。 - 【請求項９】 複数の平行な信号線と、前記信号線に電
気的に絶縁されて交差する複数の走査線と、ならびに、
前記信号線と前記走査線とが交差する位置でソース電極
が信号線に、ゲート電極が走査線にそれぞれ接続された
複数のトランジスタを備えた薄膜トランジスタアレイの
検査方法であって、前記複数のトランジスタのうちの一
つを選択的にオンさせ、信号入力端子と走査線を駆動す
る垂直走査回路の電源との間の電気抵抗を測定する薄膜
トランジスタの検査方法。 - 【請求項１０】 複数のトランジスタうちの一つを選択
的にオンさせ、信号入力端子と走査線を駆動する垂直走
査回路の電源との間の電気抵抗を測定する請求項９記載
の薄膜トランジスタの検査方法。 - 【請求項１１】 走査線を選択し、信号入力端子と走査
線を駆動する垂直走査回路の電源との間の電気抵抗を測
定する請求項９記載の薄膜トランジスタの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13868794A JPH085691A (ja) | 1994-06-21 | 1994-06-21 | 薄膜トランジスタアレイの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13868794A JPH085691A (ja) | 1994-06-21 | 1994-06-21 | 薄膜トランジスタアレイの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH085691A true JPH085691A (ja) | 1996-01-12 |
Family
ID=15227767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13868794A Pending JPH085691A (ja) | 1994-06-21 | 1994-06-21 | 薄膜トランジスタアレイの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH085691A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008083529A (ja) * | 2006-09-28 | 2008-04-10 | Seiko Epson Corp | アクティブマトリクス基板、アクティブマトリクス基板の検査方法および電気光学装置 |
| US7626414B2 (en) | 1997-12-05 | 2009-12-01 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| JP2010249802A (ja) * | 2009-03-26 | 2010-11-04 | Daikin Ind Ltd | 集積回路における外部端子の開放／短絡検査方法及び集積回路における外部端子の開放／短絡検査装置 |
-
1994
- 1994-06-21 JP JP13868794A patent/JPH085691A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US7626414B2 (en) | 1997-12-05 | 2009-12-01 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| JP2008083529A (ja) * | 2006-09-28 | 2008-04-10 | Seiko Epson Corp | アクティブマトリクス基板、アクティブマトリクス基板の検査方法および電気光学装置 |
| JP2010249802A (ja) * | 2009-03-26 | 2010-11-04 | Daikin Ind Ltd | 集積回路における外部端子の開放／短絡検査方法及び集積回路における外部端子の開放／短絡検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW482924B (en) | A semiconductor test circuit and a method of testing a semiconductor circuit | |
| WO2017152553A1 (zh) | 栅极驱动电路及其检测方法、阵列基板、显示装置 | |
| US8026889B2 (en) | Drive circuit of display device and method of testing the same | |
| KR20020014985A (ko) | 어레이 기판의 검사 방법 | |
| JP2002304164A (ja) | ディスプレイ装置駆動デバイス、ディスプレイ装置及びドライバ回路テスト方法 | |
| JP2002032053A (ja) | データドライバ及びそれを用いた表示装置 | |
| TWI313754B (en) | A method for testing liquid crystal display panels | |
| US7053649B1 (en) | Image display device and method of testing the same | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| JPH1097203A (ja) | 表示装置 | |
| KR20060065528A (ko) | 어레이 기판 검사 방법 및 장치 | |
| JP3724692B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| JP2005266342A (ja) | Ｔｆｔアレイ試験方法 | |
| JPH085691A (ja) | 薄膜トランジスタアレイの検査方法 | |
| JP2008242164A (ja) | 表示装置の駆動回路およびそのテスト方法 | |
| JP2001235725A (ja) | 液晶表示装置 | |
| JP4239299B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3235132B2 (ja) | 半導体集積回路 | |
| JP4782956B2 (ja) | アレイ基板の検査方法 | |
| JP3191898B2 (ja) | 薄膜トランジスタアレイの検査方法 | |
| JP2001352072A (ja) | 薄膜トランジスタアレイ | |
| JP2000074974A (ja) | 半導体検査回路および半導体回路の検査方法 | |
| JP3062552B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH04288588A (ja) | アクティブマトリクス型液晶表示装置 |