JP2001352072A - 薄膜トランジスタアレイ - Google Patents
薄膜トランジスタアレイInfo
- Publication number
- JP2001352072A JP2001352072A JP2001087018A JP2001087018A JP2001352072A JP 2001352072 A JP2001352072 A JP 2001352072A JP 2001087018 A JP2001087018 A JP 2001087018A JP 2001087018 A JP2001087018 A JP 2001087018A JP 2001352072 A JP2001352072 A JP 2001352072A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- line
- signal line
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタアレイの基板面積を大きく
することなく信号線の断線、短絡および薄膜トランジス
タの検査を可能にする。 【解決手段】 基板上に、複数の平行な信号線４と、信
号線４に電気的に絶縁されて交差する走査線５と、信号
線４と走査線５との交差部分において、ソースが信号線
４に、ゲートが走査線５にそれぞれ接続されたトランジ
スタ６が形成されており、信号線４の末端と電源線１５
との間に容量素子１４が挿入接続されている。この容量
素子１４を一定時間充電した後、信号線４を介してその
電位または電流を測定することによって、信号線４の断
線、短絡または表示部のトランジスタ６の故障を検査す
る。
することなく信号線の断線、短絡および薄膜トランジス
タの検査を可能にする。 【解決手段】 基板上に、複数の平行な信号線４と、信
号線４に電気的に絶縁されて交差する走査線５と、信号
線４と走査線５との交差部分において、ソースが信号線
４に、ゲートが走査線５にそれぞれ接続されたトランジ
スタ６が形成されており、信号線４の末端と電源線１５
との間に容量素子１４が挿入接続されている。この容量
素子１４を一定時間充電した後、信号線４を介してその
電位または電流を測定することによって、信号線４の断
線、短絡または表示部のトランジスタ６の故障を検査す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
ックス型液晶表示装置などに用いる薄膜トランジスタア
レイに関する。
ックス型液晶表示装置などに用いる薄膜トランジスタア
レイに関する。
【０００２】
【従来の技術】近年、アモルファスシリコン膜または多
結晶シリコン膜を用いた薄膜トランジスタを大面積基板
に形成する技術が開発され、この薄膜トランジスタをス
イッチング素子として画素電極を選択するアクティブマ
トリックス型液晶表示装置が実用化されている。さら
に、多結晶シリコン膜を用いた薄膜トランジスタで駆動
回路を構成し、スイッチング素子としての薄膜トランジ
スタと同一基板上に形成した周辺回路内蔵の薄膜トラン
ジスタアレイを用いた液晶表示装置も実用化されつつあ
る。しかしながら、液晶表示装置に使用するための薄膜
トランジスタアレイでは素子数が数十万素子にもなるた
め、その検査方法についても種々検討されている。
結晶シリコン膜を用いた薄膜トランジスタを大面積基板
に形成する技術が開発され、この薄膜トランジスタをス
イッチング素子として画素電極を選択するアクティブマ
トリックス型液晶表示装置が実用化されている。さら
に、多結晶シリコン膜を用いた薄膜トランジスタで駆動
回路を構成し、スイッチング素子としての薄膜トランジ
スタと同一基板上に形成した周辺回路内蔵の薄膜トラン
ジスタアレイを用いた液晶表示装置も実用化されつつあ
る。しかしながら、液晶表示装置に使用するための薄膜
トランジスタアレイでは素子数が数十万素子にもなるた
め、その検査方法についても種々検討されている。
【０００３】以下に従来の薄膜トランジスタアレイおよ
びその検査方法について、液晶表示装置を例として説明
する。
びその検査方法について、液晶表示装置を例として説明
する。
【０００４】図４（ａ）は従来の薄膜トランジスタアレ
イの映像信号線にビデオ信号を供給する回路構成を示す
図、図４（ｂ）は同薄膜トランジスタアレイの表示部の
回路構成を示す図である。これらの図はアクティブマト
リックス型の液晶表示装置の要部を示したものであり、
１はシフトレジスタなどからなる水平走査回路、２はビ
デオ信号線、３はビデオ信号を切り換えるアナログスイ
ッチ、４は映像信号線、５は垂直走査線、６は映像信号
を後述の画素に供給する画素トランジスタ、７は映像信
号を保持するための補助容量、８は画素トランジスタ６
のドレインに接続された画素電極、９は対向電極、１０
は液晶、１１は薄膜トランジスタアレイを検査する際に
のみ使用する検査用トランジスタ、１２は検査用トラン
ジスタ１１のソースを共通に接続して外部へ引き出した
共通ソース線、１３は検査用トランジスタ１１のドレイ
ンを共通に接続して、外部へ引き出した共通ドレイン線
である。なお、これらの図において、垂直走査線５に信
号を供給するための垂直走査回路については図示を簡略
化するために省略した。また、半導体膜としてアモルフ
ァスシリコン膜を用いた薄膜トランジスタアレイでは、
チャネル部の易動度が小さいため駆動回路を同一基板上
に構成することができず、図４（ａ）の部分および垂直
走査回路は外付けとなり、図４（ｂ）に示す表示部分の
みが薄膜トランジスタアレイとして基板上に形成され
る。一方、半導体膜として多結晶シリコン膜またはレー
ザアニールなどによって単結晶化された単結晶シリコン
膜を用いた薄膜トランジスタアレイでは、チャネル部の
易動度が大きいために、周辺の駆動回路も同時に基板上
に形成することができる。
イの映像信号線にビデオ信号を供給する回路構成を示す
図、図４（ｂ）は同薄膜トランジスタアレイの表示部の
回路構成を示す図である。これらの図はアクティブマト
リックス型の液晶表示装置の要部を示したものであり、
１はシフトレジスタなどからなる水平走査回路、２はビ
デオ信号線、３はビデオ信号を切り換えるアナログスイ
ッチ、４は映像信号線、５は垂直走査線、６は映像信号
を後述の画素に供給する画素トランジスタ、７は映像信
号を保持するための補助容量、８は画素トランジスタ６
のドレインに接続された画素電極、９は対向電極、１０
は液晶、１１は薄膜トランジスタアレイを検査する際に
のみ使用する検査用トランジスタ、１２は検査用トラン
ジスタ１１のソースを共通に接続して外部へ引き出した
共通ソース線、１３は検査用トランジスタ１１のドレイ
ンを共通に接続して、外部へ引き出した共通ドレイン線
である。なお、これらの図において、垂直走査線５に信
号を供給するための垂直走査回路については図示を簡略
化するために省略した。また、半導体膜としてアモルフ
ァスシリコン膜を用いた薄膜トランジスタアレイでは、
チャネル部の易動度が小さいため駆動回路を同一基板上
に構成することができず、図４（ａ）の部分および垂直
走査回路は外付けとなり、図４（ｂ）に示す表示部分の
みが薄膜トランジスタアレイとして基板上に形成され
る。一方、半導体膜として多結晶シリコン膜またはレー
ザアニールなどによって単結晶化された単結晶シリコン
膜を用いた薄膜トランジスタアレイでは、チャネル部の
易動度が大きいために、周辺の駆動回路も同時に基板上
に形成することができる。
【０００５】以上のように構成された薄膜トランジスタ
アレイについて、以下にその動作について説明する。
アレイについて、以下にその動作について説明する。
【０００６】図４（ａ）に示すように、Ｎ型トランジス
タであるアナログスイッチ３のゲート電極は水平走査回
路１の出力端１〜ｎに、ソース電極はビデオ信号線２
に、ドレイン電極は映像信号線４に接続されている。ま
た液晶表示装置の表示部は図４（ｂ）に示すように、映
像信号線４と垂直走査線５との交点に画素トランジスタ
６が形成されており、そのゲート電極が垂直走査線５
に、ソース電極が映像信号線４に、ドレイン電極が画素
電極８にそれぞれ接続されている。図４（ｂ）では詳細
を省略し、等価回路的に示しているが、電気的には液晶
１０を挟んで画素電極８と対向電極９が対向した構成と
なっている。
タであるアナログスイッチ３のゲート電極は水平走査回
路１の出力端１〜ｎに、ソース電極はビデオ信号線２
に、ドレイン電極は映像信号線４に接続されている。ま
た液晶表示装置の表示部は図４（ｂ）に示すように、映
像信号線４と垂直走査線５との交点に画素トランジスタ
６が形成されており、そのゲート電極が垂直走査線５
に、ソース電極が映像信号線４に、ドレイン電極が画素
電極８にそれぞれ接続されている。図４（ｂ）では詳細
を省略し、等価回路的に示しているが、電気的には液晶
１０を挟んで画素電極８と対向電極９が対向した構成と
なっている。
【０００７】ビデオ信号Ｖ１，Ｖ２，Ｖ３は映像信号線
４の３本毎に共通接続されており、水平走査回路１から
の信号により映像信号線４を選択して供給される。この
ビデオ信号と同期して垂直走査回路（図示せず）からの
信号により垂直走査線５が選択され、画素トランジスタ
６がオンし、画素電極８へビデオ信号が供給される。
４の３本毎に共通接続されており、水平走査回路１から
の信号により映像信号線４を選択して供給される。この
ビデオ信号と同期して垂直走査回路（図示せず）からの
信号により垂直走査線５が選択され、画素トランジスタ
６がオンし、画素電極８へビデオ信号が供給される。
【０００８】次に上記の構成を有する薄膜トランジスタ
アレイの検査方法について説明する。
アレイの検査方法について説明する。
【０００９】図４（ａ），（ｂ）に示す回路構成を有す
る薄膜トランジスタアレイにおいて、共通ソース線１２
と共通ドレイン線との間の電圧を印加し、電流を測定し
ながら水平走査回路１からの出力によって検査用トラン
ジスタ１１をオンする。このとき電流が流れれば、検査
用トランジスタ１１がオンしたことになり、結果として
信号線に断線がないことになるが、電流が流れなければ
信号線のどこかに断線が生じている。ただし、検査用ト
ランジスタ１１が正常に動作することが条件である。
る薄膜トランジスタアレイにおいて、共通ソース線１２
と共通ドレイン線との間の電圧を印加し、電流を測定し
ながら水平走査回路１からの出力によって検査用トラン
ジスタ１１をオンする。このとき電流が流れれば、検査
用トランジスタ１１がオンしたことになり、結果として
信号線に断線がないことになるが、電流が流れなければ
信号線のどこかに断線が生じている。ただし、検査用ト
ランジスタ１１が正常に動作することが条件である。
【００１０】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、検査用トランジスタを内蔵しているため
に薄膜トランジスタアレイの基板面積が大きくなる上、
検査用トランジスタのゲートにリークがあると薄膜トラ
ンジスタアレイの正常な動作が妨げられて余分なものを
付加したために薄膜トランジスタアレイの歩留まりを下
げることになるという課題を有していた。
来の構成では、検査用トランジスタを内蔵しているため
に薄膜トランジスタアレイの基板面積が大きくなる上、
検査用トランジスタのゲートにリークがあると薄膜トラ
ンジスタアレイの正常な動作が妨げられて余分なものを
付加したために薄膜トランジスタアレイの歩留まりを下
げることになるという課題を有していた。
【００１１】本発明は上記の従来の課題を解決するもの
で、薄膜トランジスタアレイの基板面積を大きくするこ
となく、また信号線の断線、短絡以外の検査も可能にす
る薄膜トランジスタアレイおよびその検査方法を提供す
ることを目的とする。
で、薄膜トランジスタアレイの基板面積を大きくするこ
となく、また信号線の断線、短絡以外の検査も可能にす
る薄膜トランジスタアレイおよびその検査方法を提供す
ることを目的とする。
【００１２】
【課題を解決するための手段】この目的を達成するため
に本発明の薄膜トランジスタアレイは、信号線の末端と
共通線との間に容量素子を備えた構成を有しており、本
発明の薄膜トランジスタアレイの検査方法は、信号線の
入力端を介して容量素子を充電し、一定時間経過後に信
号線の入力端における電圧または電流を測定するもので
ある。
に本発明の薄膜トランジスタアレイは、信号線の末端と
共通線との間に容量素子を備えた構成を有しており、本
発明の薄膜トランジスタアレイの検査方法は、信号線の
入力端を介して容量素子を充電し、一定時間経過後に信
号線の入力端における電圧または電流を測定するもので
ある。
【００１３】この構成によって、信号線が断線している
時には容量素子が充電されないために測定時の電流が減
少し、また容量素子の容量と信号線の有している浮遊容
量との比を適切に選択しておくことにより信号線の末端
近傍での断線も容易に検出できる。また、一定時間充電
した後、信号線の入力端で電圧を測定することによっ
て、信号線間の短絡や、信号線に接続されているトラン
ジスタの短絡などが検出できる。
時には容量素子が充電されないために測定時の電流が減
少し、また容量素子の容量と信号線の有している浮遊容
量との比を適切に選択しておくことにより信号線の末端
近傍での断線も容易に検出できる。また、一定時間充電
した後、信号線の入力端で電圧を測定することによっ
て、信号線間の短絡や、信号線に接続されているトラン
ジスタの短絡などが検出できる。
【００１４】
【実施例】以下本発明の一実施例における薄膜トランジ
スタアレイおよびその検査方法について、図面を参照し
ながら説明する。
スタアレイおよびその検査方法について、図面を参照し
ながら説明する。
【００１５】図１（ａ）は本発明の第１の実施例の薄膜
トランジスタアレイにおける映像信号線に映像信号を供
給するための回路構成を示す図、図１（ｂ）は同薄膜ト
ランジスタアレイの表示部の回路構成を示す図である。
これらの図において、図４（ａ），（ｂ）に示す従来例
と同一箇所には同一符号を付して、説明を省略する。ま
た、これらの図において、１４は映像信号線４の末端に
接続された容量素子、１５は容量素子１４が接続された
電源線である。容量素子１４の容量は映像信号線４の浮
遊容量と同程度が適切であるが、特にこの値にかかわる
ものではない。垂直走査線５に駆動信号を供給する垂直
走査回路については図示を省略した。なお、本実施例に
おいては、一方の端子が映像信号線４の末端に接続され
た容量素子１４の他方の端子を電源線１５に接続してい
るが、一定電位の共通線であれば電源線にこだわるもの
ではない。
トランジスタアレイにおける映像信号線に映像信号を供
給するための回路構成を示す図、図１（ｂ）は同薄膜ト
ランジスタアレイの表示部の回路構成を示す図である。
これらの図において、図４（ａ），（ｂ）に示す従来例
と同一箇所には同一符号を付して、説明を省略する。ま
た、これらの図において、１４は映像信号線４の末端に
接続された容量素子、１５は容量素子１４が接続された
電源線である。容量素子１４の容量は映像信号線４の浮
遊容量と同程度が適切であるが、特にこの値にかかわる
ものではない。垂直走査線５に駆動信号を供給する垂直
走査回路については図示を省略した。なお、本実施例に
おいては、一方の端子が映像信号線４の末端に接続され
た容量素子１４の他方の端子を電源線１５に接続してい
るが、一定電位の共通線であれば電源線にこだわるもの
ではない。
【００１６】以上の薄膜トランジスタアレイは、図１
（ａ）に示す映像信号線に映像信号を供給するための回
路部分と図１（ｂ）に示す表示部とに分けて説明してい
るが、画素トランジスタ６をアモルファスシリコン膜で
形成する場合には、映像信号および走査信号を供給する
ための回路部分は外付けの回路となるが、画素トランジ
スタ６を多結晶シリコン膜または単結晶シリコン膜で形
成する場合には、画素トランジスタ６と同時に映像信号
および走査信号を供給するための回路部分を同一基板上
に形成することができる。また容量素子１４は薄膜トラ
ンジスタを形成する工程において、容易に基板上に形成
することができる。
（ａ）に示す映像信号線に映像信号を供給するための回
路部分と図１（ｂ）に示す表示部とに分けて説明してい
るが、画素トランジスタ６をアモルファスシリコン膜で
形成する場合には、映像信号および走査信号を供給する
ための回路部分は外付けの回路となるが、画素トランジ
スタ６を多結晶シリコン膜または単結晶シリコン膜で形
成する場合には、画素トランジスタ６と同時に映像信号
および走査信号を供給するための回路部分を同一基板上
に形成することができる。また容量素子１４は薄膜トラ
ンジスタを形成する工程において、容易に基板上に形成
することができる。
【００１７】なお、上記の薄膜トランジスタアレイの通
常の動作については図４（ａ），（ｂ）に示す従来例と
同じであり、省略する。
常の動作については図４（ａ），（ｂ）に示す従来例と
同じであり、省略する。
【００１８】次に本発明の一実施例における薄膜トラン
ジスタアレイの検査方法について、説明する。図２は本
発明の薄膜トランジスタアレイの検査方法における容量
素子を充電するステップを説明する図、図３は本発明の
薄膜トランジスタアレイの検査方法における電圧測定の
ステップを説明するための図である。なお、これらの図
では、図１（ａ），（ｂ）に示す薄膜トランジスタアレ
イの水平走査回路およびアナログスイッチの部分のみを
示し、表示部および垂直走査回路については図示を省略
した。なお、図２および図３において、２１，２２，２
３はビデオ信号入力端子、２４は電圧源、２５は測定用
の回路を示すトランジスタ、２６はトランジスタ２５の
電源、２７は抵抗、２８はトランジスタ２５の出力端子
を示している。
ジスタアレイの検査方法について、説明する。図２は本
発明の薄膜トランジスタアレイの検査方法における容量
素子を充電するステップを説明する図、図３は本発明の
薄膜トランジスタアレイの検査方法における電圧測定の
ステップを説明するための図である。なお、これらの図
では、図１（ａ），（ｂ）に示す薄膜トランジスタアレ
イの水平走査回路およびアナログスイッチの部分のみを
示し、表示部および垂直走査回路については図示を省略
した。なお、図２および図３において、２１，２２，２
３はビデオ信号入力端子、２４は電圧源、２５は測定用
の回路を示すトランジスタ、２６はトランジスタ２５の
電源、２７は抵抗、２８はトランジスタ２５の出力端子
を示している。
【００１９】まず図２に示すように、ビデオ入力端子２
１〜２３を介して映像信号線４へ電圧源２４から電圧を
印加し、図１（ｂ）に示す容量素子１４を充電する。次
に図３に示すように、電圧源２４の代わりに測定回路を
接続し、トランジスタ２５の出力端子２８に得られる出
力を測定しながら水平走査回路１を走査し、各映像信号
線４の電位を測定する。このとき、ビデオ信号入力端子
２１〜２３を順次切り換えて測定するのであるが、映像
信号線４が正常であれば、容量素子１４に充電された電
圧がトランジスタ２５のゲートに印加されて出力端子２
８の出力がローレベルとなり、映像信号線４が断線また
は映像信号線４同士が短絡していればトランジスタ２５
のゲートに所定の電圧が印加されないため、トランジス
タ２５がオンせず、出力端子２８の出力はハイレベルで
ある。この検査方法で検査できるのは、信号線の断線、
短絡だけでなく、映像信号線４にソースが接続された表
示部のトランジスタ６のソース・ドレイン間短絡または
ソース・ゲート間短絡が検査できる。
１〜２３を介して映像信号線４へ電圧源２４から電圧を
印加し、図１（ｂ）に示す容量素子１４を充電する。次
に図３に示すように、電圧源２４の代わりに測定回路を
接続し、トランジスタ２５の出力端子２８に得られる出
力を測定しながら水平走査回路１を走査し、各映像信号
線４の電位を測定する。このとき、ビデオ信号入力端子
２１〜２３を順次切り換えて測定するのであるが、映像
信号線４が正常であれば、容量素子１４に充電された電
圧がトランジスタ２５のゲートに印加されて出力端子２
８の出力がローレベルとなり、映像信号線４が断線また
は映像信号線４同士が短絡していればトランジスタ２５
のゲートに所定の電圧が印加されないため、トランジス
タ２５がオンせず、出力端子２８の出力はハイレベルで
ある。この検査方法で検査できるのは、信号線の断線、
短絡だけでなく、映像信号線４にソースが接続された表
示部のトランジスタ６のソース・ドレイン間短絡または
ソース・ゲート間短絡が検査できる。
【００２０】以上の検査方法では走査線５には電圧が印
加されず、表示部のトランジスタ６はオンしていない
が、走査線５を選択しトランジスタ６をオンさせて上記
の検査を行うことにより表示部のトランジスタ６を検査
することができる。すなわち、走査線５を選択して１列
のトランジスタ６をオンさせ、水平走査回路１により映
像信号線４を選択し、図２に示すようにしてビデオ信号
入力端子２１〜２３を介して電圧を印加する。次に図３
に示す方法で電圧または電流を測定することにより、故
障箇所の同定が可能となる。
加されず、表示部のトランジスタ６はオンしていない
が、走査線５を選択しトランジスタ６をオンさせて上記
の検査を行うことにより表示部のトランジスタ６を検査
することができる。すなわち、走査線５を選択して１列
のトランジスタ６をオンさせ、水平走査回路１により映
像信号線４を選択し、図２に示すようにしてビデオ信号
入力端子２１〜２３を介して電圧を印加する。次に図３
に示す方法で電圧または電流を測定することにより、故
障箇所の同定が可能となる。
【００２１】
【発明の効果】本発明は、薄膜トランジスタアレイの信
号線の末端と電源線との間に容量素子を挿入した構成を
有しており、信号線の断線や短絡、表示部のトランジス
タの不良を検出できる優れた薄膜トランジスタアレイお
よびその検査方法を実現できる。
号線の末端と電源線との間に容量素子を挿入した構成を
有しており、信号線の断線や短絡、表示部のトランジス
タの不良を検出できる優れた薄膜トランジスタアレイお
よびその検査方法を実現できる。
【図１】（ａ）は本発明の薄膜トランジスタアレイの一
実施例における映像信号線に映像信号を供給するための
回路構成を示す図 （ｂ）は同薄膜トランジスタアレイの表示部の回路構成
を示す図
実施例における映像信号線に映像信号を供給するための
回路構成を示す図 （ｂ）は同薄膜トランジスタアレイの表示部の回路構成
を示す図
【図２】本発明の薄膜トランジスタアレイの検査方法の
一実施例における容量素子を充電するステップを説明す
るための図
一実施例における容量素子を充電するステップを説明す
るための図
【図３】本発明の薄膜トランジスタアレイの検査方法の
一実施例における電圧測定のステップを説明するための
図
一実施例における電圧測定のステップを説明するための
図
【図４】（ａ）は従来の薄膜トランジスタアレイの映像
信号線にビデオ信号を供給するための回路構成を示す図 （ｂ）は同薄膜トランジスタアレイの表示部の回路構成
を示す図
信号線にビデオ信号を供給するための回路構成を示す図 （ｂ）は同薄膜トランジスタアレイの表示部の回路構成
を示す図
１ 水平走査回路 ２ ビデオ信号線 ３ アナログスイッチ ４ 映像信号線 ５ 垂直走査線 ６ 画素トランジスタ ７ 補助容量 ８ 画素電極 ９ 対向電極 １０ 液晶 １１ 検査用トランジスタ １２ 共通ソース線 １３ 共通ドレイン線 １４ 容量素子 １５ 電源線 ２１、２２、２３ ビデオ信号入力端子 ２４ 電圧源 ２５ トランジスタ ２６ 電源 ２７ 抵抗 ２８ 出力端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｚ
Claims (2)
- 【請求項１】 複数の平行な信号線、前記信号線に電気
的に絶縁されて交差する走査線、ならびに、前記信号線
と走査線との交差部分において、ソースが信号線に、ゲ
ートが走査線にそれぞれ接続されたトランジスタが基板
上に形成されており、前記各信号線の末端と共通線との
間に容量素子が挿入接続された薄膜トランジスタアレ
イ。 - 【請求項２】 信号線を切り換える水平走査回路、走査
線を切り換える垂直走査回路が、信号線、走査線、信号
線と走査線との交差部分に設けられたトランジスタ、な
らびに容量素子とともに、同一基板上に薄膜トランジス
タを用いて形成された請求項１記載の薄膜トランジスタ
アレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001087018A JP2001352072A (ja) | 2001-03-26 | 2001-03-26 | 薄膜トランジスタアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001087018A JP2001352072A (ja) | 2001-03-26 | 2001-03-26 | 薄膜トランジスタアレイ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5734694A Division JP3191898B2 (ja) | 1994-03-28 | 1994-03-28 | 薄膜トランジスタアレイの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001352072A true JP2001352072A (ja) | 2001-12-21 |
Family
ID=18942314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001087018A Pending JP2001352072A (ja) | 2001-03-26 | 2001-03-26 | 薄膜トランジスタアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001352072A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7164408B2 (en) | 2002-09-30 | 2007-01-16 | Seiko Epson Corporation | Electro-optical device, method of manufacturing the same, and electronic apparatus |
| KR101396699B1 (ko) * | 2007-05-18 | 2014-05-19 | 엘지디스플레이 주식회사 | 표시장치 및 이의 제조 방법 |
-
2001
- 2001-03-26 JP JP2001087018A patent/JP2001352072A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7164408B2 (en) | 2002-09-30 | 2007-01-16 | Seiko Epson Corporation | Electro-optical device, method of manufacturing the same, and electronic apparatus |
| KR101396699B1 (ko) * | 2007-05-18 | 2014-05-19 | 엘지디스플레이 주식회사 | 표시장치 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI266559B (en) | Method and device for inspecting active matrix substrate, program used for the inspection and information recording medium | |
| US7388397B2 (en) | Testing method for array substrate | |
| TWI310675B (en) | Flat panel display and display panel | |
| US7102378B2 (en) | Testing apparatus and method for thin film transistor display array | |
| US6924875B2 (en) | Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display | |
| KR100353955B1 (ko) | 신호라인 검사를 위한 액정표시장치 | |
| JPH05289102A (ja) | アクティブマトリクス基板及びその製造方法 | |
| EP0627722B1 (en) | Light valve device with failure detection circuit | |
| JP2672260B2 (ja) | Ｔｆｔ−ｌｃｄの検査方法 | |
| US11467687B2 (en) | Touch display apparatus, driving circuit and method for automatic defect detection | |
| US7053649B1 (en) | Image display device and method of testing the same | |
| JPH1097203A (ja) | 表示装置 | |
| JPH0136118B2 (ja) | ||
| US6985340B2 (en) | Semiconductor device with protection circuit protecting internal circuit from static electricity | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| TWI254907B (en) | Flat display apparatus and flat display apparatus testing method | |
| JP2001352072A (ja) | 薄膜トランジスタアレイ | |
| JP3191898B2 (ja) | 薄膜トランジスタアレイの検査方法 | |
| US20070139069A1 (en) | Method and apparatus for testing a liquid crystal cell | |
| JP4724249B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH085691A (ja) | 薄膜トランジスタアレイの検査方法 | |
| JP4782956B2 (ja) | アレイ基板の検査方法 | |
| JP3434352B2 (ja) | 表示装置 | |
| JP2002229056A (ja) | 表示装置用電極基板及びその検査方法 | |
| JP3062552B2 (ja) | 液晶表示装置及びその検査方法 |