JP3434352B2 - 表示装置 - Google Patents

表示装置

Info

Publication number
JP3434352B2
JP3434352B2 JP17645894A JP17645894A JP3434352B2 JP 3434352 B2 JP3434352 B2 JP 3434352B2 JP 17645894 A JP17645894 A JP 17645894A JP 17645894 A JP17645894 A JP 17645894A JP 3434352 B2 JP3434352 B2 JP 3434352B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
thin film
capacitor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17645894A
Other languages
English (en)
Other versions
JPH0846204A (ja
Inventor
栄三 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP17645894A priority Critical patent/JP3434352B2/ja
Publication of JPH0846204A publication Critical patent/JPH0846204A/ja
Application granted granted Critical
Publication of JP3434352B2 publication Critical patent/JP3434352B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明はソース/ドレイン間のリ
ーク電流を低減させる構造を有する半導体薄膜トランジ
スタ回路に関するものである。 【0002】以下、安価な絶縁基板を用いて薄形ディス
プレイを実現するアクティブマトリクスパネル、あるい
はイメージセンサに本発明を応用した場合について説明
するが、本発明は薄膜トランジスタを用いた他の電気回
路にも全く同様に適用することができる。これは、本発
明の目的がリーク電流を減少させるという薄膜トランジ
スタの本質的な特性向上に関するものだからである。 【0003】 【従来の技術】薄膜トランジスタをアクティブマトリク
スパネルに応用した場合の液晶表示装置は、一般に下側
の薄膜トランジスタ基板と上側のガラス基板と、その間
に封入された液晶から構成されており、前記薄膜トラン
ジスタ基板上にマトリクス状に配置されている液晶能動
素子を外部選択回路により選択し、前記液晶能動素子に
接続された液晶駆動電極に電圧を印加することにより、
画素の表示を行うものである。前記薄膜トランジスタ基
板の一般的な回路図を図1及び図2に示す。 【0004】図1は薄膜トランジスタ基板上の液晶駆動
素子をマトリクス状に配置した図である。図中の1が表
示領域であり、その中に液晶駆動素子2がマトリクス状
に配置されている。3は液晶駆動素子2へのデータ信号
ラインであり、画素信号が入力されてくる。4は液晶駆
動素子2へのタイミング信号ラインである。液晶駆動素
子2の回路図を図2に示している。5は薄膜トランジス
タであり、データのスイッチングを行なっている。6は
コンデンサであり、データ信号を保持するために用いら
れる。このコンデンサの容量としては、液晶自体の有す
る容量とそれ以外に素子として設けられたコンデンサの
容量を含むが、パネルによっては液晶の容量のみの場合
もある。7−1は各液晶駆動素子に対応して形成された
液晶駆動電極であり、7−2は上側ガラスパネルに設け
られた電極である。以上の説明からもわかるように、薄
膜トランジスタ5は、液晶に印加する電圧のデータをス
イッチングするために用いられている。 【0005】このとき薄膜トランジスタ5に要求される
のは、薄膜トランジスタをOFF状態にした時、極力、
ソース/ドレイン電流が流れないようにすることであ
る。 【0006】コンデンサ6に書き込まれたデータは、一
般に1フレーム時間保持されなくてはならない。コンデ
ンサ6の容量は通常1pF以下と小さい値のため、薄膜
トランジスタがOFF状態の時にわずかでもリーク電流
がある場合、コンデンサ6の電圧は急激に減少する。す
なわち、ソースとドレイン間の電圧は等しくなるように
減少していき、書き込まれたデータは正しく保持されな
くなってしまう。したがって、リーク電流はできる限
り、小さくしなくてはならない。このようなリーク電流
に対処する従来技術として、薄膜トランジスタを複数個
直列に接続し、その両端の電極をソース電極およびドレ
イン電極とし、各ゲート電極には同じ電圧を加えるよう
に共通にした構造を持つ液晶駆動素子を用いる特公平5
−44195、5−44195記載の方法が提案されて
いる。この場合、各トランジスタのドレイン端部に発生
する電界の強度がトランジスタが1個しかないときに比
べて、個数分の1に減少するためリーク電流が減少す
る。 【0007】 【発明が解決しようとする課題】図3にNチャネル薄膜
トランジスタのリーク電流特性を示す。トランジスタの
チャネル長L=10μm、チャネル幅W=100μmで
ある。このグラフの横軸はソースに対するドレインの電
圧VDS であり、縦軸はゲート電圧VG =−3Vのとき
のリーク電流である。以下、このような特性を有する薄
膜トランジスタを図1,2の液晶表示装置に利用した場
合の問題点を述べる。 【0008】図2のデータ信号配線には、液晶を駆動す
るための画像信号が入力されるが、通常±7Vの振幅を
持っている。例えば、薄膜トランジスタ5がON状態の
ときに+7Vの信号がコンデンサに蓄えられたとする。
この後、OFF状態で、データ信号配線に−7Vが入力
されたとき、薄膜トランジスタ5のソースとドレイン間
には最大14Vの電圧が加わることになる。図3に示し
たリーク電流特性から、VG =−3Vを加えてOFF状
態にしたとき、VDS が0.5Vから15Vに増加する
とリーク電流は2.5桁増加し、10-11Aから5×1
-9Aになる。 【0009】図3に示したような、VG を負にバイアス
した逆バイアス時の、リーク電流はチャネル層に形成さ
れるp型領域と、ドレインのn型領域の間で形成される
PN接合を流れる電流によって規定される。薄膜トラン
ジスタでは半導体中に多数の欠陥が存在するため、この
PN接合が不完全であり、接合リーク電流が流れやす
い。また、半導体中の欠陥に起因するエネルギーギャッ
プ内準位を媒介としたトンネル電流が発生する。ゲート
電圧が負で大きくなるほど、またドレイン電圧が大きく
なるほど、PN接合部に電界集中が起こり、リーク電流
が増大する。 【0010】このようなリーク電流に対処する従来技術
として、薄膜トランジスタを複数個直列に接続し、その
両端の電極をソース電極およびドレイン電極とし、各ゲ
ート電極には同じ電圧を加えるように共通にした構造を
持つ液晶駆動素子を用いる特公平5−44195、5−
44196記載の方法が提案されている。図4に薄膜ト
ランジスタの個数が2個の場合の回路構成を示す。本方
法を用いた場合のNチャネル薄膜トランジスタ特性を図
5に示す。図5の横軸はゲート電圧であり、縦軸は複数
個直列接続した両端の電極間を流れる電流つまりソー
ス、ドレイン間電流である。各トランジスタのチャネル
長Lはすべて15μm、チャネル幅Wもすべて15μm
である。ソース、ドレイン間の電圧は10Vである。特
性曲線8が薄膜トランジスタの個数が1個の場合、特性
曲線9が2個直列の場合、特性曲線10が3個直列の場
合である。直列接続する薄膜トランジスタの個数を増や
していくと、リーク電流は減少していくが、ゲート電圧
を負にバイアスした場合の急激な増加は改善されていな
い。 【0011】 【課題を解決するための手段】本発明はこのようなリー
ク電流による画素信号保持能力を改善する特性を有する
薄膜トランジスタを提供するものである。これを実現す
るための本発明の構成を図6に示す。トランジスタ5に
対してトランジスタ11を直列に接続し、トランジスタ
5のもう一方の電極をコンデンサ6と液晶駆動用電極7
−1に接続し、トランジスタ5のもう一方の電極をデー
タ信号ライン3に接続し、トランジスタ5および11の
ゲート電極をタイミング信号ライン4に接続し、トラン
ジスタ5とトランジスタ11の接続部13をコンデンサ
12に接続する。 【0012】即ち、基板上にマトリクス状に配列された
複数の画素電極を有し、該画素電極には、薄膜トランジ
スタが接続されてなり、一画素内にはN(N≧3)個の
薄膜トランジスタが形成され、該N個の薄膜トランジス
タは直列接続され、該直列接続された薄膜トランジスタ
の一端は映像信号線に電気的に接続され、もう一端は画
素電極に電気的に接続され、前記直列接続された薄膜ト
ランジスタの各接続部には容量性負荷に接続される表示
装置を提供するものである。 【0013】 【作用】図6を用いて本発明の動作を説明する。タイミ
ング信号ライン4から信号が入力され、トランジスタ5
と11がON状態になるとともに、データ信号ライン3
から液晶容量7および信号保持用コンデンサ6に保持さ
れる画像信号が入力される。トランジスタ5と11がO
N状態の間に液晶容量7に充電される電圧が画像信号電
圧とほぼ等しいものになっている。そのような電圧状態
になるまでトランジスタ5と11をON状態にしてお
き、充電が完了した時点でトランジスタ5と11をOF
F状態にする。この後、トランジスタ11のソース、ド
レイン間にはコンデンサ12に充電された画像信号とデ
ータ信号ライン3の電圧差に相当が印加されている。デ
ータ信号ライン3の電圧は時間変動しており、トランジ
スタ11のソース、ドレイン間には大きい電圧が加わる
可能性がある。その場合、トランジスタ11のリーク電
流のため、コンデンサ12の充電電圧は減少していく。
一方、トランジスタ5のソース、ドレイン間にはコンデ
ンサ11とコンデンサ6の充電電圧の差の電圧が加えら
れている。トランジスタ11と5がOFF状態になった
直後、コンデンサ12とコンデンサ6の充電電圧が等し
いためトランジスタ5のソース、ドレイン間には電圧は
加わっていない。 【0014】したがって、トランジスタ5のドレイン側
PN接合部には電界集中が発生しないため、図3の特性
曲線からわかるように、トランジスタ5を流れるリーク
電流は極めて小さく、コンデンサ6、液晶容量7の電圧
もほとんど減少しない。時間が経過すると、トランジス
タ11のリーク電流のためにコンデンサ12の充電電圧
が減少するため、トランジスタ5のソース、ドレイン間
に電圧が発生しリーク電流が流れ始める。しかしなが
ら、トランジスタ11のようにソース、ドレイン間に大
きな電圧がかかっていないので、このリーク電流は小さ
く、コンデンサ6と液晶容量7の電圧低下も小さくでき
る。 【0015】本発明はコンデンサ12を設けることによ
って充電終了直後のトランジスタ5のドレイン側PN接
合部に発生する電界集中を0にすることにより、リーク
電流の低減、画像信号低下の防止を実現しており、特公
平5−44195,5−44196記載の方法とは異な
るトランジスタの動作状態を利用している。以下、実施
例を用いて本発明の内容を詳しく説明する。 【0016】 【実施例】図9は本発明の効果を示すために使用した実
施例の回路図である。トランジスタ18と19は多結晶
シリコン薄膜をチャネル活性層に使用した薄膜トランジ
スタであり、チャネル長は10ミクロン、チャネル幅は
50ミクロンである。トランジスタのしきい値電圧は3
Vであった。コンデンサ15はトランジスタ18の出力
22を調べるために用いた測定機の容量負荷を現してお
り、約18pFである。図7,8には、本発明と比較す
るために従来例の回路図を示す。図7は薄膜トランジス
タを1個だけ用いた場合の従来例の回路図である。図8
は特公平5−44195、5−44196記載の方法を
用いた従来例の回路図である。トランジスタ14は図9
のトランジスタ18,19と同様に多結晶シリコン薄膜
をチャネル活性層に使用した薄膜トランジスタであり、
チャネル長は10ミクロン、チャネル幅は50ミクロン
である。 【0017】図10に、本実施例で用いた電圧信号のタ
イミングチャートを示す。トランジスタ14,18,1
9のゲート電極に加えられるゲート電圧信号はタイミン
グ信号ライン17を通して印加され、パルス幅は200
ミリ秒であり、−15Vから18Vの振幅を持ってい
る。トランジスタを通して入力される画像信号はデータ
信号ライン16を通して印加され、パルス幅は200ミ
リ秒であるが、ゲート電圧信号よりも20ミリ秒遅れた
タイミングで入力される。0Vから12Vの振幅を持っ
ている。接続部22,23,24の電圧の時間変化を測
定するために、負荷容量が12pFの測定用プローブを
接続部22,23,24に接続した。 【0018】図7の回路構成に対する従来例の結果を図
11の曲線25に示している。ゲート電極に18Vの電
圧が加えられトランジスタ14がON状態になった後、
20ミリ秒遅れて12Vの画像信号が加えられる。接続
部23の電圧はそれに伴い増加し、12Vになる。20
0ミリ秒後にゲート電圧が−15Vになりトランジスタ
14がOFF状態になった後、20ミリ秒遅れて画像信
号が0Vになる。この時、トランジスタ14のソース、
ドレイン間には18Vの電圧差があり、ゲート電極には
−15Vが加わっている。トランジスタ14は逆バイア
ス状態になっており、そのリーク電流は図5の特性曲線
8に示されているのと同様に増加するため、接続部23
の電圧は減少していく。画像信号が12Vから0Vへ変
化した後、点23の電圧が50%の6Vになる時間は約
0.18ミリ秒であった。 【0019】次に図11のの回路構成に対する従来例の
結果を図11の曲線26に示す。ゲート電極に18Vの
電圧が加えられトランジスタ18と19がON状態にな
った後、20ミリ秒遅れて12Vの画像信号が加えられ
る。接続部23の電圧はそれに伴い増加し、12Vにな
る。200ミリ秒後にゲート電圧が−15Vになりトラ
ンジスタ18と19がOFF状態になった後、20ミリ
秒遅れて画像信号が0Vになる。この時、トランジスタ
18と19が直列につながれた両端の電極間には18V
の電圧差があり、ゲート電極には−15Vが加わってい
る。トランジスタ18と19は逆バイアス状態になって
おり、そのリーク電極は図5の特性曲線9に示されてい
る。このときトランジスタ1個あたりのソース、ドレイ
ン間電圧は半分の約6Vとなり、トランジスタのPN接
合部に発生する電界強度が1/2に減少するためトラン
ジスタのリーク電流も低下する。画像信号が12Vから
0Vへ変化した後、0.18ミリ秒経過したときの点2
4の電圧は約10.6Vであった。トランジスタ1個の
図7の場合に比べて改善はされているものの、本来の画
像信号の約10%が失われてしまった。 【0020】次に本発明の結果を図9、図10を用いて
説明する。図9に示すようにトランジスタ18と19の
接続部21にコンデンサ20を接続しておく。コンデン
サ20の容量は12pFであった。コンデンサ20容量
はコンデンサ15とほぼ同等もしくはそれ以上であるこ
とが望ましい。ゲート電極には上記従来例と同様にパル
ス幅は200ミリ秒であり、−15Vから18Vの振幅
を持っている。画像信号はパルス幅は200ミリ秒であ
るが、ゲート電圧信号よりも20ミリ秒遅れたタイミン
グで入力される。配線17にゲート電圧18Vが加えら
れると、トランジスタ18,19のゲート電極に電圧が
加わり、トランジスタがON状態となり、20ミリ秒遅
れて画像信号が配線16からコンデンサ20と15に充
電される。パルス幅200ミリ秒のゲート電圧が−15
Vへ変化し、トランジスタ18と19がOFF状態にな
った後、20ミリ秒遅れて、画像信号も0Vへと変化す
る。この時、トランジスタのOFF状態はトランジスタ
18と19で異なっている。まずトランジスタ18のソ
ース、ドレイン間電圧はコンデンサ15と20の電圧が
ほぼ等しいことから0Vである。そのためトランジスタ
18のドレイン側PN接合部には電界集中がないためリ
ーク電流は極めて低い。 【0021】一方、トランジスタ19のバイアス状態
は、ソース、ドレイン間には18Vの電圧が加わってお
り、ゲート電圧は−18Vの逆バイアス状態である。逆
バイアス状態のトランジスタ19には大きなリーク電流
が流れており、コンデンサ20の充電電圧は減少してい
く。コンデンサ20の電圧降下に伴って、トランジスタ
18のソース、ドレイン間に電圧が発生するため、トラ
ンジスタ18のリーク電流もわずかながら増加する。し
かしながら、トランジスタ18のソース、ドレイン間電
圧は、まだ全電圧12Vの2分の1、つまり6Vよりは
小さく、従来例図8の場合に比べてドレイン側PN接合
部に発生している電界集中も弱いため、トランジスタを
流れるリーク電流は前記実施例に比べて小さい。接続部
22の電圧の時間変化を測定した結果を図11の曲線2
7に示す。画像信号が0Vに変化してから0.18ミリ
秒経過後の接続部22の電圧は約11.7Vであった。
従来技術に比べて電圧降下がさらに抑えられることがわ
かった。 【0022】本実施例では電圧の時間変化を計測するた
めの計測機の容量性負荷が約12pFであるため、コン
デンサ15の容量は12pFになっているが、通常のア
クティブマトリクス表示装置の場合、コンデンサ15に
相当する容量は1pF以下となる。その場合には、コン
デンサ20容量がコンデンサ15に相当するか、もしく
はそれ以上の大きさであることが望ましい。そして、そ
の場合にも本発明の効果は損なわれることはない。 【0023】本実施例では薄膜トランジスタを2個直列
に接続しているが、さらに個数を増やし、各接続部にコ
ンデンサ20と同様にコンデンサを接続していくこと
で、接続部22の電圧降下をさらに抑えることが可能と
なる。 【0024】 【発明の効果】以上述べたように、本発明は前述のよう
に構成をとることにより、リーク電流による充電信号の
電圧降下を減少させることを可能とする優れた効果を有
する薄膜トランジスタ装置を提供するものである。本発
明を利用することで、逆バイアス状態で大きいリーク電
流を有する薄膜トランジスタをアクティブマトリクス表
示装置に使用し高品質の画像を得ることが可能となる。
【図面の簡単な説明】 【図1】薄膜トランジスタをアクティブマトリクス表示
装置に応用した場合の構成図である。 【図2】従来の表示装置における薄膜トランジスタ周辺
の構成図である。 【図3】Nチャネル薄膜トランジスタのゲート電圧を負
にした逆バイアス状態における、ソース、ドレイン間の
リーク電流とドレイン電圧の関係を示す図である。 【図4】トランジスタを2個直列に接続した場合の構成
図である。 【図5】トランジスタを複数個(1〜3個)直列に接続
した場合のトランジスタ特性図である。 【図6】本発明の実施例を示す構成図である。 【図7】従来例を示す構成図である。 【図8】従来例を示す構成図である。 【図9】本発明の実施例を説明するための図である。 【図10】本願実施例で用いた電圧信号のタイミングチ
ャートである。 【図11】従来例及び本願実施例における時間による接
続部の電圧の変化を示す図である。 【符号の説明】 1 表示領域 2 液晶駆動素子 3,16 データ信号ライン 4,17 タイミング信号ライン 5 薄膜トランジスタ 6 コンデンサ 7−1 液晶駆動電極 7−2 上側ガラスパネル 8,9,10 薄膜トランジスタの特性曲線 11,14,18,19 薄膜トランジスタ 12,15,20 コンデンサ 13,22,23,24 接続部

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 基板上にマトリクス状に配列された複数
    の画素電極を有し、該画素電極には、薄膜トランジスタ
    が接続されてなり、 一画素内にはN(N≧3)個の薄膜トランジスタが形成
    され、 該N個の薄膜トランジスタは直列接続され、該直列接続
    された薄膜トランジスタの一端は映像信号線に電気的に
    接続され、もう一端は画素電極に電気的に接続され、 前記直列接続された薄膜トランジスタの各接続部には容
    量性負荷が接続されることを特徴とする表示装置。
JP17645894A 1994-07-28 1994-07-28 表示装置 Expired - Fee Related JP3434352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17645894A JP3434352B2 (ja) 1994-07-28 1994-07-28 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17645894A JP3434352B2 (ja) 1994-07-28 1994-07-28 表示装置

Publications (2)

Publication Number Publication Date
JPH0846204A JPH0846204A (ja) 1996-02-16
JP3434352B2 true JP3434352B2 (ja) 2003-08-04

Family

ID=16014057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17645894A Expired - Fee Related JP3434352B2 (ja) 1994-07-28 1994-07-28 表示装置

Country Status (1)

Country Link
JP (1) JP3434352B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338285A (ja) * 2004-05-25 2005-12-08 Sanyo Electric Co Ltd 液晶表示装置
JP5391106B2 (ja) * 2010-02-25 2014-01-15 株式会社ジャパンディスプレイ 画素回路、液晶装置及び電子機器
WO2012147657A1 (ja) * 2011-04-28 2012-11-01 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
KR102189444B1 (ko) * 2014-08-29 2020-12-14 엘지디스플레이 주식회사 박막트랜지스터의 누설전류 측정방법

Also Published As

Publication number Publication date
JPH0846204A (ja) 1996-02-16

Similar Documents

Publication Publication Date Title
CA2286007C (en) Active matrix display having pixel driving circuits with integrated charge pumps
KR101217177B1 (ko) 게이트 구동회로 및 이를 갖는 표시 장치
CN100388334C (zh) 脉冲输出电路、移位寄存器和显示器件
US6590552B1 (en) Method of driving liquid crystal display device
JP3297347B2 (ja) アクティブマトリクスディスプレイ
US8565369B2 (en) Scanning signal line drive circuit and display device having the same
US8803785B2 (en) Scanning signal line drive circuit and display device having the same
JP2018513400A (ja) 酸化物半導体薄膜トランジスタに基づくgoa回路
WO2008015813A1 (fr) Substrat à matrice active et dispositif d'affichage doté de celui-ci
JP2002041001A (ja) 画像表示装置およびその駆動方法
JPS58186796A (ja) 液晶表示装置およびその駆動方法
JPH0334077B2 (ja)
JP2708006B2 (ja) 薄膜集積回路
JP2001282205A (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
KR20180105237A (ko) Ltps 반도체 박막 트랜지스터 기반의 goa 회로
CN101762918A (zh) 液晶显示设备
EP1406241A2 (en) Driving circuit and voltage generating circuit and display using the same
US10629147B2 (en) Display device
JP3434352B2 (ja) 表示装置
CN108962163A (zh) 显示驱动电路、显示面板及显示装置
JP4115099B2 (ja) 表示装置
US7859502B2 (en) Array substrate operable in dual-pixel switching mode, display apparatus having the same and method of driving the display apparatus
JP3863729B2 (ja) 表示装置
JPH04360127A (ja) 液晶表示装置
JP3224730B2 (ja) 半導体装置及び半導体装置の駆動方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees