JP3224730B2 - 半導体装置及び半導体装置の駆動方法 - Google Patents
半導体装置及び半導体装置の駆動方法Info
- Publication number
- JP3224730B2 JP3224730B2 JP01913896A JP1913896A JP3224730B2 JP 3224730 B2 JP3224730 B2 JP 3224730B2 JP 01913896 A JP01913896 A JP 01913896A JP 1913896 A JP1913896 A JP 1913896A JP 3224730 B2 JP3224730 B2 JP 3224730B2
- Authority
- JP
- Japan
- Prior art keywords
- gate line
- voltage
- capacitance
- variable
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本願発明は液晶デイスプレイ（Ｌ
ＣＤ）パネルの電圧の駆動方式に係わるものである。ま
た、本願発明はこの駆動方式に対応する新規な構造の画
素に係わるものである。本願発明は特に半導体基板上に
形成された反射型ＬＣＤ用のセルに係わるものである。
ＣＤ）パネルの電圧の駆動方式に係わるものである。ま
た、本願発明はこの駆動方式に対応する新規な構造の画
素に係わるものである。本願発明は特に半導体基板上に
形成された反射型ＬＣＤ用のセルに係わるものである。
【０００２】
【従来技術】ＬＣＤは二枚の透明な電極間に分極した巨
大分子である液晶を封入し、電極間に所望の電圧を印加
することによって液晶の分子の配向性を印加電圧に応じ
て変化させ、電極間の光の透過特性を画素毎に制御する
ことによって情報を表示する表示装置である。従って、
ＬＣＤを構成するためには透明電極とその間に封入され
た液晶からなる画素部分の他に、これに印加する電圧を
制御するためのドライバが必要となる。
大分子である液晶を封入し、電極間に所望の電圧を印加
することによって液晶の分子の配向性を印加電圧に応じ
て変化させ、電極間の光の透過特性を画素毎に制御する
ことによって情報を表示する表示装置である。従って、
ＬＣＤを構成するためには透明電極とその間に封入され
た液晶からなる画素部分の他に、これに印加する電圧を
制御するためのドライバが必要となる。
【０００３】図１にＬＣＤの等価回路を示す。２枚の電
極に挟まれた液晶部分は等価的には画素容量１で表され
る。また、十分な容量を持たせるためにパネル上に補助
容量９を形成する場合が多い。補助容量９は一定の容量
を有している。そして、この画素容量１及び補助容量９
はゲート線３で駆動されるスイッチングトランジスタ２
に接続されている。スイッチングトランジスタのソース
電極側はソース線４に接続されている。ゲート線３、ソ
ース線４ともに番地がふられており、あるアドレス（Ｓ
ｍ，Ｇｎ）が指定されると、ソース線４に印加されてい
る電圧はゲート線３によって駆動されるスイッチングト
ランジスタ２を介して、液晶が２枚の電極間に封入され
ることによって構成される画素容量１及び上述した補助
容量９に伝達される。この電圧によって液晶分子の配向
性が変化し、光の透過特性の制御が可能となる。画素電
極５に対向する電極は一般に対向電極６と呼ばれる。
極に挟まれた液晶部分は等価的には画素容量１で表され
る。また、十分な容量を持たせるためにパネル上に補助
容量９を形成する場合が多い。補助容量９は一定の容量
を有している。そして、この画素容量１及び補助容量９
はゲート線３で駆動されるスイッチングトランジスタ２
に接続されている。スイッチングトランジスタのソース
電極側はソース線４に接続されている。ゲート線３、ソ
ース線４ともに番地がふられており、あるアドレス（Ｓ
ｍ，Ｇｎ）が指定されると、ソース線４に印加されてい
る電圧はゲート線３によって駆動されるスイッチングト
ランジスタ２を介して、液晶が２枚の電極間に封入され
ることによって構成される画素容量１及び上述した補助
容量９に伝達される。この電圧によって液晶分子の配向
性が変化し、光の透過特性の制御が可能となる。画素電
極５に対向する電極は一般に対向電極６と呼ばれる。
【０００４】一般に液晶分子の配向の度合いは印加する
電圧にほぼ比例する。そして、近年の表示の精密化に応
じて印加電圧も単純な２段階ではなく、８または１６の
階調を有し、階調に応じて異なる輝度を示す。つまり、
ソース線に印加される電圧は一定ではなく、その画素が
表示しようとするデータに応じて複数の段階をとる。
電圧にほぼ比例する。そして、近年の表示の精密化に応
じて印加電圧も単純な２段階ではなく、８または１６の
階調を有し、階調に応じて異なる輝度を示す。つまり、
ソース線に印加される電圧は一定ではなく、その画素が
表示しようとするデータに応じて複数の段階をとる。
【０００５】液晶のセルに対する電圧の印加を直流電圧
によって行うと液晶分子の配向を引き起こすことはでき
るが、セルに封入された液晶が極めて短時間で劣化した
り、焼き付きを起こしたりすることが知られている。従
って、一般的にはある階調の電圧を液晶のセルに印加す
る場合は交流電圧による。つまり、ある階調を表示する
ためには絶対値が同じで極性が逆の、階調に応じた電圧
を交互に印加するのが普通である。
によって行うと液晶分子の配向を引き起こすことはでき
るが、セルに封入された液晶が極めて短時間で劣化した
り、焼き付きを起こしたりすることが知られている。従
って、一般的にはある階調の電圧を液晶のセルに印加す
る場合は交流電圧による。つまり、ある階調を表示する
ためには絶対値が同じで極性が逆の、階調に応じた電圧
を交互に印加するのが普通である。
【０００６】このような交流電圧による駆動方法として
従来は大きく分けて２つの方法によってなされてきた。
第一に高耐圧のドライバを利用する方法である。これは
図２に示すように、対向電極電位を一定に保持しつつ、
画素電極側に画素印加電位を交流で印加する方式であ
る。一般にセルに付与すべき電位は１０〜２０Ｖであり
かなり高圧である。しかし、高耐圧と高速の両方を満足
するドライバの開発は困難である、多階調の出力をもつ
高耐圧回路の集積も容易ではない、等の製造技術上の問
題が多いところにこの方式の難点がある。。第二の方法
は図３に示すように画素電極に印加されるソースドライ
バの画素印加電圧を比較的低圧なものとしつつ（約５Ｖ
程度）、対向電極に高電圧を交流で印加し、画素印加電
圧と対向電極電圧を合成することによって交流駆動の効
果を得ようとする方法である。しかし、この方法によれ
ば大きな負荷を有する対向電極を高電圧で交流駆動する
必要があるので、ＬＣＤパネルの消費電力が極めて大き
くなる。また、画素サイズの微細化に伴い、特に補助容
量９などをセルに組み込む場合を考えると、対向電極を
交流駆動するための配線を組み込むことが極めて困難と
なり実際的ではない。
従来は大きく分けて２つの方法によってなされてきた。
第一に高耐圧のドライバを利用する方法である。これは
図２に示すように、対向電極電位を一定に保持しつつ、
画素電極側に画素印加電位を交流で印加する方式であ
る。一般にセルに付与すべき電位は１０〜２０Ｖであり
かなり高圧である。しかし、高耐圧と高速の両方を満足
するドライバの開発は困難である、多階調の出力をもつ
高耐圧回路の集積も容易ではない、等の製造技術上の問
題が多いところにこの方式の難点がある。。第二の方法
は図３に示すように画素電極に印加されるソースドライ
バの画素印加電圧を比較的低圧なものとしつつ（約５Ｖ
程度）、対向電極に高電圧を交流で印加し、画素印加電
圧と対向電極電圧を合成することによって交流駆動の効
果を得ようとする方法である。しかし、この方法によれ
ば大きな負荷を有する対向電極を高電圧で交流駆動する
必要があるので、ＬＣＤパネルの消費電力が極めて大き
くなる。また、画素サイズの微細化に伴い、特に補助容
量９などをセルに組み込む場合を考えると、対向電極を
交流駆動するための配線を組み込むことが極めて困難と
なり実際的ではない。
【０００７】以上のように、高耐圧のドライバを用いれ
ば対向電極電位は一定に維持できるが、このようなドラ
イバで高速を実現することは困難であり、また、コスト
も高いという欠点がある。また、低耐圧のドライバを用
いれば交流駆動するために対向電極に交流を印加する必
要があるが、電力消費が大きく、また、配線が複雑とな
るためにコストも増大するという欠点がある。従って、
これらの欠点を解消することが望まれている。
ば対向電極電位は一定に維持できるが、このようなドラ
イバで高速を実現することは困難であり、また、コスト
も高いという欠点がある。また、低耐圧のドライバを用
いれば交流駆動するために対向電極に交流を印加する必
要があるが、電力消費が大きく、また、配線が複雑とな
るためにコストも増大するという欠点がある。従って、
これらの欠点を解消することが望まれている。
【０００８】
【発明が解決しようとする課題】本願発明は対向電極電
位を一定に保持しつつ、低耐圧のドライバによって液晶
セルを十分な電位で交流駆動することを目的とする。本
願発明は上述した目的を達成するために画素中に電圧増
幅機能を持たせた画素を提供することを目的とする。本
願発明は電圧増幅機能を組み込んだ画素を駆動する方法
を提供することを目的とする。本願発明はかかる新規な
特徴を有する半導体装置を他の応用例にも適用すること
を目的とする。
位を一定に保持しつつ、低耐圧のドライバによって液晶
セルを十分な電位で交流駆動することを目的とする。本
願発明は上述した目的を達成するために画素中に電圧増
幅機能を持たせた画素を提供することを目的とする。本
願発明は電圧増幅機能を組み込んだ画素を駆動する方法
を提供することを目的とする。本願発明はかかる新規な
特徴を有する半導体装置を他の応用例にも適用すること
を目的とする。
【０００９】
【課題を解決するための手段】本願発明が解決しようと
する上記課題は、半導体基板上に形成された半導体装置
であって、第一の方向に走る複数のゲート線と、第一の
方向と異なる第二の方向に走る複数のソース線と、ソー
ス線上の電圧を供給すべく第一のゲート線に付与される
電圧によって開閉するスイッチイング手段と、このスイ
ッチング手段を介してソース線に接続された一定容量
（液晶セルの場合には画素容量である）と、この一定容
量と並列にスイッチング手段を介してソース線に接続さ
れた可変容量と、を具備し、可変容量は第一のゲート線
及びソース線とは独立な電圧付与手段である第二のゲー
ト線と接続され、加えられた電圧に依存してその容量が
変化することを特徴とする半導体装置によって達成でき
る。
する上記課題は、半導体基板上に形成された半導体装置
であって、第一の方向に走る複数のゲート線と、第一の
方向と異なる第二の方向に走る複数のソース線と、ソー
ス線上の電圧を供給すべく第一のゲート線に付与される
電圧によって開閉するスイッチイング手段と、このスイ
ッチング手段を介してソース線に接続された一定容量
（液晶セルの場合には画素容量である）と、この一定容
量と並列にスイッチング手段を介してソース線に接続さ
れた可変容量と、を具備し、可変容量は第一のゲート線
及びソース線とは独立な電圧付与手段である第二のゲー
ト線と接続され、加えられた電圧に依存してその容量が
変化することを特徴とする半導体装置によって達成でき
る。
【００１０】また、かかる半導体装置を以下のステップ
によって駆動することによって加えられた入力電圧を液
晶セル内で増幅することができる。 （１）可変容量に第一の電圧を付与してその容量を第一
の値にした後に、スイッチング素子を開いてソース線上
の電圧を一定容量と可変容量に供給する第一のステッ
プ、 （２）スイッチング素子を遮断する第二のステップと、 （３）可変容量に第二の電圧を付与してその容量を第一
の値よりも小さい第二の値にする第三のステップ 以下、これらの点について説明する。
によって駆動することによって加えられた入力電圧を液
晶セル内で増幅することができる。 （１）可変容量に第一の電圧を付与してその容量を第一
の値にした後に、スイッチング素子を開いてソース線上
の電圧を一定容量と可変容量に供給する第一のステッ
プ、 （２）スイッチング素子を遮断する第二のステップと、 （３）可変容量に第二の電圧を付与してその容量を第一
の値よりも小さい第二の値にする第三のステップ 以下、これらの点について説明する。
【００１１】
【発明の実施の態様】本願発明の原理を図４に示す。本
願発明ではソースドライバとしては比較的低耐圧のもの
を用い、液晶セルに組み込まれた電圧増幅機能によって
ソースドライバの駆動電位を増幅する。この結果、高耐
圧のソースドライバで駆動をした場合と同様の電圧条件
を液晶セルに加えることができる。また、液晶セルに組
み込まれた増幅機能によって電圧の増幅を行っているか
ら、対向電極電位については一定のままでよい。
願発明ではソースドライバとしては比較的低耐圧のもの
を用い、液晶セルに組み込まれた電圧増幅機能によって
ソースドライバの駆動電位を増幅する。この結果、高耐
圧のソースドライバで駆動をした場合と同様の電圧条件
を液晶セルに加えることができる。また、液晶セルに組
み込まれた増幅機能によって電圧の増幅を行っているか
ら、対向電極電位については一定のままでよい。
【００１２】本願発明に係わる液晶セルを図５に示す。
従来技術（図１）との違いは画素容量１と並列に可変容
量７が接続されている点である。この可変容量７は図６
に示すようにその容量が電極に加えられる電圧に依存し
てステップ状に変化する。可変容量７の他方の電極はス
イッチングトランジスタ２のゲートが接続されているゲ
ート線Ｇｎの次のゲート線Ｇｎ＋１に接続される。可変
容量の容量はゲート線Ｇｎ＋１の電位に依存する。この
可変容量７をかかる態様で画素容量と接続することによ
って、画素容量に印加される駆動電圧を増幅することが
できる。
従来技術（図１）との違いは画素容量１と並列に可変容
量７が接続されている点である。この可変容量７は図６
に示すようにその容量が電極に加えられる電圧に依存し
てステップ状に変化する。可変容量７の他方の電極はス
イッチングトランジスタ２のゲートが接続されているゲ
ート線Ｇｎの次のゲート線Ｇｎ＋１に接続される。可変
容量の容量はゲート線Ｇｎ＋１の電位に依存する。この
可変容量７をかかる態様で画素容量と接続することによ
って、画素容量に印加される駆動電圧を増幅することが
できる。
【００１３】以下、この新規な構造の液晶セルの動作を
示す。 （１）まず図７に示すように、ゲート線Ｇｎ＋１に電圧
Ｖｇを印加する（Ｖｇｏｎ）。すると、図６に示したと
おり、可変容量７の容量Ｃｖａｒは最大値Ｃｍａｘとな
る。 （２）この状態で、ゲート線Ｇｎに電圧Ｖｇを印加する
と（Ｖｇｏｎ）、スイッチングトランジスタ２が開かれ
て、ソースに印加された電圧が並列に接続されて画素容
量１と可変容量７に印加される。このときに、画素容量
１と可変容量７に保持される電荷の和Ｑｐｉｘｅｌは画
素容量の容量値（一定）をＣｃｏｎｓｔ、ソース線の電
位をＶｉｎとすると以下の式で表される。
示す。 （１）まず図７に示すように、ゲート線Ｇｎ＋１に電圧
Ｖｇを印加する（Ｖｇｏｎ）。すると、図６に示したと
おり、可変容量７の容量Ｃｖａｒは最大値Ｃｍａｘとな
る。 （２）この状態で、ゲート線Ｇｎに電圧Ｖｇを印加する
と（Ｖｇｏｎ）、スイッチングトランジスタ２が開かれ
て、ソースに印加された電圧が並列に接続されて画素容
量１と可変容量７に印加される。このときに、画素容量
１と可変容量７に保持される電荷の和Ｑｐｉｘｅｌは画
素容量の容量値（一定）をＣｃｏｎｓｔ、ソース線の電
位をＶｉｎとすると以下の式で表される。
【００１４】
【数１】
【００１５】（３）この状態で、図８に示すようにゲー
ト線Ｇｎの電位を下げ、スイッチングトランジスタ２を
遮断する。このときに、ゲート線Ｇｎ＋１については高
電位に維持する。この結果、画素容量１、可変容量７に
蓄積される電荷の和Ｑｐｉｘｅｌは変化しない。
ト線Ｇｎの電位を下げ、スイッチングトランジスタ２を
遮断する。このときに、ゲート線Ｇｎ＋１については高
電位に維持する。この結果、画素容量１、可変容量７に
蓄積される電荷の和Ｑｐｉｘｅｌは変化しない。
【００１６】（４）次に、図９に示すようにゲート線Ｇ
ｎ＋１の電位を０付近に下げる（Ｖｇｏｆｆ）。する
と、これにつれて可変容量７の容量Ｃｖａｒが減少し、
Ｃｍｉｎになる（図６参照）。しかし、全体が遮断され
ているためにＱｐｉｘｅｌは一定に維持される。つま
り、可変容量の変化分は画素容量に印加される電圧の変
動という形で表れる。このとき保持されている電荷Ｑ
ｐｉｘｅｌは画素容量に印加される電圧をＶｐｉｘｅｌ
とすると、以下の式で表される。
ｎ＋１の電位を０付近に下げる（Ｖｇｏｆｆ）。する
と、これにつれて可変容量７の容量Ｃｖａｒが減少し、
Ｃｍｉｎになる（図６参照）。しかし、全体が遮断され
ているためにＱｐｉｘｅｌは一定に維持される。つま
り、可変容量の変化分は画素容量に印加される電圧の変
動という形で表れる。このとき保持されている電荷Ｑ
ｐｉｘｅｌは画素容量に印加される電圧をＶｐｉｘｅｌ
とすると、以下の式で表される。
【００１７】
【数２】
【００１８】（１）式と（２）式よりＶｐｉｘｅｌが求
められるが、その値は以下の式で表される。
められるが、その値は以下の式で表される。
【数３】
【００１９】このように、本願発明ではソース線に印加
電圧Ｖｉｎを加えると、これが画素容量と並列に接続さ
れた可変容量の作用によってＶｐｉｘｅｌに増幅される
ことになる。従って、低耐圧のソースドライバを用い
て、液晶セルを十分な電位で駆動することが可能とな
る。
電圧Ｖｉｎを加えると、これが画素容量と並列に接続さ
れた可変容量の作用によってＶｐｉｘｅｌに増幅される
ことになる。従って、低耐圧のソースドライバを用い
て、液晶セルを十分な電位で駆動することが可能とな
る。
【００２０】次に、本願発明に使用される液晶セルの増
幅率について検討する。式（３）において、書き込み電
圧の範囲で最も低い電圧、最も高い電圧をそれぞれをＶ
ｉｎｌ、Ｖｉｎｈ、保持する電圧の範囲で最も低い電
圧、最も高い電圧をそれぞれＶｏｕｔｌ，Ｖｏｕｔｈと
すると、Ｖｏｕｔｌ，Ｖｏｕｔｈはそれぞれ、
幅率について検討する。式（３）において、書き込み電
圧の範囲で最も低い電圧、最も高い電圧をそれぞれをＶ
ｉｎｌ、Ｖｉｎｈ、保持する電圧の範囲で最も低い電
圧、最も高い電圧をそれぞれＶｏｕｔｌ，Ｖｏｕｔｈと
すると、Ｖｏｕｔｌ，Ｖｏｕｔｈはそれぞれ、
【数４】
【数５】 式（４）及び式（５）より画素容量に印加される電圧の
振幅Ｖｓｗｉｎｇ＝Ｖｏｕｔｈ−Ｖｏｕｔｌは、
振幅Ｖｓｗｉｎｇ＝Ｖｏｕｔｈ−Ｖｏｕｔｌは、
【数６】 のように表される。従って、増幅率λ＝（Ｖｏｕｔｈ−
Ｖｏｕｔｌ）／（Ｖｉｎｈ−Ｖｉｎｌ）は、
Ｖｏｕｔｌ）／（Ｖｉｎｈ−Ｖｉｎｌ）は、
【数７】 となる。
【００２１】
【実施例】次に、本願発明に係わる液晶セルを形成する
ための技術について説明する。本願発明に係わる液晶セ
ルはシリコン等の半導体基板上に形成することが望まし
い。半導体基板上に形成することによって、可変容量を
構成することがより容易になるからである。上述した増
幅作用を有するセル構造を構成する容量としては理論的
には様々なものが可能である。例えば、電圧依存性のな
い容量としては（１）層間絶縁膜を挟んだ平行電極間の
容量、（２）拡散領域−基板間の容量、（３）液晶を挟
んだ電極間容量（画素容量）のようなものが考えられ
る。また、シリコン等の半導体基板上で容量変化を引き
起こすものとしては（１）ゲート−ＮチャネルＦＥＴの
ソース（ドレイン）間容量、（２）ゲート−Ｐ型基板間
容量、（３）Ｎ型拡散領域−Ｐ型基板間容量、（４）Ｎ
ウエル−Ｐ型基板間の容量、といったものが考えられ
る。
ための技術について説明する。本願発明に係わる液晶セ
ルはシリコン等の半導体基板上に形成することが望まし
い。半導体基板上に形成することによって、可変容量を
構成することがより容易になるからである。上述した増
幅作用を有するセル構造を構成する容量としては理論的
には様々なものが可能である。例えば、電圧依存性のな
い容量としては（１）層間絶縁膜を挟んだ平行電極間の
容量、（２）拡散領域−基板間の容量、（３）液晶を挟
んだ電極間容量（画素容量）のようなものが考えられ
る。また、シリコン等の半導体基板上で容量変化を引き
起こすものとしては（１）ゲート−ＮチャネルＦＥＴの
ソース（ドレイン）間容量、（２）ゲート−Ｐ型基板間
容量、（３）Ｎ型拡散領域−Ｐ型基板間容量、（４）Ｎ
ウエル−Ｐ型基板間の容量、といったものが考えられ
る。
【００２２】図１０に電圧依存性のない容量についての
概念を液晶セルとともに鳥瞰図で示す。この図は大部分
において等価回路を示した図１に対応するものである。
図１０に示されるように、対向電極６は透明であり、そ
の表面に照射される光を透過する。光は液晶部分１０に
よって一部遮断され、遮光板１１によって反射される。
液晶１０の配向を制御する電極は画素電極５である。画
素電極５は図示されるように、スイッチングトランジス
タ２を介してソース線４に接続された配線層１３と接続
されるから、ソース線４の電圧を付与することができ
る。ゲート線３、３０は平行に配置され、スイッチング
トランジスタ部分２のゲートに接続される。また、ソー
ス線４はスイッチングトランジスタ２を形成する配線層
に接続され、所定の電圧を付与する。ここで、電圧依存
性のない容量は図中２１〜２３で示される。つまり、
（１）層間絶縁膜を挟んだ平行電極間の容量は容量２１
であり、（２）拡散領域−基板間の容量は容量２２であ
り、（３）液晶を挟んだ電極間容量（画素容量）は容量
２３である。動作にあってはこれらの容量が全て電圧依
存性のない容量として働く。
概念を液晶セルとともに鳥瞰図で示す。この図は大部分
において等価回路を示した図１に対応するものである。
図１０に示されるように、対向電極６は透明であり、そ
の表面に照射される光を透過する。光は液晶部分１０に
よって一部遮断され、遮光板１１によって反射される。
液晶１０の配向を制御する電極は画素電極５である。画
素電極５は図示されるように、スイッチングトランジス
タ２を介してソース線４に接続された配線層１３と接続
されるから、ソース線４の電圧を付与することができ
る。ゲート線３、３０は平行に配置され、スイッチング
トランジスタ部分２のゲートに接続される。また、ソー
ス線４はスイッチングトランジスタ２を形成する配線層
に接続され、所定の電圧を付与する。ここで、電圧依存
性のない容量は図中２１〜２３で示される。つまり、
（１）層間絶縁膜を挟んだ平行電極間の容量は容量２１
であり、（２）拡散領域−基板間の容量は容量２２であ
り、（３）液晶を挟んだ電極間容量（画素容量）は容量
２３である。動作にあってはこれらの容量が全て電圧依
存性のない容量として働く。
【００２３】次に、電圧依存性を有する容量を図１１に
開示する。この図では（１）ゲート−ＮチャネルＦＥＴ
のソース（ドレイン）間容量が可変容量として開示され
る。これはゲート線Ｇｎ３に対して１ライン隣のゲート
線Ｇｎ＋１３０の下に形成されたイオンドープのない部
分２４である。図中ＡＢＣを結ぶ線に沿った断面を図１
２に示す。Ｐ型半導体基板中にＮドープされた部分１３
が形成されており、スイッチングトランジスタ、可変容
量、ゲート線の関係が表されている。
開示する。この図では（１）ゲート−ＮチャネルＦＥＴ
のソース（ドレイン）間容量が可変容量として開示され
る。これはゲート線Ｇｎ３に対して１ライン隣のゲート
線Ｇｎ＋１３０の下に形成されたイオンドープのない部
分２４である。図中ＡＢＣを結ぶ線に沿った断面を図１
２に示す。Ｐ型半導体基板中にＮドープされた部分１３
が形成されており、スイッチングトランジスタ、可変容
量、ゲート線の関係が表されている。
【００２４】図１３〜図１５においてかかる構造を有す
る半導体の新規な動作方法を示す。この動作方法によっ
て液晶セルの駆動電圧を増幅することができる。この動
作方法は等価回路図７〜図９を用いて示したものと同じ
である。
る半導体の新規な動作方法を示す。この動作方法によっ
て液晶セルの駆動電圧を増幅することができる。この動
作方法は等価回路図７〜図９を用いて示したものと同じ
である。
【００２５】まず、図１３に示すように画素用チャネル
ＦＥＴをｏｎさせるために対応するゲート線Ｇｎに電圧
を加える。このゲート線に加える電圧は書き込もうとす
る電圧であるソース電圧Ｖｉｎよりも少なくともＶｔだ
け高い電圧を加える必要があり、典型的には１０Ｖであ
る。このときに、同時に隣接するゲート線Ｇｎ＋１にも
電圧を加え可変容量用のＦＥＴもｏｎする。ここで、画
素容量Ｃｃｏｎｓｔ＝１ｐＦ、可変容量の最大値Ｃ
ｍａｘ＝１ｐＦとすると、このとき蓄積される電荷Ｑ
ｐｉｘｅｌは式（１）に従って計算すると、書き込み電
圧Ｖｉｎ＝６Ｖの場合、Ｑｐｉｘｅｌ＝１・６＋１・
（６−１０）＝２ｐＣとなる。同様に、Ｖｉｎ＝８Ｖの
場合はＱｐｉｘｅｌ＝１・８＋１・（８−１０）＝６ｐ
Ｃである。
ＦＥＴをｏｎさせるために対応するゲート線Ｇｎに電圧
を加える。このゲート線に加える電圧は書き込もうとす
る電圧であるソース電圧Ｖｉｎよりも少なくともＶｔだ
け高い電圧を加える必要があり、典型的には１０Ｖであ
る。このときに、同時に隣接するゲート線Ｇｎ＋１にも
電圧を加え可変容量用のＦＥＴもｏｎする。ここで、画
素容量Ｃｃｏｎｓｔ＝１ｐＦ、可変容量の最大値Ｃ
ｍａｘ＝１ｐＦとすると、このとき蓄積される電荷Ｑ
ｐｉｘｅｌは式（１）に従って計算すると、書き込み電
圧Ｖｉｎ＝６Ｖの場合、Ｑｐｉｘｅｌ＝１・６＋１・
（６−１０）＝２ｐＣとなる。同様に、Ｖｉｎ＝８Ｖの
場合はＱｐｉｘｅｌ＝１・８＋１・（８−１０）＝６ｐ
Ｃである。
【００２６】次に図１４に示すように、書き込みが終了
したら画素用ＦＥＴをｏｆｆにするためにゲート線Ｇｎ
の電圧を０Ｖに戻す。このときに、保持される電荷Ｑ
ｐｉｘｅｌに変化はない。その後、図１５に示すように
可変容量用のＦＥＴもｏｆｆにする。このとき、可変容
量には電圧が加わらなくなるので、その電圧依存性から
可変容量値は最小値Ｃｍｉｎになる。このとき、可変容
量用ＦＥＴのゲート−チャネル間に加えられていた電荷
がＦＥＴのソースへと吐き出されるから、ソースの電位
に変化を及ぼす。これは保存電荷は一定であるのに、保
持容量が全体として小さくなるからである。
したら画素用ＦＥＴをｏｆｆにするためにゲート線Ｇｎ
の電圧を０Ｖに戻す。このときに、保持される電荷Ｑ
ｐｉｘｅｌに変化はない。その後、図１５に示すように
可変容量用のＦＥＴもｏｆｆにする。このとき、可変容
量には電圧が加わらなくなるので、その電圧依存性から
可変容量値は最小値Ｃｍｉｎになる。このとき、可変容
量用ＦＥＴのゲート−チャネル間に加えられていた電荷
がＦＥＴのソースへと吐き出されるから、ソースの電位
に変化を及ぼす。これは保存電荷は一定であるのに、保
持容量が全体として小さくなるからである。
【００２７】ここで、Ｃｍｉｎ＝０とすると、式（２）
よりＱｐｉｘｅｌ＝Ｃｃｏｎｓｔ・Ｖｐｉｘｅｌ（Ｃ
ｃｏｎｓｔ＝１）であるから、書き込み電圧Ｖｉｎ＝６
Ｖ及び８ＶでそれぞれＶｐｉｘｅｌ＝２Ｖ，６Ｖとな
る。
よりＱｐｉｘｅｌ＝Ｃｃｏｎｓｔ・Ｖｐｉｘｅｌ（Ｃ
ｃｏｎｓｔ＝１）であるから、書き込み電圧Ｖｉｎ＝６
Ｖ及び８ＶでそれぞれＶｐｉｘｅｌ＝２Ｖ，６Ｖとな
る。
【００２８】図１６に縦軸に出力電圧Ｖｐｉｘｅｌ、横
軸にソース電圧（入力電圧）Ｖｉｎをとり、この関係を
プロットする。これでわかるように、Ｖｉｎは６Ｖから
８Ｖしか変化していないのに、Ｖｐｉｘｅｌは２Ｖから
６Ｖに変化しており、ソースドライバからの書き込み電
圧の２Ｖの違いが４Ｖの出力差になって表れて画素に保
持されている。つまり、本願発明に係わる液晶セルは入
力電圧を増幅して出力するという作用を有している。従
って、本願発明では液晶セルの駆動において比較的小さ
い振幅を有するドライバを用いて大きな振幅の電圧の変
動を引き起こすことが可能である。また、図１６に示す
ように、対向電極の電圧を出力電圧の中間値に保持すれ
ば、対向電極電圧を反転させることなく液晶の駆動を実
現できる。
軸にソース電圧（入力電圧）Ｖｉｎをとり、この関係を
プロットする。これでわかるように、Ｖｉｎは６Ｖから
８Ｖしか変化していないのに、Ｖｐｉｘｅｌは２Ｖから
６Ｖに変化しており、ソースドライバからの書き込み電
圧の２Ｖの違いが４Ｖの出力差になって表れて画素に保
持されている。つまり、本願発明に係わる液晶セルは入
力電圧を増幅して出力するという作用を有している。従
って、本願発明では液晶セルの駆動において比較的小さ
い振幅を有するドライバを用いて大きな振幅の電圧の変
動を引き起こすことが可能である。また、図１６に示す
ように、対向電極の電圧を出力電圧の中間値に保持すれ
ば、対向電極電圧を反転させることなく液晶の駆動を実
現できる。
【００２９】本願発明に係わる構造は周知の半導体製造
技術によれば可能である。つまり、本願発明は新しい製
造方法に関する発想を含むものではない。製造方法とし
ては、例えば図１１の場合には、ポリシリコン層やアル
ミニウム層を配線層として形成することを前提とするこ
とになる。つまり、ゲ−ト線にポリシリコン層、ソース
線にアルミニウムを使用するのだから、図１１に示され
る配線は一般的なＭＯＳ半導体工程によって可能であ
る。その後、周知の方法で拡散領域１３を形成する。
技術によれば可能である。つまり、本願発明は新しい製
造方法に関する発想を含むものではない。製造方法とし
ては、例えば図１１の場合には、ポリシリコン層やアル
ミニウム層を配線層として形成することを前提とするこ
とになる。つまり、ゲ−ト線にポリシリコン層、ソース
線にアルミニウムを使用するのだから、図１１に示され
る配線は一般的なＭＯＳ半導体工程によって可能であ
る。その後、周知の方法で拡散領域１３を形成する。
【００３０】可変容量として薄い酸化膜を挟んだゲート
−Ｎウエル間の容量の変化を可変容量として利用した例
を図１７に示す。Ｎウエルの場合はＮチャネルＦＥＴを
用いるよりも非線形な増幅結果となるが、例えば液晶の
電圧−透過率の非線形性を補正（ガンマ補正）する際に
同時に非線形性を補正することは容易である。
−Ｎウエル間の容量の変化を可変容量として利用した例
を図１７に示す。Ｎウエルの場合はＮチャネルＦＥＴを
用いるよりも非線形な増幅結果となるが、例えば液晶の
電圧−透過率の非線形性を補正（ガンマ補正）する際に
同時に非線形性を補正することは容易である。
【００３１】また、可変容量の駆動用の結線として本願
発明では隣のゲート線を流用したが、配線に余裕があれ
ば独立の配線層を形成し、独立の駆動電源を用いること
によって可能である。
発明では隣のゲート線を流用したが、配線に余裕があれ
ば独立の配線層を形成し、独立の駆動電源を用いること
によって可能である。
【００３２】本実施例においてはＰ型のシリコン半導体
基板を前提としてきたが、当業者であれば容易に本実施
例の発想をＮ型のシリコン半導体基板を用いて実施する
ことができる。本願発明の構造については現在知られて
いる半導体装置の製造方法を応用して当業者であれば容
易に形成可能である。
基板を前提としてきたが、当業者であれば容易に本実施
例の発想をＮ型のシリコン半導体基板を用いて実施する
ことができる。本願発明の構造については現在知られて
いる半導体装置の製造方法を応用して当業者であれば容
易に形成可能である。
【００３３】上記実施例においては本願発明に係わる半
導体装置を液晶セルのに対して利用することを前提に開
示した。しかし、液晶セル及びその駆動回路とＤＲＡＭ
セルとはほぼ同様な等価回路で表現することができる。
従って、本願発明は液晶セルに限定されるものではな
い。ＤＲＡＭセルに本願発明の半導体装置を利用すると
きは以下のような機構によりリフレッシュ間隔を長くで
きる。
導体装置を液晶セルのに対して利用することを前提に開
示した。しかし、液晶セル及びその駆動回路とＤＲＡＭ
セルとはほぼ同様な等価回路で表現することができる。
従って、本願発明は液晶セルに限定されるものではな
い。ＤＲＡＭセルに本願発明の半導体装置を利用すると
きは以下のような機構によりリフレッシュ間隔を長くで
きる。
【００３４】図１８を参照して、可変容量７に電圧を付
与する制御手段１８を独立に設ける。この制御手段によ
って所定のタイミングで可変容量７に付与されている電
圧を低下させ、その容量を低減する。すると、電荷はＤ
ＲＡＭセルの記憶容量である一定容量１に対して移動す
るから、記憶容量から電荷の漏洩があってもこれを補う
ことができる。このようにして記憶容量１の電荷の漏洩
分の電荷を漸次可変容量の容量を低減することによって
補えば、リフレッシュ間隔を従来のＤＲＡＭセルに比べ
て大幅に増大することができる。ＤＲＡＭセルにおいて
リフレッシュ間隔を長くするということは極めて重要で
ある。なぜならば、ＤＲＡＭにおいてはリフレッシュが
必要なために、ＳＲＡＭのような利用容易性が得られな
い点が欠点となっているからである。
与する制御手段１８を独立に設ける。この制御手段によ
って所定のタイミングで可変容量７に付与されている電
圧を低下させ、その容量を低減する。すると、電荷はＤ
ＲＡＭセルの記憶容量である一定容量１に対して移動す
るから、記憶容量から電荷の漏洩があってもこれを補う
ことができる。このようにして記憶容量１の電荷の漏洩
分の電荷を漸次可変容量の容量を低減することによって
補えば、リフレッシュ間隔を従来のＤＲＡＭセルに比べ
て大幅に増大することができる。ＤＲＡＭセルにおいて
リフレッシュ間隔を長くするということは極めて重要で
ある。なぜならば、ＤＲＡＭにおいてはリフレッシュが
必要なために、ＳＲＡＭのような利用容易性が得られな
い点が欠点となっているからである。
【００３５】図１９に制御手段１８の電圧付与のタイミ
ングを示す。この図において縦軸はＤＲＡＭセルである
一定容量１に蓄えられている電荷に対応する一定容量１
における電圧Ｖｃである。ＤＲＡＭはこの電圧が一定の
閾値Ｖｔｈ以上かどうかという点を判断してストアされ
ているデータが０か１かを判定するものである。時間ｔ
０でリフレッシュを行った後に、しばらく経つとＶｃが
低減して、閾値Ｖｔｈに近づく。従来のＤＲＡＭにおい
てはこの時点ｔ１でリフレッシュ動作を再度行う必要が
あった。本願発明による半導体装置によれば、この時点
で制御手段１８が可変容量７に印加する電圧を低減し、
その容量を減少させる。すると、電荷は一定容量に移動
するからその時点で一定容量１の電圧Ｖｃは復帰する。
時間ｔ２においても同様に制御手段１８によって一定容
量１の電圧Ｖｃの復帰を行う。しかし、可変容量７内に
電荷がなくなると制御手段１８によってもはや復帰がで
きなくなるので、このときに初めてリフレッシュ動作を
行えばよい。時間ｔ３はこのような時点を示す。時間ｔ
３においてはもはや可変容量７中に電荷が存在しないの
で、制御手段１８によって可変容量７に印加する電圧を
調節しても一定容量１の電圧の復帰はできない。
ングを示す。この図において縦軸はＤＲＡＭセルである
一定容量１に蓄えられている電荷に対応する一定容量１
における電圧Ｖｃである。ＤＲＡＭはこの電圧が一定の
閾値Ｖｔｈ以上かどうかという点を判断してストアされ
ているデータが０か１かを判定するものである。時間ｔ
０でリフレッシュを行った後に、しばらく経つとＶｃが
低減して、閾値Ｖｔｈに近づく。従来のＤＲＡＭにおい
てはこの時点ｔ１でリフレッシュ動作を再度行う必要が
あった。本願発明による半導体装置によれば、この時点
で制御手段１８が可変容量７に印加する電圧を低減し、
その容量を減少させる。すると、電荷は一定容量に移動
するからその時点で一定容量１の電圧Ｖｃは復帰する。
時間ｔ２においても同様に制御手段１８によって一定容
量１の電圧Ｖｃの復帰を行う。しかし、可変容量７内に
電荷がなくなると制御手段１８によってもはや復帰がで
きなくなるので、このときに初めてリフレッシュ動作を
行えばよい。時間ｔ３はこのような時点を示す。時間ｔ
３においてはもはや可変容量７中に電荷が存在しないの
で、制御手段１８によって可変容量７に印加する電圧を
調節しても一定容量１の電圧の復帰はできない。
【００３６】以上述べたとおり、本願発明に係わる半導
体装置をＤＲＡＭセルに応用すれば、リフレッシュ間隔
が従来のＤＲＡＭセルに比べて数倍となる。
体装置をＤＲＡＭセルに応用すれば、リフレッシュ間隔
が従来のＤＲＡＭセルに比べて数倍となる。
【００３７】
【発明の効果】本願発明によれば対向電極電位を一定に
保持しつつ、低耐圧のドライバによって液晶セルを十分
な電位で交流駆動することが可能となる。従って、高耐
圧のドライバを必要としないから、高速な動作が可能で
あり、かつ、コスト的にも安価なドライバを利用するこ
とができる。また、本願発明に係わる増幅機能を組み込
んだセルを用いれば低耐圧のドライバで有効に対向電極
非反転モードで駆動することが可能であり、補助容量等
のための配線を設ける必要がないから、画素サイズの微
細化に対応することが可能となる。
保持しつつ、低耐圧のドライバによって液晶セルを十分
な電位で交流駆動することが可能となる。従って、高耐
圧のドライバを必要としないから、高速な動作が可能で
あり、かつ、コスト的にも安価なドライバを利用するこ
とができる。また、本願発明に係わる増幅機能を組み込
んだセルを用いれば低耐圧のドライバで有効に対向電極
非反転モードで駆動することが可能であり、補助容量等
のための配線を設ける必要がないから、画素サイズの微
細化に対応することが可能となる。
【図１】従来技術による液晶セル及びその駆動系の等価
回路図である。
回路図である。
【図２】従来技術による駆動方式の一例である。
【図３】従来技術による駆動方式の一例である。
【図４】本願発明による駆動方式の概念図である。
【図５】本願発明による液晶セル及びその駆動系回路の
等価回路図である。
等価回路図である。
【図６】本願発明による液晶セルに使用される可変容量
の電圧−容量特性図である。
の電圧−容量特性図である。
【図７】本願発明による液晶セル及びその駆動系回路の
動作を説明するための図である。
動作を説明するための図である。
【図８】本願発明による液晶セル及びその駆動系回路の
動作を説明するための図である。
動作を説明するための図である。
【図９】本願発明による液晶セル及びその駆動系回路の
動作を説明するための図である。
動作を説明するための図である。
【図１０】本願発明による液晶セル及びその駆動系回路
の鳥瞰図である。
の鳥瞰図である。
【図１１】本願発明による液晶セル及びその駆動系回路
の鳥瞰図である。
の鳥瞰図である。
【図１２】本願発明による液晶セル及びその駆動系回路
の断面図である。
の断面図である。
【図１３】本願発明による液晶セル及びその駆動系回路
の断面図による動作方式の説明図である。
の断面図による動作方式の説明図である。
【図１４】本願発明による液晶セル及びその駆動系回路
の断面図による動作方式の説明図である。
の断面図による動作方式の説明図である。
【図１５】本願発明による液晶セル及びその駆動系回路
の断面図による動作方式の説明図である。
の断面図による動作方式の説明図である。
【図１６】本願発明による液晶セルの増幅特性を示す図
である。
である。
【図１７】本願発明による液晶セル及びその駆動系回路
の断面図の他の例である。
の断面図の他の例である。
【図１８】本願発明に係わる半導体装置をＤＲＡＭセル
に応用した例である。
に応用した例である。
【図１９】本願発明に係わる半導体装置をＤＲＡＭセル
に応用した場合のリフレッシュ動作と制御手段の動作を
示すタイミング図である。
に応用した場合のリフレッシュ動作と制御手段の動作を
示すタイミング図である。
１ 液晶画素容量 ２ スイッチングトランジスタ ３ ゲート線 ４ ソース線 ５ 画素電極 ６ 対向電極 ７ 可変容量 １０ 液晶分子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塘岡 孝敏 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲 事業所内 (72)発明者 野上 哲哉 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲 事業所内 (56)参考文献 特開 平５−27264（ＪＰ，Ａ)
Claims (5)
- 【請求項１】半導体基板上に形成された半導体装置であ
って、 複数のゲート線と、データに応じた電圧が印加される複
数のソース線とが設けられ、上記ゲート線及び上記ソー
ス線の交点のそれぞれに画素が設けられており、 該画素のそれぞれは、 第１のゲート線Ｇｎに印加される電圧によって開閉する
スイッチング手段と、 該スイッチング手段を介して上記ソース線に一方の端子
が接続された一定容量と、 該一定容量の一方の端子に可変容量の一方の端子が接続
されており上記スイッチング手段を介して上記ソース線
に接続される上記可変容量とを具備し、 上記一定容量が対向する複数の電極間に液晶を封入した
構造を含み、上記可変容量の他方の端子は、上記第１の
ゲート線Ｇｎ及び上記ソース線とは独立である、上記第
１のゲート線Ｇｎの次のゲート線Ｇｎ＋１と接続され、 上記第１のゲート線Ｇｎに上記電圧Ｖｇを印加して上記
スイッチング手段を開くときに、上記次のゲート線Ｇ
ｎ＋１に上記電圧Ｖｇを印加して上記可変容量の容量値
を高い容量値にし、上記ソース線の上記データに応じた
電圧を上記一定容量及び上記可変容量に印加し、次いで
上記ゲート線Ｇｎの電圧を０Ｖに下げて上記スイッチン
グ手段を閉じ、次いで上記次のゲート線Ｇｎ＋１の電圧
を０Ｖに下げて上記可変容量の容量値を低い容量値にす
ることを特徴とする、半導体装置。 - 【請求項２】上記次のゲート線Ｇｎ＋１は上記第１のゲ
ート線Ｇｎに対して１ライン隣のゲート線であり、上記
半導体基板のうち上記第１のゲート線Ｇｎの両側に１つ
ずつＮドープされた部分が形成されており、一方のＮド
ープされた部分が上記ソース線に接続され、他方のＮド
ープされた部分が反射板として働く画素電極に接続さ
れ、そして、上記可変容量が、上記半導体基板のうち上
記他方のＮドープされた部分に隣接し且つ上記次のゲー
ト線Ｇｎ＋１の下側の領域と上記次のゲート線Ｇｎ＋１
とを含むことを特徴とする、請求項１に記載の半導体装
置。 - 【請求項３】上記次のゲート線Ｇｎ＋１は、上記電圧Ｖ
ｇ及び電圧０Ｖを選択的に上記可変容量の他方の端子に
印加し、上記可変容量の容量値は、上記電圧Ｖｇの印加
時に高い容量値になり、上記電圧０Ｖの印加時に低い容
量値になり、上記電圧Ｖｇが印加されて上記可変容量の
容量値が高い容量値のときに上記開いた状態にあるスイ
ッチング手段を介して上記ソース線から上記一定容量及
び上記可変容量に電荷が蓄積され、そして、該可変容量
に蓄積された電荷は、上記スイッチング手段が閉の状態
となり、上記次のゲート線Ｇｎ＋１の電圧が０Ｖになっ
て上記可変容量の容量値が低い容量値に変化するとき
に、上記一定容量に移されることを特徴とする、請求項
１に記載の半導体装置。 - 【請求項４】第１の方向に沿って複数のゲート線が設け
られ、上記第１の方向と異なる第２の方向に沿ってデー
タに応じた電圧が印加される複数のソース線が設けら
れ、上記ゲート線及び上記ソース線の交点のそれぞれに
画素が設けられており、該画素のそれぞれは、第１のゲ
ート線Ｇｎに印加される電圧によって開閉するスイッチ
ング手段と、該スイッチング手段を介して上記ソース線
に一方の端子が接続された一定容量と、該一定容量の一
方の端子に可変容量の一方の端子が接続されており上記
スイッチング手段を介して上記ソース線に接続される上
記可変容量とを有し、上記一定容量が、対向した電極間
に液晶材料を封入した構造を含み、上記可変容量の他方
の端子に上記第１のゲート線Ｇｎの次のゲート線Ｇ
ｎ＋１が接続されている半導体装置の駆動方法であっ
て、 （イ）上記第１のゲート線Ｇｎに上記電圧Ｖｇを印加し
て上記スイッチング手段を開くときに、上記可変容量の
他方の端子に接続された上記次のゲート線Ｇｎ＋１に上
記電圧Ｖｇを印加して上記可変容量の容量値を高い容量
値にし、上記ソース線から上記一定容量及び上記可変容
量に電荷を蓄積するステップと、 （ロ）上記第１のゲート線Ｇｎの電圧を０Ｖに下げて上
記スイッチング手段を閉の状態にするステップと、 （ハ）上記可変容量の他方の端子に接続された上記次の
ゲート線Ｇｎ＋１の電圧を０Ｖに下げて上記可変容量の
容量値を低い容量値に変化させて、上記可変容量に蓄積
された電荷を上記一定容量に移すステップとを含む半導
体装置の駆動方法。 - 【請求項５】上記次のゲート線Ｇｎ＋１は上記第１のゲ
ート線Ｇｎに対して１ライン隣のゲート線であり、上記
半導体基板のうち上記第１のゲート線Ｇｎの両側に１つ
ずつＮドープされた部分が形成されており、一方のＮド
ープされた部分が上記ソース線に接続され、他方のＮド
ープされた部分が反射板として働く画素電極に接続さ
れ、そして、上記可変容量が、上記半導体基板のうち上
記他方のＮドープされた部分に隣接し且つ上記次のゲー
ト線Ｇｎ＋１の下側の領域と上記次のゲート線Ｇｎ＋１
とを含むことを特徴とする、請求項４に記載の半導体装
置の駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01913896A JP3224730B2 (ja) | 1996-02-05 | 1996-02-05 | 半導体装置及び半導体装置の駆動方法 |
| US08/772,791 US5909262A (en) | 1996-02-05 | 1996-12-24 | Semiconductor device and driving method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01913896A JP3224730B2 (ja) | 1996-02-05 | 1996-02-05 | 半導体装置及び半導体装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09211424A JPH09211424A (ja) | 1997-08-15 |
| JP3224730B2 true JP3224730B2 (ja) | 2001-11-05 |
Family
ID=11991101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01913896A Expired - Lifetime JP3224730B2 (ja) | 1996-02-05 | 1996-02-05 | 半導体装置及び半導体装置の駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5909262A (ja) |
| JP (1) | JP3224730B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007502068A (ja) * | 2003-08-08 | 2007-02-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 信号増幅用回路、及びアクティブマトリクス装置における同回路の使用 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1152429A (ja) * | 1997-06-05 | 1999-02-26 | Seiko Epson Corp | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 |
| US7583250B2 (en) | 2003-03-12 | 2009-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TW200746022A (en) * | 2006-04-19 | 2007-12-16 | Ignis Innovation Inc | Stable driving scheme for active matrix displays |
| CN101452166B (zh) * | 2007-11-28 | 2010-06-09 | 瀚宇彩晶股份有限公司 | 液晶显示器 |
| EP2075789A3 (en) * | 2007-12-25 | 2010-01-06 | TPO Displays Corp. | Transient control drive method and circuit, and image display system thereof |
| KR101605435B1 (ko) * | 2009-12-14 | 2016-03-23 | 삼성디스플레이 주식회사 | 표시 패널 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4021788A (en) * | 1975-05-16 | 1977-05-03 | Burroughs Corporation | Capacitor memory cell |
| DE3019832C2 (de) * | 1979-05-28 | 1986-10-16 | Kabushiki Kaisha Suwa Seikosha, Shinjuku, Tokio/Tokyo | Treiberschaltung für eine Flüssigkristallanzeigematrix |
| JP2678017B2 (ja) * | 1988-06-13 | 1997-11-17 | シャープ株式会社 | アクティブマトリクス表示装置 |
| DE69214053D1 (de) * | 1991-07-24 | 1996-10-31 | Fujitsu Ltd | Aktive Flüssigkristallanzeigevorrichtung vom Matrixtyp |
-
1996
- 1996-02-05 JP JP01913896A patent/JP3224730B2/ja not_active Expired - Lifetime
- 1996-12-24 US US08/772,791 patent/US5909262A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007502068A (ja) * | 2003-08-08 | 2007-02-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 信号増幅用回路、及びアクティブマトリクス装置における同回路の使用 |
| JP4851326B2 (ja) * | 2003-08-08 | 2012-01-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 信号増幅用回路、及びアクティブマトリクス装置における同回路の使用 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5909262A (en) | 1999-06-01 |
| JPH09211424A (ja) | 1997-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297347B2 (ja) | アクティブマトリクスディスプレイ | |
| JP4552069B2 (ja) | 画像表示装置およびその駆動方法 | |
| US7460101B2 (en) | Frame buffer pixel circuit for liquid crystal display | |
| JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
| TWI416475B (zh) | 顯示裝置 | |
| JPH08123373A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH08194205A (ja) | アクティブマトリックス型表示装置 | |
| JP2002041001A (ja) | 画像表示装置およびその駆動方法 | |
| JP2002277898A (ja) | 電子装置およびその駆動方法 | |
| JPH11271713A (ja) | 液晶表示装置 | |
| US6020870A (en) | Liquid crystal display apparatus and driving method therefor | |
| JP2012088736A (ja) | 表示装置 | |
| JP3224730B2 (ja) | 半導体装置及び半導体装置の駆動方法 | |
| KR20020080247A (ko) | 표시 장치 | |
| JP2001255851A (ja) | 液晶表示装置 | |
| US7038642B2 (en) | Display device | |
| JP4115099B2 (ja) | 表示装置 | |
| US20040119673A1 (en) | Apparatus and method of driving liquid crystal display device | |
| JPH11259052A (ja) | 液晶表示装置の駆動回路 | |
| JP3863729B2 (ja) | 表示装置 | |
| US20070126682A1 (en) | Liquid crystal display with shared gate lines and driving method for same | |
| TWI396169B (zh) | 液晶顯示裝置及電子裝置 | |
| US8736591B2 (en) | Display device using pixel memory circuit to reduce flicker with reduced power consumption | |
| JP3610415B2 (ja) | スイッチング回路及びこの回路を有する表示装置 | |
| JP3245733B2 (ja) | 液晶表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |