KR101396699B1 - 표시장치 및 이의 제조 방법 - Google Patents

표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101396699B1
KR101396699B1 KR1020070048451A KR20070048451A KR101396699B1 KR 101396699 B1 KR101396699 B1 KR 101396699B1 KR 1020070048451 A KR1020070048451 A KR 1020070048451A KR 20070048451 A KR20070048451 A KR 20070048451A KR 101396699 B1 KR101396699 B1 KR 101396699B1
Authority
KR
South Korea
Prior art keywords
wiring
test terminal
film
display device
contact hole
Prior art date
Application number
KR1020070048451A
Other languages
English (en)
Other versions
KR20080102091A (ko
Inventor
김태균
김병훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070048451A priority Critical patent/KR101396699B1/ko
Publication of KR20080102091A publication Critical patent/KR20080102091A/ko
Application granted granted Critical
Publication of KR101396699B1 publication Critical patent/KR101396699B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

표시장치 및 이의 제조 방법이 개시되어 있다. 표시장치는 기판 상에 형성된 배선, 배선과 일체로 형성되며, 배선으로부터 분기되는 테스트 단자 및 테스트 단자의 일부를 노출하는 콘택홀을 포함하는 막을 포함한다. 표시장치의 제조 방법은 기판 상에 배선 및 배선으로부터 분기된 테스트 단자를 형성하는 단계 및 테스트 단자의 일부를 노출하는 콘택홀을 포함하는 막을 형성하는 단계를 포함한다. 테스트 단자에 측정기기를 접속시켜 배선의 전기적 특성을 측정할 수 있고, 테스트 단자를 배선으로부터 분기하여 형성하였기 때문에, 배선의 성능을 저하시키지 않는다.
테스트 단자, 저항 측정, 데이터 배선, 전기 저항, 커패시턴스(capacitance)

Description

표시장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
도 1 은 본 발명의 제 1 실시예에 따른 표시장치의 평면도이다.
도 2 는 도 1 에서 Ⅰ-Ⅰ`선을 따라 절단한 단면도이다.
도 3a 내지 도 3c 는 본 발명의 제 2 실시예에 의한 표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.
도 4 는 본 발명의 제 3 실시예에 따른 표시장치의 평면도이다.
도 5 는 도 4 에서 Ⅱ-Ⅱ`선을 따라 절단한 단면도이다.
도 6a 내지 도 6c 는 본 발명의 제 4 실시예에 의한 표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.
도 7 은 본 발명의 제 5 실시예에 따른 표시장치의 평면도이다.
도 8 은 도 7 에서 Ⅲ-Ⅲ`선을 따라 절단한 단면도이다.
도 9a 내지 도 9c 는 본 발명의 제 6 실시예에 의한 표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.
<도면의 주요 부분의 부호에 대한 설명>
110 : 기판 120 : 게이트 배선
130 : 공통 배선 160 : 데이터 배선
180 : 화소 전극 190 : 테스트 단자
본 발명은 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구는 다양한 형태로 증가하고 있다. 이에 대하여 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등 여러 가지의 평판표시 장치가 활용되고 있다.
표시장치는 일 방향으로 배치된 게이트 배선, 게이트 배선에 교차하여 배치된 데이터 배선, 게이트 배선과 데이터 배선이 교차하는 영역에 배치되는 박막트랜지스터 및 박막트랜지스터에 전기적으로 접속되는 화소전극을 포함한다. 데이터 배선을 통해서 화소 전극에 데이터 신호가 인가된다.
이때, 데이터 배선을 통해 인가되는 신호에 따라서, 표시장치에 영상이 표시되고, 데이터 배선의 전기적 특성이 표시장치의 화질에 영향을 미친다.
따라서, 표시장치의 배선의 단선 여부 및 전기 저항 등의 전기적인 특성을 측정해야 한다. 배선의 전기적인 특성을 측정하기 위해서, 배선 상에 측정기기의 단자와 연결되는 단자를 형성한다. 하지만, 배선 상에 단자를 형성할 때, 배선 상에 홈이 형성된다. 배선은 홈에 의해서 저항이 증가되고, 표시장치의 성능이 저하되는 문제점이 있다.
본 발명은 기판 상에 형성된 배선으로부터 분기된 테스트 단자를 형성하여, 배선의 전기적인 특성을 측정할 수 있고, 테스트 단자는 배선으로부터 분기되기 때문에, 표시장치의 성능의 저하를 방지할 수 있다.
본 발명에 따른 표시장치는 기판 상에 형성된 배선, 상기 배선에서 분기되고, 상기 배선과 일체로 형성되며, 상기 배선의 전기적 특성을 측정하는 외부 기기와 전기적으로 연결하기 위한 테스트 단자 및 상기 배선 및 상기 테스트 단자를 덮으며, 상기 테스트 단자의 일부를 노출하는 콘택홀을 포함하는 막을 포함한다.
본 발명에 따른 표시장치의 제조 방법은 기판 상에 배선 및 배선에서 분기된 테스트 단자를 형성하는 단계 및 상기 테스트 단자의 일부를 노출하는 콘택홀을 포함하며, 상기 배선 및 상기 테스트 단자를 덮는 막을 형성하는 단계를 포함한다.
본 발명에 따른 표시장치의 전기적 특성을 조사하는 방법은 기판 상에 형성된 배선, 상기 배선에서 분기되는 테스트 단자 및 상기 배선 및 상기 테스트 단자를 덮으며, 상기 테스트 단자의 일부를 노출하는 콘택홀을 포함하는 막을 포함하는 표시장치에서 상기 테스트 단자에 측정 기기의 단자를 접촉시키는 단계, 상기 테스트 단자를 통해서 상기 배선에 전기적 신호를 인가하는 단계 및 상기 배선을 통과한 전기적 신호를 상기 측정 기기에 의해서 측정하는 단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 표시장치 및 표시장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예에 제한 되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
실시예 1
도 1 은 본 발명의 제 1 실시예에 따른 표시장치의 평면도이다. 도 2 는 도 1 에서 Ⅰ-Ⅰ`선을 따라 절단한 단면도이다.
도 1 및 도 2 를 참조하면, 표시장치는 기판(110), 게이트 배선(120), 게이트 전극(121), 공통 배선(130), 공통전극(131), 절연막(140), 채널 패턴(150), 데이터 배선(160), 소오스 전극(161), 드레인 전극(162), 보호막(170), 화소 전극(180), 테스트 단자(190) 및 부식방지 도전막(181)을 포함한다.
기판(110)은 투명한 절연 기판이다. 기판(110)은 예를 들어, 유리 기판(glass substrate) 또는 석영 기판(quarts substrate)일 수 있다.
게이트 배선(120)은 기판(110) 상에 제 1 방향으로 배치된다. 도 1 에서는 한 개의 게이트 배선(120)이 표시되어 있지만, 제 1 실시예에 따른 표시장치에서는 복수 개의 게이트 배선(120)들이 기판 상에 배치된다.
게이트 전극(121)은 게이트 배선(120)으로부터 분기된다. 게이트 전극(121)은 후술될 채널 패턴(150)에 대응한다. 게이트 배선(120) 및 게이트 전극(121)으로 사용될 수 있는 물질의 예로서는 알루미늄(Al), 알루미늄 합금, 구리(Cu), 몰리브덴(Mo) 및 티타늄(Ti) 등을 들 수 있다.
공통 배선(130)은 기판(110) 상에 제 1 방향으로 게이트 배선(120)에 평행하 게 배치된다. 도 1 에서는 한 개의 공통 배선(130)이 표시되어 있지만, 제 1 실시예에 따른 표시장치에서는 복수 개의 공통 배선(130)들이 기판(110) 상에 배치된다.
공통 전극(131)은 공통 배선(130)으로부터 분기된다. 공통 전극(131)은 후술될 화소 전극(180)과 평면에서 보았을 때, 교대로 배치된다. 공통 전극(131)은 평면에서 보았을 때, 지그 재그 형상으로 배치될 수 있다.
절연막(140)은 게이트 배선(120) 및 공통 배선(130)을 덮는다. 절연막(140)으로 사용될 수 있는 물질의 예로서는 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 등을 들 수 있다.
채널 패턴(150)은 절연막(140) 상에 배치된다. 채널 패턴(150)은 후술될 데이터 배선(160), 드레인 전극(162) 및 테스트 단자(190)에 대응하여 배치된다. 채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+아몰퍼스 실리콘 패턴(152)을 포함한다. 아몰퍼스 실리콘 패턴(151)으로 사용되는 물질은 아몰퍼스 실리콘(amorphous silicon)이다. 아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 배치된다. n+아몰퍼스 실리콘 패턴(152)으로 사용되는 물질은 불순물이 고농도로 주입된 아몰퍼스 실리콘이다. n+아몰퍼스 실리콘 패턴(152)은 아몰퍼스 실리콘 패턴(151) 상에 섬(island) 형상의 n+아몰퍼스 실리콘 패턴(152a) 및 데이터 배선(160)에 대응하는 형상을 가진 n+아몰퍼스 실리콘 패턴(152b) 서로 소정의 간격으로 이격되어 배치된다.
데이터 배선(160)은 채널 패턴(150) 상에, 제 2 방향으로, 게이트 배선(120) 과 교차하며 배치된다. 도 1 에서는 한 개의 데이터 배선(160)이 표시되어 있지만, 제 1 실시예에 따른 표시장치는 복수개의 데이터 배선(160)이 배치된다.
소오스 전극(161)은 데이터 배선(160)으로부터 분기되며, 소오스 전극(161)은 채널 패턴(150) 상에 배치된다. 데이터 배선(160) 및 소오스 전극(161)으로 사용될 수 있는 물질의 예로서는 몰리브덴 및 티타늄 등을 들 수 있다.
드레인 전극(162)은 소오스 전극(161)으로부터, 소정의 간격으로, 서로 이격되어 배치된다. 드레인 전극(162)은 섬 형상의 n+아몰퍼스 실리콘 패턴(152a) 상에 형성된다. 드레인 전극(162)으로 사용되는 물질은 데이터 배선(160)으로 사용되는 물질과 동일하다. 드레인 전극(162)은 후술될 화소 전극(180)과 접촉하는 제 1 홈(163)을 포함한다.
보호막(170)은 데이터 배선(160), 소오스 전극(161), 테스트 단자(190) 및 드레인 전극(162)을 덮는다. 보호막(170)은 제 2 콘택홀(172) 및 제 4 콘택홀(174)을 포함한다. 제 2 콘택홀(172)은 후술될 테스트 단자(190)의 일부를 노출시키고, 제 4 콘택홀(174)은 드레인 전극(162)의 일부를 노출시킨다. 보호막(170)으로 사용될 수 있는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물을 들 수 있다.
화소 전극(180)은 보호막(170) 상에 배치되며, 드레인 전극(162)과 전기적으로 접속된다. 화소 전극(180)은 평면에서 보았을 때, 빗(comb) 형상을 가지며, 공통 전극(131)과 교대로 배치된다. 화소 전극(180)은 평면에서 보았을 때, 지그 재그 형상을 가질 수 있다. 화소 전극(180)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드(Induim Tin Oxide;ITO) 및 인듐 징크 옥사이드(Induim Zinc Oxide;IZO) 등을 들 수 있다.
테스트 단자(190)가 데이터 배선(160) 상에 형성되는 경우에는, 데이터 배선(160) 상에 홈이 형성되고, 데이터 배선(160)의 저항이 증가한다. 반면에, 본 발명의 실시예에 따른 테스트 단자(190)는 데이터 배선(160)으로부터 분기되기 때문에, 테스트 단자(190)는 데이터 배선(160)의 전기적 특성에 영향을 미치지 않는다. 즉, 테스트 단자(190)에 의해서, 표시장치의 성능이 저하되지 않는다. 테스트 단자(190)는 후술될 부식방지 도전막(181)과 전기적으로 접속하기 위한 적어도 하나 이상의 제 2 홈(192a)을 포함할 수 있다.
테스트 단자(190) 및 데이터 배선(160)은 일체로 형성되고, 테스트 단자(190)는 제 2 콘택홀(172)을 통해서 노출된다. 데이터 배선(130)의 양 끝단에, 각각 하나의 테스트 단자(190)가 데이터 배선(160)으로부터 분기되어 배치된다.
부식방지 도전막(181)은 제 2 콘택홀(172)을 통해 노출된 테스트 단자(190)를 덮고, 테스트 단자(190)와 전기적으로 접속한다. 부식방지 도전막(181)은 테스트 단자(190)의 부식을 막는다. 부식방지 도전막(181)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다.
측정기기의 단자가 부식방지 도전막(181)에 접촉하고, 데이터 배선(160)의 양 끝단에 배치된 테스트 단자(190)들을 통하여, 측정기기에서 발생한 전기적 신호가 데이터 배선(160)에 인가된다. 데이터 배선(160)을 통과한 전기적 신호는 측정기기에 의하여 분석되고, 데이터 배선(160)의 전기적인 특성이 측정된다. 상기 전기적 특성의 예로서는 데이터 배선(160)의 저항, 단선 여부 및 커패시턴스 등을 들 수 있다. 데이터 배선(160)에 시간에 따라 전압의 세기가 변화하는 전류를 인가하고, 데이터 배선(160)을 통과한 전류의 세기를 시간에 따라서 측정하여, 커패시턴스를 측정할 수 있다. 예를 들어, 다음의 식에 의해서 커패시턴스를 측정할 수 있다.
ΔQ=CΔV
ΔQ=∫Δi dt
즉, 데이터 배선(160)을 통과한 전류의 세기(Δi)를 시간에 따라서 적분하면 전하량의 변화(ΔQ)를 알 수 있고, 상기 전하량을 변화한 전압의 세기(ΔV)로 나누어 주면, 커패시턴스를 구할 수 있다.
이와는 다르게, 데이터 배선(160)에 소정의 진폭(amplitude) 및 소정의 진동수(frequency)를 가지는 전기적 신호를 인가하고, 데이터 배선(160)을 통과한 전기적 신호의 진폭과 진동수의 변화를 분석하여 데이터 배선(160)의 저항 및 커패시턴스를 측정할 수 있다.
실시예 2
도 3a 내지 도 3c 는 본 발명의 제 2 실시예에 의한 표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.
도 3a 를 참조하면, 기판(110) 상에 게이트 배선(120), 게이트 전극(121), 공통 배선(130) 및 공통 전극(131)이 형성된다.
게이트 배선(120), 게이트 전극(121), 공통 배선(130) 및 공통 전극(131)을 형성하기 위해서, 투명하고, 절연체인 기판(110) 상에 금속막이 전면적에 걸쳐 형성된다. 상기 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다. 상기 금속막은 화학 기상 증착 공정(chemical vapor deposition process;CVD) 또는 스퍼터링 공정(sputtering process)에 의해서 형성될 수 있다.
상기 금속막이 형성된 후, 상기 금속막 상에 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 감광성 물질을 포함하며, 상기 포토레지스트 필름은 스핀 공정(spin process) 또는 슬릿 코팅 공정(slit coating process)을 통하여 형성될 수 있다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 금속막 상에는 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 게이트 배선(120) 및 공통 배선(130)에 대응하는 형상을 가진다.
상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 기판(110) 상에 게이트 배선(120), 게이트 전극(121), 공통 배선(130) 및 공통 전극(130)이 형성된다.
게이트 전극(121)은 게이트 배선(120)으로부터 분기되고, 공통 전극(131)은 공통 배선(130)으로부터 분기된다.
게이트 배선(120), 게이트 전극(121), 공통 배선(130) 및 공통 전극(131)이 형성된 후, 게이트 배선(120), 게이트 전극(121), 공통 배선(130) 및 공통 전 극(131)을 덮는 절연막(140)이 기판(110) 상에, 전면적에 걸쳐 형성된다. 절연막(140)으로 사용될 수 있는 물질의 예로서는 실리콘 질화물 및 실리콘 산화물 등을 들 수 있다.
도 3b 를 참조하면, 기판(110) 상에 절연막(140)이 형성된 후, 절연막(140) 상에 채널 패턴(150), 데이터 배선(160), 소오스 전극(161), 드레인 전극(162) 및 테스트 단자(190)가 형성된다.
채널 패턴(150), 데이터 배선(160), 소오스 전극(161), 드레인 전극(162) 및 테스트 단자(190)를 형성하기 위해서, 절연막(140) 상에 전면적에 걸쳐 아몰퍼스 실리콘 박막, n+아몰퍼스 실리콘 박막 및 소오스/드레인 금속막이 차례로 형성된다. 상기 아몰퍼스 실리콘 박막으로 사용되는 물질은 아몰퍼스 실리콘이며, 상기 n+아몰퍼스 실리콘 박막으로 사용되는 물질은 불순물이 고농도로 주입된 아몰퍼스 실리콘이다. 상기 소오스/드레인 금속막으로 사용될 수 있는 물질의 예로서는 몰리브덴 및 티타늄 등을 들 수 있다.
상기 아몰퍼스 실리콘 박막, n+아몰퍼스 실리콘 박막 및 소오스/드레인 금속막이 형성된 후, 상기 소오스/드레인 금속막 상에 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝된다. 이때, 소오스 전극(161) 및 드레인 전극(162)의 사이의 영역에 대응하는 포토레지스트 필름은 일부분이 제거된다.
이후, 상기 소오스/드레인 금속막 상에 채널 패턴(150), 데이터 배선(160), 소오스 전극(161), 드레인 전극(162) 및 테스트 단자(190)에 대응하는 형상을 가지 는 포토레지스트 필름이 형성된다. 상기 아몰퍼스 실리콘 박막, n+아몰퍼스 실리콘 박막 및 소오스/드레인 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 절연막(140) 상에 채널패턴(150), 데이터 배선(160), 소오스 전극(161) 및 드레인 전극(162)이 형성된다.
채널 패턴(150)은 데이터 배선(160), 소오스 전극(161), 드레인 전극(162) 및 테스트 단자(190)에 대응하여 형성된다. 채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+아몰퍼스 실리콘 패턴(152)을 포함한다. 아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 형성되고, 섬 형상의 n+아몰퍼스 실리콘 패턴(152a) 및 데이터 배선(160)에 대응하는 n+아몰퍼스 실리콘 패턴(152b)이 아몰퍼스 실리콘 패턴(151) 상에 서로 소정의 간격으로 이격되어 형성된다.
데이터 배선(160)은 제 2 방향으로 게이트 배선(120)과 교차하며 형성되고, 소오스 전극(161)은 데이터 배선(160)으로부터 분기된다. 드레인 전극(162)은 소오스 전극(161)과 서로 소정의 간격으로 이격되어 형성된다. 드레인 전극(162)은 섬 형상의 n+아몰퍼스 실리콘 패턴(152) 상에 형성된다. 테스트 단자(190)는 데이터 배선(160)으로부터 분기되며, 데이터 배선(160)과 일체로 형성된다.
도 3c 를 참조하면, 데이터 배선(160), 소오스 전극(161), 테스트 단자(190) 및 드레인 전극(162)이 형성된 후, 데이터 배선(160), 소오스 전극(161), 테스트 단자(190) 및 드레인 전극(162)을 덮는 보호막(170)이 기판 상에 형성된다.
보호막(170)을 형성하기 위해서, 기판(110) 상에 전면적에 걸쳐, 데이터 배선(160), 소오스 전극(161), 테스트 단자(190) 및 드레인 전극(162)을 덮는 무기막 이 형성된다. 상기 무기막을 이루는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다. 상기 무기막이 형성된 후, 상기 무기막 상에, 전면적에 걸쳐, 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 무기막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 테스트 단자(190)의 일부에 대응하는 무기막 및 드레인 전극(162)의 일부에 대응하는 무기막을 노출한다. 상기 무기막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝된다. 이때, 상기 테스트 단자(190)의 일부에 대응하는 무기막 및 테스트 단자(190)의 일부가 함께 건식 식각 공정(dry etching)에 의해서 제거된다. 동시에, 드레인 전극(162)의 일부에 대응하는 무기막 및 드레인 전극(162)의 일부가 건식 식각 공정에 의해서 제거되고, 기판(110) 상에 보호막(170), 테스트 단자(190) 상의 홈(192a) 및 드레인 전극(162) 상의 홈(163)이 형성된다.
보호막(170)은 제 2 콘택홀(172) 및 제 4 콘택홀(174)을 포함한다. 제 2 콘택홀(172)은 테스트 단자(190)의 일부를 노출하며 형성되고, 제 4 콘택홀(174)은 드레인 전극(162)의 일부를 노출하며 형성된다.
보호막(170)이 형성된 후, 보호막(170) 상에 화소 전극(180) 및 부식방지 도전막(181)이 형성된다.
화소 전극(180) 및 부식방지 도전막(181)을 형성하기 위해서, 보호막(170) 상에, 전면적에 걸쳐, 투명 도전막이 형성된다. 투명 도전막으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다. 상기 투명 도전막이 형성된 후, 상기 투명 도전막 상에, 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 투명 도전막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 화소 전극(180) 및 부식방지 도전막(181)에 대응하는 형상을 가진다. 상기 투명 도전막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 보호막(170) 상에 화소 전극(180) 및 부식방지 도전막(181)이 형성된다.
화소 전극(180)은 평면에서 보았을 때, 빗 형상을 가지며 형성되고, 공통 전극(131)과 교대로 형성된다. 화소 전극(180)은 제 4 콘택홀(174)을 통해 노출된 드레인 전극(162)과 전기적으로 접속된다. 부식방지 도전막(181)은 제 2 콘택홀(172)을 통해 노출된 테스트 단자(190)의 홈(192a)을 덮으며 형성된다.
실시예 3
도 4 는 본 발명의 제 3 실시예에 따른 표시장치의 평면도이다. 도 5 는 도 4 에서 Ⅱ-Ⅱ`선을 따라 절단한 단면도이다.
도 4 및 도 5 를 참조하면, 표시장치는 기판(110), 게이트 배선(120), 게이트 전극(121), 공통 배선(130), 공통 전극(131), 절연막(140), 채널 패턴(150), 데이터 배선(160), 소오스 전극(161), 드레인 전극(162), 보호막(170), 화소 전극(180), 테스트 단자(190) 및 부식방지 도전막(181)을 포함한다.
기판(110)은 투명한 절연 기판이다. 기판(110)은 예를 들어, 유리 기판(glass substrate) 또는 석영 기판(quarts substrate)일 수 있다.
게이트 배선(120)은 기판(110) 상에 제 1 방향으로 배치된다. 도 4 에서는 한 개의 게이트 배선(120)이 표시되어 있지만, 제 3 실시예에 따른 표시장치에서는 복수 개의 게이트 배선(120)들이 기판 상에 배치된다.
게이트 전극(121)은 게이트 배선(120)으로부터 분기된다. 게이트 전극(121)은 후술될 채널 패턴(150)에 대응한다. 게이트 배선(120) 및 게이트 전극(121)을 이루는 물질의 예로서는 알루미늄(Al), 알루미늄 합금, 구리(Cu), 몰리브덴(Mo) 및 티타늄(Ti) 등을 들 수 있다.
공통 배선(130)은 기판(110) 상에 제 1 방향으로 게이트 배선(120)에 평행하게 배치된다. 도 4 에서는 한 개의 공통 배선(130)이 표시되어 있지만, 제 3 실시예에 따른 표시장치에서는 복수 개의 공통 배선(130)들이 기판(110) 상에 배치된다.
공통 전극(131)은 공통 배선(130)으로부터 분기된다. 공통 전극(131)은 후술될 화소 전극(180)과 평면에서 보았을 때, 교대로 배치된다. 공통 전극(131)은 평면에서 보았을 때, 지그 재그 형상으로 배치될 수 있다.
절연막(140)은 게이트 배선(120), 게이트 전극(121), 공통 배선(130), 공통전극(131), 후술될 제 1 테스트 단자(191) 및 후술될 제 3 테스트 단자(193)를 덮는다. 절연막(140)을 이루는 물질의 예로서는 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 등을 들 수 있다.
채널 패턴(150)은 절연막(140) 상에 배치된다. 채널 패턴(150)은 게이트 전극(121)에 대응하여 배치된다. 채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+ 아몰퍼스 실리콘 패턴(152)을 포함한다. 아몰퍼스 실리콘 패턴(151)으로 사용되는 물질은 아몰퍼스 실리콘(amorphous silicon)이다. 아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 배치된다. n+아몰퍼스 실리콘 패턴(152)으로 사용되는 물질은 불순물이 고농도로 주입된 아몰퍼스 실리콘이다. n+아몰퍼스 실리콘 패턴(152)은 아몰퍼스 실리콘 패턴(151) 상에 한 쌍이 서로 소정의 간격으로 이격되어 배치된다.
데이터 배선(160)은 절연막(140) 상에, 제 2 방향으로, 게이트 배선(120)과 교차하며 배치된다. 도 4 에서는 한 개의 데이터 배선(160)이 표시되어 있지만, 제 3 실시예에 따른 표시장치는 복수 개의 데이터 배선(160)들이 배치된다.
소오스 전극(161)은 데이터 배선(160)으로부터 분기된다. 소오스 전극(161)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 하나와 접촉한다. 데이터 배선(160) 및 소오스 전극(161)으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다.
드레인 전극(162)은 소오스 전극(161)으로부터, 소정의 간격으로 서로 이격되어 배치된다. 드레인 전극(162)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 나머지 하나와 접촉한다. 드레인 전극(162)으로 사용되는 물질은 데이터 배선(160)으로 사용되는 물질과 동일하다.
보호막(170)은 데이터 배선(160), 소오스 전극(161), 후술될 제 2 테스트 단자(192) 및 드레인 전극(162)을 덮는다. 보호막(170)은 제 1 콘택홀(171), 제 2 콘택홀(172), 제 3 콘택홀(173) 및 제 4 콘택홀(174)을 포함한다. 제 1 콘택홀(171)은 후술될 제 1 테스트 단자(191)의 일부를 노출시키고, 제 2 콘택홀(172)은 후술 될 제 2 테스트 단자(192)의 일부를 노출 시킨다. 제 3 콘택홀(173)은 후술될 제 3 테스트 단자(193)의 일부를 노출시키고, 제 4 콘택홀(174)은 드레인 전극(162)의 일부를 노출시킨다. 보호막(170)으로 사용될 수 있는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물을 들 수 있다.
화소 전극(180)은 보호막(170) 상에 배치되며, 드레인 전극(162)과 전기적으로 접속된다. 화소 전극(180)은 평면에서 보았을 때, 빗(comb) 형상을 가지며, 공통 전극(130)과 교대로 배치된다. 화소 전극(180)은 평면에서 보았을 때, 지그 재그 형상을 가질 수 있다. 화소 전극(180)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드(Induim Tin Oxide;ITO) 및 인듐 징크 옥사이드(Induim Zinc Oxide;IZO) 등을 들 수 있다.
테스트 단자(190)는 제 1 테스트 단자(191), 제 2 테스트 단자(192) 및 제 3 테스트 단자(193)를 포함한다. 테스트 단자(190)가 게이트 배선(120), 데이터 배선(160) 및 공통 배선(130) 상에 형성되는 경우에는 게이트 배선(120), 데이터 배선(160) 및 공통 배선(130) 상에 홈이 형성되고, 게이트 배선(120), 데이터 배선(160) 및 공통 배선(130)의 저항이 증가하게 된다. 반면에, 본 발명의 실시예에 따르면, 제 1 테스트 단자(191)는 게이트 배선(120)으로부터 분기되며, 제 2 테스트 단자(192)는 데이터 배선(160)으로부터 분기된다. 제 3 테스트 단자(193)는 공통 배선(130)으로부터 분기된다. 따라서, 테스트 단자(190)는 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)의 전기적 특성에 영향을 미치지 않는다. 즉, 테스트 단자(190)에 의해서, 표시장치의 성능이 저하되지 않는다. 테스트 단 자(190)는 후술될 부식방지 도전막(181)과의 접촉 면적을 증가시키기 위해서 형성된 복수개의 홈들(191a, 192a)을 포함할 수 있다.
제 1 테스트 단자(191) 및 게이트 배선(120)은 일체로 형성되고, 제 1 테스트 단자(191)는 제 1 컨택홀(171)을 통해서 노출된다. 게이트 배선(120)의 양 끝단에, 각각 하나의 제 1 테스트 단자(191)가 게이트 배선(120)으로부터 분기되어 배치된다.
제 2 테스트 단자(192) 및 데이터 배선(160)은 일체로 형성되고, 제 2 테스트 단자(192)는 제 2 콘택홀(172)을 통해서 노출된다. 데이터 배선(130)의 양 끝단에, 각각 하나의 제 2 테스트 단자(192)가 데이터 배선(160)으로부터 분기되어 배치된다.
제 3 테스트 단자(193) 및 공통 배선(130)은 일체로 형성되고, 제 3 테스트 단자(193)는 제 3 콘택홀(173)을 통해서 노출된다. 공통 배선(130)의 양 끝단에, 각각 하나의 제 3 테스트 단자(193)가 공통 배선(130)으로부터 분기되어 배치된다.
부식방지 도전막(181)은 제 1 부식방지 도전막(182), 제 2 부식방지 도전막(183) 및 제 3 부식방지 도전막(184)을 포함한다. 제 1 부식방지 도전막(182)은 제 1 콘택홀(171)을 통해 노출된 제 1 테스트 단자(191)를 덮는다. 제 2 부식방지 도전막(183)은 제 2 콘택홀(172)을 통해 노출된 제 2 테스트 단자(192)를 덮는다. 제 3 부식방지 도전막(184)은 제 3 콘택홀(173)을 통해 노출된 제 3 테스트 단자(193)를 덮는다. 부식방지 도전막(181)은 테스트 단자(190)의 부식을 막는다. 부식방지 도전막(181)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인 듐 징크 옥사이드 등을 들 수 있다.
측정기기의 단자가 제 1 부식방지 도전막(182)에 접촉하고, 게이트 배선(120)의 양 끝단에 배치된 제 1 테스트 단자(191)들을 통하여, 측정기기에서 발생한 전기적 신호가 게이트 배선(120)에 인가된다. 게이트 배선(120)을 통과한 전기적 신호는 측정기기에 의하여 분석되고, 게이트 배선(120)의 전기적 특성이 측정된다. 상기 전기적 특성의 예로서는 게이트 배선(120)의 저항, 단선 여부 및 커패시턴스(capacitance) 등을 들 수 있다.
측정기기의 단자가 제 2 부식방지 도전막(183)에 접촉하고, 데이터 배선(160)의 양 끝단에 배치된 제 2 테스트 단자(192)들을 통하여, 측정기기에서 발생한 전기적 신호가 데이터 배선(160)에 인가된다. 데이터 배선(160)을 통과한 전기적 신호는 측정기기에 의하여 분석되고, 데이터 배선(160)의 전기적인 특성이 측정된다. 상기 전기적 특성의 예로서는 데이터 배선(160)의 저항, 단선 여부 및 커패시턴스 등을 들 수 있다.
측정기기의 단자가 제 3 부식방지 도전막(184)에 접촉하고, 공통 배선(130)의 양 끝단에 배치된 제 3 테스트 단자(193)들을 통하여, 측정기기에서 발생한 전기적 신호가 공통 배선(160)에 인가된다. 공통 배선(130)을 통과한 전기적 신호는 측정기기에 의하여 분석되고, 공통 배선(130)의 전기적인 특성이 측정된다. 상기 전기적 특성의 예로서는 공통 배선(130)의 저항, 단선 여부 및 커패시턴스 등을 들 수 있다.
게이트 배선(120) ,공통 배선(130) 및 데이터 배선(160)에 시간에 따라 전압 의 세기가 변화하는 전류를 인가하고, 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)을 통과한 전류의 세기를 시간에 따라서 측정하여, 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)의 커패시턴스를 측정할 수 있다. 예를 들어, 다음의 식에 의해서 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)의 커패시턴스를 측정할 수 있다.
ΔQ=CΔV
ΔQ=∫Δi dt
즉, 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)을 통과한 전류의 세기(Δi)를 시간에 따라서 적분하면 전하량의 변화(ΔQ)를 알 수 있고, 상기 전하량을 변화한 전압의 세기(ΔV)로 나누어 주면, 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)의 커패시턴스를 구할 수 있다.
이와는 다르게, 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)에 소정의 진폭(amplitude) 및 소정의 진동수(frequency)를 가지는 전기적 신호를 인가하고, 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)을 통과한 전기적 신호의 진폭과 진동수의 변화를 분석하여 게이트 배선(120), 공통 배선(130) 및 데이터 배선(160)의 저항 및 커패시턴스를 측정할 수 있다.
실시예 4
도 6a 내지 도 6c 는 본 발명의 제 4 실시예에 의한 표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.
도 6a 를 참조하면, 기판(110) 상에 게이트 배선(120), 게이트 전극(121), 제 1 테스트 단자(191), 공통 배선(130), 공통 전극(131) 및 제 3 테스트 단자(193)가 형성된다.
게이트 배선(120), 게이트 전극(121), 제 1 테스트 단자(191), 공통 배선(130), 공통 전극(131) 및 제 3 테스트 단자(193)를 형성하기 위해서, 투명하고, 절연체인 기판(110) 상에 금속막이 전면적에 걸쳐 형성된다. 상기 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다. 상기 금속막은 화학 기상 증착 공정(chemical vapor deposition process;CVD) 또는 스퍼터링 공정(sputtering process)에 의해서 형성될 수 있다.
상기 금속막이 형성된 후, 상기 금속막 상에 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 감광성 물질을 포함하며, 상기 포토레지스트 필름은 스핀 공정(spin process) 또는 슬릿 코팅 공정(slit coating process)을 통하여 형성될 수 있다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 금속막 상에는 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 게이트 배선(120), 게이트 전극(121), 제 1 테스트 단자(191), 공통 배선(130), 공통 전극(131) 및 제 3 테스트 단자(193)에 대응하는 형상을 가진다.
상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 기판(110) 상에 게이트 배선(120), 게이트 전극(121), 제 1 테스트 단자(191), 공통 배선(130), 공통 전극(131) 및 제 3 테스트 단자(193)가 형성된다.
게이트 전극(121)은 게이트 배선(120)으로부터 분기되고, 공통 전극(131)은 공통 배선(130)으로부터 분기된다. 제 1 테스트 단자(191) 및 제 3 테스트 단자(193)는 평면에서 보았을 때, 다수 개의 홈(191a)들이 형성된다. 제 1 테스트 단자(191)는 게이트 배선(120)으로부터 분기되어 형성되고, 제 3 테스트 단자(193)는 공통 배선(130)으로부터 분기되어 형성된다.
게이트 배선(120), 게이트 전극(121), 제 1 테스트 단자(191), 공통 배선(130), 공통 전극(131) 및 제 3 테스트 단자(193)가 형성된 후, 게이트 배선(120), 게이트 전극(121), 제 1 테스트 단자(191), 공통 배선(130), 공통 전극(131) 및 제 3 테스트 단자(193)를 덮는 절연막(140)이 기판(110) 상에, 전면적에 걸쳐 형성된다. 절연막(140)으로 사용될 수 있는 물질의 예로서는 실리콘 질화물 및 실리콘 산화물 등을 들 수 있다.
도 6b 를 참조하면, 기판(110) 상에 절연막(140)이 형성된 후, 절연막(140) 상에 채널 패턴(150)이 형성된다.
채널 패턴(150)을 형성하기 위해서, 절연막(140) 상에 전면적에 걸쳐 아몰퍼스 실리콘 박막 및 n+아몰퍼스 실리콘 박막이 차례로 형성된다. 상기 아몰퍼스 실리콘 박막으로 사용되는 물질은 아몰퍼스 실리콘이며, 상기 n+아몰퍼스 실리콘 박막으로 사용되는 물질은 불순물이 고농도로 주입된 아몰퍼스 실리콘이다. 상기 아몰퍼스 실리콘 박막 및 n+아몰퍼스 실리콘 박막이 형성된 후, 상기 n+아몰퍼스 실리콘 박막 상에 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공 정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝 되고, 상기 n+아몰퍼스 실리콘 박막 상에 채널 패턴(150)에 대응하는 형상을 가지는 포토레지스트 필름이 형성된다. 상기 아몰퍼스 실리콘 박막 및 n+아몰퍼스 실리콘 박막은 상기 포토레지스트 필름을 식각마스크로 사용하여 패턴닝되고, 절연막(140) 상에 채널패턴(150)이 형성된다.
채널 패턴(150)은 게이트 전극(121)에 대응하여 형성된다. 채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+아몰퍼스 실리콘 패턴(152)을 포함한다. 아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 형성되고, n+아몰퍼스 실리콘 패턴(152)은 한 쌍이 아몰퍼스 실리콘 패턴(151) 상에 서로 소정의 간격으로 이격되어 형성된다.
채널 패턴(150)이 형성된 후, 절연막(140) 상에 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)이 형성된다.
데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)을 형성하기 위해서, 절연막(140) 상에, 전면적에 걸쳐 소오스/드레인 금속막이 형성된다. 상기 소오스/드레인 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다. 상기 소오스/드레인 금속막이 형성된 후, 상기 소오스/드레인 금속막 상에, 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 소오스/드레인 금속막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)에 대응하는 형상을 가진다. 상기 소오스/드레인 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 상기 절연막(140) 상에는 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)이 형성된다.
데이터 배선(160)은 제 2 방향으로 게이트 배선(120)과 교차하며 형성되고, 소오스 전극(161)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 하나와 접촉한다. 소오스 전극(161)은 데이터 배선(160)으로부터 분기된다. 드레인 전극(162)은 소오스 전극(161)과 서로 소정의 간격으로 이격되어 형성된다. 드레인 전극(162)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 나머지 하나와 접촉한다. 제 2 테스트 단자(192)는 데이터 배선(160)으로부터 분기되며, 데이터 배선(160)과 일체로 형성된다. 제 2 테스트 단자(192)는 다수 개의 홈(192a)들을 포함하여 형성된다.
도 6c 를 참조하면, 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)이 형성된 후, 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)을 덮는 보호막(170)이 기판 상에 형성된다.
보호막(170)을 형성하기 위해서, 기판(110) 상에 전면적에 걸쳐, 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)을 덮는 무기막이 형성된다. 상기 무기막을 이루는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다. 상기 무기막이 형성된 후, 상기 무기막 상에, 전면적에 걸쳐, 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 무기막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 제 1 테스트 단자(191)의 일부에 대응하는 무기막, 제 2 테스트 단자(192)의 일부에 대응하는 무기막, 제 3 테스트 단자(193)의 일부에 대응하는 무기막 및 드레인 전극(162)의 일부에 대응하는 무기막을 노출한다. 상기 무기막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 기판(110) 상에 보호막(170)이 형성된다. 상기 무기막이 패터닝될 때, 제 1 테스트 단자(191)의 일부에 대응하는 절연막(140) 및 제 3 테스트 단자(193)의 일부에 대응하는 절연막(140)이 제거된다.
보호막(170)은 제 1 콘택홀(171), 제 2 콘택홀(172), 제 3 콘택홀(173) 및 제 4 콘택홀(174)을 포함한다. 제 1 콘택홀(171)은 제 1 테스트 단자(191)의 일부를 노출하며 형성되고, 제 2 콘택홀(172)은 제 2 테스트 단자(192)의 일부를 노출하며 형성된다. 제 3 콘택홀(173)은 제 3 테스트 단자(193)의 일부를 노출하며 형성되고, 제 4 콘택홀(174)은 드레인 전극(162)의 일부를 노출하며 형성된다.
보호막(170)이 형성된 후, 보호막(170) 상에 화소 전극(180) 및 부식방지 도전막(181)이 형성된다.
화소 전극(180) 및 부식방지 도전막(181)을 형성하기 위해서, 보호막(170) 상에, 전면적에 걸쳐, 투명 도전막이 형성된다. 투명 도전막으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다. 상기 투명 도전막이 형성된 후, 상기 투명 도전막 상에, 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 투명 도전막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 화소 전극(180) 및 부식방지 도전막(181)에 대응하는 형상을 가진다. 상기 투명 도전막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 보호막(170) 상에 화소 전극(180) 및 부식방지 도전막(181)이 형성된다.
화소 전극(180)은 평면에서 보았을 때, 빗 형상을 가지며 형성되고, 공통 전극(131)과 교대로 형성된다. 화소 전극(180)은 제 4 콘택홀(174)을 통해 노출된 드레인 전극(162)과 전기적으로 접속된다. 부식방지 도전막(181)은 제 1 부식방지 도전막(182), 제 2 부식방지 도전막(183) 및 제 3 부식방지 도전막(184)을 포함한다. 제 1 부식방지 도전막(182)은 제 1 콘택홀(171)을 통해 노출된 제 1 테스트 단자(191)를 덮으며 형성되고, 제 2 부식방지 도전막(183)은 제 2 콘택홀(172)을 통해 노출된 제 2 테스트 단자(192)를 덮으며 형성된다. 제 3 부식방지 도전막(184)은 제 3 콘택홀(173)을 통해 노출된 제 3 테스트 단자(193)를 덮으며 형성된다.
실시예 5
도 7 은 본 발명의 제 5 실시예에 따른 표시장치의 평면도이다. 도 8 은 도 7 에서 Ⅲ-Ⅲ`선을 따라 절단한 단면도이다.
도 7 및 도 8 를 참조하면, 표시장치는 기판(110), 게이트 배선(120), 게이트 전극(121), 절연막(140), 채널 패턴(150), 데이터 배선(160), 드레인 전극(162), 보호막(170), 화소 전극(180), 테스트 단자(190) 및 부식방지 도전막(181)을 포함한다.
기판(110)은 투명한 절연 기판이다. 기판(110)은 예를 들어, 유리 기판 또는 석영 기판일 수 있다.
게이트 배선(120)은 기판(110) 상에 제 1 방향으로 배치된다. 도 7 에서는 한 개의 게이트 배선(120)이 표시되어 있지만, 제 5 실시예에 따른 표시장치에서는 복수 개의 게이트 배선(120)들이 기판(110) 상에 배치된다.
게이트 전극(121)은 게이트 배선(120)으로부터 분기된다. 게이트 전극(121)은 후술될 채널 패턴(150)에 대응한다. 게이트 배선(120) 및 게이트 전극(121)으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다.
절연막(140)은 게이트 배선(120), 게이트 전극(121) 및 후술될 제 1 테스트 단자(191)를 덮는다. 절연막(140)으로 사용될 수 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다.
채널 패턴(150)은 절연막(140) 상에 배치된다. 채널 패턴(150)은 게이트 전극(121)에 대응하여 배치된다. 채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+아몰퍼스 실리콘 패턴(152)을 포함한다. 아몰퍼스 실리콘 패턴(151)으로 사용되는 물질은 아몰퍼스 실리콘이다. 아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 배치된다. n+아몰퍼스 실리콘 패턴(152)으로 사용되는 물질은 불순물이 고농도로 주입된 아몰퍼스 실리콘이다. n+아몰퍼스 실리콘 패턴(152)은 아몰퍼스 실리콘 패턴(151) 상에 한 쌍이 서로 소정의 간격으로 이격되어 배치된다.
데이터 배선(160)은 절연막(140) 상에, 제 2 방향으로, 게이트 배선(120)과 교차하며 배치된다. 도 7 에서는 한 개의 데이터 배선(160)이 표시되어 있지만, 제 5 실시예에 따른 표시장치는 복수 개의 데이터 배선(160)들이 배치된다. 소오스 전극(161)은 데이터 배선(160)으로부터 분기된다. 소오스 전극(161)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 하나와 접촉한다. 데이터 배선(160) 및 소오스 전극(161)으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다.
드레인 전극(162)은 소오스 전극(161)으로부터, 소정의 간격으로, 서로 이격되어 배치된다. 드레인 전극(162)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 나머지 하나와 접촉한다. 드레인 전극(162)으로 사용되는 물질은 데이터 배선(160)으로 사용되는 물질과 동일하다.
보호막(170)은 데이터 배선(160), 소오스 전극(161), 후술될 제 2 테스트 단자(192) 및 드레인 전극(162)을 덮는다. 보호막(170)은 제 1 콘택홀(171), 제 2 콘택홀(172) 및 제 4 콘택홀(174)을 포함한다. 제 1 콘택홀(171)은 후술될 제 1 테스트 단자(191)의 일부를 노출시키고, 제 2 콘택홀(172)은 후술될 제 2 테스트 단자(192)의 일부를 노출 시킨다. 제 4 콘택홀(174)은 드레인 전극(162)의 일부를 노출시킨다. 보호막(170)으로 사용될 수 있는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물을 들 수 있다.
화소 전극(180)은 보호막(170) 상에 배치되며, 드레인 전극(162)과 전기적으로 접속된다. 화소 전극(180)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다.
테스트 단자(190)는 제 1 테스트 단자(191) 및 제 2 테스트 단자(192)를 포함한다. 테스트 단자(190)가 게이트 배선(120) 및 데이터 배선(160) 상에 형성되는 경우에는, 게이트 배선(120) 및 데이터 배선(160) 상에 홈이 형성되고, 상기 홈에 의해서 게이트 배선(120) 및 데이터 배선(160)의 저항이 증가한다. 반면에, 본 실시예에 따르면, 제 1 테스트 단자(191)는 게이트 배선(120)으로부터 분기되며, 제 2 테스트 단자(192)는 데이터 배선(160)으로부터 분기된다. 따라서, 테스트 단자(190)는 게이트 배선(120) 및 데이터 배선(160)의 전기적 특성에 영향을 미치지 않는다. 즉, 테스트 단자(190)에 의해서, 표시장치의 성능이 저하되지 않는다. 테스트 단자(190)는 후술될 부식방지 도전막(181)과의 접촉 면적을 증가시키기 위해서 형성된 복수개의 홈들(191a, 192a)을 포함한다.
제 1 테스트 단자(191) 및 게이트 배선(120)은 일체로 형성되고, 제 1 테스트 단자(191)의 일부는 제 1 컨택홀(171)을 통해서 노출된다. 게이트 배선(120)의 양 끝단에, 각각 하나의 제 1 테스트 단자(191)가 게이트 배선(120)으로부터 분기되어 배치된다.
제 2 테스트 단자(192) 및 데이터 배선(160)은 일체로 형성되고, 제 2 테스트 단자(192)의 일부는 제 2 콘택홀(172)을 통해서 노출된다. 데이터 배선(160)의 양 끝단에, 각각 한 쌍의 제 2 테스트 단자(192)들이 데이터 배선(160)으로부터, 분기되어 배치된다. 한 쌍의 제 2 테스트 단자들(192)은 데이터 배선(160)으로부터 서로 대응하여, 반대 방향으로 분기된다.
부식방지 도전막(181)은 제 1 부식방지 도전막(182) 및 제 2 부식방지 도전 막(183)을 포함한다. 제 1 부식방지 도전막(182)은 제 1 콘택홀(171)을 통해 노출된 제 1 테스트 단자(191)를 덮는다. 제 2 부식방지 도전막(183)은 서로 대응하여 반대 방향으로 분기된 한 쌍의 제 2 테스트 단자(192)들을 덮는다. 부식방지 도전막(181)은 테스트 단자(190)의 부식을 막는다. 제 2 부식방지 도전막(183)은 한 쌍의 제 2 테스트 단자(192)들을 덮기 때문에, 하나의 제 2 테스트 단자(192)를 덮을 때보다, 제 2 부식방지 도전막(183)의 평면적이 더 넓다. 따라서, 측정기기의 단자는 제 2 부식방지 도전막(183)과 쉽게 전기적으로 접속할 수 있다. 부식방지 도전막(181)으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다.
측정기기의 단자는 제 1 부식방지 도전막(182)에 접촉되고, 게이트 배선(120)의 양 끝단에 배치된 제 1 테스트 단자(191)들을 통해, 측정기기에서 발생한 전기적 신호가 게이트 배선(120)에 인가된다. 게이트 배선(120)을 통과한 전기적 신호는 측정기기에 의해서 분석되고, 게이트 배선(120)의 전기적 특성이 측정된다. 상기 전기적 특성의 예로서는 저항, 단선 여부 및 커패시턴스 등을 들 수 있다.
측정기기의 단자는 제 2 부식방지 도전막(183)에 접촉되고, 데이터 배선(160)의 양 끝단에 배치된 제 2 테스트 단자(192)들을 통해, 측정기기에서 발생한 전기적 신호가 데이터 배선(160)에 인가된다. 데이터 배선(160)을 통과한 전기적 신호는 측정기기에 의해서 분석되고, 데이터 배선(160)의 전기적인 특성이 측정된다. 상기 전기적 특성의 예로서는 저항, 단선 여부 및 커패시턴스 등을 들 수 있 다.
게이트 배선(120) 및 데이터 배선(160)에 시간에 따라 전압의 세기가 변화하는 전류를 인가하고, 게이트 배선(120) 및 데이터 배선(160)을 통과한 전류의 세기를 시간에 따라서 측정하여, 게이트 배선(120) 및 데이터 배선(160)의 커패시턴스를 측정할 수 있다. 예를 들어, 다음의 식에 의해서 게이트 배선(120) 및 데이터 배선(160)의 커패시턴스를 측정할 수 있다.
ΔQ=CΔV
ΔQ=∫Δi dt
즉, 게이트 배선(120) 및 데이터 배선(160)을 통과한 전류의 세기(Δi)를 시간에 따라서 적분하면 전하량의 변화(ΔQ)를 알 수 있고, 상기 전하량을 변화한 전압의 세기(ΔV)로 나누어 주면, 게이트 배선(120) 및 데이터 배선(160)의 커패시턴스를 구할 수 있다.
이와는 다르게, 게이트 배선(120) 및 데이터 배선(160)에 소정의 진폭(amplitude) 및 소정의 진동수(frequency)를 가지는 전기적 신호를 인가하고, 게이트 배선(120) 및 데이터 배선(160)을 통과한 전기적 신호의 진폭과 진동수의 변화를 분석하여 게이트 배선(120) 및 데이터 배선(160)의 저항 및 커패시턴스를 측정할 수 있다.
실시예 6
도 9a 내지 도 9c 는 본 발명의 제 4 실시예에 의한 표시장치의 제조 방법에 따른 공정을 도시한 단면도들이다.
도 9a 를 참조하면, 기판(110) 상에 게이트 배선(120), 게이트 전극(121) 및 제 1 테스트 단자(191)가 형성된다.
게이트 배선(120), 게이트 전극(121) 및 제 1 테스트 단자(191)를 형성하기 위해서, 투명하고 절연체인 기판(110) 상에 금속막이 전면적에 걸쳐 형성된다. 상기 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다. 상기 금속막은 화학 기상 증착 공정 또는 스퍼터링 공정에 의해서 형성될 수 있다.
상기 금속막이 형성된 후, 상기 금속막 상에 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 감광성 물질을 포함하며, 상기 포토레지스트 필름은 스핀 공정 또는 슬릿 코팅 공정을 통하여 형성될 수 있다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 금속막 상에는 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 게이트 배선(120) 및 제 1 테스트 단자(191)에 대응하는 형상을 가진다. 상기 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 기판(110) 상에 게이트 배선(120), 게이트 전극(121) 및 제 1 테스트 단자(191)가 형성된다.
게이트 전극(121)은 게이트 배선(120)으로부터 분기된다. 제 1 테스트 단자(191)는 평면에서 보았을 때, 다수 개의 홈(191a)들이 형성된다. 제 1 테스트 단자(191)는 게이트 배선(120)의 양 끝단에서, 게이트 배선(120)으로부터 분기되어 형성된다.
게이트 배선(120), 게이트 전극(121) 및 제 1 테스트 단자(191)가 형성된 후, 게이트 배선(120) 및 제 1 테스트 단자(191)를 덮는 절연막(140)이 기판(110) 상에, 전면적에 걸쳐 형성된다. 절연막(140)으로 사용될 수 있는 물질의 예로서는 실리콘 질화물 및 실리콘 산화물 등을 들 수 있다.
도 9b 를 참조하면, 기판(110) 상에 절연막(140)이 형성된 후, 절연막(140) 상에 채널 패턴(150)이 형성된다.
채널 패턴(150)을 형성하기 위해서, 절연막(140) 상에 전면적에 걸쳐 아몰퍼스 실리콘 박막 및 n+아몰퍼스 실리콘 박막이 차례로 형성된다. 상기 아몰퍼스 실리콘 박막으로 사용되는 물질은 아몰퍼스 실리콘이며, 상기 n+아몰퍼스 실리콘 박막으로 사용되는 물질은 불순물이 고농도로 주입된 아몰퍼스 실리콘이다. 상기 아몰퍼스 실리콘 박막 및 n+아몰퍼스 실리콘 박막이 형성된 후, 상기 n+아몰퍼스 실리콘 박막 상에 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝 되고, 상기 n+아몰퍼스 실리콘 박막 상에 채널 패턴(150)에 대응하는 형상을 가지는 포토레지스트 필름이 형성된다. 상기 아몰퍼스 실리콘 박막 및 n+아몰퍼스 실리콘 박막은 상기 포토레지스트 필름을 식각마스크로 사용하여 패터닝되고, 절연막(140) 상에 채널패턴(150)이 형성된다.
채널 패턴(150)은 게이트 전극(121)에 대응하여 형성된다. 채널 패턴(150)은 아몰퍼스 실리콘 패턴(151) 및 n+아몰퍼스 실리콘 패턴(152)을 포함한다. 아몰퍼스 실리콘 패턴(151)은 절연막(140) 상에 형성되고, n+아몰퍼스 실리콘 패턴(152)은 한 쌍이 아몰퍼스 실리콘 패턴(151) 상에 서로 소정의 간격으로 이격되어 형성된다.
채널 패턴(150)이 형성된 후, 절연막(140) 상에 데이터 배선(160), 제 2 테스트 단자(192) 및 드레인 전극(162)이 형성된다.
데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)을 형성하기 위해서, 절연막(140) 상에, 전면적에 걸쳐 소오스/드레인 금속막이 형성된다. 상기 소오스/드레인 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금, 구리, 몰리브덴 및 티타늄 등을 들 수 있다. 상기 소오스/드레인 금속막이 형성된 후, 상기 소오스/드레인 금속막 상에, 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 소오스/드레인 금속막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 데이터 배선(160), 제 2 테스트 단자(192) 및 드레인 전극(162)에 대응하는 형상을 가진다. 상기 소오스/드레인 금속막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 상기 절연막(140) 상에는 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)이 형성된다.
데이터 배선(160)은 제 2 방향으로 게이트 배선(120)과 교차하며 형성되고, 소오스 전극(161)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 하나와 접촉한다. 소오스 전극(161)은 데이터 배선(160)으로부터 분기된다. 드레인 전극(162)은 소오 스 전극(161)과 서로 소정의 간격으로 이격되어 형성된다. 드레인 전극(162)은 한 쌍의 n+아몰퍼스 실리콘 패턴(152)들 중 나머지 하나와 접촉한다. 제 2 테스트 단자(192)는 한 쌍이 서로 대응하며, 반대 방향으로 데이터 배선(160)으로부터 분기되며, 데이터 배선(160)과 일체로 형성된다. 제 2 테스트 단자(192)는 다수 개의 홈(192a)들을 포함하여 형성된다.
도 9c 를 참조하면, 데이터 배선(160), 제 2 테스트 단자(192) 및 드레인 전극(162)이 형성된 후, 데이터 배선(160), 제 2 테스트 단자(192) 및 드레인 전극(162)을 덮는 보호막(170)이 기판(110) 상에 형성된다.
보호막(170)을 형성하기 위해서, 기판(110) 상에 전면적에 걸쳐, 데이터 배선(160), 소오스 전극(161), 제 2 테스트 단자(192) 및 드레인 전극(162)을 덮는 무기막이 형성된다. 상기 무기막을 이루는 물질의 예로서는 실리콘 산화물 및 실리콘 질화물 등을 들 수 있다. 상기 무기막이 형성된 후, 상기 무기막 상에, 전면적에 걸쳐, 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통하여 패터닝되고, 상기 무기막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 제 1 테스트 단자(191)의 일부에 대응하는 무기막, 제 2 테스트 단자(192)의 일부에 대응하는 무기막 및 드레인 전극(162)의 일부에 대응하는 무기막을 노출한다. 상기 무기막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 기판(110) 상에 보호막(170)이 형성된다. 상기 무기막이 패터닝될 때, 제 1 테스트 단자(191)의 일부에 대응하는 절연막(140)이 제거된다.
보호막(170)은 제 1 콘택홀(171), 제 2 콘택홀(172) 및 제 4 콘택홀(174)을 포함한다. 제 1 콘택홀(171)은 제 1 테스트 단자(191)의 일부를 노출하며 형성되고, 제 2 콘택홀(172)은 제 2 테스트 단자(192)의 일부를 노출하며 형성된다. 제 4 콘택홀(174)은 드레인 전극(162)의 일부를 노출하며 형성된다.
보호막(170)이 형성된 후, 보호막(170) 상에 화소 전극(180) 및 부식방지 도전막(181)이 형성된다.
화소 전극(180) 및 부식방지 도전막(181)을 형성하기 위해서, 보호막(170) 상에, 전면적에 걸쳐, 투명 도전막이 형성된다. 투명 도전막으로 사용될 수 있는 물질의 예로서는 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등을 들 수 있다. 상기 투명 도전막이 형성된 후, 상기 투명 도전막 상에, 전면적에 걸쳐, 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해서 패터닝되고, 상기 투명 도전막 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 화소 전극(180) 및 부식방지 도전막(181)에 대응하는 형상을 가진다. 상기 투명 도전막은 상기 포토레지스트 패턴을 식각마스크로 사용하여 패터닝되고, 보호막 상에 화소 전극(180) 및 부식방지 도전막(181)이 형성된다.
화소 전극(180)은 제 4 콘택홀(174)을 통해서 노출된 드레인 전극(162)과 전기적으로 접속된다. 부식방지 도전막(181)은 제 1 부식방지 도전막(182) 및 제 2 부식방지 도전막(183)을 포함한다. 제 1 부식방지 도전막(182)은 제 1 콘택홀(171)을 통해 노출된 제 1 테스트 단자(191)를 덮으며 형성되고, 제 2 부식방지 도전 막(183)은 제 2 콘택홀(172)을 통해 노출된 한 쌍의 제 2 테스트 단자(192)들을 덮으며 형성된다.
기판 상에 형성된 배선으로부터 분기되어 배선과 일체로 형성된 테스트 단자를 통해 배선에 전기적 신호가 인가된다. 따라서, 본 발명에 의하면, 표시장치의 성능은 저하되지 않고, 기판 상에 배치된 배선의 전기적 특성이 측정될 수 있다.

Claims (19)

  1. 기판 상에 형성된 배선;
    상기 배선의 양 끝단에서 상기 배선으로부터 분기되고, 상기 배선과 일체로 형성되고, 상기 배선의 전기적 특성을 측정하는 외부 기기와 전기적으로 연결하기 위한 테스트 단자; 및
    상기 배선 및 상기 테스트 단자를 덮으며, 상기 테스트 단자의 일부를 노출하는 콘택홀을 포함하는 막을 포함하는 표시장치.
  2. 제 1 항에 있어서, 상기 배선은 상기 기판 상에 제 1 방향으로 배치되는 제 1 배선 및 상기 기판 상에 제 2 방향으로 배치되는 제 2 배선을 포함하는 표시장치.
  3. 제 2 항에 있어서, 상기 배선은 상기 제 1 배선에 평행하게 배치되는 제 3 배선을 포함하는 표시장치.
  4. 제 1 항에 있어서, 상기 배선 및 상기 테스트 단자는 동일한 레이어 상에 형성되는 표시장치.
  5. 제 1 항에 있어서, 상기 테스트 단자는 적어도 하나의 홈을 포함하는 표시장치.
  6. 제 1 항에 있어서, 상기 콘택홀에 의해서 노출된 테스트 단자를 덮는 부식방지 도전막을 더 포함하는 표시장치.
  7. 제 6 항에 있어서, 상기 부식방지 도전막은 인듐 틴 옥사이드 및 인듐 징크 옥사이드 중 적어도 하나 이상을 포함하는 표시장치.
  8. 삭제
  9. 제 1 항에 있어서, 상기 테스트 단자는 한 쌍이 서로 대응하여 상기 배선으로 부터 서로 반대방향으로 분기되는 표시장치.
  10. 제 9 항에 있어서, 상기 한 쌍의 테스트 단자를 모두 덮는 부식방지 도전막을 포함하는 표시장치.
  11. 기판 상에 배선 및 상기 배선의 양 끝단에서 상기 배선으로부터 분기되고, 상기 배선과 일체로 이루어지는 테스트 단자를 형성하는 단계; 및
    상기 테스트 단자의 일부를 노출하는 콘택홀을 포함하며, 상기 배선 및 상기 테스트 단자를 덮는 막을 형성하는 단계를 포함하는 표시장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 배선 및 상기 테스트 단자를 형성하는 단계는
    제 1 방향으로 형성되는 제 1 배선 및 제 1 배선에서 분기된 제 1 테스트 단자를 형성하는 단계; 및
    제 2 방향으로 형성되는 제 2 배선 및 제 2 배선에서 분기된 제 2 테스트 단자를 형성하는 단계를 포함하는 표시장치의 제조 방법.
  13. 제 12 항에 있어서, 상기 제 1 배선 및 상기 제 1 테스트 단자를 형성하는 단계에서, 상기 제 1 배선, 상기 제 1 테스트 단자, 상기 제 1 배선에 평행한 제 3 배선 및 상기 제 3 배선에서 분기된 제 3 테스트 단자를 형성하는 표시장치의 제조 방법.
  14. 제 11 항에 있어서, 상기 배선을 통해 신호를 인가 받는 화소 전극 및 상기 콘택홀을 통해 노출된 테스트 단자를 덮는 부식방지 도전막을 형성하는 단계를 더 포함하는 표시장치의 제조 방법.
  15. 제 11 항에 있어서, 상기 막을 형성하는 단계는
    상기 배선 및 상기 테스트 단자를 덮는 무기막을 형성하는 단계; 및
    상기 테스트 단자의 일부 및 상기 테스트 단자의 일부에 대응하는 무기막을 함께 제거하는 단계를 포함하는 표시장치의 제조방법.
  16. 기판 상에 형성된 배선, 상기 배선의 양 끝단에서 상기 배선으로부터 분기되고, 상기 배선과 일체로 이루어지는 테스트 단자 및 상기 배선 및 상기 테스트 단자를 덮으며, 상기 테스트 단자의 일부를 노출하는 콘택홀을 포함하는 막을 포함하는 표시장치에서 상기 테스트 단자에 측정 기기에 전기적으로 연결된 단자를 전기적으로 접속시키는 단계;
    상기 단자를 통해서 상기 배선에 전기적 신호를 인가하는 단계; 및
    상기 측정 기기에 의하여 상기 배선을 통과한 전기적 신호를 측정하는 단계를 포함하는 표시장치의 전기적 특성을 조사하는 방법.
  17. 제 16 항에 있어서, 상기 전기적 특성은 저항, 배선의 단선 여부 및 커패시턴스 중 적어도 하나 이상인 표시장치의 전기적 특성을 조사하는 방법.
  18. 제 16 항에 있어서, 상기 전기적 신호를 인가하는 단계에서, 상기 배선에 시간의 변화에 따라 전압의 세기가 변하는 전류를 인가하고, 상기 배선을 통과한 전기적 신호를 측정하는 단계에서, 상기 배선을 통과한 전류의 세기를 시간의 변화에 따라 측정하는 표시장치의 전기적 특성을 조사하는 방법.
  19. 제 16 항에 있어서, 상기 전기적 신호를 인가하는 단계에서, 상기 배선에 소정의 진폭 및 소정의 주파수를 가지는 전기적 신호를 인가하고, 상기 배선을 통과한 전기적 신호를 측정하는 단계에서, 상기 배선을 통과한 전기적 신호의 진폭 및 주파수를 측정하는 표시장치의 전기적 특성을 조사하는 방법.
KR1020070048451A 2007-05-18 2007-05-18 표시장치 및 이의 제조 방법 KR101396699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070048451A KR101396699B1 (ko) 2007-05-18 2007-05-18 표시장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070048451A KR101396699B1 (ko) 2007-05-18 2007-05-18 표시장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080102091A KR20080102091A (ko) 2008-11-24
KR101396699B1 true KR101396699B1 (ko) 2014-05-19

Family

ID=40288053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048451A KR101396699B1 (ko) 2007-05-18 2007-05-18 표시장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101396699B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137154B (zh) * 2019-04-04 2021-01-08 惠科股份有限公司 一种测试结构、基板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352072A (ja) * 2001-03-26 2001-12-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ
KR20050026588A (ko) * 2003-09-09 2005-03-15 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20070017625A (ko) * 2005-08-08 2007-02-13 삼성전자주식회사 액정 표시 장치와 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352072A (ja) * 2001-03-26 2001-12-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ
KR20050026588A (ko) * 2003-09-09 2005-03-15 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20070017625A (ko) * 2005-08-08 2007-02-13 삼성전자주식회사 액정 표시 장치와 이의 제조방법

Also Published As

Publication number Publication date
KR20080102091A (ko) 2008-11-24

Similar Documents

Publication Publication Date Title
US9240361B2 (en) Array substrate, method for fabricating and testing array substrate, and display device
US7294855B2 (en) Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
US6969889B2 (en) Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100720095B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7728331B2 (en) Thin film transistor panel and manufacturing method thereof
CN100523970C (zh) 使用有机半导体材料的液晶显示器阵列基板及其制造方法
KR20020083249A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
US9666480B2 (en) Array substrate, method for manufacturing the same and method for measuring the same, display device
KR101396699B1 (ko) 표시장치 및 이의 제조 방법
US8351015B2 (en) Liquid crystal display panel and method for testing the same
JP3491080B2 (ja) 液晶表示装置のマトリクス型アレイ基板およびその製法
KR101329284B1 (ko) 표시 기판 및 이의 제조 방법
KR100520824B1 (ko) 액정표시소자
KR100656899B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조
JP2010175585A (ja) 電気光学装置の製造方法及び電気光学装置
KR100796757B1 (ko) 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판
JP4693219B2 (ja) 液晶表示装置のｔｆｔアレイ基板およびその製造方法
KR100895308B1 (ko) 수평 전계형 박막 트랜지스터 기판
KR101912940B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR20060001139A (ko) 대면적 글라스 기판의 더미 패턴 구조
KR100929668B1 (ko) 박막 트랜지스터 표시판
KR20070010210A (ko) 박막 트랜지스터 어레이 기판의 검사 장치
KR20080011862A (ko) 표시 기판 및 이의 제조 방법
KR20060074553A (ko) 접촉 저항 측정용 시료를 포함하는 박막 트랜지스터표시판 및 접촉 저항 측정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 6