KR20060001139A - 대면적 글라스 기판의 더미 패턴 구조 - Google Patents

Abstract

본 발명은 액정표시장치용 어레이 기판을 형성하는 어레이부가 다수개 형성되고, 상기 어레이부의 사이영역 마다 EPD 더미패턴(EPD dummy pattern)을 포함하는 대면적 글라스 기판(mother glass)의 구성에 관한 것이다.

다수의 어레이부가 형성된 본 발명에 따른 대면적 글라스 기판은 글라스 기판의 0.7~1.7%의 영역에 대응하여 EPD 더미 패턴을 형성하되, 상기 더미 패턴은 하나의 패턴으로 구성되지 않고 상기 비율만큼 다수개로 나누어 기판의 전면에 대해 고르게 구성하는 것을 특징으로 한다.

이와 같이 하면, 어레이 기판의 내부에 구성하는 어레이부의 식각시간과 상기 더미 패턴의 식각 시간을 맞출 수 있으므로, 어레이부의 과식각(over etching) 불량이 발생하지 않는 장점이 있다.

Description

대면적 글라스 기판의 더미 패턴 구조{A structure of dummy pattern for a large scale glass}

도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이고,

도 2는 종래의 액정표시장치용 어레이 기판의 단일 화소를 확대한 확대 평면도이고,

도 3a 내지 도 3d는 일반적인 액정표시장치용 어레이 기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이고,

도 4는 일반적인 횡전계 방식 액정표시장치용 어레이 기판의 단일 화소를 확대한 확대 평면도이고,

도 5는 종래에 따른 대면적 글라스 기판의 구성을 개략적으로 도시한 평면도이고,

도 6은 더미 보호막 패턴의 노출비율에 따른 측정장치(end point detector, EPD)의 저스트 에치 타임(just etch time)의 관계를 그래프로 나타낸 도면이고,

도 7a와 도 7b는 더미 패턴의 글라스 면적 대비 노출 비율에 따른 측정장비 의 그래프이고,

도 8은 본 발명에 따른 더미 보호막 패턴을 구성한 대면적 글라스 기판의 구 성을 도시한 평면도이고,

도 9는 더미 보호막 패턴의 종래 구조와 본 발명의 구조를 비교하기 위한 도면이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 대면적 기판 102a,102b,102c,102d : 어레이부

104 : EPD 더미패턴

본 발명은 액정표시장치용 어레이기판을 다수개 구성하는 대면적 글라스 기판에 관한 것으로 특히, 대면적 글라스 기판에 구성하는 EPD 더미패턴의 구조에 관한 것이다.

도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이다

도시한 바와 같이, 일반적인 액정표시장치(9)는 블랙매트릭스(22)와 서브컬러필터(24)를 포함하는 컬러필터(26)와, 상기 컬러필터(26)의 상부에 투명한 공통전극(28)이 형성된 상부기판(20)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(16)과 스위칭소자(T) 및 어레이 배선이 형성된 하부기판(10)으로 구성되며, 상기 상부기판(20)과 하부기판(10) 사이에는 액정(18)이 충진되어 있다.

상기 하부기판(10)은 어레이 기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(12)과 데이터 배선(14)이 형성된다.

상기 화소영역(P)은 상기 게이트배선(12)과 데이터배선(14)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(16)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.

전술한 바와 같이 구성되는 액정표시장치는 상기 박막트랜지스터(T)와 상기 박막트랜지스터에 연결된 화소전극(16)이 매트릭스 내에 존재함으로써 영상을 표시한다.

상기 게이트 배선(12)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(14)은 상기 박막트랜지스터(T)의 제 2 전극인 소스 전극을 구동하는 신호전압을 전달하는 수단이다.

전술한 바와 같은 구성을 가지는 액정패널의 구동은 액정의 전기 광학적 효과에 기인한 것이다.

자세히 설명하면, 상기 액정층(18)은 유전이방성 물질이며, 전압이 인가되면 전계의 인가방향에 따라 분자의 배열방향이 바뀌는 특성을 갖는다.

따라서, 이러한 배열상태에 따라 광학적 특성이 바뀜으로써 전기적인 광변조가 생기게 된다.

이러한 액정의 광변조 현상에 의해, 빛을 차단 또는 통과시키는 방법으로 이 미지를 구현하게 된다.

전술한 바와 같은 구성에서, 상기 어레이 기판의 구성에 관해 이하, 도면을 참조하여 상세히 알아본다.

도 2는 일반적인 액정표시장치용 어레이 기판의 단일 화소를 도시한 확대 평면도이다.

도시한 바와 같이, 기판(30) 상에 게이트배선(32)과 데이터배선(54)이 직교하여 화소영역(P)을 정의하며, 상기 게이트배선(32)과 데이터배선(54)의 교차지점에는 스위칭 소자로 박막트랜지스터(T)가 위치한다.

상기 박막트랜지스터(T)는 상기 게이트배선(32)과 연결되어 주사신호를 인가 받는 게이트전극(34)과, 상기 데이터배선(54)과 연결되어 데이터신호를 인가 받는 소스 전극(50) 및 이와는 소정간격 이격된 드레인 전극(52)으로 구성된다.

또한, 상기 게이트 전극(34) 상부에 구성되고 상기 소스 전극(50)및 드레인 전극(52)과 접촉하는 액티브층(38)을 포함한다.

또한, 상기 화소영역(P)상에는 상기 드레인 전극(52)과 접촉하는 투명한 화소 전극(64)이 구성된다.

상기 게이트 배선(32)의 상부에는 아일랜드 형상의 금속패턴(53)을 형성하며, 상기 금속 패턴(53)은 상기 화소 영역(P)에 구성된 화소전극(64)과 접촉하도록 구성된다.

전술한 바와 같은 구성으로 액정표시장치용 어레이 기판이 구성되며, 이하 공정 단면도를 참조하여 어레이 기판의 제조공정을 설명한다.

이하, 도 3a 내지 도 3d를 참조하여, 액정표시장치용 어레이 기판의 제조방법을 설명한다.

도 3a에 도시한 바와 같이, 기판(30) 상에 스위칭 영역(S)과 이를 포함하는 화소 영역(P)을 정의한다.

상기 다수의 영역(S,P)이 정의된 기판(30)상에 알루미늄(Al), 알루미늄합금(AlNd)등을 포함하는 금속물질을 증착하고 패턴하여, 상기 스위칭 영역(S)에 대응하여 게이트 전극(34)과, 상기 스토리지 영역(ST)을 포함한 화소 영역(P)의 일 측에 게이트 배선(32)을 형성한다.

상기 게이트 전극(34)과 게이트 배선(32)이 형성된 기판(30)의 전면에 질화 실리콘(SiN_X)과 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 게이트 절연막(36)을 형성한다.

연속하여, 상기 게이트 절연막(36)의 상부에 순수 비정질 실리콘층(a-Si:H)과 불순물이 포함된 비정질 실리콘층(n+a-Si:H)을 적층한 후 패턴하여, 액티브층(38)과 오믹 콘택층(40)을 형성한다.

도 3b에 도시한 바와 같이, 상기 액티브층(38)과 오믹 콘택층(40)이 형성된 기판(30)의 전 면에 앞서 언급한 도전성 금속그룹 중 선택된 하나 또는 그 이상의 물질을 증착하고 패턴하여, 상기 오믹 콘택층(40)의 상부에서 서로 이격된 소스 전극(50)과 드레인 전극(52)을 형성하고, 상기 소스 전극(50)과 연결되고 상기 게이트 배선(32)과 수직하게 교차하는 데이터 배선(도 2의 54)을 형성 한다.

이때, 상기 게이트 배선(32)의 일부 상부에는 섬형상의 금속층(53)을 형성한다.

도 3c에 도시한 바와 같이, 상기 소스 및 드레인 전극(50,52)이 형성된 기판(30)의 전면에 질화 실리콘(SiN_X)과 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 보호막(54)을 형성한다.

상기 보호막(54)을 패턴하여, 상기 드레인 전극(52)의 일부를 노출하는 드레인 콘택홀(56)과 상기 금속패턴(53)을 노출하는 스토리지 콘택홀(58)을 형성한다.

도 3d에 도시한 바와 같이, 상기 보호막(54)이 형성된 기판(50)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인 전극(52) 및 금속패턴(53)과 접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(64)을 형성한다.

전술한 구성으로, 상기 게이트 배선(32)을 제 1 전극으로 하고, 그 상부의 금속패턴(53)을 제 2 전극으로 하는 스토리지 캐패시터(C_ST)가 형성된다.

전술한 바와 같은 공정으로 액정표시장치용 어레이 기판을 제작할 수 있으며, 상기 어레이 기판은 대면적 글라스 기판에 먼저 다수개의 어레이부를 형성하고, 전술한 바와 같은 어레이부의 형성이 완료되면 각 단위별로 잘라 형성하게 된다.

이때, 전술한 공정에서 상기 보호막을 형성한 후, 드레인 콘택홀 및 스토리지 콘택홀(도 3c의 56,58)을 형성하는 공정은 건식식각을 통해 진행된다.

그런데, 문제는 상기 드레인 콘택홀(도 3c의 56)의 사이즈가 너무 작아 식각이 완료되어도 이를 검출하는 장치(end point detector)는 식각이 완료되는 시점 즉, 보호막을 형성하는 질화 실리콘(SiN_X)이 반응하여 방출하는 질소 가스(N₂ 가스)의 양이 작아지는 때인 져스트 에치 타임(just etch time)을 놓치기 쉽다.

상기 져스트 에치 타임(just etch time)을 놓치게 되면, 어레이부에서 과식각이 발생하여 하부의 구성들의 노출 및 과식각 되는 불량이 발생하게 된다.

즉, 드레인 콘택홀(56) 상기 하부의 드레인 전극(52)이 식각되어도 측면 콘택을 통해 상기 화소 전극(64)과 접촉하도록 하면 되지만, 상기 스토리지 콘택홀(58)의 경우 상기 금속패턴(53)의 식각 및 그 하부의 게이트 절연막(36) 까지 식각되어 하부의 게이트 배선(320이 노출되는 불량이 발생하게 된다.(도 3c 참조)

이와 같은 경우에는, 상기 화소 전극은 금속패턴과 측면 접촉하는 것을 물론 상기 게이트 배선과도 접촉하는 불량이 발생하게 된다.

이러한 불량은, 상기 공통 전극과 화소 전극이 어레이 기판에 동시에 형성된 횡전계 방식 액정표시장치용 어레이 기판의 경우에도 발생한다.

도 4는 횡전계 방식 액정표시장치용 어레이기판의 단일 화소를 도시한 확대 평면도이다.

도시한 바와 같이 기판(70)상에 일 방향으로 연장된 게이트 배선(74)과, 상기 게이트 배선(74)에 근접하여 평행하게 이격된 공통 배선(76)이 구성된다.

상기 게이트 배선(74)과는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(88)이 구성된다.

상기 게이트 배선(74)과 데이터 배선(88)의 교차지점에는 게이트 전극(72)과 반도체층(82)과 소스 전극(84)과 드레인 전극(86)을 포함하는 박막트랜지스터(T)가 구성된다.

상기 화소 영역(P)에는 서로 평행하게 이격된 수직부(78a,92b)를 가지는 공통 전극과 화소 전극이 구성된다.

상기 공통 전극은 상기 공통 배선(76)으로부터 상기 화소 영역(P)으로 수직하게 연장된 핑거 형상의 다수의 수직부(78a)와, 상기 수직부(78a)를 하나로 연결하는 수평부(78b)로 구성되고, 상기 화소 전극은 상기 드레인 전극(86)과 접촉하면서 상기 공통 전극의 수평부(78b)와 일부가 겹쳐지는 수평부(92a)와, 상기 수평부(92a)에서 상기 화소 영역(P)으로 연장된 수직부(92b)로 구성된다.

전술한 구성은, 앞서 언급한 도 3의 공정에서, 게이트 배선을 형성할 때 상기 공통 배선(74)과 공통 전극(78a,78b)이 동시에 동일층 동일물질로 형성 된다.

전술한 바와 같은 횡전계 방식 어레이기판을 제작하는 공정에서도, 보호막을 식각하여 상기 드레인 전극(86)을 노출하는 공정이 진행되는데 이때, 드레인 전극 및 그 하부의 게이트 절연막이 과식각 되어 상기 공통 전극의 수평부(78b)가 노출되는 불량이 발생할 수 있다.

이와 같은 경우에도, 상기 화소 전극의 수평부(92a)가 상기 드레인 전극(86)과 측면 접촉하는 동시에 하부의 공통 전극(78b)과 접촉하는 불량이 발생하게 된 다.

따라서, 이러한 불량들을 줄이기 위해, 대면적 글라스에 구성된 어레이부의 사이에 대응하는 보호막에 소정패턴의 식각홀(이하, "EPD 더미패턴"이라 칭함)을 더욱 형성하게 된다.

이에 대해, 이하 도면을 참조하여 설명한다.

도 5는 종래에 따른 대면적 글라스 기판의 구성을 개략적으로 도시한 평면도이다.

도시한 바와 같이, 대면적 기판(80)에는 절단되어 어레이기판을 형성할 수 있는 다수의 어레이부(82a,82b,82c,82d)가 형성된다.

상기 다수의 어레이부(82a,82b,82c,82d)는 앞서 언급한 바와 같은 공정을 통해 동시에 만들어 진다.

이때, 상기 다수의 어레이부(82a,82b,82c,82d)사이에 EPD 더미패턴(84)을 정의하게 되는데, 이 부분은 앞서 언급한 공정에서 상기 드레인 콘택홀(도 3c의 56)을 식각하는 공정에서 동시에 식각되어질 부분이다.

이때, 보통은 상기 EPD 더미패턴(도 3c의 56)의 노출 비율은 대면적 글라스 대비 2.5% 정도로 정의한 후 식각공정을 진행하게 된다.

전술한 바와 같이, 상기 드레인 콘택홀(도 3c의 56)을 식각하면서 상기 EPD 더미패턴(84) 또한 식각하게 되면 질소 가스(N₂)량이 많아져 이를 검출하는 장치(end point detector, EPD)는 져스트 에치 타임(just etch time)을 정확히 검 출함으로써 식각을 멈추게 된다.

그런데, 문제는 건식식각 시 상기 보호막의 노출폭이 너무 크면, 상기 EPD 더미패턴(84)의 져스트 에치 타임(just etch time, 이하 J/T라 함.)과 상기 어레이부의 드레인 콘택홀(도 3c의 56)을 형성하기 위한 져스트 에치 타임(J/T)이 서로 맞지 않게 되는 결과가 된다.

이와 같이, 상기 EPD 더미패턴(84)의 노출량(노출 면적)이 많게 되면 식각 시간이 많이 걸릴 뿐만 아니라, 앞서 언급한 바와 같이 어레이부 내에서 과식각과 같은 불량이 발생하게 되는 문제가 있다.

따라서, 본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 본 발명은 상기 EPD 더미패턴의 노출폭을 기판 면적 대비 0.7%~1.7%가 되도록 하는 것을 특징으로 한다.

이때, 식각될 EPD 더미패턴은 하나의 패턴으로 구성하지 않고 다수개의 패턴으로 나누어 대면적 기판(mother glass)의 여러 곳에 골고루 분산시키는 것을 특징으로 한다.

이와 같은 구성을 통해 본 발명은 상기 보호막을 식각하여 어레이부 내에 드레인 콘택홀을 형성하는 공정에서, 정확한 식각으로 과식각 불량이 발생하지 않도록 하고, 식각 시간을 줄이는 것을 목적으로 한다.

전술한 목적을 달성하기 위한 본 발명에 따른 대면적 어레이기판은 기판과;

상기 기판 상에 정의된 다수의 어레이부와; 상기 어레이부를 제외한 기판의 영역에 정의되고, 기판의 면적 대비 0.7% ~ 1.1%의 비율로 구성된 EPD 더미패턴(더미 보호막 패턴)을 포함한다.

상기 어레이부에는 게이트 배선과, 데이터 배선과, 스위칭 소자와 화소 전극이 구성된다.

상기 화소 전극의 하부에 대응하는 기판의 전면에 보호막이 형성된다.

상기 EPD 더미패턴(더미 보호막 패턴)은 건식식각 공정으로 식각된 부분인 것을 특징으로 한다.

상기 EPD 더미패턴(더미 보호막 패턴)은 어레이부의 사이 영역에 고르게 분산되어 구성된 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

-- 실시예 --

본 발명은 대면적 기판에 대한 EPD 더미패턴의 노출비율을 1.0%~1.7%로 한 것을 특징으로 한다.

이와 같은 보호막의 노출비율을 산출하기 위해, 글라스 면적 대비 EPD 더미패턴의 노출비율에 따른 져스트 에치 타임(J/T)을 측정하여 아래와 같은 결론을 얻 었다.

도 6은 EPD 더미패턴의 노출비율에 따른 측정장치(end point detector, EPD)의 저스트 에치 타임(J/T)의 관계를 그래프로 나타낸 도면이다.

그래프에 나타난 바와 같이, EPD 더미패턴의 노출비율을 2,5%, 2%, 1.7%, 0.7%, 0.5%로 하였을 경우, 각각에 대한 저스트 에치 타임(J/T)은 노출 비율이 2.5% 일때 75sec 였고, 노출비율이 2%일 경우 72sec, 노출비율이 1.7%일 경우 68sec, 노출 비율이 1.1%~0.5%일 경우 65sec로 검출되었다.

이때, 노출비율이 0.5%일 경우 져스트 에치 타임(J/T)이 65sec이지만, 이 때에는 실제로 측정 장비가 이를 측정할 만큼 감도가 좋지 않아 측정 장치에 의해 져스트 에치 타임(J/T)의 검출이 어렵다.

또한, 노출비율이 0,7%이하 일 때, 이 또한 측정장비(EPD)에서 져스트 에치 타임(J/T)의 측정이 어렵다.

만일, 노출비율이 1.7%이상일 경우에는, 상기 EPD 더미패턴을 식각할 때의 져스트 에치 타임(J/T)과, 상기 어레이부의 드레인 콘택홀을 식각할 때의 져스트 에치 타임(J/T)이 서로 다르기 때문에 상기 어레이부에서 과식각 불량이 발생하게 된다.

따라서, 상기 EPD 더미패턴의 노출 비율이 대면적 글라스의 면적 0.7%~1.7%의 값을 가질 때, 최적의 조건이라는 결론을 얻을 수 있었다,

이러한 조건은 이하, 측정장비의 그래프를 통해 확실한 결론을 얻을 수 있다.

도 7a와 도 7b는 EPD 더미패턴의 글라스 면적 대비 노출 비율에 따른 측정장비(EPD)의 그래프이다.

도 7a와 도 7b에 도시한 그래프는 건식식각 공정 진행 중 발생하는 부산물(즉, 질화 실리콘(SiN_X)을 보호막으로 형성할 경우에는 질소 가스(N₂가스)가 부산물이 됨)의 파장을 검출하여 나타낸 부산물의 양 차이에 의한 변화를 나타낸 도면이다.

도 7a와 도 7b의 그래프를 살펴보면 부산물의 양이 작아지는 1차 드롭(drop)과 2 차 드롭이 발생하는 것을 알 수 있다.

이때, 1 차 드롭 위치는 어레이 내부의 져스트 에치 타임(J/T)의 위치이고, 2차 드롭 위치는 더미 보호막 패턴의 져스트 에치 타임(J/T)의 위치이다.

전술한 분포에서, 2차 드롭(drop)이 발생하는 부분의 져스트 에치 타임(J/T)을 측정장비가 검출함으로써 식각 공정이 멈추게 된다.

이때, 상기 1차 드롭 위치와 2차 드롭 위치가 그래프 상에서 가까울수록 바람직하다.

따라서, 도 7a의 EPD 더미패턴의 노출비율이 대면적 글라스 대비 2.5%일 경우와 도 7b의 EPD 더미패턴의 노출 비율이 1.1%인 경우에 대한 그래프를 비교한 결과, 노출 비율이 1.1%일 경우, 노출 비율이 2.5%일 경우와 비교하여 10초의 져스트 에치 타임(J/T)을 줄일 수 있다.

따라서, 본 발명에 따른 EPD 더미패턴의 노출비율을 0.7%~1.7%로 하면, 기존 에 비해 과식각 불량이 발생하지 않을 뿐 아니라 식각 시간을 절약할 수 있어 공정상 수율을 개선할 수 있는 장점이 있다.

전술한 바와 같은 비율로 EPD 더미패턴을 노출하게 되며, 이때 노출되는 형상은 아래 도 8을 참조하여 설명한다.

도 8은 본 발명에 따른 더미 보호막 패턴을 구성한 대면적 글라스 기판의 구성을 도시한 평면도이다.

도시한 바와 같이, 대면적 글라스 기판(100)에 다수의 어레비부(102a,102b,102c,102d)를 형성한다.

상기 어레이부(102a,102b,102c,102d)의 내에는 앞서 종래에서 설명한 바와 같이, 게이트 배선과 데이터 배선과, 스위칭 소자와 화소 전극을 구성한다.

상기 각 어레이부(102a,102b,102c,102d)의 사이 영역에는 소정형상으로 EPD 더미패턴(104)이 식각된 상태이다.

이때, 상기 EPD 더미패턴(104)의 식각면적 즉, 건식공정시 보호막이 노출되는 면적은 앞서 언급한 바와 같이 대면적 기판 대비 0.7%~1.7%로 하며, 단일 형상으로 노출영역을 정의하지 않고 다수개로 나누어 대면적 기판(100)의 남는 영역에 골고루 분산 시킨다.

이와 같이 패턴을 분산시키는 것은 단일 형상 보다 식각이 좀더 빠르게 진행된다는 장점이 있기 때문이다.

이하, 도 9를 참조하여 상기 EPD 더미패턴의 개조된 구성을 구체적으로 설명한다.

도 9는 EPD 더미패턴의 종래 구조와 본 발명의 구조를 비교하기 위한 도면이다.

도시한 바와 같이, 종래의 경우(개선 전)에는 EPD 더미패턴(E1)의 노출면적이 글라스 면적 대비 2.42%일 경우에 해당하며 이때, 어레이부의 일측에 60mm*5.8mm의 면적을 가지는 2개의 보호막 패턴과, 192m*5.8mm의 면적을 가지는 보호막 패턴을 구성하였다면, 개선된 경우에는 EPD 더미패턴(E2)의 노출 면적이 글라스 면적 대비 1.08%로 하는 것이 가능하고 이때, 1mm*60mm의 면적을 가지는 다수개의 EPD 더미패턴과 1mm*50mm의 면적을 가지는 다수개의 EPD 더미패턴으로 분산하여 구성한다.

이러한 구성은, 종래에 비해 상기 EPD 더미패턴(E2)이 차지하는 면적이 더 작아질 뿐 아니라, 앞서 언급한 바와 같이 식각 시간이 빨라지고 상기 어레이부와 EPD 더미패턴 간의 져스트 에치 타입이 정합되어 어레이부에서 과식각이 발생하는 불량을 방지할 수 있다.

전술한 바와 같이, 본 발명은 대면적 글라스 기판에 구성하는 EPD 더미패턴의 노출비율을 대면적 글라스 대비 0.7%~1.7%로 하고, 노출패턴의 형상을 하나의 형상으로 구성하지 않고 나누어 분산시키는 것을 특징으로 한다.

이와 같이 하면, EPD 더미패턴의 사이즈가 감소하고, EPD 더미패턴과 어레이부의 져스트 에치 타임이 동일하게 되어 어레이부에서 과식각이 발생하지 않게 되 는 효과가 있다.

또한, 식각 시간이 감소하여 공정 수율을 개선하는 효과가 있다.

또한, 보호막을 식각 하는 공정 중 공정 관리가 용이하여 이 또한 공정 수율을 개선하는 효과가 있다.

Claims (5)

1. 기판과;

   상기 기판 상에 정의된 다수의 어레이부와;

   상기 어레이부를 제외한 기판의 영역에 정의되고, 기판의 면적 대비 0.7% ~ 1.1%의 비율로 구성된 EPD 더미패턴(더미 보호막 패턴)

   을 포함하는 대면적 어레이 기판.
2. 제 1 항에 있어서,

   상기 어레이부에는 게이트 배선과, 데이터 배선과, 스위칭 소자와 화소 전극이 구성된 대면적 어레이 기판.
3. 제 1 항에 있어서,

   상기 화소 전극의 하부에 대응하는 기판의 전면에 보호막이 형성된 대면적 어레이 기판.
4. 제 1 항에 있어서,

   상기 EPD 더미패턴(더미 보호막 패턴)은 건식식각 공정으로 식각된 부분인 것을 특징으로 하는 대면적 어레이 기판.
5. 제 1 항에 있어서,

   상기 EPD 더미패턴(더미 보호막 패턴)은 어레이부의 사이 영역에 고르게 분산되어 구성된 것을 특징으로 하는 대면적 어레이기판.

Images