KR20120015668A - 가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법 - Google Patents

가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20120015668A
KR20120015668A KR20100077962A KR20100077962A KR20120015668A KR 20120015668 A KR20120015668 A KR 20120015668A KR 20100077962 A KR20100077962 A KR 20100077962A KR 20100077962 A KR20100077962 A KR 20100077962A KR 20120015668 A KR20120015668 A KR 20120015668A
Authority
KR
South Korea
Prior art keywords
layer
etch stop
sensing transistor
pattern
semiconductor
Prior art date
Application number
KR20100077962A
Other languages
English (en)
Other versions
KR101699399B1 (ko
Inventor
김대철
김성렬
여윤종
진홍기
정기훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100077962A priority Critical patent/KR101699399B1/ko
Priority to US13/208,040 priority patent/US8450740B2/en
Publication of KR20120015668A publication Critical patent/KR20120015668A/ko
Priority to US13/872,605 priority patent/US8735893B2/en
Priority to US14/251,282 priority patent/US9128341B2/en
Application granted granted Critical
Publication of KR101699399B1 publication Critical patent/KR101699399B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 한 실시예에 따른 가시광선 감지 트랜지스터는 기판 위에 형성되어 있는 반도체, 반도체 위에 형성되어 있는 저항성 접촉 부재, 저항성 접촉 부재 위에 위치하는 식각 방지층, 식각 방지층 위에 형성되어 있는 소스 전극 및 드레인 전극, 소스 전극 및 드레인 전극 위에 형성되어 있는 보호막, 그리고 보호막 위에 형성되어 있는 게이트 전극을 포함하고, 식각 방지층은 소스 전극 및 드레인 전극과 동일한 물질로 이루어진다.

Description

가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법{VISIBLE SENSING TRANSISTOR, DISPLAY PANEL AND MANUFACTURING METHOD THEREOF}
본 발명은 가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법에 관한 것이다.
현재 다양한 종류의 평판 표시 장치(Flat Panel Display)가 개발되어 사용되고 있다. 그 중에서도 액정 표시 장치(Liquid Crystal Display device)는 가장 다양한 용도로 널리 사용되고 있다.
근래에 터치 센싱 기능이나 이미지 센싱 기능을 추가로 갖는 액정 표시 장치가 활발히 연구되고 있다. 그러나 터치 센싱 기능 및 이미지 센싱 기능을 구현하기 위해서는 적외선 감지 트랜지스터뿐 아니라 자외선 감지 트랜지스터를 동시에 필요로 한다.
적외선 감지 트랜지스터 및 자외선 감지 트랜지스터는 얻고자 하는 특성이 다르기 때문에 적외선 감지 트랜지스터와 자외선 감지 트랜지스터에 사용되는 반도체의 물질이 다르다.
따라서 두 반도체의 형성 공정을 분리하기 위해서 식각 방지막을 필요로 한다.
그러나 식각 방지막의 두께가 증가할수록 식각 방지막 위에 형성되는 박막의 식각이 제대로 되지 않아, 패턴 불량을 유발한다. 식각 방지막으로 인해서 패턴 불량이 발생할 경우 이를 포함하는 트랜지스터에 누설 전류 등이 발생하여 전기적 특성이 나빠지는 문제점이 있다.
따라서 본 발명은 적외선 감지 트랜지스터 및 자외선 감지 트랜지스터를 형성하는 공정을 증가시키지 않으면서도 트랜지스터의 전기적 특성을 향상시킬 수 있는 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 가시광선 감지 트랜지스터는 기판 위에 형성되어 있는 반도체, 반도체 위에 형성되어 있는 저항성 접촉 부재, 저항성 접촉 부재 위에 위치하는 식각 방지층, 식각 방지층 위에 형성되어 있는 소스 전극 및 드레인 전극, 소스 전극 및 드레인 전극 위에 형성되어 있는 보호막, 그리고 보호막 위에 형성되어 있는 게이트 전극을 포함하고, 식각 방지층은 소스 전극 및 드레인 전극과 동일한 물질로 이루어진다.
상기 소스 전극 및 드레인 전극은 하부막, 하부막 위에 위치하는 상부막을 포함할 수 있다.
상기 하부막은 티타늄으로 이루어지고, 상부막은 구리로 이루어지며, 식각 방지층은 티타늄으로 이루어질 수 있다.
상기 식각 방지층은 300Å이하의 두께로 형성될 수 있다.
상기 반도체는 비정질 실리콘으로 이루어질 수 있다.
상기한 다른 과제를 달성하기 위한 표시 장치는 기판 위에 위치하는 광차단층, 광차단층 위에 위치하는 차단 절연막, 차단 절연막 위에 위치하는 버퍼층 및 가시광선 감지 트랜지스터, 버퍼층 위에 위치하는 적외선 감지 트랜지스터를 포함하고, 가시광선 감지 트랜지스터는 차단 절연막 위에 형성되어 있는 반도체, 반도체 위에 위치하며 분리되어 쌍을 이루는 저항성 접촉 부재, 저항성 접촉 부재 위에 위치하는 식각 방지층, 식각 방지층 위에 위치하는 소스 전극 및 드레인 전극을 포함하고, 식각 방지층은 소스 전극 및 드레인 전극과 동일한 물질로 이루어질 수 있다.
상기 소스 전극 및 드레인 전극은 하부막, 하부막 위에 위치하는 상부막을 포함할 수 있다.
상기 하부막은 티타늄으로 이루어지고, 상부막은 구리로 이루어지며, 식각 방지층은 티타늄으로 이루어질 수 있다.
상기 식각 방지층은 300Å이하의 두께로 형성될 수 있다.
상기 식각 방지층은 저항성 접촉 부재와 동일한 평면 패턴을 가질 수 있다.
상기 가시광선 감지 트랜지스터의 반도체는 비정질 실리콘으로 이루어지고, 적외선 감지 트랜지스터의 반도체는 미세결정 실리콘, 비정질 실리콘게르마늄 또는 비정질 게르마늄으로 이루어질 수 있다.
상기 적외선 감지 트랜지스터의 반도체와 버퍼층은 동일한 평면 패턴을 가질 수 있다.
상기 광차단층과 차단 절연막 사이에 위치하며 적외선 감지 트랜지스터의 게이트 전극과 전기적으로 연결되는 하부 게이트 전극을 더 포함할 수 있다.
상기 광차단층은 비정질 게르마늄 또는 비정질 실리콘 게르마늄일 수 있다.
상기한 다른 과제를 달성하기 위한 표시 장치의 제조 방법은 기판 위에 광차단층을 형성하는 단계, 광차단층 위에 차단 절연막을 형성하는 단계, 차단 절연막 위에 가시광선 감지 트랜지스터의 반도체, 반도체 위에 위치하는 제1 저항성 접촉 패턴, 제1 식각 방지 패턴, 제2 식각 방지 패턴을 형성하는 단계, 차단 절연막 위에 버퍼층, 버퍼층 위에 위치하는 적외선 감지 트랜지스터의 반도체, 반도체 위에 위치하는 제2 저항성 접촉 패턴을 형성하는 단계, 제2 식각 방지 패턴을 제거하여 제1 식각 방지 패턴을 노출하는 단계, 제1 식각 방지 패턴 및 제2 저항성 접촉 패턴 위에 각각 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 단계, 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극을 마스크로 제1 식각 방지 패턴 및 제1 저항성 접촉 패턴을 식각하여 식각 방지층 및 제1 저항성 접촉 부재를 형성하는 단계, 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극을 마스크로 제2 저항성 접촉 패턴을 식각하여 제2 저항성 접촉 부재를 형성하는 단계를 포함하고, 제1 식각 방지 패턴은 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 형성할 수 있다.
또는 기판 위에 광차단층을 형성하는 단계, 광차단층 위에 차단 절연막을 형성하는 단계, 차단 절연막 위에 비정질 규소막, 도전성 불순물을 포함하는 규소막, 제1 식각 방지막 및 제2 식각 방지막을 형성하는 단계, 제2 식각 방지막 위에 감광막 패턴을 형성한 후 상기 감광막 패턴을 마스크로 상기 제2 식각 방지막, 제1 식각 방지막, 도전성 불순물을 포함하는 규소막 및 비정질 규소막을 식각하여 제2 식각 방지 패턴, 제1 식각 방지 패턴, 제1 저항성 접촉 패턴 및 가시광선 감지 트랜지스터의 반도체를 형성하는 단계, 제2 식각 방지 패턴을 제거하여 상기 제1 식각 방지 패턴을 노출하는 단계, 차단 절연막 위에 버퍼층, 상기 버퍼층 위에 위치하는 적외선 감지 트랜지스터의 반도체, 반도체 위에 위치하는 제2 저항성 접촉 패턴을 형성하는 단계, 제1 식각 방지 패턴 및 상기 제2 저항성 접촉 패턴 위에 각각 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 단계, 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극을 마스크로 상기 제1 식각 방지 패턴 및 상기 제1 저항성 접촉 패턴을 식각하여 식각 방지층 및 제1 저항성 접촉 부재를 형성하는 단계, 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극을 마스크로 상기 제2 저항성 접촉 패턴을 식각하여 제2 저항성 접촉 부재를 형성하는 단계를 포함하고, 제1 식각 방지 패턴은 상기 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 상기 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 형성한다.
또는 기판 위에 광차단층을 형성하는 단계, 광차단층 위에 차단 절연막을 형성하는 단계, 차단 절연막 위에 가시광선 감지 트랜지스터의 반도체, 상기 반도체 위에 위치하는 제1 저항성 접촉 패턴, 제1 식각 방지 패턴, 제2 식각 방지 패턴을 형성하는 단계, 차단 절연막 위에 버퍼층, 상기 버퍼층 위에 위치하는 적외선 감지 트랜지스터의 반도체, 상기 반도체 위에 위치하는 제2 저항성 접촉 패턴을 형성하는 단계, 제2 저항성 접촉 패턴을 형성한 후 상기 제2 식각 방지 패턴을 제거하여 상기 제1 식각 방지 패턴을 노출하는 단계,
제1 식각 방지 패턴 및 상기 제2 저항성 접촉 패턴 위에 각각 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 단계, 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극을 마스크로 상기 제1 식각 방지 패턴 및 상기 제1 저항성 접촉 패턴을 식각하여 식각 방지층 및 제1 저항성 접촉 부재를 형성하는 단계, 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극을 마스크로 상기 제2 저항성 접촉 패턴을 식각하여 제2 저항성 접촉 부재를 형성하는 단계를 포함하고, 제1 식각 방지 패턴은 상기 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 상기 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 형성한다.
상기 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극은 하부막과 하부막 위에 위치하는 상부막으로 형성할 수 있다.
상기 하부막은 티타늄으로 형성하고, 상부막은 구리로 형성할 수 있다.
상기 제1 식각 방지 패턴은 티타늄으로 형성하고, 제2 식각 방지 패턴은 구리로 형성할 수 있다.
상기 제1 식각 방지 패턴의 두께와 제2 식각 방지 패턴의 두께의 합은 500Å이하일 수 있다.
상기 제1 식각 방지 패턴의 두께는 300Å이하일 수 있다.
상기 적외선 감지 트랜지스터의 반도체, 반도체 위에 위치하는 제2 저항성 접촉 패턴을 형성하는 단계는 차단 절연막 위에 버퍼막, 제1 규소막, 제2 규소막을 연속하여 증착하는 단계, 제2 규소막 위에 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 제2 규소막, 제1 규소막 및 버퍼막을 식각하여 형성하는 단계를 포함할 수 있다.
상기 제2 식각 방지 패턴을 제거하여 제1 식각 방지 패턴을 노출하는 단계는 제2 저항성 접촉 패턴을 형성하는 단계 전 또는 후에 진행할 수 있다.
본 발명의 실시예에서와 같이 티타늄 및 구리를 이용하여 식각 방지막을 형성하면 종래보다 얇은 두께로 식각 방지막을 형성할 수 있어 추가 공정없이 패턴 불량을 해결할 수 있다.
따라서 누설 전류 등으로 인한 전기적 특성이 감소되는 것을 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 터치 패널의 개략적인 회로도이다.
도 2는 본 발명의 한 실시예에 따른 터치 패널의 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드아웃 트랜지스터의 단면도이다.
도 3 내지 도 7은 본 발명의 한 실시예에 따라서 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드 아웃 트랜지스터를 형성하는 방법을 설명하기 위해서 공정 순서대로 도시한 단면도이다.
이하, 첨부된 도면들을 참조하여 표시 장치에 대해 설명한다. 여기서 i) 첨부된 도면들에 도시된 형상, 크기, 비율, 각도, 개수, 동작 등은 개략적인 것으로 다소 변경될 수 있다. ii) 도면은 관찰자의 시선으로 도시되기 때문에 도면을 설명하는 방향이나 위치는 관찰자의 위치에 따라 다양하게 변경될 수 있다. iii) 도면 번호가 다르더라도 동일한 부분에 대해서는 동일한 도면 부호가 사용될 수 있다. iv) '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. v) 단수로 설명되는 경우 다수로도 해석될 수 있다. vi) 수치, 형상, 크기의 비교, 위치 관계 등이 '약', '실질적' 등으로 설명되지 않아도 통상의 오차 범위가 포함되도록 해석된다. vii) '~후', '~전', '이어서', '그리고', '여기서', '후속하여' 등의 용어가 사용되더라도 시간적 위치를 한정하는 의미로 사용되지는 않는다. viii) '제1', '제2' 등의 용어는 단순히 구분의 편의를 위해 선택적, 교환적 또는 반복적으로 사용되며 한정적 의미로 해석되지 않는다. ix) '~위에', '~위쪽에', '~아래에', '~아래쪽에', '~옆에', '~측부에' 등으로 두 부분의 위치 관계가 설명되는 경우 '바로'가 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 개재될 수도 있다. x) 부분들이 '~또는' 으로 연결되는 경우 부분들 단독뿐만 아니라 조합도 포함되게 해석되나 '~또는 ~중 하나'로 연결되는 경우 부분들 단독으로만 해석된다.
그러면, 본 발명의 한 실시예에 따른 터치 패널에 대해서 도 1 내지 도 2를 참조하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 터치 패널의 개략적인 회로도이다.
도 1 및 2를 참조하면, 기판 위에 리드 아웃 구동 회로와 연결되는 제1 신호선(271)이 배치되어 있고, 제1 신호선(271)과 교차하는 제2 신호선(221)이 배치되어 있다. 그리고 제1 신호선(271) 및 제2 신호선(221)에는 리드 아웃 트랜지스터(TrC1, TrC2)가 연결되어 있다.
리드 아웃 트랜지스터(TrC1, TrC2)는 각각 유지 축전기(Cs1, Cs2)를 사이에 두고 적외선 감지 트랜지스터(TrI) 또는 가시광선 감지 트랜지스터(TrV)와 연결되어 있다. 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)는 표시판의 모든 부분에서 적외선과 가시광선을 감지할 수 있도록 상부 표시판의 전체에 균일하게 분포할 수 있으며 도 1에서와 같이 행렬을 이룰 수 있다. 일 예로, 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)는 서로 교대로 배열될 수 있고, 무질서하게 배열될 수 있으며, 소정의 비율로 배열될 수도 있다.
이러한 표시 장치에 적외선이 적외선 감지 트랜지스터(TrI)에 입사되면, 생성된 광전류에 의해서 Cs1의 전압이 제3 신호선(VB1)에 관련하여 변하게 되고, 제2 신호선(221)에 게이트 신호가 인가되면 리드 아웃 트랜지스터(TrC1)가 작동하여 제1 신호선(271)에 전달되는 데이터 전압으로 유지 축전기(Cs1)가 충전된다. 이때, 제4 신호선(VB2)에는 적외선 감지 트랜지스터(TrI)를 동작시키기 위한 게이트 신호가 인가된다.
이처럼 유지 축전기(Cs1)가 동작 되기 위한 리드 아웃 트랜지스터(TrC1)의 X 좌표 및 Y 좌표를 검출하면 센싱된 위치를 알 수 있다.
이상의 터치 패널은 액정 표시 장치용 패널과 부착되어 표시 장치를 이룰 수 있다.
도 1의 터치 패널의 구조에 대해서 도 2를 참조하여 구체적으로 설명한다.
도 2는 도 1의 적외선 감지 트랜지스터, 가시광선 감지 트랜지스터 및 리드 아웃 트랜지스터의 단면도이다.
먼저, 도 2에 도시한 바와 같이 터치 패널은 투명한 유리 또는 플라스틱 따위로 만들어진 기판(210) 위에 복수의 감지 트랜지스터(TrI, TrV)가 위치한다. 그리고 적외선 감지 트랜지스터(TrI) 및 가시광선 감지 트랜지스터(TrV)와 각각 연결되어 검출 신호를 전달하는 리드 아웃 트랜지스터(TrC1, TrC2)를 더 포함할 수 있다. 여기서 리드 아웃 트랜지스터(TrC1, TrC2)는 감지 트랜지스터(TrI, TrV)와 각각 쌍을 이루어 배치되며 감지 트랜지스터(TrI, TrV)와 동일층에 인접하여 위치할 수 있다.
먼저 적외선 감지 트랜지스터(TrI)는 반도체(254I), 저항성 접촉 부재(263I, 265I), 소스 전극(273I), 드레인 전극(275I), 보호막(250), 하부 게이트 전극(211I) 및 상부 게이트 전극(224I)을 포함할 수 있다.
그리고 기판(210) 위에 광차단층(210I)이 위치한다. 광차단층(210I)은 표시 장치의 외부로부터 제공되는 가시 광선을 차단할 수 있는 물질을 포함할 수 있다. 예를 들어, 광차단층(210I)은 흑색 안료를 포함하는 유기 물질, 비정질 실리콘, 비정질 실리콘 게르마늄 또는 비정질 게르마늄을 포함할 수 있다.
광차단층(210I)은 외부로부터 표시 장치로 입사되는 가시 광선을 차단하여 신호와 잡음의 크기비(SNR, signal to noise ratio)를 향상시키며 비정질 실리콘 게르마늄 또는 비정질 게르마늄을 포함하는 반도체(254I)의 감도를 적외선 영역에 최적화 함으로써 가시광선에 의한 영향을 효율적으로 차단한다.
광차단층(210I)의 일부 위에는 하부 게이트 전극(211I)이 위치한다. 하부 게이트 전극(211I)은 몰리브덴, 알루미늄 따위의 단일막 또는 이들을 포함하는 복수의 막으로 형성될 수 있다.
하부 게이트 전극(211I) 및 광차단층(210I) 위에는 실리콘 질화물과 같은 절연 물질을 포함하는 차단 절연막(230)이 형성되어 있다. 차단 절연막(230)의 두께는 3,000Å 내지 10,000Å 인 것이 바람직하다. 차단 절연막(230)의 두께가 3,000Å이하인 경우에는 Vgs 변화에 따른 적외선 감도의 변화가 커 사용시간 누적 등으로 인한 적외선 감지 트랜지스터의 특성 곡선의 변화가 크고, 차단 절연막(230)의 두께가 10,000Å이상인 경우에는 트랜지스터가 소형화될 수 없다.
차단 절연막(230) 위에는 광차단층(210I)과 중첩하는 버퍼층(240)이 형성되어 있고, 버퍼층(240) 위에는 반도체(254I)가 위치한다. 반도체(254I)와 버퍼층(240)은 동일한 평면 패턴을 가진다.
반도체(254I)는 비정질 실리콘, 미세 결정 실리콘, 비정질 실리콘 게르마늄 또는 비정질 게르마늄을 포함할 수 있으며, 이들의 단일막 또는 이중막, 예를 들어 비정질 실리콘으로 형성된 하부막, 비정질 실리콘 게르마늄으로 형성한 상부막과 같이 이중막으로 형성할 수 있다. 이중막으로 형성하는 경우 증착 속도가 빠른 물질과 증착 속도는 느리나 채널의 특성이 우수한 물질을 조합하여 형성할 수 있다.
반도체(254I) 위에는 저항성 접촉 부재(263I, 265I)가 쌍을 이루어 서로 마주하도록 위치한다. 저항성 접촉 부재(263I, 265I)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
저항성 접촉 부재(263I, 265I) 위에는 각각 소스 전극(273I) 및 드레인 전극(275I)이 위치한다. 소스 전극(273I) 및 드레인 전극(265I)는 티타늄으로 이루어진 하부막(273I1, 275I1)과 구리로 이루어진 상부막(273I2, 275I2)으로 이루어진다.
소스 전극(273I) 및 드레인 전극(275I) 위에는 보호막(250)이 형성되어 있다. 보호막(250)은 실리콘 질화물(SiNx) 등으로 형성될 수 있다. 보호막(250)에는 하부 게이트 전극(211I)을 노출하는 접촉 구멍(225I)이 형성되어 있다. 이러한 보호막(250)의 두께는 3,000Å 내지 10,000Å인 것이 바람직하며, 3,000Å이하인 경우에는 적외선 감도가 낮아지고, 10,000Å이상인 경우에는 트랜지스터가 소형화 도리 수 없다.
보호막(250) 위에는 소스 전극(273I) 및 드레인 전극(275I) 사이의 반도체(254I)와 중첩하는 상부 게이트 전극(224I)이 위치한다. 상부 게이트 전극(224I)은 접촉 구멍(225I)을 통해서 하부 게이트 전극(211I)과 연결되어 있다.
상부 게이트 전극(224I)은 반도체(254I)와 중첩하여 외부 가시광이 반도체(254I)에 전달되는 것을 방지한다. 따라서 외부 가시광으로 인해서 감지 특성이 떨어지는 것을 방지할 수 있다.
그리고 광차단층(210I)을 반도체 물질로 형성할 경우 광차단층(210I)은 외부 광을 흡수하여 미세 전하를 발생시킬 수 있어 트랜지스터의 동작에 영향을 끼칠 수 있다. 그러나 상부 게이트 전극(224I)과 연결되어 있는 하부 게이트 전극(211I)에 의해서 광차단층(210I)에 소정 크기의 게이트 전압이 인가되도록 함으로써 광차단층(210I)에 의한 트랜지스터의 동작 오류를 방지할 수 있다.
다음 적외선 감지 트랜지스터와 연결되어 있는 리드 아웃 트랜지스터(TrC1)에 대해서 설명한다.
리드 아웃 트랜지스터(TrC1)의 드레인 전극은 적외선 감지 트랜지스터(TrI)의 소스 전극과 연결될 수 있다.
리드 아웃 트랜지스터(TrC1)는 반도체(254C), 저항성 접촉 부재(263C, 265C), 소스 전극(273C), 드레인 전극(275C), 보호막(250), 하부 게이트 전극(211C) 및 상부 게이트 전극(224C)을 포함할 수 있다.
구체적으로는 기판(210) 위에 하부 게이트 전극(211C)이 위치한다. 하부 게이트 전극(211C)은 적외선 감지 트랜지스터의 게이트 전극(225I)과 동일한 물질로 형성될 수 있고, 하부 게이트 전극(211C) 아래에도 적외선 감지 트랜지스터의 광차단층(210I)과 같은 광차단층이 형성(도시하지 않음)될 수 있다.
하부 게이트 전극(211C) 위에는 차단 절연막(230)이 형성되어 있고, 차단 절연막(230) 위에는 하부 게이트 전극(211C)과 중첩하는 반도체(254C)가 형성된다. 하부 게이트 전극(211C)의 폭은 반도체(254C)의 폭보다 커서 반도체(254C)에 외부 광이 입사되는 것을 방지한다. 반도체(254C)는 가시광선 감지 트랜지스터의 반도체와 동일한 물질로 형성할 수 있다.
반도체(254C) 위에는 저항성 접촉 부재(263C, 265C)가 쌍을 이루어 마주하고 있으며 적외선 감지 트랜지스터의 저항성 접촉 부재와 동일한 물질로 형성될 수 있다.
저항성 접촉층(263C, 275C) 위에는 식각 방지층(40)이 형성되어 있으며, 저항성 접촉 부재(263C, 275C)와 동일한 평면 패턴을 가진다. 식각 방지막(40)은 적외선 감지 트랜지스터(TrI)의 반도체(254I)를 형성할 때 리드 아웃 트랜지스터(TrC1)의 반도체(254C)가 손상되는 것을 방지하기 위해 형성하는 것으로, 티타늄으로 이루어진다.
식각 방지막(40) 위에는 소스 전극(273C) 및 드레인 전극(275C)이 위치한다. 소스 전극(273C) 및 드레인 전극(275C)은 적외선 감지 트랜지스터와 동일한 물질로 이루어진다.
소스 전극(273C) 및 드레인 전극(275C) 위에는 보호막(250)이 형성되어 있다. 그리고 보호막(250)은 하부 게이트 전극(211C)을 노출하는 접촉 구멍(225C)을 포함한다.
보호막(250) 위에는 반도체(254C)와 중첩하는 상부 게이트 전극(224C)이 위치하고 상부 게이트 전극(224C)은 접촉 구멍(225C)을 통해서 하부 게이트 전극(211C)과 연결되어 있다. 게이트 전극(224C)은 반도체(254C)가 외부광에 노출되는 것을 방지한다.
한편, 기판(210) 위에는 가시광선을 감지하는 가시광선 감지 트랜지스터(TrV)와 가시광선 감지 트랜지스터(TrV)와 쌍을 이루는 리드 아웃 트랜지스터(TrC2)가 위치한다. 리드 아웃 트랜지스터(TrC2)는 드레인 전극을 통해서 가시광선 감지 트랜지스터(TrV)의 소스 전극과 연결되어 있다.
리드 아웃 트랜지스터(TrC2)는 적외선 감지 트랜지스터(TrI)와 연결된 리드 아웃 트랜지스터(TrC1)와 동일한 층간 구조를 가진다. 즉, 리드 아웃 트랜지스터(TrC2)는 반도체(254C), 저항성 접촉 부재(263C, 265C), 소스 전극(273C), 드레인 전극(275C), 보호막(250), 하부 게이트 전극(211C) 및 상부 게이트 전극(224C)을 포함할 수 있다.
그리고 가시광선 감지 트랜지스터(TrV)는 반도체(254V), 저항성 접촉 부재(263V, 265V), 소스 전극(273V), 드레인 전극(275V), 보호막(250) 및 게이트 전극(224V)을 포함할 수 있다.
구체적으로는 기판(210) 위에 형성되어 있는 차단 절연막(230) 위에 비정질 실리콘으로 형성된 반도체(254V)가 위치한다.
그리고 반도체(254V) 위에는 쌍을 이루어 마주하는 저항성 접촉 부재(263V, 265V)가 형성되어 있다. 저항성 접촉 부재(263V, 265V) 위에는 소스 전극(273V) 및 드레인 전극(275V)이 위치한다. 저항성 접촉 부재(263V, 265V)와 소스 전극(273V) 및 드레인 전극(275V) 사이에도 식각 방지층(40)이 위치하며 저항성 접촉 부재(263V, 265V)와 동일한 평면 패턴을 가진다.
즉, 적외선 감지 트랜지스터(TrI)의 반도체(254I)의 형성시 가시광선 감지 트랜지스터(TrV)의 반도체(254V)가 손상되는 것을 방지하기 위한 것으로, 리드 아웃 트랜지스터(TrC1, TrC2)의 식각 방지층(40)과 동일한 물질로 이루어진다.
소스 전극(273V) 및 드레인 전극(275V) 위에는 보호막(250)이 덮고 있으며, 보호막(250) 위에는 반도체(254V)와 중첩하는 게이트 전극(224V)가 형성되어 있다.
그럼 이상 설명한 터치 패널을 형성하는 방법에 대해서 도 3 내지 도 7을 참조하여 구체적으로 설명한다.
도 3 내지 도 7은 터치 패널을 형성하는 순서대로 도시한 터치 패널의 단면도이다.
먼저, 도 3에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 기판(210) 위에 흑색 안료를 포함하는 유기 물질, 비정질 실리콘, 비정질 실리콘 게르마늄 또는 비정질 게르마늄 따위로 광차단층(210I)을 형성한다.
그리고 광차단층(210I) 및 기판(210) 위에 각각 적외선 감지 트랜지스터(TrI)의 하부 게이트 전극(211I)과 리드아웃 트랜지스터(TrC1)의 하부 게이트 전극(211C)을 형성한다. 하부 게이트 전극(211C, 211I)은 몰리브덴, 알루미늄 따위로 이루어질 수 있으며, 몰리브덴/알루미늄 또는 몰리브덴/알루미늄/몰리브덴과 같은 복층으로 형성할 수 있다.
다음 도 4에 도시한 바와 같이, 기판(210) 위에 실리콘 질화물과 같은 절연 물질로 차단 절연막(230)을 형성한다. 차단 절연막(230)은 3,000Å 내지 10,000Å의 두께로 형성한다.
이후, 차단 절연막(230) 위에 비정질 규소막, 도전성 불순물을 포함하는 규소막 및 식각 방지막을 연속으로 증착한다.
이때, 비정질 규소막은 약 2,000Å의 두께로 형성하고, 도전성 불순물을 포함하는 규소막은 500Å의 두께로 형성하고, 식각 방지막은 500Å이하의 두께로 형성한다. 식각 방지막은 티타늄으로 이루어진 제1 식각 방지막과 구리로 이루어진 제2 식각 방지막의 이중막으로 형성하며, 제1 식각 방지막과 제2 식각 방지막의 두께의 합이 500Å이하가 되는 것이 바람직하다. 예를 들어, 제1 식각 방지막의 두께를 200Å로 할 경우 제2 식각 방지막의 두께는 200Å 내지 300Å의 두께로 형성한다.
다음, 식각 방지막 위에 감광막 패턴을 형성한 후 습식 식각으로 식각 방지막을 식각하여 제1 식각 방지 패턴(4a) 및 제2 식각 방지 패턴(4b)을 형성한다. 그리고 건식 식각으로 도전성 불순물을 포함하는 규소막 및 비정질 규소막을 식각하여 리드 아웃 트랜지스터(TrC1, TrC2)의 반도체(254C) 및 저항성 접촉 패턴(264C)과 가시광선 감지 트랜지스터(TrV)의 반도체(254V)와 저항성 접촉 패턴(264V)를 형성한다.
다음 도 5에 도시한 바와 같이, 질화 규소로 이루어지는 버퍼막, 제1 규소막 및 제2 규소막을 형성한다. 제1 규소막은 게르마늄을 포함하는 비정질 실리콘으로 이루어지며, 제2 규소막은 도전형 불순물이 도핑된 비정질 규소막으로 이루어진다.
이후 제2 규소막 위에 감광막 패턴을 형성한 이를 마스크로 제2 규소막, 제1 규소막 및 버퍼막을 식각하여 제2 규소 패턴(264I), 제1 규소 패턴(254I) 및 버퍼층(240)을 형성한다.
이때, 제2 식각 방지 패턴도 함께 제거하나, 제1 식각 방지 패턴(4a)은 하부의 반도체(254C, 254V) 및 저항성 접촉 패턴(264V, 264C)을 보호하기 위해서 제거하지 않고 남겨둔다.
도 5에서와는 달리, 제2 식각 방지 패턴을 버퍼층을 형성하기 전인 도 4의 공정에서 제거할 수 있다.
식각 방지막은 얇게 형성하는 것이 바람직하나, 제1 식각 방지 패턴 또는 제2 식각 방지 패턴이 300Å이하의 두께를 가질 경우에는 식각으로 패턴을 형성할 수 없으므로, 본 발명의 실시예에서와 같이 제1 식각 방지 패턴과 제2 식각 방지 패턴을 함께 형성하여 패턴을 형성한 후 제2 식각 방지 패턴을 제거하여 식각 방지막의 두께를 줄이는 것이 바람직하다. 티타늄은 하부막과의 접착성이 떨어지는 구리의 접착성을 보완해준다.
종래의 식각 방지막은 알루미늄이 하부의 반도체로 확산되는 것을 방지하기 위해서 몰리브덴/알루미늄/몰리브덴의 복수층으로 형성하여 식각 방지막의 두께가 두껍다. 그리고 식각비차로 인해서 알루미늄이 과식각되는 언더컷을 형성한다. 그러나 본 발명의 실시예에서와 같이 티타늄 및 구리로 식각 방지막을 형성하는 경우에는 제2 식각 방지 패턴을 제거함으로써 언더컷으로부터 자유로울 수 있으며, 식각 방지막의 두께를 최소화할 수 있다.
이처럼 식각 방지막을 500Å이하의 두께로 형성할 경우 버퍼층(240)을 형성할 때 버퍼층(240)이 남겨지는 현상을 줄일 수 있다. 즉, 종래에 몰리브덴 및 알루미늄으로 형성한 식각 방지막은 알루미늄이 반도체로 확산되는 것을 방지하기 위해서 몰리브덴/알루미늄/몰리브덴 삼중막으로 형성하여 식각 방지막의 두께가 최소 1,500Å으로 두껍기 때문에 버퍼층(240)이 완전히 식각되지 않고 모서리 또는 모퉁이에 남겨지고, 이로 인해서 누설 전류 등이 발생하였다. 식각되지 않고 남겨지는 막은 식각 방지막의 두께가 두꺼울수록 증가한다.
그러나 본 발명의 실시예에서와 같이 식각 방지막을 500Å이하로 형성할 경우 버퍼층(240)이 남겨지는 현상이 발생하지 않으므로 트랜지스터의 전기적 특성이 향상된다.
다음 도 6에 도시한 바와 같이, 제2 규소 패턴(264I), 리드 아웃 트랜지스터(TrC1, TrC2)의 저항성 접촉 패턴(264C) 및 가시광선 감지 트랜지스터(TrV)의 저항성 접촉 패턴(264V) 위에 소스 전극 및 드레인 전극을 형성하기 위한 도전막을 형성한다. 이때, 도전막은 티타늄(Ti)으로 이루어진 하부막과 구리(Cu)로 이루어진 상부막을 포함한다.
이후 상부막 위에 감광막 패턴을 형성한 후 이를 마스크로 상부막 및 하부막을 습식 식각하여 하부막(273C1, 273V1, 273I1, 275C1, 275V1, 275I1) 및 상부막(273C2, 273V2, 273I2, 275C2, 275V2, 275I2)으로 이루어지는 소스 전극(273C, 273V, 273I)과 드레인 전극(275C, 275V, 275I)을 형성한다.
연속해서, 감광막 패턴(PR)을 마스크로 제1 식각 방지 패턴(4a)을 습식 식각하여 식각 방지층(40)을 완성하고, 소스 전극(273C, 273V, 273I)과 드레인 전극(275C, 275V, 275I) 사이의 제2 규소 패턴(264I), 리드 아웃 트랜지스터(TrC1, TrC2)의 저항성 접촉 패턴(264C) 및 가시광선 감지 트랜지스터(TrV)의 저항성 접촉 패턴(264V)을 노출한다.
제1 식각 방지 패턴(4a)의 두께가 약 200Å으로 얇기 때문에 이를 제거하기 위한 추가 시간은 크지 않다.
제1 식각 방지 패턴(4a)은 소스 전극 및 드레인 전극의 하부막과 동일한 물질로 이루어지므로 소스 전극 및 드레인 전극을 형성할 때 별도의 추가 공정 없이 동일한 식각액으로 채널부의 제1 식각 방지 패턴(4a)을 제거할 수 있다.
다음 도 7에 도시한 바와 같이, 감광막 패턴을 제거한 후 소스 전극(273C, 273V, 273I) 및 드레인 전극(275C, 275V, 275I)을 마스크로 노출된 제2 규소 패턴, 리드 아웃 트랜지스터의 저항성 접촉 패턴 및 가시광선 감지 트랜지스터(TrV)의 저항성 접촉 패턴을 제거하여 적외선 감지 트랜지스터(TrI)의 저항성 접촉 부재(263I, 265I), 리드 아웃 트랜지스터의 저항성 접촉 부재(263C, 265C) 및 가시광선 감지 트랜지스터(TrV)의 저항성 접촉 부재(263V, 265V)를 완성한다.
본 발명의 실시예에서는 리드 아웃 트랜지스터 및 가시광선 감지 트랜지스터의 도전성 불순물을 포함하는 규소막 및 식각 방지막을 연속 증착한 후, 제1 식각 방지 패턴(4a)을 남겨둠으로써 제1 식각 방지 패턴(4a) 아래의 저항성 접촉 부재(263V, 265V, 263C, 265C)가 공정 중에 노출되지 않으므로 저항성 접촉 부재의 접촉 특성이 감소되는 것을 방지할 수 있다.
이후, 도 2에서와 같이, 기판(210) 위에 보호막(250)을 형성한 후 식각하여 접촉 구멍(225I)을 형성한다. 그리고 보호막(250) 위에 금속막을 형성한 후 패터닝하여 리드 아웃 트랜지스터의 상부 게이트 전극(224C), 적외선 감지 트랜지스터의 상부 게이트 전극(224I), 가시광선 감지 트랜지스터의 상부 게이트 전극(224V)를 형성한다.
이상, 본 발명의 실시예들을 설명하였지만 실시예들은 단지 하기의 특허청구범위에 기재된 본 발명의 보호범위를 설명하기 위한 '예'들이며 본 발명의 보호범위를 한정하지 않는다. 또한, 본 발명의 보호범위는 특허청구범위와 기술적으로 균등한 범위까지 확대될 수 있다.
4a: 제1 식각 방지 패턴 4b: 제2 식각 방지 패턴
40: 식각 방지층 210: 기판
210I: 광차단층 211I: 하부 게이트 전극
221: 제1 신호선
224C, 224V, 224I: 게이트 전극 225I: 접촉 구멍
230: 차단 절연막 240: 버퍼층
250: 보호막 254C, 254V, 254I: 반도체
263C, 265C, 263I, 265I, 263V, 265V: 저항성 접촉 부재
264C, 264V, 264I: 저항성 접촉 패턴
271: 제2 신호선
273C, 273I, 273V: 소스 전극 275C, 275I, 275V: 드레인 전극
273C1, 273I1, 273V1: 소스 전극의 하부막
275C1, 275I1, 275V1: 드레인 전극의 하부막
273C2, 273I2, 273V2: 소스 전극의 상부막
275C2, 275I2, 275V2: 드레인 전극의 상부막

Claims (23)

  1. 기판 위에 형성되어 있는 반도체,
    상기 반도체 위에 형성되어 있는 저항성 접촉 부재,
    상기 저항성 접촉 부재 위에 위치하는 식각 방지층,
    상기 식각 방지층 위에 형성되어 있는 소스 전극 및 드레인 전극,
    상기 소스 전극 및 드레인 전극 위에 형성되어 있는 보호막, 그리고
    상기 보호막 위에 형성되어 있는 게이트 전극
    을 포함하고,
    상기 식각 방지층은 소스 전극 및 드레인 전극과 동일한 물질로 이루어지는 가시광선 감지 트랜지스터.
  2. 제1항에서,
    상기 소스 전극 및 드레인 전극은 하부막, 상기 하부막 위에 위치하는 상부막을 포함하는 가시광선 감지 트랜지스터.
  3. 제2항에서,
    상기 하부막은 티타늄으로 이루어지고, 상기 상부막은 구리로 이루어지며,
    상기 식각 방지층은 티타늄으로 이루어지는 가시광선 감지 트랜지스터.
  4. 제3항에서,
    상기 식각 방지층은 300Å이하의 두께로 형성되어 있는 가시광선 감지 트랜지스터.
  5. 제1항에서,
    상기 반도체는 비정질 실리콘으로 이루어지는 가시광선 감지 트랜지스터.
  6. 기판 위에 위치하는 광차단층,
    상기 광차단층 위에 위치하는 차단 절연막,
    상기 차단 절연막 위에 위치하는 버퍼층 및 가시광선 감지 트랜지스터,
    상기 버퍼층 위에 위치하는 적외선 감지 트랜지스터
    를 포함하고,
    상기 가시광선 감지 트랜지스터는 상기 차단 절연막 위에 형성되어 있는 반도체,
    상기 반도체 위에 위치하며 분리되어 쌍을 이루는 저항성 접촉 부재, 상기 저항성 접촉 부재 위에 위치하는 식각 방지층, 상기 식각 방지층 위에 위치하는 소스 전극 및 드레인 전극을 포함하고,
    상기 식각 방지층은 상기 소스 전극 및 드레인 전극과 동일한 물질로 이루어지는 표시 장치.
  7. 제6항에서,
    상기 소스 전극 및 드레인 전극은 하부막, 상기 하부막 위에 위치하는 상부막을 포함하는 표시 장치.
  8. 제7항에서,
    상기 하부막은 티타늄으로 이루어지고, 상기 상부막은 구리로 이루어지며,
    상기 식각 방지층은 티타늄으로 이루어지는 표시 장치.
  9. 제8항에서,
    상기 식각 방지층은 300Å이하의 두께로 형성되어 있는 표시 장치.
  10. 제6항에서,
    상기 식각 방지층은 상기 저항성 접촉 부재와 동일한 평면 패턴을 가지는 표시 장치.
  11. 제6항에서,
    상기 가시광선 감지 트랜지스터의 반도체는 비정질 실리콘으로 이루어지고,
    상기 적외선 감지 트랜지스터의 반도체는 미세결정 실리콘, 비정질 실리콘게르마늄 또는 비정질 게르마늄으로 이루어지는 표시 장치.
  12. 제11항에서,
    상기 적외선 감지 트랜지스터의 반도체와 상기 버퍼층은 동일한 평면 패턴을 가지는 표시 장치.
  13. 제6항에서,
    상기 광차단층과 상기 차단 절연막 사이에 위치하며 상기 적외선 감지 트랜지스터의 게이트 전극과 전기적으로 연결되는 하부 게이트 전극을 더 포함하는 표시 장치.
  14. 제6항에서,
    상기 광차단층은 비정질 게르마늄 또는 비정질 실리콘 게르마늄인 적외선 감지 트랜지스터.
  15. 기판 위에 광차단층을 형성하는 단계,
    상기 광차단층 위에 차단 절연막을 형성하는 단계,
    상기 차단 절연막 위에 가시광선 감지 트랜지스터의 반도체, 상기 반도체 위에 위치하는 제1 저항성 접촉 패턴, 제1 식각 방지 패턴, 제2 식각 방지 패턴을 형성하는 단계,
    상기 차단 절연막 위에 버퍼층, 상기 버퍼층 위에 위치하는 적외선 감지 트랜지스터의 반도체, 상기 반도체 위에 위치하는 제2 저항성 접촉 패턴을 형성하는 단계,
    상기 제1 저항성 접촉 패턴을 형성한 후 또는 상기 제2 저항성 접촉 패턴을 형성한 후에 상기 제2 식각 방지 패턴을 제거하여 상기 제1 식각 방지 패턴을 노출하는 단계,
    상기 제1 식각 방지 패턴 및 상기 제2 저항성 접촉 패턴 위에 각각 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극을 마스크로 상기 제1 식각 방지 패턴 및 상기 제1 저항성 접촉 패턴을 식각하여 식각 방지층 및 제1 저항성 접촉 부재를 형성하는 단계,
    상기 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극을 마스크로 상기 제2 저항성 접촉 패턴을 식각하여 제2 저항성 접촉 부재를 형성하는 단계
    를 포함하고,
    상기 제1 식각 방지 패턴은 상기 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 상기 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 형성하는 표시 장치의 제조 방법.
  16. 기판 위에 광차단층을 형성하는 단계,
    상기 광차단층 위에 차단 절연막을 형성하는 단계,
    상기 차단 절연막 위에 비정질 규소막, 도전성 불순물을 포함하는 규소막, 제1 식각 방지막 및 제2 식각 방지막을 형성하는 단계,
    상기 제2 식각 방지막 위에 감광막 패턴을 형성한 후 상기 감광막 패턴을 마스크로 상기 제2 식각 방지막, 제1 식각 방지막, 도전성 불순물을 포함하는 규소막 및 비정질 규소막을 식각하여 제2 식각 방지 패턴, 제1 식각 방지 패턴, 제1 저항성 접촉 패턴 및 가시광선 감지 트랜지스터의 반도체를 형성하는 단계,
    상기 제2 식각 방지 패턴을 제거하여 상기 제1 식각 방지 패턴을 노출하는 단계,
    상기 차단 절연막 위에 버퍼층, 상기 버퍼층 위에 위치하는 적외선 감지 트랜지스터의 반도체, 상기 반도체 위에 위치하는 제2 저항성 접촉 패턴을 형성하는 단계,
    상기 제1 식각 방지 패턴 및 상기 제2 저항성 접촉 패턴 위에 각각 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극을 마스크로 상기 제1 식각 방지 패턴 및 상기 제1 저항성 접촉 패턴을 식각하여 식각 방지층 및 제1 저항성 접촉 부재를 형성하는 단계,
    상기 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극을 마스크로 상기 제2 저항성 접촉 패턴을 식각하여 제2 저항성 접촉 부재를 형성하는 단계
    를 포함하고,
    상기 제1 식각 방지 패턴은 상기 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 상기 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 형성하는 표시 장치의 제조 방법.
  17. 기판 위에 광차단층을 형성하는 단계,
    상기 광차단층 위에 차단 절연막을 형성하는 단계,
    상기 차단 절연막 위에 가시광선 감지 트랜지스터의 반도체, 상기 반도체 위에 위치하는 제1 저항성 접촉 패턴, 제1 식각 방지 패턴, 제2 식각 방지 패턴을 형성하는 단계,
    상기 차단 절연막 위에 버퍼층, 상기 버퍼층 위에 위치하는 적외선 감지 트랜지스터의 반도체, 상기 반도체 위에 위치하는 제2 저항성 접촉 패턴을 형성하는 단계,
    상기 제2 저항성 접촉 패턴을 형성한 후 상기 제2 식각 방지 패턴을 제거하여 상기 제1 식각 방지 패턴을 노출하는 단계,
    상기 제1 식각 방지 패턴 및 상기 제2 저항성 접촉 패턴 위에 각각 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극을 마스크로 상기 제1 식각 방지 패턴 및 상기 제1 저항성 접촉 패턴을 식각하여 식각 방지층 및 제1 저항성 접촉 부재를 형성하는 단계,
    상기 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극을 마스크로 상기 제2 저항성 접촉 패턴을 식각하여 제2 저항성 접촉 부재를 형성하는 단계
    를 포함하고,
    상기 제1 식각 방지 패턴은 상기 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 상기 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 형성하는 표시 장치의 제조 방법.
  18. 제15항 내지 제17항 중 어느 한 항에서,
    상기 가시광선 감지 트랜지스터의 소스 전극 및 드레인 전극과 상기 적외선 감지 트랜지스터의 소스 전극 및 드레인 전극은 하부막과 하부막 위에 위치하는 상부막으로 형성하는 표시 장치의 제조 방법.
  19. 제18항에서,
    상기 하부막은 티타늄으로 형성하고,
    상기 상부막은 구리로 형성하는 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 제1 식각 방지 패턴은 티타늄으로 형성하고,
    상기 제2 식각 방지 패턴은 구리로 형성하는 표시 장치의 제조 방법.
  21. 제20항에서,
    상기 제1 식각 방지 패턴의 두께와 상기 제2 식각 방지 패턴의 두께의 합은 500Å이하인 표시 장치의 제조 방법.
  22. 제21항에서,
    상기 제1 식각 방지 패턴의 두께는 300Å이하인 표시 장치의 제조 방법.
  23. 제15항에서,
    상기 적외선 감지 트랜지스터의 반도체, 상기 반도체 위에 위치하는 제2 저항성 접촉 패턴을 형성하는 단계는
    상기 차단 절연막 위에 버퍼막, 제1 규소막, 제2 규소막을 연속하여 증착하는 단계,
    상기 제2 규소막 위에 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 제2 규소막, 제1 규소막 및 버퍼막을 식각하여 형성하는 단계를 포함하는 표시 장치의 제조 방법.



KR1020100077962A 2010-08-12 2010-08-12 가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법 KR101699399B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100077962A KR101699399B1 (ko) 2010-08-12 2010-08-12 가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법
US13/208,040 US8450740B2 (en) 2010-08-12 2011-08-11 Visible sensing transistor, display panel and manufacturing method thereof
US13/872,605 US8735893B2 (en) 2010-08-12 2013-04-29 Visible sensing transistor, display panel and manufacturing method thereof
US14/251,282 US9128341B2 (en) 2010-08-12 2014-04-11 Visible sensing transistor, display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100077962A KR101699399B1 (ko) 2010-08-12 2010-08-12 가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120015668A true KR20120015668A (ko) 2012-02-22
KR101699399B1 KR101699399B1 (ko) 2017-01-25

Family

ID=45564163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100077962A KR101699399B1 (ko) 2010-08-12 2010-08-12 가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (3) US8450740B2 (ko)
KR (1) KR101699399B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140105092A (ko) * 2013-02-21 2014-09-01 삼성디스플레이 주식회사 표시 기판, 이를 포함하는 표시 패널 및 이의 제조 방법
US10079326B2 (en) 2015-04-09 2018-09-18 Samsung Display Co. Ltd. Optical sensor and method of manufacture
KR20210004532A (ko) * 2019-07-05 2021-01-13 고려대학교 산학협력단 수광 소자 및 이를 이용한 광 측정 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102067669B1 (ko) * 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20180064629A (ko) 2016-12-05 2018-06-15 삼성디스플레이 주식회사 표시 장치
CN113764533A (zh) * 2017-08-24 2021-12-07 上海耕岩智能科技有限公司 红外光敏晶体管、红外光侦测器件、显示装置、制备方法
KR20200047938A (ko) * 2018-10-26 2020-05-08 삼성디스플레이 주식회사 표시 장치
CN115207003A (zh) * 2021-04-09 2022-10-18 和鑫光电股份有限公司 光感测装置的光感测单元
CN113702792B (zh) * 2021-08-12 2023-04-28 上海天马微电子有限公司 显示面板及其光感检测方法、显示装置
CN113551782B (zh) * 2021-09-18 2021-12-28 西安中科立德红外科技有限公司 与半导体集成电路cmos工艺兼容的芯片结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0361515A2 (en) * 1988-09-30 1990-04-04 Hitachi, Ltd. Thin film phototransistor and photosensor array using the same
EP0506378A1 (en) * 1991-03-27 1992-09-30 Canon Kabushiki Kaisha Thin film semiconductor device
KR20050033484A (ko) * 2003-10-06 2005-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR20090032928A (ko) * 2007-09-28 2009-04-01 프라임 뷰 인터내셔널 코오포레이션 리미티드 광센서 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
KR101282893B1 (ko) * 2006-06-30 2013-07-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101610846B1 (ko) * 2009-09-08 2016-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0361515A2 (en) * 1988-09-30 1990-04-04 Hitachi, Ltd. Thin film phototransistor and photosensor array using the same
EP0506378A1 (en) * 1991-03-27 1992-09-30 Canon Kabushiki Kaisha Thin film semiconductor device
KR20050033484A (ko) * 2003-10-06 2005-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR20090032928A (ko) * 2007-09-28 2009-04-01 프라임 뷰 인터내셔널 코오포레이션 리미티드 광센서 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140105092A (ko) * 2013-02-21 2014-09-01 삼성디스플레이 주식회사 표시 기판, 이를 포함하는 표시 패널 및 이의 제조 방법
US10079326B2 (en) 2015-04-09 2018-09-18 Samsung Display Co. Ltd. Optical sensor and method of manufacture
KR20210004532A (ko) * 2019-07-05 2021-01-13 고려대학교 산학협력단 수광 소자 및 이를 이용한 광 측정 방법

Also Published As

Publication number Publication date
KR101699399B1 (ko) 2017-01-25
US20120037912A1 (en) 2012-02-16
US8735893B2 (en) 2014-05-27
US20140218644A1 (en) 2014-08-07
US8450740B2 (en) 2013-05-28
US20130234142A1 (en) 2013-09-12
US9128341B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
KR20120015668A (ko) 가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법
KR101290709B1 (ko) 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
KR101592010B1 (ko) 표시 장치 및 그 제조 방법
KR101610846B1 (ko) 표시 장치 및 그 제조 방법
KR100660813B1 (ko) 엑스레이 디텍터용 어레이기판 제조방법
KR101291318B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
EP3550409B1 (en) Array substrate and manufacturing method therefor, and display panel
US8901691B2 (en) Touch sensing substrate and method of manufacturing the same
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US10725326B2 (en) Active matrix substrate and liquid crystal display device with touch sensor using the same
US9054266B2 (en) IR sensing transistor and manufacturing method of display device including the same
KR101681234B1 (ko) 표시 장치 및 그 제조 방법
US10989948B2 (en) Method for manufacturing active matrix substrate and method for manufacturing liquid crystal display device with touch sensor
GB2362509A (en) Thin film transistor (TFT) with front and back channel gates connected together
KR102068275B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US11079636B2 (en) Active matrix substrate, liquid crystal display device with touch sensor using active matrix substrate, and method for manufacturing active matrix substrate
JP2672524B2 (ja) 薄膜トランジスタ
JP6295543B2 (ja) 液晶表示装置及びその製造方法
CN112420748B (zh) 显示面板及显示面板的制备方法
KR20060001139A (ko) 대면적 글라스 기판의 더미 패턴 구조
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100920352B1 (ko) 박막 트랜지스터 표시판
KR20140090858A (ko) 어레이 기판 및 이의 제조방법
KR20040106771A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 4