KR101408687B1 - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents
액정표시장치용 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR101408687B1 KR101408687B1 KR1020070094918A KR20070094918A KR101408687B1 KR 101408687 B1 KR101408687 B1 KR 101408687B1 KR 1020070094918 A KR1020070094918 A KR 1020070094918A KR 20070094918 A KR20070094918 A KR 20070094918A KR 101408687 B1 KR101408687 B1 KR 101408687B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- drain
- insulating film
- semiconductor layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 230000001681 protective effect Effects 0.000 claims abstract description 41
- 239000011810 insulating material Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 133
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 22
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000008901 benefit Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 80
- 230000008569 process Effects 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910016027 MoTi Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
본 발명은 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것으로, 자세하게는 유기절연물질을 보호막으로 이용한 고개구율 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
이를 위해, 본 발명에서는 기판 상에 반도체층과 소스 및 드레인 전극과 데이터 배선을 형성하는 제 1 마스크 공정 단계와, 상기 반도체층과 소스 및 드레인 전극과 데이터 배선을 포함하는 기판 상에 상기 반도체층과 드레인 전극 각각의 일부를 노출하는 제 1 및 제 2 홀을 가지며, 유기절연물질 그룹 중 선택된 하나로 보호막을 형성하는 제 2 마스크 공정 단계와;
상기 제 1 및 제 2 홀을 포함하는 보호막 상에 무기절연물질 그룹 중 선택된 하나로 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 배선과 게이트 전극을 형성하는 제 3 마스크 공정 단계와, 상기 드레인 전극의 일부에 대응된 상기 게이트 절연막을 제거하여 드레인 콘택홀을 형성하는 제 4 마스크 공정 단계와, 상기 드레인 전극과 접촉된 화소 전극을 형성하는 제 5 마스크 공정 단계를 포함하는 것을 특징으로 한다.
전술한 구성은 추가적인 절연막을 구성하지 않으면서도 어레이 소자 간 막질 특성이 우수한 화소 설계를 제공할 수 있는 장점이 있다.
Description
본 발명은 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것으로, 자세하게는 유기절연물질을 보호막으로 이용한 고개구율 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
일반적으로, 평판형 표시장치의 하나인 액정표시장치는 음극선관(Cathode Ray Tube : CRT)에 비해 시인성이 우수하고 평균소비전력도 같은 화면크기의 음극선관에 비해 작을 뿐만 아니라 발열량도 작기 때문에 플라즈마 표시장치나 전계방출 표시장치와 함께 최근에 휴대폰이나 컴퓨터의 모니터, 텔레비전의 차세대 표시장치로서 각광받고 있다.
이러한 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 지니고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
이하, 첨부한 도면을 참조하여 종래에 따른 액정표시장치에 대해 설명하도록 한다.
도 1은 종래에 따른 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단하여 나타낸 단면도로, 어레이 기판과 컬러필터 기판이 대향 합착된 상태를 나타내고 있다.
도 1과 도 2에 도시한 바와 같이, 표시 영역(AA)과 비표시 영역(NAA)으로 구분된 컬러필터 기판(5)과 어레이 기판(10)이 대향 합착하고 있으며, 상기 양 기판(5, 10)의 이격된 사이에 액정층(15)이 개재되어 있다. 이때, 상기 컬러필터 기판(5)과 어레이 기판(10)과 액정층(15)을 포함하여 액정 패널(50)이라 한다.
상기 컬러필터 기판(5)의 투명 기판(1) 하부면에는 비표시 영역(NAA)으로 입사되는 빛을 차폐하기 위한 블랙 매트릭스(12)와, 상기 블랙 매트릭스(12) 하부에 색상을 구현하기 위한 적, 녹, 청 서브 컬러필터(14a, 14b, 14c)를 포함하는 컬러필터층(14)과, 상기 컬러필터층(14) 하부에 공통 전극(16)이 차례로 위치한다.
이때, 상기 컬러필터층(14)과 공통 전극(16) 사이에 평탄화를 위한 목적으로 오버 코트층(미도시)이 더욱 구성될 수 있다.
한편, 상기 어레이 기판(10)의 투명 기판(2) 상부면에는 일 방향으로 게이트 배선(20)과 상기 게이트 배선(20)에서 연장된 게이트 전극(25)이 구성된다. 상기 게이트 배선(20)과 게이트 전극(25) 상부 전면에는 무기절연물질 그룹 중 선택된 하나로 게이트 절연막(45)이 구성된다.
상기 게이트 절연막(45) 상에는 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(40)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(41)이 차례로 적층 형성된다. 이때, 상기 액티브층(40)과 오믹 콘택층(41)을 포함하여 반도체층(42)이라 한다.
상기 반도체층(42) 상에는 게이트 배선(20)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(30)과, 상기 데이터 배선(30)에서 연장된 소스 전극(32)과, 상기 소스 전극(32)과 이격된 드레인 전극(34)이 형성된다. 이때, 상기 게이트 전극(25)과 게이트 절연막(45)과 반도체층(42)과 소스 및 드레인 전극(32, 34)은 액정표시장치의 스위칭 역할을 하는 박막트랜지스터(T)를 이룬다.
여기서, 상기 소스 및 드레인 전극(32, 34)의 이격된 사이에 대응된 오믹 콘택층(41)을 양측으로 분리 구성하고, 그 하부의 액티브층(40)을 과식각하여 이 부분을 채널(ch)로 활용한다.
상기 박막트랜지스터(T) 상부 전면에는 보호막(55)이 구성된다. 이때, 상기 보호막(55)은 유전율이 작은 포토 아크릴(photo-acryl) 또는 벤조사이클로부텐(benzocyclobutene:BCB)을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성된다.
상기 드레인 전극(34)의 일부를 노출하는 드레인 콘택홀(CH1)을 포함하는 보 호막(55) 상에 드레인 전극(34)과 접촉된 화소 전극(70)이 화소 영역(P)에 대응하여 구성된다.
일반적으로, 상기 보호막(55)은 막질 특성이 우수한 장점으로 질화 실리콘(SiNx)과 산화 실리콘(SiO2) 등과 같은 무기절연물질 그룹 중에서 선택된 하나로 형성하였으나, 이러한 무기절연물질을 보호막(55)으로 이용할 경우 유전율이 크다는 단점으로 데이터 배선(30)과 화소 전극(70) 간의 기생 커패시턴스가 심하게 발생한다.
이러한 기생 커패시턴스로 인한 데이터 신호의 왜곡으로 크로스 토크(cross-talk)와 같은 화질 불량을 야기할 우려가 있어 데이터 배선(30)과 화소 전극(70)을 일정 간격 이격되도록 구성할 수밖에 없는 상황이었다.
뿐만 아니라, 양 기판(5, 10) 간의 합착 오차를 감안하여 데이터 배선(30)과 데이터 배선(30)의 양측에 대응된 화소 전극(70)을 차폐하기 위해 충분한 마진을 두고 블랙 매트릭스(12)를 설계하는 데 따른 개구율(aperture ratio)의 저하가 불가피하였다.
이러한 문제를 해결하기 위해, 무기절연물질에 비해 막질 특성이 우수하지는 못하지만 유전율이 작은 유기절연물질로 전술한 보호막(55)을 형성하는 것을 통해, 화소 전극(70)과 데이터 배선(30) 간의 기생 커패시턴스를 대폭 낮추는 방식이 주로 이용되고 있다.
이러한 방식은 유전율이 작은 보호막(55)에 의해 화소 전극(70)과 데이터 배 선(30)을 중첩되도록 설계하더라도 화소 전극(70)과 데이터 배선(30) 간의 기생 커패시턴스에 의해 데이터 신호가 왜곡되는 현상이 발생하지 않는 장점으로 고개구율을 구현할 수 있는 장점이 있다.
그러나, 전술한 유기절연물질로 형성된 보호막(55)은 막질 특성이 우수하지 못한 관계로 먼지나 이물과 같은 오염 물질에 쉽게 노출될 수 있다. 따라서, 이러한 보호막(55)에 덮여지는 채널(ch)부는 오프 전류에 따른 박막트랜지스터(T)의 동작 특성이 저하되는 문제를 유발할 수 있다.
또한, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속으로 형성된 화소 전극(70)은 보호막(55)과의 계면 특성이 나빠 신뢰성을 보장할 수 없는 상황이다.
이에 대한 대안으로, 상기 보호막(55)의 상측과 하측에 막질 특성이 우수한 무기절연물질로 제 1 및 제 2 절연막을 형성하는 방법이 이용되고 있는 추세이다.
이에 대해, 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 3은 도 1의 Ⅱ-Ⅱ선을 따라 절단하여 나타낸 단면도로, 상세하게는 도 1의 구성에서 유기절연물질로 이루어진 보호막의 상측과 하측에 제 1 및 제 2 절연막을 구성한 상태를 나타낸 도면으로 중복 설명은 피하도록 한다.
도시한 바와 같이, 기판(2) 상의 게이트 배선(도 1의 20) 및 게이트 전극(25) 상에 게이트 절연막(45)과 액티브 및 오믹 콘택층(40, 41)을 포함하는 반도체층(42)이 차례로 위치한다.
상기 반도체층(42) 상에는 데이터 배선(30)과 소스 및 드레인 전극(32, 34) 이 위치한다. 이때, 상기 소스 및 드레인 전극(32, 34)의 이격된 사이에 대응된 오믹 콘택층(41)을 양측으로 분리 구성하고, 그 하부의 액티브층(40)을 과식각하여 이 부분을 채널(ch)로 활용한다.
상기 데이터 배선(30)과 소스 및 드레인 전극(32, 34) 상에는 무기절연물질 그룹 중 선택된 하나로 제 1 절연막(54)이 구성된다. 이때, 상기 제 1 절연막(54)은 채널(ch)의 오프 전류(off current)에 의한 박막트랜지스터(T)의 동작 특성이 저하되는 것을 방지하는 기능을 한다.
또한, 상기 제 1 절연막(54)이 형성된 기판(10) 상에는 유기절연물질 그룹 중 선택된 하나로 보호막(55)이 형성되고, 상기 보호막(55) 상에는 무기절연물질 그룹 중 선택된 하나로 제 2 절연막(56)이 차례로 적층 형성된다.
상기 드레인 전극(34)의 일부에 대응된 제 2 절연막(56)과 보호막(55)과 제 1 절연막(54)을 차례로 제거하여 드레인 전극(34)의 일부가 노출된 드레인 콘택홀(CH1)이 형성된다.
그리고, 상기 드레인 콘택홀(CH1)을 통해 드레인 전극(34)과 접촉된 화소 전극(70)이 화소 영역(P)에 대응하여 상기 데이터 배선(30)에 중첩되도록 연장 형성된다. 이때, 상기 제 2 절연막(56)은 화소 전극(70)의 계면 특성을 개선하기 위해 화소 전극(70)과 보호막(55) 사이에 개재되도록 구성한다.
전술한 구성은 채널(ch)부에서의 오프 전류에 의한 박막트랜지스터(T)의 동작 불량을 방지할 수 있고, 화소 전극(70)의 계면 특성을 개선할 수 있는 장점이 있으나, 차례로 적층 형성된 제 1 절연막(54)과 보호막(55)과 제 2 절연막(56)을 일괄적으로 패턴하는 데 따른 공정적인 한계에 봉착해 있는 상황이다.
이를 상세히 설명하면, 상기 제 1 및 제 2 절연막(54, 56) 사이에 개재된 보호막(55)은 포토 아크릴 또는 벤조싸이클로부텐을 포함하는 유기절연물질을 디스펜서(dispenser)나 스핀 코터기(spin coater)를 이용하여 기판(2) 상에 균일하게 도포하여 형성하고 있다.
그러나, 전술한 도포 공정의 특성 상 보호막(55)의 두께가 3μm에 육박하기 때문에, 건식 식각을 적용하여 제 2 절연막(56)과 보호막(55)과 제 1 절연막(54)을 일괄적으로 패턴하기 힘든 상황이다.
이러한 이유로 보호막(55) 하부의 제 1 절연막(54)을 제거하기 위한 추가적인 사진식각 공정에 따른 마스크 공정 수의 증가로 장비 초기 투자비와 제조원가가 상승하는 결과를 초래할 뿐만 아니라, 제 1 및 제 2 절연막(54, 56)을 형성하는 데 따른 추가적인 공정 및 생산 단가를 상승시키는 문제가 있다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 추가적인 절연막을 구성하지 않으면서도 어레이 소자 간 막질 특성이 우수한 고개구율 액정표시장치용 어레이 기판을 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판은 기판 상에 구성된 반도체층과, 상기 반도체층 상에 일 방향으로 구성된 데이터 배선과, 상기 데이터 배선에서 연장되고 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격된 드레인 전극과, 상기 소스 및 드레인 전극과 데이터 배선의 상부를 덮으며, 상기 소스 및 드레인 전극의 이격된 사이로 노출된 상기 반도체층과 상기 드레인 전극의 일부를 각각 노출하는 제 1 및 제 2 홀을 포함하는 보호막과;
상기 제 1 및 제 2 홀을 덮으며, 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 포함하는 게이트 절연막과, 상기 게이트 절연막 상의 게이트 배선과, 상기 게이트 배선에서 연장되고 상기 게이트 절연막을 사이에 두고 상기 반도체층과 중첩된 게이트 전극과, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉된 화소 전극을 포함하는 것을 특징으로 한다.
이때, 상기 반도체층은 순수 비정질 실리콘으로 이루어진 액티브층과 불순물을 포함하는 비정질 실리콘으로 이루어진 오믹 콘택층을 포함하며, 상기 소스 및 드레인 전극의 이격된 사이에 위치하는 상기 오믹 콘택층을 분리 구성하고, 양측으로 분리된 상기 오믹 콘택층의 사이에 대응된 상기 액티브층을 과식각하여 이 부분을 채널로 구성한다.
상기 채널은 상기 게이트 절연막에 덮여지며, 상기 화소 전극과 상기 보호막 사이에 상기 게이트 절연막이 위치하는 것을 특징으로 한다.
또한, 상기 게이트 절연막은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 구성되고, 상기 보호막은 포토 아크릴과 벤조사이클 로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성된다.
상기 데이터 배선의 일 끝단에는 데이터 패드와, 상기 데이터 패드를 덮는 상기 보호막의 일부가 제거된 제 3 홀과, 상기 제 3 홀을 덮는 상기 게이트 절연막의 일부가 제거된 데이터 패드 콘택홀을 통해 상기 데이터 패드와 접촉된 데이터 패드 전극을 더욱 포함한다.
상기 게이트 배선의 일 끝단에는 게이트 패드와 상기 게이트 패드와 접촉된 게이트 패드 전극을 더욱 포함하며, 상기 반도체층은 다결정 실리콘으로 이루어진 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판은 기판 상에 반도체층과 소스 및 드레인 전극과 데이터 배선을 형성하는 단계와, 상기 반도체층과 소스 및 드레인 전극과 데이터 배선을 포함하는 기판 상에 상기 반도체층과 드레인 전극 각각의 일부를 노출하는 제 1 및 제 2 홀을 가지며, 유기절연물질 그룹 중 선택된 하나로 보호막을 형성하는 단계와;
상기 제 1 및 제 2 홀을 포함하는 상기 보호막 상에 무기절연물질 그룹 중 선택된 하나로 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 배선과 게이트 전극을 형성하는 단계와, 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 형성하는 단계와, 상기 드레인 전극과 접촉된 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 반도체층은 순수 비정질 실리콘으로 이루어진 액티브층과 불순물을 포함하는 비정질 실리콘으로 이루어진 오믹 콘택층을 포함하며, 상기 소스 및 드레인 전극의 이격된 사이에 위치하는 상기 오믹 콘택층을 분리 구성하고, 양측으로 분리된 상기 오믹 콘택층의 사이에 대응된 상기 액티브층을 과식각하여 이 부분을 채널로 형성한다.
상기 채널은 상기 게이트 절연막에 덮여지며, 상기 화소 전극과 상기 보호막 사이에 상기 게이트 절연막이 위치하는 것을 특징으로 한다.
또한, 상기 게이트 절연막은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 형성되고, 상기 보호막은 포토 아크릴과 벤조사이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된다.
상기 데이터 배선의 일 끝단에는 데이터 패드와, 상기 데이터 패드를 덮는 상기 보호막의 일부가 제거된 제 3 홀과, 상기 제 3 홀을 덮는 상기 게이트 절연막의 일부가 제거된 데이터 패드 콘택홀을 통해 상기 데이터 패드와 접촉된 데이터 패드 전극을 더욱 포함한다.
상기 게이트 배선의 일 끝단에는 게이트 패드와 상기 게이트 패드와 접촉된 게이트 패드 전극을 더욱 포함하며, 상기 반도체층은 다결정 실리콘으로 형성된 것을 특징으로 한다.
본 발명에서는 첫째, 막질 특성이 우수한 무기절연물질로 채널을 보호하는 것을 통해 오프 전류에 의한 박막트랜지스터의 동작 불량을 방지할 수 있다.
둘째, 화소 전극과 보호막 사이에 게이트 절연막을 개재하는 것을 통해 화소 전극의 계면 특성을 개선할 수 있다.
셋째, 추가적인 절연막을 구성할 필요가 없어 생산 비용을 절감할 수 있다.
넷째, 마스크 공정을 감소할 수 있다.
--- 실시예 ---
본 발명에서는 유기절연물질을 이용한 고개구율 액정표시장치용 어레이 기판에서, 추가적인 절연막을 구성하지 않으면서도 어레이 소자 간 막질 특성이 우수한 화소 설계를 제공하는 것을 특징으로 한다.
또한, 고개구율 액정표시장치용 어레이 기판을 5 마스크 공정으로 제작하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치에 대해 설명하도록 한다.
도 4는 본 발명에 따른 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이고, 도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절단하여 나타낸 단면도이다.
도 4와 도 5에 도시한 바와 같이, 기판(100) 상에 스위칭 영역(S)과 화소 영역(P)과 데이터 영역(D)을 정의하고, 상기 다수의 영역(S, P, D)이 정의된 기판(100) 상의 스위칭 영역(S)에 대응하여 반도체층(142)을 구성한다.
상기 반도체층(142) 상에는 일 방향으로 데이터 배선(130)과, 상기 데이터 배선(130)의 일 끝단에 위치하는 데이터 패드(162)와, 상기 데이터 배선(130)에서 연장된 소스 전극(132)과 상기 소스 전극(132)에서 이격된 드레인 전극(134)을 구성한다.
상기 반도체층(142)은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(140)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(141)을 포함한다. 이때, 상기 소스 및 드레인 전극(132, 134) 하부에 위치하는 오믹 콘택층(141)을 분리 구성하고, 상기 오믹 콘택층(141) 하부로 노출된 액티브층(140)을 과식각하여 이 부분을 채널(ch)로 활용한다.
이때, 상기 데이터 배선(130)과 데이터 패드(162) 하부에는 제 1 및 제 2 반도체 패턴(140b, 141b)이 구성된다. 상기 제 1 및 제 2 반도체 패턴(140b, 141b)은 액티브 및 오믹 콘택층(140, 141)에서 각각 연장된 것으로, 마스크 공정 수의 절감을 위해 불가피하게 구성하고 있다.
상기 소스 및 드레인 전극(132, 134)과 데이터 배선(130)과 데이터 패드(162) 상부에는 포토 아크릴 또는 벤조싸이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 보호막(155)을 구성한다. 이때, 상기 보호막(155)은 채널(ch)부와 드레인 전극(134)과 데이터 패드(162) 각각의 일부를 노출하기 위한 채널 홀(H1)과 드레인 홀(H2)과 데이터 패드 홀(미도시)을 포함한다.
상기 채널 홀(H1)과 드레인 홀(H2)과 데이터 패드 홀(미도시)을 포함하는 보호막(155) 상에는 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 게이트 절연막(145)을 구성한다.
상기 게이트 절연막(145) 상에는 데이터 배선(130)과 수직 교차하여 화소 영 역(P)을 정의하는 게이트 배선(120)과, 상기 게이트 배선(120)의 일 끝단에 위치하는 게이트 패드(152)와, 상기 게이트 배선(120)에서 연장된 게이트 전극(125)을 구성한다.
상기 게이트 배선(120)과 데이터 배선(130)이 수직 교차하여 정의하는 영역을 화소 영역(P)이라 한다. 이때, 상기 게이트 배선(120)과 데이터 배선(130)의 교차지점에는 게이트 전극(125)과 게이트 절연막(145)과 반도체층(142)과 소스 및 드레인 전극(132, 134)을 포함하는 박막트랜지스터(T)가 위치한다.
이때, 상기 게이트 절연막(145)은 드레인 전극(134)과 데이터 패드(162) 각각의 일부를 노출하기 위한 드레인 콘택홀(CH2)과 데이터 패드 콘택홀(CH3)을 포함한다.
상기 게이트 전극(125)과 게이트 배선(120) 상에는 드레인 콘택홀(CH2)을 통해 드레인 전극(134)과 접촉된 화소 전극(170)을 화소 영역(P)에 대응하여 구성한다. 이때, 상기 화소 전극(170)은 데이터 배선(130)으로 연장하여 일부의 면적이 서로 중첩되도록 설계한다.
또한, 상기 게이트 패드(152)와 데이터 패드(162) 상에는 투명한 도전성 물질로 이루어진 게이트 패드 전극(154)과 데이터 패드 전극(164)을 각각 구성한다.
전술한 구성은 종래와 달리, 막질 특성이 우수한 무기절연물질로 이루어진 게이트 절연막(145)이 채널(ch)부를 보호하고 있을 뿐만 아니라, 상기 화소 전극(170)과 보호막(155) 사이에도 상기 게이트 절연막(145)이 위치하므로 화소 전극(170)의 접촉 특성을 개선할 수 있는 장점이 있다.
또한, 본 발명에서는 추가적인 절연막을 구성하지 않으면서도 어레이 소자 간 막질 특성이 우수한 화소 설계를 제공할 수 있고, 5 마스크 공정으로 고개구율 액정표시장치용 어레이 기판을 제작할 수 있는 장점이 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치용 어레이 기판의 제조방법을 통해 상세히 설명하도록 한다.
도 6a 내지 도 6h와 도 7a 내지 도 7h와 도 8a 내지 도 8h는 도 4의 Ⅴ-Ⅴ, Ⅶ-Ⅶ, Ⅷ-Ⅷ선을 따라 각각 절단하여 공정 순서에 따라 나타낸 공정 단면도이다.
도 6a 내지 도 6c와, 도 7a 내지 도 7c와, 도 8a 내지 도 8c는 제 1 마스크 공정 단계를 나타낸 공정 단면도이다.
도 6a 내지 도 8a에 도시한 바와 같이, 기판(100) 상에 스위칭 영역(S)과 화소 영역(P)과 게이트 영역(G)과 데이터 영역(D)을 정의하는 단계를 진행한다. 상기 다수의 영역(S, P, G, D)이 정의된 기판(100) 상에 순수 비정질 실리콘(a-Si:H)으로 이루어진 순수 비정질 실리콘층(140a)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 불순물 비정질 실리콘층(141a)을 차례로 적층 형성한다.
다음으로, 상기 순수 및 불순물 비정질 실리콘층(140a, 140b)이 형성된 기판(100) 상에 구리(Cu), 몰리브덴(Mo), 몰리브덴 합금(MoTi), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr) 등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상으로 소스 및 드레인 금속층(138)을 형성한다.
연속하여, 상기 소스 및 드레인 금속층(138)이 형성된 기판(100) 상에 포토레지스트를 도포하여 감광층(180)을 형성하고, 상기 감광층(180)과 이격된 상측에 투과부(A)와 반투과부(B)와 차단부(C)로 구성된 하프톤 마스크(HTM)를 정렬하는 단계를 진행한다.
상기 하프톤 마스크(HTM)는 반투과부(B)에 반투명막을 형성하여 빛의 강도를 낮추거나 빛의 투과량을 낮추어 감광층(180)이 불완전 노광될 수 있도록 하는 기능을 한다. 이때, 상기 하프톤 마스크(HTM) 이외에 반투과부(B)에 슬릿 형상을 두어 빛의 투과량을 조절하는 슬릿 마스크가 이용될 수 있다.
또한, 상기 차단부(C)는 빛을 완전히 차단하는 기능을 하고, 상기 투과부(A)는 빛을 투과시켜 빛에 노출된 감광층(180)이 화학적 변화, 즉 완전 노광되도록 하는 기능을 한다.
이때, 상기 스위칭 영역(S)에 대응하여 양측의 차단부(C) 사이에 반투과부(B)가 위치하도록 하고, 상기 데이터 영역(D)에 대응하여 차단부(C)가 위치하도록 하며, 이를 제외한 전 영역은 투과부(A)가 위치하도록 한다.
다음으로, 도 6b 내지 도 8b에 도시한 바와 같이, 전술한 하프톤 마스크(도 6a 내지 도 8a의 HTM)와 이격된 상부에서 노광 및 현상하는 공정을 진행하면, 상기 스위칭 영역(S)의 양 차단부(도 6a의 C)에서는 그 두께 변화가 없고, 상기 양 차단부(도 6a의 C) 사이의 반투과부(도 6a의 C)에 대응하여 그 두께가 절반 정도로 낮아진 제 1 감광 패턴(182)이 형성된다.
또한, 상기 데이터 영역(D)에 대응하여 그 두께 변화가 없는 제 2 및 제 3 감광 패턴(184, 186)이 각각 형성되고, 이를 제외한 전 영역에 대응된 감광층(도 6a 내지 도 8a의 180)은 모두 제거되어 그 하부의 소스 및 드레인 금속층(도 6a 내 지 도 8a의 138)이 노출된다.
다음으로, 상기 제 1 내지 제 3 감광 패턴(182, 184, 186)을 마스크로 이용하고, 노출된 소스 및 드레인 금속층(도 6a 내지 도 8a의 138)을 제 1 마스크로 패턴하여, 상기 스위칭 영역(S)에 대응하여 액티브층(140)과 오믹 콘택층(141)과 소스 및 드레인 패턴(136)을 차례로 적층 형성하고, 상기 데이터 영역(D)에 대응하여 제 1 및 제 2 반도체 패턴(140b, 141b)을 포함하는 데이터 배선(130) 및 데이터 패드(162)를 각각 형성한다.
이때, 상기 제 1 및 제 2 반도체 패턴(140b, 141b)은 액티브 및 오믹 콘택층(140, 141)에서 각각 연장된 것으로, 마스크 공정 수를 줄이기 위해 데이터 배선(130) 및 데이터 패드(162)의 하부에 불가피하게 구성하고 있다.
도 6c 내지 도 8c에 도시한 바와 같이, 상기 제 1 내지 제 3 감광 패턴(도 6b 내지 도 8b의 182, 184, 186)을 애싱하는 단계를 진행하면, 제 1 내지 제 3 감광 패턴(182, 184, 186)의 두께가 절반 정도로 낮아진다. 특히, 제 1 감광 패턴(182)은 반투과부(도 6a의 B)에 대응된 부분이 모두 제거되어 이 부분에 대응된 소스 및 드레인 패턴(도 6b의 136)이 노출된다.
다음으로, 상기 제 1 내지 제 3 감광 패턴(182, 184, 186)을 마스크로 이용하고, 상기 노출된 소스 및 드레인 패턴(도 6b의 136)을 습식식각 공정으로 패턴하여, 양측으로 이격된 소스 및 드레인 전극(132, 134)을 형성한다. 연속하여, 상기 소스 및 드레인 전극(132, 134)의 이격된 사이로 노출된 오믹 콘택층(141)을 양측으로 분리 구성하고, 양측으로 분리된 오믹 콘택층(141)의 사이에 대응된 액티브 층(140)을 과식각하여 이 부분을 채널(ch)로 활용한다.
이때, 상기 액티브층(140)과 오믹 콘택층(141)을 포함하여 반도체층(142)이라 한다.
다음으로, 상기 제 1 내지 제 3 감광 패턴(182, 184, 186)을 스트립 공정으로 제거한다.
이상으로, 전술한 공정 단계를 통해 최종적으로 제 1 마스크 공정 단계가 완료된다.
도 6d 및 도 6e와, 도 7d 및 도 7e와, 도 8d 및 도 8e는 제 2 마스크 공정 단계를 나타낸 공정 단면도이다.
도 6d 내지 도 8d에 도시한 바와 같이, 상기 반도체층(142)과 소스 및 드레인 전극(132, 134)과 데이터 배선(130) 등이 형성된 기판(100) 상부 전면에 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 보호막(155)을 형성한다.
다음으로, 도 6e 내지 도 8e에 도시한 바와 같이, 상기 채널(ch)부와 드레인 전극(134)과 데이터 패드(162) 각각에 대응된 보호막(155)을 제 2 마스크로 패턴하여, 상기 채널(ch)부와 드레인 전극(134)과 데이터 패드(162)의 일부를 노출하는 채널 홀(H1)과 드레인 홀(H2)과 데이터 패드 홀(H3)을 각각 형성한다.
제 2 마스크 공정에서는, 특히 채널(ch)부에 대응된 액티브층(140)의 노출된 표면에 보호막(155)이 존재하지 않도록 채널 홀(H1)을 형성하는 데 그 특징이 있다.
도 6f 내지 도 8f는 제 3 마스크 공정 단계를 나타낸 공정 단면도이다.
도 6f 내지 도 8f에 도시한 바와 같이, 상기 채널 홀(H1)과 드레인 홀(H2)과 데이터 패드 홀(H3)을 포함하는 보호막(155) 상에 전술한 무기절연물질 그룹 중 선택된 하나로 게이트 절연막(145)을 형성한다.
다음으로, 상기 게이트 절연막(145)이 형성된 기판(100) 상에 전술한 도전성 금속 그룹 중 선택된 하나 또는 그 이상으로 게이트 금속층(미도시)을 형성하고 이를 제 3 마스크로 패턴하여, 상기 게이트 영역(G)에 대응하여 일 끝단에 게이트 패드(152)를 가지는 게이트 배선(도 4의 120)과 상기 게이트 배선(도 4의 120)에서 연장된 게이트 전극(125)을 형성한다.
이때, 상기 게이트 전극(125)과 게이트 절연막(145)과 반도체층(142)과 소스 및 드레인 전극(132, 134)은 스위칭 역할을 하는 박막트랜지스터(T)를 이룬다.
전술한 구성은 채널(ch)부에 대응된 보호막(155) 대신, 막질 특성이 우수한 게이트 절연막(145)이 채널(ch)부를 보호하는 구조로 박막트랜지스터(T)의 구동 특성이 저하되는 것을 미연에 방지할 수 있다.
다시 말해, 종래에는 채널(ch)부 상의 보호막(155)이 유기절연물질로 형성되었던 관계로, 상기 유기절연물질을 통해 먼지나 이물과 같은 오염 물질의 침투가 용이하였으나, 본 발명에서와 같이 막질 특성이 우수한 무기절연물질로 채널(ch)부를 보호하도록 설계하는 것을 통해 박막트랜지스터(T)의 구동 특성을 개선할 수 있는 장점이 있다.
도 6g 내지 도 8g는 제 4 마스크 공정 단계를 나타낸 공정 단면도이다.
도 6g 내지 도 8g에 도시한 바와 같이, 상기 드레인 전극(134)과 데이터 패드(162) 각각의 일부에 대응된 게이트 절연막(145)을 제 4 마스크로 패턴하여, 상기 드레인 전극(134)을 노출하는 드레인 콘택홀(CH2)과 데이터 패드(162)를 노출하는 데이터 패드 콘택홀(CH3)을 각각 형성한다.
이때, 본 발명에서는 종래와 달리 드레인 전극(134)과 데이터 패드(162)의 일부를 노출하는 단계에 보호막(155)과 게이트 절연막(145)을 동시에 패턴하는 것이 아니라, 각각의 홀(H2, H3) 및 콘택홀(CH2, CH3)을 이원화하여 형성할 수 있는 구조로 추가적인 마스크 공정을 필요로 하지 않는 장점이 있다.
도 6h 내지 도 8h는 제 5 마스크 공정 단계를 나타낸 공정 단면도이다.
도 6h 내지 도 8h에 도시한 바와 같이, 상기 드레인 콘택홀(CH2)과 데이터 패드 콘택홀(CH3)을 포함하는 게이트 절연막(145) 상에 인듐-틴-옥사이드와 인듐-징크-옥사이드를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여 투명 금속층(미도시)을 형성하고 이를 제 5 마스크로 패턴하여, 상기 드레인 콘택홀(CH2)을 통해 드레인 전극(134)과 접촉된 화소 전극(170)을 화소 영역(P)에 대응하여 형성한다.
이와 동시에, 상기 데이터 패드 콘택홀(CH3)을 통해 데이터 패드(162)와 접촉된 데이터 패드 전극(164)과, 상기 게이트 패드(150)와 접촉된 게이트 패드 전극(152)을 각각 형성한다.
이때, 본 발명에서는 화소 전극(170)과 보호막(155) 사이에 무기절연물질로 이루어진 게이트 절연막(145)이 위치하므로 화소 전극(170)의 계면 특성을 개선할 수 있는 장점이 있다.
이상으로, 전술한 공정을 통해 본 발명에 따른 액정표시장치용 어레이 기판을 5 마스크 공정으로 제작할 수 있다.
지금까지 살펴본 바와 같이, 본 발명에서는 추가적인 절연막을 사용하지 않으면서 소자 특성이 우수한 고개구율 액정표시장치용 어레이 기판을 5 마스크 공정으로 제작할 수 있다.
이때, 본 발명은 공통 전극과 화소 전극이 동일한 평면상에 형성되는 횡전계 방식 액정표시장치에 적용할 수 있을 뿐만 아니라, 반도체층이 다결정 실리콘으로 이루어진 폴리 실리콘 액정표시장치에도 적용할 수 있다는 것은 당업자에게 있어 자명한 사실일 것이다.
따라서, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 사상 및 정신을 벗어나지 않는 한도내에서 다양한 변형 및 변경이 가능하다는 것은 주지의 사실이다.
도 1은 종래에 따른 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단하여 나타낸 단면도.
도 3은 도 1의 Ⅱ-Ⅱ선을 따라 절단하여 나타낸 단면도.
도 4는 본 발명에 따른 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절단하여 나타낸 단면도.
도 6a 내지 도 6h는 도 4의 Ⅴ-Ⅴ선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도.
도 7a 내지 도 7h는 도 4의 Ⅶ-Ⅶ선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도.
도 8a 내지 도 8h는 도 4의 Ⅷ-Ⅷ선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명*
100 : 기판 125 : 게이트 전극
130 : 데이터 배선 132 : 소스 전극
134 : 드레인 전극 140 : 액티브층
141 : 오믹 콘택층 140b, 141b : 제 1 및 제 2 반도체 패턴
142 : 반도체층 145 : 게이트 절연막
155 : 보호막 170 : 화소 전극
H1 : 채널 홀 H2 : 드레인 홀
CH2 : 드레인 콘택홀 ch : 채널
Claims (18)
- 기판과;상기 기판 상에 구성된 반도체층과;상기 반도체층 상에 일 방향으로 구성된 데이터 배선과, 상기 반도체층 상부로 이격되어 위치하는 소스 및 드레인 전극과;상기 소스 및 드레인 전극과 데이터 배선의 상부를 덮으며, 상기 소스 및 드레인 전극의 이격된 사이로 노출된 상기 반도체층과 상기 드레인 전극의 일부를 각각 노출하는 제 1 및 제 2 홀을 포함하는 보호막과;상기 제 1 및 제 2 홀을 덮으며, 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 포함하는 게이트 절연막과;상기 게이트 절연막 상의 게이트 배선과, 상기 게이트 배선에서 연장되고 상기 게이트 절연막을 사이에 두고 상기 반도체층과 중첩된 게이트 전극과;상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉된 화소 전극을 포함하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 반도체층은 순수 비정질 실리콘으로 이루어진 액티브층과 불순물을 포 함하는 비정질 실리콘으로 이루어진 오믹 콘택층을 포함하며, 상기 소스 및 드레인 전극의 이격된 사이에 위치하는 상기 오믹 콘택층을 분리 구성하고, 양측으로 분리된 상기 오믹 콘택층의 사이에 대응된 상기 액티브층을 과식각하여 이 부분을 채널로 구성한 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 2 항에 있어서,상기 채널은 상기 게이트 절연막에 덮여지는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 화소 전극과 상기 보호막 사이에 상기 게이트 절연막이 위치하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 게이트 절연막은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 보호막은 포토 아크릴과 벤조사이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 데이터 배선의 일 끝단에는 데이터 패드와, 상기 데이터 패드를 덮는 상기 보호막의 일부가 제거된 제 3 홀과, 상기 제 3 홀을 덮는 상기 게이트 절연막의 일부가 제거된 데이터 패드 콘택홀을 통해 상기 데이터 패드와 접촉된 데이터 패드 전극을 더욱 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 게이트 배선의 일 끝단에는 게이트 패드와 상기 게이트 패드와 접촉된 게이트 패드 전극을 더욱 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
- 기판을 준비하는 단계와;상기 기판 상에 반도체층을 형성하는 단계와;상기 반도체층 상부로 이격된 소스 및 드레인 전극과, 데이터 배선을 형성하는 단계와;상기 반도체층과 상기 소스 및 드레인 전극과 상기 데이터 배선을 포함하는 상기 기판 상에 상기 반도체층과 상기 드레인 전극 각각의 일부를 노출하는 제 1 및 제 2 홀을 가지며, 유기절연물질 그룹 중 선택된 하나로 보호막을 형성하는 단계와;상기 제 1 및 제 2 홀을 포함하는 상기 보호막 상에 무기절연물질 그룹 중 선택된 하나로 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 게이트 배선과 게이트 전극을 형성하는 단계와;상기 제 2 홀에 대응하여, 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 형성하는 단계와;상기 드레인 전극과 접촉된 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법.
- 제 10 항에 있어서,상기 반도체층은 순수 비정질 실리콘으로 이루어진 액티브층과 불순물을 포 함하는 비정질 실리콘으로 이루어진 오믹 콘택층을 포함하며, 상기 소스 및 드레인 전극의 이격된 사이에 위치하는 상기 오믹 콘택층을 분리 구성하고, 양측으로 분리된 상기 오믹 콘택층의 사이에 대응된 상기 액티브층을 과식각하여 이 부분을 채널로 형성한 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 제 11 항에 있어서,상기 채널은 상기 게이트 절연막에 덮여지는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 제 10 항에 있어서,상기 화소 전극과 상기 보호막 사이에 상기 게이트 절연막이 위치하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,상기 게이트 절연막은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,상기 보호막은 포토 아크릴과 벤조사이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 제 10 항에 있어서,상기 데이터 배선의 일 끝단에는 데이터 패드와, 상기 데이터 패드를 덮는 상기 보호막의 일부가 제거된 제 3 홀과, 상기 제 3 홀을 덮는 상기 게이트 절연막의 일부가 제거된 데이터 패드 콘택홀을 통해 상기 데이터 패드와 접촉된 데이터 패드 전극을 더욱 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,상기 게이트 배선의 일 끝단에는 게이트 패드와 상기 게이트 패드와 접촉된 게이트 패드 전극을 더욱 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 청구항 18은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,상기 반도체층은 다결정 실리콘으로 형성된 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070094918A KR101408687B1 (ko) | 2007-09-18 | 2007-09-18 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070094918A KR101408687B1 (ko) | 2007-09-18 | 2007-09-18 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090029572A KR20090029572A (ko) | 2009-03-23 |
| KR101408687B1 true KR101408687B1 (ko) | 2014-06-17 |
Family
ID=40696263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070094918A KR101408687B1 (ko) | 2007-09-18 | 2007-09-18 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101408687B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10608060B2 (en) | 2016-06-17 | 2020-03-31 | Samsung Display Co., Ltd. | Organic light emitting diode display and a method of manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010057025A (ko) * | 1999-12-17 | 2001-07-04 | 구본준, 론 위라하디락사 | 액정표시장치의 제조방법 |
| KR20050046164A (ko) * | 2003-11-13 | 2005-05-18 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| KR20070050255A (ko) * | 2005-11-10 | 2007-05-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 그 제조 방법 |
-
2007
- 2007-09-18 KR KR1020070094918A patent/KR101408687B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010057025A (ko) * | 1999-12-17 | 2001-07-04 | 구본준, 론 위라하디락사 | 액정표시장치의 제조방법 |
| KR20050046164A (ko) * | 2003-11-13 | 2005-05-18 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| KR20070050255A (ko) * | 2005-11-10 | 2007-05-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 그 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10608060B2 (en) | 2016-06-17 | 2020-03-31 | Samsung Display Co., Ltd. | Organic light emitting diode display and a method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090029572A (ko) | 2009-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101107246B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US8599336B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US8274616B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| KR20010046652A (ko) | 컬러필터를 포함한 액정표시장치와 제조방법 | |
| US7416926B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR20110061773A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20080000751A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20130061969A (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR20140083649A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20090077117A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR100908849B1 (ko) | 횡전계형 액정표시장치용 어레이 기판, 이의 제조방법 및 이를 포함하는 한 횡전계형 액정표시장치 | |
| KR101333266B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101228538B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070082090A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20080002202A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20130033676A (ko) | 프린지 필드 스위칭 모드 액정표시장치 | |
| KR101969429B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101799032B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| KR101897747B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101408687B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| KR20020056110A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR101390816B1 (ko) | 횡전계 방식 액정표시장치용 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 6 |