KR101390816B1 - 횡전계 방식 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents
횡전계 방식 액정표시장치용 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR101390816B1 KR101390816B1 KR1020070099348A KR20070099348A KR101390816B1 KR 101390816 B1 KR101390816 B1 KR 101390816B1 KR 1020070099348 A KR1020070099348 A KR 1020070099348A KR 20070099348 A KR20070099348 A KR 20070099348A KR 101390816 B1 KR101390816 B1 KR 101390816B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- common
- gate
- wiring
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 41
- 239000010408 film Substances 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 42
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 27
- 239000010409 thin film Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical group [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 18
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 79
- 239000011159 matrix material Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133738—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homogeneous alignment
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
Abstract
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 자세하게는 공통 전극과 화소 전극이 동일한 면에 형성된 횡전계 방식 액정표시장치용 어레이 기판에서 고개구율을 구현하는 것에 관한 것이다.
특히, 본 발명에서는 데이터 배선과 공통 전극 간의 기생 커패시턴스의 발생을 줄이기 위해 데이터 배선과 공통 전극 사이에 유기막 패턴을 구성하는 것을 특징으로 한다.
상기 유기막 패턴은 유전 상수가 작은 물질로 데이터 배선과 공통 전극 간의 기생 커패시턴스를 획기적으로 감소시킬 수 있는 장점이 있다. 특히, 본 발명에서는 이러한 유기막 패턴을 가지는 고개구율 액정표시장치용 어레이 기판을 4 마스크 공정으로 제작하는 것을 특징으로 한다.
Description
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 자세하게는 공통 전극과 화소 전극이 동일한 면에 형성된 횡전계 방식 액정표시장치용 어레이 기판에서 고개구율을 구현하는 것에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는 바, 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
이러한 액정표시장치는 하부 기판에 화소 전극이 형성되고, 상부 기판에 공통 전극이 형성되어 있는 구조로 두 전극 사이에 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부 기판의 공통 전극이 접지 역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다.
그러나, 이와 같은 액정표시장치는 시야각 특성이 우수하지 못한 단점을 갖고 있다. 이러한 단점을 극복하기 위한 여러 가지 방법이 제시되었는데, 그 중의 한 예가 횡전계 방식(In-Plane Switching Mode) 액정표시장치이다.
이하, 첨부한 도면을 참조하여 종래에 따른 횡전계 방식 액정표시장치에 대해 설명하도록 한다.
도 1은 종래의 일 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이다.
도시한 바와 같이, 기판(10) 상에 일 방향으로 게이트 배선(20)이 구성되고, 상기 게이트 배선(20)과 수직 교차하는 방향으로 데이터 배선(30)이 구성된다. 또한, 상기 게이트 배선(20)과 평행하게 이격하여 공통 배선(50)이 구성된다.
이때, 상기 게이트 배선(20)과 데이터 배선(30)이 수직 교차하여 정의하는 영역을 화소 영역(P)이라 한다. 상기 게이트 배선(20)과 데이터 배선(30)의 교차지 점에는 박막트랜지스터(T)가 구성된다.
상기 박막트랜지스터(T)는 게이트 배선(20)에서 연장된 게이트 전극(25)과, 상기 게이트 전극(25) 상의 반도체층(미도시)과, 상기 데이터 배선(30)에서 연장되고 반도체층과 접촉된 소스 전극(32)과, 상기 소스 전극(32)과 이격된 드레인 전극(34)을 포함한다.
상기 반도체층(미도시)은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(40)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(미도시)을 포함한다.
상기 드레인 전극(34)의 일부를 노출하는 드레인 콘택홀(CH1)을 통해 드레인 전극(34)과 접촉된 화소 전극(70)이 화소 영역(P)에 대응하여 구성된다.
이때, 상기 화소 전극(70)은 드레인 전극(34)과 접촉된 연장부(70a)와, 상기 연장부(70a)에서 데이터 배선(30)과 평행하도록 화소 영역(P)으로 수직 분기된 다수의 수직부(70b)를 포함한다. 일반적으로, 상기 화소 전극(70)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 물질로 구성된다.
상기 화소 영역(P)에는 화소 전극(70)과 서로 평행하게 교대로 이격 구성된 다수의 공통 전극(60)이 구성된다.
이때, 상기 공통 전극(60)은 공통 배선(50)과 동일 패턴으로 구성된 것으로, 공통 배선(50)에서 화소 영역(P)으로 수직하게 다수개 분기된다. 도면으로 제시하지는 않았지만, 화소 설계에 따라 다수의 공통 배선(50)은 상측 또는 하측 중 어느 하나만 설계할 수도 있다.
이때, 상기 데이터 배선(30)을 기준으로 양측의 화소 영역(P)에 대응된 공통 전극(60)은 데이터 배선(30)과 일정 간격 이격하여 데이터 배선(30)과 평행하도록 구성된다.
상기 화소 영역(P)에서 평행하게 교대로 배치된 화소 전극 수직부(70b)와 공통 전극(60) 간의 수평 전계를 통해 액정의 방향을 제어할 수 있다.
그러나, 전술한 구성은 공통 전극(60)이 불투명한 도전성 금속 물질로 구성될 뿐만 아니라, 데이터 배선(30)과 공통 전극(60)을 이격 구성하는 데 따른 개구율의 저하가 불가피한 상황이다.
이러한 문제를 개선하기 위해, 공통 전극(60)과 화소 전극(70)을 투명한 도전성 금속 물질로 구성하는 방법이 주로 이용되고 있는 바, 이에 대해서는 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 2는 종래의 다른 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도로, 자세하게는 공통 전극과 화소 전극을 투명한 도전성 금속 물질로 제작한 횡전계 방식 액정표시장치용 어레이 기판에 관한 것이다.
도시한 바와 같이, 기판(102) 상에 일 방향으로 게이트 배선(120)이 구성되고, 상기 게이트 배선(120)과 수직 교차하는 방향으로 데이터 배선(130)이 구성된다.
상기 게이트 배선(120)과 이격하여 공통 배선(150)이 구성되는 바, 상기 공통 배선(150)은 게이트 배선(120)과 평행하게 이격된 다수의 수평부(150a)와, 상기 다수의 수평부(150a)에서 수직하게 연장된 다수의 수직부(150b)를 포함한다. 상기 다수의 공통 배선 수직부(150b)는 데이터 배선(130)과 평행하도록 이격 구성된다.
이때, 상기 게이트 배선(120)과 데이터 배선(130)이 수직 교차하여 정의하는 영역을 화소 영역(P)이라 한다. 상기 게이트 배선(120)과 데이터 배선(130)의 교차지점에는 박막트랜지스터(T)가 구성된다.
상기 박막트랜지스터(T)는 게이트 배선(120)에서 연장된 게이트 전극(125)과, 상기 게이트 전극(125) 상의 반도체층(미도시)과, 상기 데이터 배선(130)에서 연장되고 반도체층과 접촉된 소스 전극(132)과, 상기 소스 전극(132)과 이격된 드레인 전극(134)을 포함한다.
상기 반도체층(미도시)은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(140)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(미도시)을 포함한다.
상기 드레인 전극(134)의 일부를 노출하는 드레인 콘택홀(CH2)을 통해 드레인 전극(134)과 접촉된 화소 전극(170)이 화소 영역(P)에 대응하여 구성된다.
이때, 상기 화소 전극(170)은 드레인 전극(134)과 접촉된 연장부(170a)와, 상기 연장부(170a)에서 데이터 배선(130)과 평행하도록 화소 영역(P)으로 수직 분기된 다수의 수직부(170b)를 포함한다.
상기 화소 영역(P)에는 화소 전극(170)과 서로 평행하게 교대로 이격 구성된 다수의 공통 전극(160)이 구성된다. 상기 공통 전극(160)은 공통 배선(150)의 일부를 노출하는 공통 콘택홀(CH3)을 통해 공통 배선(150)과 접촉된 연장부(160a)와, 상기 연장부(160a)에서 화소 영역(P) 방향으로 수직 분기된 다수의 수직부(160b)를 포함한다. 이때, 상기 화소 전극(170)과 공통 전극(160)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 물질로 구성된다.
전술한 구성을 갖는 횡전계 방식 액정표시장치용 어레이 기판에 있어서, 개구율은 패널 특성을 좌우하는 중요한 요소 중 하나로, 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 3은 도 2의 Ⅱ-Ⅱ선을 따라 절단하여 나타낸 단면도로, 어레이 기판과 컬러필터 기판이 대향 합착된 상태를 나타낸 것이다.
도시한 바와 같이, 표시 영역(AA)과 비표시 영역(NAA)으로 구분된 컬러필터 기판(105)과 어레이 기판(107)이 일정한 셀갭을 갖고 대향 합착하고 있으며, 상기 컬러필터 및 어레이 기판(105, 107)의 이격된 사이에 액정층(109)이 개재되어 있다. 이때, 상기 컬러필터 및 어레이 기판(105, 107)과 액정층(109)을 포함하여 액정 패널(110)이라 한다.
상기 컬러필터 기판(105)의 투명 기판(101) 하부면에는 비표시 영역(NAA)으로 입사되는 빛을 차폐하기 위한 블랙 매트릭스(112)와, 상기 블랙 매트릭스(112)를 경계로 순차적으로 패턴된 적, 녹, 청 서브 컬러필터(114a, 114b, 미도시)를 포함하는 컬러필터층(114)과, 상기 컬러필터층(114) 하부에 구성된 상부 배향막(116)이 차례로 위치한다.
한편, 상기 어레이 기판(107)의 투명 기판(102) 상부면에는 데이터 영역(D)과 이격된 양측으로 공통 배선 수직부(150b)가 위치하고, 상기 공통 배선 수직부(150b) 상부에는 무기절연물질 그룹 중 선택된 하나로 게이트 절연막(145)이 구 성된다.
상기 게이트 절연막(145) 상에는 데이터 영역(D)에 대응하여 데이터 배선(130)이 구성되고, 상기 데이터 배선(130) 상부에는 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 보호막(155)이 구성된다.
또한, 상기 보호막(155) 상부에는 데이터 배선(130)과 일정 간격 이격된 양측으로, 공통 배선 수직부(150b)와 일부의 면적이 중첩되도록 공통 전극 수직부(160b)가 구성되고, 양측의 공통 전극 수직부(160b) 상에는 하부 배향막(118)이 위치한다.
이때, 도 2에 도시한 바와 같이, 상기 공통 전극 수직부(160b)와 공통 배선 수직부(150b)는 공통 콘택홀(도 2의 CH3)을 통해 서로 연결된 상태로 공통 전압 발생부(미도시)로부터의 공통 신호(common signal)를 인가받게 된다.
따라서, 공통 배선 수직부(150b) 또는 공통 전극 수직부(160b)와 데이터 배선(130) 간의 기생 커패시턴스를 방지하기 위해 서로 일정 간격 이격되도록 설계하고 있다. 또한, 공통 전극 수직부(160b)는 개구율을 향상하기 위한 목적으로 데이터 배선(130)에 근접하도록 구성하고, 공통 배선 수직부(150b)와는 일부의 면적이 중첩되도록 설계하고 있다.
이때, 상기 데이터 배선(130)과 공통 배선 수직부(150b)를 중첩되도록 설계할 경우 개구율을 보다 획기적으로 개선할 수 있으나, 데이터 배선(130)과 공통 배 선 수직부(150b) 사이에는 막질 특성은 우수하지만 유전율이 큰 무기절연물질로 구성된 게이트 절연막(145)이 개재되므로, 데이터 배선(130)과 공통 배선 수직부(150b) 간의 기생 커패시턴스에 따른 데이터 신호의 왜곡으로 크로스 토크(cross-talk)와 같은 화질 불량이 발생될 우려가 크다.
이와 같은 이유로, 상기 데이터 배선(130)과 공통 전극 수직부(160b) 및 공통 배선 수직부(150b)를 일정 간격 이격되도록 설계한 상태에서, 데이터 배선(130)과 공통 전극 수직부(160b) 및 공통 배선 수직부(150b)로 입사되는 빛을 차폐할 수 있도록 블랙 매트릭스(112)로 충분한 마진을 두고 설계하는 데 따른 개구율의 저하가 불가피한 상황이다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 특히 데이터 배선과 공통 배선 수직부 간의 기생 커패시턴스를 최소화하는 것을 통해 고개구율을 구현하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판은 기판 상의 일 방향으로 구성된 게이트 배선과, 상기 게이트 배선과 수직 교차하여 화소 영역을 정의하는 데이터 배선과, 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와, 상기 게이트 배선과 평행하게 이격된 수평부와, 상기 수평부에서 상기 데이터 배선과 중첩된 상부 또는 하부로 연장 구성된 수직부를 포함하는 공통 배선과, 상기 공통 배선 수직부와 상기 데이터 배선 사이에 개재된 유기막 패턴과, 상기 박막트랜지스터와 공통 배선에 각각 연결되고, 상기 화소 영역에 대응하여 구성된 화소 전극과 공통 전극을 포함하는 것을 특징으로 한다.
이때, 상기 게이트 배선과 상기 공통 배선은 동일층 동일 물질로 구성되고, 상기 유기막 패턴은 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성된다.
상기 공통 배선의 일부를 노출하는 공통 콘택홀을 통해 상기 공통 배선과 상기 공통 전극은 서로 연결된다. 상기 공통 전극은 상기 공통 콘택홀과 접촉하는 연장부와, 상기 연장부에서 상기 화소 영역으로 수직 분기된 다수의 수직부를 포함하는 것을 특징으로 한다.
또한, 상기 화소 전극은 상기 박막트랜지스터와 접촉된 연장부와, 상기 연장부에서 상기 화소 영역으로 수직 분기된 다수의 수직부를 포함하며, 상기 화소 전극 수직부와 상기 공통 전극 수직부는 상기 화소 영역에서 서로 평행하게 교대로 이격 구성된다.
상기 화소 전극 연장부를 제 1 전극으로 하고, 상기 제 1 전극에 중첩된 상기 공통 배선 수평부를 제 2 전극으로 하는 스토리지 커패시터를 더욱 포함한다.
이때, 상기 박막트랜지스터는 상기 게이트 전극 및 게이트 절연막과, 순수 비정질 실리콘으로 이루어진 액티브층 및 불순물을 포함하는 비정질 실리콘으로 이루어진 오믹 콘택층을 포함하는 반도체층과, 양측으로 이격된 소스 및 드레인 전극을 포함한다.
상기 액티브 및 오믹 콘택층에서 상기 데이터 배선 하부로 각각 연장 구성된 제 1 및 제 2 반도체 패턴을 더욱 포함하며, 상기 공통 전극 수직부는 백라이트 유닛으로부터의 빛이 상기 제 1 및 제 2 반도체 패턴에 입사되는 것을 차단하는 기능을 한다.
상기 공통 전극과 상기 화소 전극은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전성 금속 그룹 중 선택된 하나로 구성된다. 이때, 상기 게이트 배선의 일 끝단에는 게이트 패드와, 상기 게이트 패드와 접촉된 게이트 패드 전극이 더욱 구성되고, 상기 데이터 배선의 일 끝단에는 데이터 패드와, 상기 데이터 패드와 접촉된 데이터 패드 전극을 더욱 포함한다.
전술한 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판의 제조방법은 스위칭 영역과 공통 영역과 게이트 영역과 데이터 영역으로 정의된 기판을 준비하는 단계와, 상기 기판 상의 일 방향으로 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 배선과 평행하게 이격된 수평부와, 상기 수평부에서 수직 교차하는 상기 데이터 영역에 대응된 수직부를 포함하는 공통 배선과, 상기 공통 배선 수직부 상에 유기막 패턴을 형성하는 제 1 마스크 공정 단계와, 상기 게이트 전극 및 배선과 공통 배선이 형성된 기판 상에 게이트 절연막과, 상기 게이트 절연막 상의 상기 공통 배선 수직부와 중첩된 상부에 데이터 배선 을 형성하는 단계와, 상기 게이트 배선과 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 제 2 마스크 공정 단계와;
상기 박막트랜지스터와 데이터 배선 상에 상기 박막트랜지스터의 일부를 노출하는 콘택홀을 포함하는 보호막을 형성하는 제 3 마스크 공정 단계와, 상기 콘택홀을 포함하는 보호막 상에 화소 전극과 공통 전극을 형성하는 제 4 마스크 공정 단계를 포함하는 것을 특징으로 한다.
이때, 상기 유기막 패턴은 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된다. 상기 공통 배선의 일부를 노출하는 공통 콘택홀을 통해 상기 공통 배선과 상기 공통 전극은 서로 연결된 것을 특징으로 한다.
상기 공통 전극은 상기 공통 콘택홀과 접촉하는 연장부와, 상기 연장부에서 상기 화소 영역으로 수직 분기된 다수의 수직부를 포함한다.
상기 화소 전극은 상기 박막트랜지스터와 접촉된 연장부와, 상기 연장부에서 상기 화소 영역으로 수직 분기된 다수의 수직부를 포함하며, 상기 화소 전극 수직부와 상기 공통 전극 수직부는 상기 화소 영역에서 서로 평행하게 교대로 이격 형성된다.
상기 화소 전극 연장부를 제 1 전극으로 하고, 상기 제 1 전극에 중첩된 상기 공통 배선 수평부를 제 2 전극으로 하는 스토리지 커패시터를 더욱 포함한다.
이때, 상기 박막트랜지스터는 상기 게이트 전극과, 순수 비정질 실리콘으로 이루어진 액티브층과 불순물을 포함하는 비정질 실리콘으로 이루어진 오믹 콘택층 과, 양측으로 이격된 소스 및 드레인 전극을 포함한다.
상기 액티브 및 오믹 콘택층에서 상기 데이터 배선 하부로 각각 연장 형성된 제 1 및 제 2 반도체 패턴을 더욱 포함한다. 상기 공통 전극 수직부는 상기 제 1 및 제 2 반도체 패턴으로 입사되는 빛을 차단하는 것을 특징으로 한다.
상기 공통 전극과 상기 화소 전극은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전성 금속 그룹 중 선택된 하나로 형성된다.
또한, 상기 게이트 배선의 일 끝단에는 게이트 패드와, 상기 게이트 패드와 접촉된 게이트 패드 전극이 더욱 형성되고, 상기 데이터 배선의 일 끝단에는 데이터 패드와, 상기 데이터 패드와 접촉된 데이터 패드 전극이 더욱 형성된다.
이때, 상기 제 1 마스크 공정 단계는 기판 상에 게이트 금속층과 감광층을 형성하는 단계와, 상기 게이트 금속층과 감광층 상에 투과부와 반투과부와 차단부로 구성된 마스크를 정렬하는 단계와, 상기 마스크와 이격된 상부에서 노광 및 현상 공정을 진행하여, 상기 스위칭 영역과 공통 영역에 대응하여 상기 감광층의 두께가 절반 정도로 낮아진 제 1 내지 제 3 감광 패턴과, 상기 데이터 영역에 대응하여 상기 감광층의 두께 변화가 없는 제 4 감광 패턴을 형성하는 단계;
상기 제 1 내지 제 4 감광 패턴을 마스크로 이용한 패턴 공정으로, 게이트 배선 및 게이트 전극과 수평부와 수직부를 포함하는 공통 배선을 형성하는 단계와, 상기 제 1 내지 제 4 감광 패턴을 애싱하는 단계를 진행하여, 상기 데이터 영역에 대응된 상기 공통 배선 수직부 상에 유기막 패턴을 형성하는 단계를 포함한다.
본 발명에서는 첫째, 데이터 배선을 기준으로 양측의 화소 영역에 대응된 공통 배선 수직부를 데이터 배선과 중첩된 하부로 설계하는 것을 통해 개구율을 극대화할 수 있다.
둘째, 데이터 배선과 공통 배선 수직부 사이에 유기막 패턴을 개재하는 것을 통해 기생 커패시턴스에 의한 화질 불량을 방지할 수 있다.
셋째, 공통 배선 수직부가 데이터 배선 하부에 위치하는 제 1 반도체 패턴으로 입사되는 백라이트 유닛으로부터의 빛을 차단하는 역할을 수행할 수 있다.
넷째, 마스크 공정 수를 절감하는 것을 통해 생산 수율을 개선할 수 있다.
다섯째, 애싱 공정 추가만으로 유기막 패턴을 제작할 수 있어 생산 공정을 단순화할 수 있다.
--- 실시예 ---
본 발명에서는 데이터 배선 하부에 공통 배선 수직부가 중첩되도록 설계한 상태에서, 상기 데이터 배선과 공통 배선 수직부 사이에 유전율이 작은 유기막 패턴을 개재하는 것을 특징으로 한다. 특히, 4 마스크 공정으로 고개구율의 횡전계 방식 액정표시장치용 어레이 기판을 제작하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계 방식 액정표시장치에 대해 설명하도록 한다.
도 4는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이다.
도시한 바와 같이, 기판(200) 상에 일 끝단에 게이트 패드(252)를 가지는 게이터 배선(220)을 횡 방향으로 구성하고, 상기 게이트 배선(220)과 수직 교차하는 방향으로 일 끝단에 데이터 패드(262)를 가지는 데이터 배선(230)을 종 방향으로 구성한다.
또한, 상기 게이트 배선(220)과 평행하게 이격하여 공통 배선(250)을 구성한다. 상기 공통 배선(250)은 게이트 배선(220)과 평행하도록 이격 구성된 다수의 수평부(250a)와, 상기 다수의 수평부(250a)에서 데이터 배선(230)과 중첩된 하부로 연장 구성된 다수의 수직부(250b)를 포함한다.
이때, 상기 게이트 배선(220)과 데이터 배선(230)이 수직 교차하여 정의하는 영역을 화소 영역(P)이라 한다. 상기 게이트 배선(220)과 데이터 배선(230)의 교차지점에는 박막트랜지스터(T)를 구성한다.
상기 박막트랜지스터(T)는 게이트 배선(220)에서 연장된 게이트 전극(225)과, 상기 게이트 전극(225) 상에 위치하는 반도체층(미도시)과, 상기 데이터 배선(230)에서 연장되고 반도체층과 접촉하는 소스 전극(232)과, 상기 소스 전극(232)과 이격된 드레인 전극(234)을 포함한다.
상기 반도체층은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(240)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(미도시)을 포함한다. 이때, 마스크 공정 수를 줄이기 위해 반도체층과 소스 및 드레인 전 극(232, 234)과 데이터 배선(230)을 하나의 마스크 공정으로 패턴하는 과정에서, 데이터 배선(230) 및 데이터 패드(262) 하부로 제 1 반도체 패턴(248)과 제 2 반도체 패턴(미도시)이 연장 구성된다.
상기 제 1 반도체 패턴(248)과 제 2 반도체 패턴(미도시)은 액티브층(240)과 오믹 콘택층(미도시)에서 각각 연장된 것으로, 특히 액티브층(240)에서 연장된 제 1 반도체 패턴(288)은 데이터 배선(230) 하부에서 그 일부가 외부로 노출된다.
이때, 상기 제 1 반도체 패턴(248)과 제 2 반도체 패턴을 포함하는 데이터 배선(230)과, 상기 데이터 배선(230)과 중첩된 하부에 위치하는 공통 배선 수직부(250b) 사이에 유기막 패턴(미도시)을 개재하는 바, 상기 유기막 패턴은 유전율이 작은 포토 아크릴과 벤조사이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성된다.
이때, 상기 유기막 패턴은 유전율이 작아 데이터 배선(230)과 공통 배선 수직부(250b) 간의 기생 커패시턴스를 대폭 낮출 수 있다. 그 결과, 데이터 배선(230)과 공통 배선 수직부(250b)를 중첩되도록 설계하더라도 기생 커패시턴스의 영향을 덜 받게 된다.
또한, 상기 공통 배선 수직부(250b)는 어레이 기판(200)의 배면에 위치하는 백라이트 유닛(미도시)으로부터의 빛이 제 1 반도체 패턴(248)에 입사되는 것을 원천적으로 차단하는 기능을 한다.
한편, 상기 드레인 전극(234)을 노출하는 드레인 콘택홀(CH4)을 통해 드레인 전극(234)과 접촉된 화소 전극(270)을 화소 영역(P)에 대응하여 구성한다. 상기 화 소 전극(270)은 드레인 전극(234)과 접촉된 연장부(270a)와, 상기 연장부(270a)에서 데이터 배선(230)과 평행하도록 화소 영역(P)으로 수직 분기된 다수의 수직부(270b)를 포함한다.
이때, 상기 화소 전극 연장부(270a)를 제 1 전극으로 하고, 상기 제 1 전극과 중첩된 공통 배선 수평부(250a)를 제 2 전극으로 하는 스토리지 커패시터(Cst)를 구성한다.
또한, 상기 화소 영역(P)에는 화소 전극(270)과 서로 평행하게 교대로 이격 구성된 다수의 공통 전극(260)을 구성한다. 상기 공통 전극(260)은 공통 배선(250)의 일부를 노출하는 공통 콘택홀(CH5)을 통해 공통 배선(250)과 접촉된 연장부(260a)와, 상기 연장부(260a)에서 화소 영역(P) 방향으로 수직 분기된 다수의 수직부(260b)를 포함한다.
전술한 구성은 중첩되도록 설계된 공통 배선 수직부와 데이터 배선 사이에 유기막 패턴을 개재하는 것을 통해 개구율을 획기적으로 개선할 수 있는 장점이 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판의 제조방법에 대해 설명하도록 한다.
도 5a 내지 도 5j와 도 6a 내지 도 6j와 도 7a 내지 도 7j와 도 8a 내지 도 8j는 도 4의 Ⅴ-Ⅴ, Ⅵ-Ⅵ, Ⅶ-Ⅶ, Ⅷ-Ⅷ선을 따라 각각 절단하여 공정 순서에 따라 나타낸 공정 단면도이다.
도 5a 내지 도 5d, 도 6a 내지 도 6d, 도 7a 내지 도 7d와 도 8a 내지 도 8d 는 제 1 마스크 공정 단계를 나타낸 공정 단면도이다.
도 5a 내지 도 8a에 도시한 바와 같이, 기판(200) 상에 스위칭 영역(S)과 화소 영역(P)과 공통 영역(C)과 게이트 영역(G)과 데이터 영역(D)을 정의하는 단계를 진행한다. 상기 다수의 영역(S, P, C, G, D)이 정의된 기판(200) 상에 구리(Cu), 몰리브덴(Mo), 몰리브덴 합금(MoTi), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr) 등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 둘 이상의 합금으로 적층된 게이트 금속층(220a)을 형성하고, 상기 게이트 금속층(220a) 상에 포토레지스트를 도포하여 제 1 감광층(280)을 형성한다.
일반적으로, 상기 제 1 감광층(280)은 광반응에 민감하며 유전율이 작은 포토 아크릴(photo acryl)과 벤조싸이클로부텐(benzocyclobutene)을 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된다.
다음으로, 상기 제 1 감광층(280)이 형성된 기판(200) 상에 투과부(A)와 반투과부(B)와 차단부(C)로 구성된 하프톤 마스크(HTM)를 정렬하는 단계를 진행한다.
상기 하프톤 마스크(HTM)는 반투과부(B)에 반투명막을 형성하여 빛의 강도를 낮추거나 빛의 투과량을 낮추어 제 1 감광층(280)이 불완전 노광될 수 있도록 하는 기능을 한다. 이때, 상기 하프톤 마스크(HTM) 이외에 반투과부(B)에 슬릿 형상을 두어 빛의 투과량을 조절하는 슬릿 마스크가 이용될 수 있다.
또한, 상기 차단부(C)는 빛을 완전히 차단하는 기능을 하고, 상기 투과부(A)는 빛을 투과시켜 빛에 노출된 감광층(280)이 완전히 노광되도록 하는 기능을 한다.
이때, 상기 스위칭 영역(S)과 게이트 영역(G)과 공통 영역(C)에 대응하여 반투과부(B)가 위치하도록 하고, 상기 데이터 영역(D)에 대응하여 차단부(C)가 위치하도록 하며, 이를 제외한 전 영역은 투과부(A)가 위치하도록 한다.
다음으로, 도 5b 내지 도 8b에 도시한 바와 같이, 전술한 하프톤 마스크(도 5a 내지 도 8a의 HTM)와 이격된 상부에서 노광 및 현상하는 공정을 진행하면, 상기 스위칭 영역(S)과 공통 영역(C)과 게이트 영역(G)에 대응하여 두께가 절반 정도로 낮아진 제 1 내지 제 4 감광 패턴(282, 283, 284, 285)이 각각 형성되고, 상기 데이터 영역(D)에 대응하여 두께 변화가 없는 제 5 감광 패턴(286)이 형성되며, 이를 제외한 전 영역에 대응된 제 1 감광층(도 5a 내지 도 8a의 280)은 모두 제거되어 그 하부의 게이트 금속층(220a)이 노출된다.
다음으로, 도 5c 내지 도 8c에 도시한 바와 같이, 상기 제 1 내지 제 5 감광 패턴(282, 283, 284, 285, 286)을 마스크로 이용하고 상기 노출된 게이트 금속층(도 5b 내지 도 8b의 220a)을 패턴하여, 상기 기판(200) 상의 게이트 영역(G)에 대응하여 일 끝단에 게이트 패드(252)를 가지는 게이트 배선(도 4의 220)을 형성하고, 상기 게이트 배선(도 4의 220)에서 연장된 게이트 전극(225)을 스위칭 영역(S)에 대응하여 형성한다.
이와 동시에, 상기 공통 영역(C)과 데이터 영역(D)에 대응하여 공통 배선(도 4의 250)을 형성하는 바, 상기 공통 배선(도 4의 250)은 게이트 배선(도 4의 220)과 평행하게 이격된 다수의 수평부(250a)와, 상기 수평부(250a)에서 수직하게 분기된 다수의 수직부(250b)를 포함한다.
다음으로, 도 5d 내지 도 8d에 도시한 바와 같이, 상기 남겨진 제 1 내지 제 5 감광 패턴(도 5c 내지 도 7c의 282 내지 286)을 애싱하는 단계를 진행하여, 상기 스위칭 영역(S)과 공통 영역(C)과 게이트 영역(G)에 대응된 제 1 내지 제 4 감광 패턴(도 5c 내지 도 7c의 282 내지 285)을 모두 제거하고, 상기 데이터 영역(D)에는 제 5 감광 패턴(도 6c의 286)의 두께가 절반 정도로 낮아진 유기막 패턴(288)이 형성된다.
따라서, 본 발명에서는 하프톤 마스크 또는 슬릿 마스크를 적용하는 것을 통해, 애싱 공정의 추가만으로 일반적인 마스크 공정과 큰 차이 없이 유기막 패턴(288)을 형성할 수 있다.
다음으로, 상기 게이트 전극(225)과 게이트 배선(도 4의 220)과 게이트 패드(252)와 공통 배선(도 4의 250)이 형성된 기판(200) 상에 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 게이트 절연막(245)을 형성한다.
도 5e 내지 도 5h, 도 6e 내지 도 6h, 도 7e 내지 도 7h와 도 8e 내지 도 8h는 제 2 마스크 공정 단계를 나타낸 공정 단면도이다.
도 5e 내지 도 8e에 도시한 바와 같이, 상기 게이트 절연막(245)이 형성된 기판(200) 상에 순수 비정질 실리콘(a-Si:H)으로 이루어진 순수 비정질 실리콘층(240a)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 불순물 비정질 실리콘층(241a)을 차례로 적층 형성한다.
다음으로, 상기 순수 및 불순물 비정질 실리콘층(240a, 241a)이 형성된 기 판(200) 상에 전술한 도전성 금속 그룹 중 선택된 하나 또는 그 이상을 증착하여 소스 및 드레인 금속층(275)을 형성한다. 연속하여, 상기 소스 및 드레인 금속층(275)이 형성된 기판(200) 상에 포토레지스트를 도포하여 제 2 감광층(290)을 형성하고, 상기 제 2 감광층(290)과 이격된 상부에 전술한 하프톤 마스크(HTM)를 정렬하는 단계를 진행한다.
이때, 상기 스위칭 영역(S)에는 양측의 차단부(C) 사이에 반투과부(B)가 위치하도록 하고, 상기 데이터 영역(D)에는 차단부(C)가 위치하도록 하며, 이를 제외한 전 영역은 투과부(A)가 위치하도록 한다.
도 5f 내지 도 8f에 도시한 바와 같이, 전술한 하프톤 마스크(도 5e 내지 도 8e의 HTM)와 이격된 상부에서 노광 및 현상 공정을 진행하면, 상기 스위칭 영역(S)의 양차단부(도 5e의 C)에서는 두께 변화가 없고, 상기 양 차단부(도 5e의 C) 사이의 반투과부(도 5e의 B)에서는 그 두께가 절반 정도로 낮아진 제 6 감광 패턴(292)이 형성된다.
이와 동시에, 상기 데이터 영역(D)에 대응하여 두께 변화가 없는 제 7 및 제 8 감광 패턴(293, 294)이 각각 형성되고, 이를 제외한 전 영역의 제 2 감광층(도 5e 내지 도 8e의 290)은 모두 제거되어 그 하부의 소스 및 드레인 금속층(도 5e 내지 도 8e의 275)이 노출된다.
다음으로, 상기 제 6 내지 제 8 감광 패턴(292, 293, 294)을 마스크로 이용 하고, 상기 노출된 소스 및 드레인 금속층(도 5e 내지 도 8e의 275)을 제 2 마스크로 패턴하여, 상기 스위칭 영역(S)에 대응하여 액티브층(240)과 오믹 콘택층(241) 과 소스 및 드레인 패턴(272)을 형성하고, 상기 데이터 영역(D)에 대응하여 제 1 및 제 2 반도체 패턴(240b, 241b)을 포함하는 데이터 배선(230) 및 데이터 패드(262)를 각각 형성한다.
이때, 상기 제 1 및 제 2 반도체 패턴(240b, 241b)은 액티브 및 오믹 콘택층(240, 241)에서 각각 연장된 것으로, 마스크의 공정 수를 줄이기 위해 데이터 배선(230) 및 데이터 패드(262)의 하부에 구성된다.
이때, 상기 액티브층(240)과 오믹 콘택층(241)을 포함하여 반도체층(242)이라 한다.
도 5g 내지 도 8g에 도시한 바와 같이, 상기 제 6 내지 제 8 감광 패턴(292, 293, 294)을 애싱하는 단계를 진행하면, 제 6 내지 제 8 감광 패턴(292 내지 294)의 두께가 절반 정도로 낮아진다. 특히, 상기 스위칭 영역(S)의 반투과부(도 5e의 B)에 대응된 제 6 감광 패턴(도 5f의 292)은 모두 제거되어 그 하부의 소스 및 드레인 패턴(272)이 노출된다.
이때, 상기 데이터 배선(230)과 데이터 패드(262)와 소스 및 드레인 패턴(272)의 양측 끝단(F)을 덮는 제 6 내지 제 8 감광 패턴(292, 293, 294)의 일부가 같이 제거되어, 이 부분에 대응된 데이터 배선(230)과 데이터 패드(262)와 소스 및 드레인 패턴(272)이 각각 노출된다.
다음으로, 도 5h 내지 도 8h에 도시한 바와 같이, 상기 제 6 내지 제 8 감광 패턴(도 5g 내지 도 8g의 292 내지 294)을 마스크로 이용하고, 상기 노출된 소스 및 드레인 패턴(도 5g의 272)을 습식식각 공정으로 패턴하여 양측으로 이격된 소스 및 드레인 전극(232, 234)을 형성한다.
다음으로, 상기 소스 및 드레인 전극(232, 234)의 이격된 사이로 노출된 오믹 콘택층(241)을 양측으로 분리 형성하고, 양측으로 분리된 오믹 콘택층(241)의 사이에 대응된 액티브층(240)을 과식각하여 이 부분을 채널(ch)로 활용한다.
전술한 소스 및 드레인 전극(232, 234)과 채널(ch)을 형성하는 과정에서, 상기 노출된 데이터 배선(230) 및 데이터 패드(262)와, 상기 데이터 배선 및 패드(230, 262) 하부에 위치하는 제 2 반도체 패턴(241b)이 같이 제거되어, 데이터 배선(230)과 데이터 패드(262) 하부의 제 1 반도체 패턴(240b)의 일부가 외부로 노출된다.
이때, 상기 게이트 전극(225)과 게이트 절연막(245)과 반도체층(242)과 소스 및 드레인 전극(232, 234)은 스위칭 역할을 하는 박막트랜지스터(T)를 이룬다.
다음으로, 상기 제 6 내지 제 8 감광 패턴(도 5g 내지 도 8g의 292 내지 294)을 스트립 공정을 통해 제거하는 단계를 진행한다.
전술한 공정 단계를 거쳐 제 2 마스크 공정 단계가 최종적으로 완료된다.
도 5i 내지 도 8i는 제 3 마스크 공정 단계를 나타낸 공정 단면도이다.
도 5i 내지 도 8i에 도시한 바와 같이, 상기 박막트랜지스터(T)와 데이터 배선(230)과 데이터 패드(262) 등이 형성된 기판(200) 상에 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 보호막(255)을 형성한다.
다음으로, 상기 드레인 전극(234)과 데이터 패드(262)의 일부에 대응된 보호막(255)을 제 3 마스크로 패턴하여, 상기 드레인 전극(234)과 데이터 패드(262)를 노출하는 드레인 콘택홀(CH4)과 데이터 패드 콘택홀(CH7)을 각각 형성한다.
이와 동시에, 상기 공통 배선 수평부(250a)와 게이트 패드(252)의 일부에 대응된 보호막(255)과 그 하부의 게이트 절연막(245)을 차례로 패턴하여 공통 콘택홀(CH5)과 게이트 패드 콘택홀(CH6)을 각각 형성한다.
도 5j 내지 도 8j는 제 4 마스크 공정 단계를 나타낸 공정 단면도이다.
도 5j 내지 도 8j에 도시한 바와 같이, 상기 드레인 콘택홀(CH4)과 공통 콘택홀(CH5)과 게이트 패드 콘택홀(CH6)과 데이터 패드 콘택홀(CH7)을 포함하는 기판(200) 상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 도전성 금속 그룹 중 선택된 하나로 투명 금속층(미도시)을 형성하고 이를 제 4 마스크로 패턴하여, 상기 드레인 전극(234)과 접촉된 화소 전극(도 4의 270)과, 공통 배선 수평부(250a)와 접촉된 공통 전극(도 4의 260)과, 게이트 패드(252)와 접촉된 게이트 패드 전극(254)과, 데이터 패드(262)와 접촉된 데이터 패드 전극(264)을 각각 형성한다.
이때, 상기 화소 전극(도 4의 270)은 드레인 전극(234)과 접촉된 연장부(270a)와, 상기 연장부(270a)에서 데이터 배선(230)과 평행하도록 수직 분기된 다수의 수직부(270b)를 포함한다. 상기 공통 전극(도 4의 260)은 공통 배선 수평부(250a)와 접촉된 연장부(260a)와, 상기 연장부(260a)에서 화소 전극 수직부(270b)와 화소 영역(P)에서 평행하게 교대로 이격 구성된 다수의 수직부(260b)를 포함한다.
이때, 상기 공통 배선 수평부(250a)를 제 1 전극으로 하고, 상기 공통 배선 수평부(250a)에 중첩된 화소 전극 연장부(270a)를 제 2 전극으로 하는 스토리지 커패시터(Cst)가 형성된다.
따라서, 본 발명에서는 데이터 배선(230)과, 데이터 배선(230)과 중첩된 하부에 위치하는 공통 배선 수직부(250b) 사이에 유전율이 작은 유기막 패턴(288)이 개재된 상태이므로, 데이터 배선(230)과 공통 배선 수직부(250b) 간의 기생 커패시턴스에 의한 영향으로부터 최소화될 수 있고, 이에 따른 개구율은 극대화할 수 있는 장점이 있다.
이상으로, 전술한 공정을 통해 본 발명에 따른 고개구율의 횡전계 방식 액정표시장치용 어레이 기판을 4 마스크 공정 단계로 제작할 수 있다.
도 9는 도 4의 Ⅸ-Ⅸ선을 따라 절단하여 나타낸 단면도로, 어레이 기판과 컬러필터 기판이 대향 합착된 상태를 나타고 있다. 이때, 도 4와 동일한 명칭에 대해서는 도면 번호에 100을 더하여 나타내도록 한다.
도시한 바와 같이, 표시 영역(AA)과 비표시 영역(NAA)으로 구분된 컬러필터 기판(305)과 어레이 기판(307)이 일정한 셀갭을 갖고 대향 합착하고 있으며, 상기 양 기판(305, 307)의 이격된 사이에 액정층(309)이 개재되어 있다. 상기 컬러필터 및 어레이 기판(305, 307)과 액정층(309)을 포함하여 액정 패널(310)이라 한다.
이때, 상기 어레이 기판(307)의 배면에는 광원의 역할을 하는 백라이트 유닛(315)이 위치한다.
상기 컬러필터 기판(305)의 투명 기판(301) 하부면에는 비표시 영역(NAA)으로 입사되는 빛을 차폐하기 위한 블랙 매트릭스(312)와, 상기 블랙 매트릭스(312) 를 경계로 순차적으로 패턴된 적, 녹, 청 서브 컬러필터(314a, 314b, 미도시)를 포함하는 컬러필터층(314)과, 상기 컬러필터층(314) 하부에 구성된 상부 배향막(316)이 차례로 위치한다.
한편, 상기 어레이 기판(307)의 투명 기판(302) 상부면에는 데이터 영역(D)에 대응하여 공통 배선 수직부(350b)가 위치하고, 상기 공통 배선 수직부(350b) 상부에는 유전율이 작은 유기막 패턴(388)이 위치한다. 또한, 상기 공통 배선 수직부(350b)와 유기막 패턴(388) 상부에는 무기절연물질 그룹 중 선택된 하나로 게이트 절연막(345)이 구성된다.
상기 게이트 절연막(345) 상에는 데이터 영역(D)에 대응하여 제 1 및 제 2 반도체 패턴(340b, 341b)을 포함하는 데이터 배선(330)이 구성되고, 상기 데이터 배선(330) 상부에는 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 보호막(355)이 구성된다.
또한, 상기 보호막(355) 상부에는 데이터 배선(330)과 이격된 양측으로 다수의 공통 전극 수직부(360b)가 구성되고, 양측의 공통 전극 수직부(360b) 상에는 하부 배향막(318)이 위치한다.
이때, 본 발명에서는 종래와 달리 데이터 배선(330)을 기준으로 양측의 화소 영역(P)으로 분리 구성된 공통 배선 수직부(350b)를 데이터 배선(330)과 중첩된 하부에 하나로 통합하여 구성하고, 상기 공통 배선 수직부(350b)와 데이터 배선(330) 사이에 유기막 패턴(388)을 개재하는 것을 통해 기생 커패시턴스에 의한 영향으로 부터 벗어날 수 있다. 그 결과, 개구율은 획기적으로 개선할 수 있는 장점이 있다.
또한, 공통 배선 수직부(350b)는 어레이 기판(307)의 배면에 위치하는 백라이트 유닛(315)으로부터의 빛이 제 1 반도체 패턴(340b)으로 입사되는 것을 원천적으로 차단하는 보조적인 역할을 겸하게 된다.
따라서, 본 발명에서는 공통 배선 수직부와 데이터 배선을 중첩되도록 설계하는 것을 통해 고개구율을 구현할 수 있다.
그러나, 본 발명은 상기 실시예에 한정되는 것은 아니며 본 발명의 사상 및 정신을 벗어나지 않는 한도내에서 다양하게 변형 및 변경할 수 있다는 것은 당업자에게 있어 자명한 사실일 것이다.
도 1은 종래의 일 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 2는 종래의 다른 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 3은 도 2의 Ⅱ-Ⅱ선을 따라 절단하여 나타낸 단면도.
도 4는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 5a 내지 도 5j는 도 4의 Ⅴ-Ⅴ선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도.
도 6a 내지 도 6j는 도 4의 Ⅵ-Ⅵ선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도.
도 7a 내지 도 7j는 도 4의 Ⅶ-Ⅶ선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도.
도 8a 내지 도 8j는 도 4의 Ⅷ-Ⅷ선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도.
도 9는 도 4의 Ⅸ-Ⅸ선을 따라 절단하여 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명*
200 : 기판 230 : 데이터 배선
240b : 제 1 반도체 패턴 241b : 제 2 반도체 패턴
245 : 게이트 절연막 250a : 공통 배선 수평부
250b : 공통 배선 수직부 255 : 보호막
260a : 공통 전극 연장부 260b : 공통 전극 수직부
270b : 화소 전극 수직부 288 : 유기막 패턴
CH5 : 공통 콘택홀
Claims (24)
- 기판과;상기 기판 상의 일 방향으로 구성된 게이트 배선과;상기 게이트 배선과 수직 교차하여 화소 영역을 정의하는 데이터 배선과;상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와;상기 게이트 배선과 평행하게 이격된 수평부와, 상기 수평부에서 상기 데이터 배선과 중첩된 상부 또는 하부로 연장 구성된 수직부를 포함하는 공통 배선과;상기 공통 배선 수직부와 상기 데이터 배선 사이에 개재된 유기막 패턴과;상기 박막트랜지스터와 공통 배선에 각각 연결되고, 상기 화소 영역에 대응하여 구성된 화소 전극과 공통 전극을 포함하고,상기 데이터 배선과 상기 유기막 패턴 사이에는 게이트 절연막 및 상기 박막트랜지스터의 반도체층과 동일층에 동일물질로 형성된 반도체패턴이 구비됨으로써, 상기 데이터 배선은 상기 공통 전극의 상면 높이보다 높은 위치에 위치되는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 게이트 배선과 상기 공통 배선은 동일층 동일 물질로 구성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 유기막 패턴은 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 공통 배선의 일부를 노출하는 공통 콘택홀을 통해 상기 공통 배선과 상기 공통 전극은 서로 연결된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 공통 전극은 상기 공통 콘택홀과 접촉하는 연장부와, 상기 연장부에서 상기 화소 영역으로 수직 분기된 다수의 수직부를 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
- 제 1 항 및 제 5 항에 있어서,상기 화소 전극은 상기 박막트랜지스터와 접촉된 연장부와, 상기 연장부에서 상기 화소 영역으로 수직 분기된 다수의 수직부를 포함하며, 상기 화소 전극 수직 부와 상기 공통 전극 수직부는 상기 화소 영역에서 서로 평행하게 교대로 이격 구성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 화소 전극 연장부를 제 1 전극으로 하고, 상기 제 1 전극에 중첩된 상기 공통 배선 수평부를 제 2 전극으로 하는 스토리지 커패시터를 더욱 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 박막트랜지스터는 상기 게이트 전극 및 게이트 절연막과, 순수 비정질 실리콘으로 이루어진 액티브층 및 불순물을 포함하는 비정질 실리콘으로 이루어진 오믹 콘택층을 포함하는 상기 반도체층과, 양측으로 이격된 소스 및 드레인 전극을 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
- 제 8 항에 있어서,상기 액티브 및 오믹 콘택층에서 상기 데이터 배선 하부로 각각 연장 구성된 제 1 및 제 2 반도체 패턴을 더욱 포함하는 것을 특징으로 하는 횡전계 방식 액정 표시장치용 어레이 기판.
- 제 1 항 및 제 9 항에 있어서,상기 공통 전극 수직부는 백라이트 유닛으로부터의 빛이 상기 제 1 및 제 2 반도체 패턴에 입사되는 것을 차단하는 기능을 하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 공통 전극과 상기 화소 전극은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전성 금속 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 게이트 배선의 일 끝단에는 게이트 패드와, 상기 게이트 패드와 접촉된 게이트 패드 전극이 더욱 구성되고, 상기 데이터 배선의 일 끝단에는 데이터 패드와, 상기 데이터 패드와 접촉된 데이터 패드 전극을 더욱 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
- 스위칭 영역과 공통 영역과 게이트 영역과 데이터 영역으로 정의된 기판 상의 일 방향으로 게이트 배선 및 게이트 전극, 그리고 상기 게이트 배선과 평행하게 이격된 수평부와, 상기 수평부에서 수직 교차하는 상기 데이터 영역에 대응된 수직부를 포함하는 공통 배선과, 상기 공통 배선 수직부 상에 유기막 패턴을 형성하는 제 1 마스크 공정 단계와;상기 게이트 전극 및 게이트 배선과 공통 배선이 형성된 기판 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 상기 스위칭 영역에 대응하는 반도체층과 소스 및 드레인 전극, 그리고 상기 소스 전극과 연결되며 상기 공통 배선 수직부와 중첩된 상부에 데이터 배선을 형성하는 제 2 마스크 공정 단계와;상기 소스 및 드레인 전극과 데이터 배선 상에 상기 드레인 전극을 노출하는 콘택홀을 포함하는 보호막을 형성하는 제 3 마스크 공정 단계와;상기 콘택홀을 포함하는 보호막 상에 화소 전극과 공통 전극을 형성하는 제 4 마스크 공정 단계를 포함하고,상기 공통배선 수직부와 상기 데이터 배선 사이에는 상기 유기막 패턴과 상기 게이트 절연막, 그리고 상기 반도체층을 형성할 시에 형성되는 반도체패턴이 구비됨으로써,상기 데이터 배선은 상기 공통 전극의 상면 높이보다 높은 위치에 위치되는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 유기막 패턴은 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 공통 배선의 일부를 노출하는 공통 콘택홀을 통해 상기 공통 배선과 상기 공통 전극은 서로 연결된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 공통 전극은 상기 공통 콘택홀과 접촉하는 연장부와, 상기 연장부에서 상기 화소 영역으로 수직 분기된 다수의 수직부를 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
- 제 13 항 및 제 16 항에 있어서,상기 화소 전극은 상기 드레인 전극과 접촉된 연장부와, 상기 연장부에서 상기 화소 영역으로 수직 분기된 다수의 수직부를 포함하며, 상기 화소 전극 수직부와 상기 공통 전극 수직부는 상기 화소 영역에서 서로 평행하게 교대로 이격 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
- 제 17 항에 있어서,상기 화소 전극 연장부를 제 1 전극으로 하고, 상기 제 1 전극에 중첩된 상기 공통 배선 수평부를 제 2 전극으로 하는 스토리지 커패시터를 더욱 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 게이트 전극과, 순수 비정질 실리콘으로 이루어진 액티브층과 불순물을 포함하는 비정질 실리콘으로 이루어진 오믹 콘택층과, 양측으로 이격된 상기 소스 및 드레인 전극은 박막트랜지스터를 이루는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
- 제 19 항에 있어서,상기 액티브 및 오믹 콘택층에서 상기 데이터 배선 하부로 각각 연장 형성된 제 1 및 제 2 반도체 패턴을 더욱 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
- 제 13 항 및 제 20 항에 있어서,상기 공통 전극 수직부는 상기 제 1 및 제 2 반도체 패턴으로 입사되는 빛을 차단하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 공통 전극과 상기 화소 전극은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전성 금속 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 게이트 배선의 일 끝단에는 게이트 패드와, 상기 게이트 패드와 접촉된 게이트 패드 전극이 더욱 형성되고, 상기 데이터 배선의 일 끝단에는 데이터 패드 와, 상기 데이터 패드와 접촉된 데이터 패드 전극이 더욱 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 제 1 마스크 공정 단계는상기 기판 상에 게이트 금속층과 감광층을 형성하는 단계와;상기 게이트 금속층과 감광층 상에 투과부와 반투과부와 차단부로 구성된 마스크를 정렬하는 단계와;상기 마스크와 이격된 상부에서 노광 및 현상 공정을 진행하여, 상기 스위칭 영역과 공통 영역에 대응하여 상기 감광층의 두께가 절반 정도로 낮아진 제 1 내지 제 3 감광 패턴과, 상기 데이터 영역에 대응하여 상기 감광층의 두께 변화가 없는 제 4 감광 패턴을 형성하는 단계;상기 제 1 내지 제 4 감광 패턴을 마스크로 이용한 패턴 공정으로, 게이트 배선 및 게이트 전극과 수평부와 수직부를 포함하는 공통 배선을 형성하는 단계와;상기 제 1 내지 제 4 감광 패턴을 애싱하는 단계를 진행하여, 상기 데이터 영역에 대응된 상기 공통 배선 수직부 상에 유기막 패턴을 형성하는 단계를 포함하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070099348A KR101390816B1 (ko) | 2007-10-02 | 2007-10-02 | 횡전계 방식 액정표시장치용 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070099348A KR101390816B1 (ko) | 2007-10-02 | 2007-10-02 | 횡전계 방식 액정표시장치용 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090034137A KR20090034137A (ko) | 2009-04-07 |
| KR101390816B1 true KR101390816B1 (ko) | 2014-05-02 |
Family
ID=40760170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070099348A KR101390816B1 (ko) | 2007-10-02 | 2007-10-02 | 횡전계 방식 액정표시장치용 어레이 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101390816B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130015829A (ko) | 2011-08-05 | 2013-02-14 | 삼성디스플레이 주식회사 | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 액정 표시 장치 |
| KR102040812B1 (ko) | 2013-02-12 | 2019-11-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
-
2007
- 2007-10-02 KR KR1020070099348A patent/KR101390816B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090034137A (ko) | 2009-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101086477B1 (ko) | 표시 소자용 박막 트랜지스터 기판 제조 방법 | |
| KR101235106B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| US7528909B2 (en) | Liquid crystal display device and fabricating method having reflective electrode connecting pixel electrode with drain and upper storage capacitor electrodes at edge of transmission hole | |
| KR102012854B1 (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR100870701B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100607519B1 (ko) | 칼라 필터를 구비한 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100916603B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR101273632B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20080002221A (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR20060073381A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101980765B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20070070806A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20060073379A (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20070117820A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101242032B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101758834B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101799032B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| KR101390816B1 (ko) | 횡전계 방식 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101273630B1 (ko) | 횡전계 방식 액정표시장치 및 그 제조방법 | |
| KR101490774B1 (ko) | 에프에프에스 모드 액정표시장치 | |
| KR20060038148A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101408687B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20050053092A (ko) | 액정표시장치용 기판 및 그 제조방법 | |
| KR20090073772A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101314778B1 (ko) | 액정 표시소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 6 |