KR20060073381A - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20060073381A
KR20060073381A KR1020040112586A KR20040112586A KR20060073381A KR 20060073381 A KR20060073381 A KR 20060073381A KR 1020040112586 A KR1020040112586 A KR 1020040112586A KR 20040112586 A KR20040112586 A KR 20040112586A KR 20060073381 A KR20060073381 A KR 20060073381A
Authority
KR
South Korea
Prior art keywords
electrode
pattern
transparent conductive
source
gate
Prior art date
Application number
KR1020040112586A
Other languages
English (en)
Other versions
KR101107246B1 (ko
Inventor
안병철
임주수
박병호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040112586A priority Critical patent/KR101107246B1/ko
Priority to US11/168,313 priority patent/US7220612B2/en
Priority to CNB2005100937710A priority patent/CN100514169C/zh
Priority to JP2005260251A priority patent/JP4433480B2/ja
Publication of KR20060073381A publication Critical patent/KR20060073381A/ko
Priority to US11/790,068 priority patent/US7626206B2/en
Application granted granted Critical
Publication of KR101107246B1 publication Critical patent/KR101107246B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 공정을 단순화할 수 있는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
본 발명의 박막 트랜지스터 기판은 기판 상에 형성된 게이트 라인과; 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 드레인 전극 사이의 채널을 형성하는 반도체 패턴을 포함하는 박막 트랜지스터와; 상기 드레인 전극과 접속되어 상기 화소 영역에 형성된 화소 전극을 구비하고; 상기 데이터 라인, 소스 전극, 드레인 전극은 소스/드레인 금속 패턴 및 투명 도전 패턴이 적층된 이중 구조로 형성되고; 상기 화소 전극은 상기 드레인 전극의 투명 도전 패턴이 신장되어 형성되며; 상기 투명 도전 패턴과 경계를 이루며 나머지 영역에 형성된 보호막을 구비한다.

Description

박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND FABRICATING METHOD THEREOF}
도 1은 종래의 액정 패널 구조를 개략적으로 도시한 사시도.
도 2는 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 도시한 평면도.
도 3은 도 2에 도시된 박막 트랜지스터 기판을 Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ'선을 따라 절단하여 도시한 단면도.
도 4a 및 도 4b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 6a 내지 도 6f는 본 발명의 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 8a 내지 도 8e는 본 발명의 제3 마스크 공정을 구체적으로 설명하기 위한 단면도들.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 상부 유리 기판 4 : 블랙 매트릭스
6, R, G, B : 칼라 필터 8 : 공통 전극
10 : 칼라 필터 기판 12 : 하부 유리 기판
14, 102 : 게이트 라인 16, 104 : 데이터 라인
18, TFT : 박막 트랜지스터 20 : 박막 트랜지스터 기판
22, 118 : 화소 전극 24 : 액정
110 : 소스 전극 112 : 드레인 전극
128, 136, 144, 148 : 컨택홀 115 : 반도체 패턴
114 : 활성층 116 : 오믹접촉층
124 : 패드 126 : 패드 하부 전극
130 : 패드 상부 전극 150 : 기판
152 : 게이트 절연막 109 : 소스/드레인 금속층
101 : 제1 게이트 금속층 103 : 제2 게이트 금속층
105 : 비정질 실리콘층 107 : 불순물 도핑된 실리콘층
111 : 소스/드레인 금속 패턴 113 : 투명 도전 패턴
135 : 데이터 링크 168, 182 : 포토레지스트 패턴
P1 : 차단 영역 P2 : 하프 톤 노광 영역
P3 : 풀 노광 영역 160 : 컨택 전극
본 발명은 수평 전계를 이용하는 액정 표시 장치에 관한 것으로, 특히 공정을 단순화할 수 있는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.
도 1을 참조하면, 종래의 액정 패널은 액정(24)을 사이에 두고 접합된 칼라 필터 기판(10)과 박막 트랜지스터 기판(20)으로 구성된다.
칼라 필터 기판(10)은 상부 유리 기판(2) 상에 순차적으로 형성된 블랙 매트릭스(4)와 칼라 필터(6) 및 공통 전극(8)을 구비한다. 블랙 매트릭스(4)는 상부 유리 기판(2)에 매트릭스 형태로 형성된다. 이러한 블랙 매트릭스(4)는 상부 유리 기판(2)의 영역을 칼라 필터(6)가 형성되어질 다수의 셀영역들로 나누고, 인접한 셀들간의 광 간섭 및 외부광 반사를 방지한다. 칼라 필터(6)는 블랙 매트릭스(4)에 의해 구분된 셀영역에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 적, 녹, 청색 광을 각각 투과시킨다. 공통 전극(8)은 칼라 필터(6) 위에 전면 도포된 투명 도전층으로 액정(24) 구동시 기준이 되는 공통 전압(Vcom)을 공급한다. 그리고, 칼라 필터(6)의 평탄화를 위하여 칼라 필터(6)와 공통 전극(8) 사이에는 오버코트층 (Overcoat Layer)(미도시)이 추가로 형성되기도 한다.
박막 트랜지스터 기판(20)은 하부 유리 기판(12)에서 게이트 라인(14)과 데이터 라인(16)의 교차로 정의된 셀영역마다 형성된 박막 트랜지스터(18)와 화소 전극(22)을 구비한다. 박막 트랜지스터(18)는 게이트 라인(12)으로부터의 게이트 신호에 응답하여 데이터 라인(16)으로부터의 데이터 신호를 화소 전극(22)으로 공급한다. 투명 도전층으로 형성된 화소 전극(22)은 박막 트랜지스터(18)로부터의 데이터 신호를 공급하여 액정(24)이 구동되게 한다.
유전 이방성을 갖는 액정(24)은 화소 전극(22)의 데이터 신호와 공통 전극(8)의 공통 전압(Vcom)에 의해 형성된 전계에 따라 회전하여 광 투과율을 조절함으로써 계조가 구현되게 한다.
그리고, 액정 패널은 컬러 필터 기판(10)과 박막 트랜지스터 기판(20)과의 셀갭을 일정하게 유지하기 위한 스페이서(미도시)를 추가로 구비한다. 스페이서로는 볼 스페이서 또는 칼럼 스페이서가 이용된다.
이러한 액정 패널의 칼라 필터 기판(10) 및 박막 트랜지스터 기판(20)은 다수의 마스크 공정을 이용하여 형성된다. 하나의 마스크 공정은 박막 증착(코팅) 공정, 세정 공정, 포토리소그래피 공정(이하, 포토 공정), 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 다수의 공정을 포함한다.
특히, 박막 트랜지스터 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이에 따라, 박막 트랜지스터 기판은 마스크 공정수를 줄이 는 방향으로 발전하고 있다.
따라서, 본 발명의 목적은 공정을 단순화할 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막 트랜지스터 기판은 기판 상에 형성된 게이트 라인과; 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 드레인 전극 사이의 채널을 형성하는 반도체 패턴을 포함하는 박막 트랜지스터와; 상기 드레인 전극과 접속되어 상기 화소 영역에 형성된 화소 전극을 구비하고; 상기 데이터 라인, 소스 전극, 드레인 전극은 소스/드레인 금속 패턴 및 투명 도전 패턴이 적층된 이중 구조로 형성되고; 상기 화소 전극은 상기 드레인 전극의 투명 도전 패턴이 신장되어 형성되며; 상기 투명 도전 패턴과 경계를 이루며 나머지 영역에 형성된 보호막을 구비한다.
그리고, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 기판 상에 게이트 라인, 상기 게이트 라인과 접속된 게이트 전극을 형성하는 제1 마스크 공정과; 상기 게이트 라인 및 게이트 전극을 덮는 게이트 절연막과, 그 위에 적층된 반 도체 패턴 및 소스/드레인 금속 패턴을 형성하는 제2 마스크 공정과; 상기 소스/드레인 금속 패턴이 형성된 게이트 절연막 상에 투명 도전 패턴을 형성하고, 그 투명 도전 패턴과 경계를 이루는 보호막을 형성하는 제3 마스크 공정을 포함하여; 상기 소스/드레인 금속 패턴 및 투명 도전 패턴이 적층된 이중 구조로, 상기 게이트 라인과 교차하여 화소 영역의 정의하는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극을 형성하고; 상기 드레인 전극의 투명 도전 패턴으로부터 신장된 화소 전극을 상기 화소 영역에 형성하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 2 내지 도 8e를 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 도시한 평면도이고, 도 3은 도 2에 도시된 박막 트랜지스터 기판을 Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ'선을 따라 절단하여 도시한 단면도이다.
도 2 및 도 3에 도시된 박막 트랜지스터 기판은 하부 기판(150) 위에 게이트 절연막(152)을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104), 그 게이트 라인(102) 및 데이터 라인(104)과 화소 전극(118)에 접속된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)와 접소된 화소 전극(118)과, 화소 전극(118)과 전단 게이트 라인(102)의 중첩부에 형성된 스토리지 캐패시터 (Cst)를 구비한다. 그리고, 박막 트랜지스터 기판은 게이트 라인(102), 데이터 라인(104), 공통 라인(120) 각각과 접속된 패드(124)를 더 구비한다.
게이트 라인(102)은 게이트 드라이버(미도시)로부터의 스캔 신호를, 데이터 라인(104)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 게이트 라인(102) 및 데이터 라인(104)은 게이트 절연막(152)을 사이에 두고 교차하여 각 화소 영역을 정의한다.
게이트 라인(102)은 기판(150) 위에 적어도 이중 이상의 게이트 금속층이 적층된 복층 구조로 형성된다. 예를 들면, 도 3에 도시된 바와 같이 제1 및 제2 게이트 금속층(101, 103)이 적층된 이중 구조로 형성된다. 데이터 라인(104)은 게이트 절연막(152) 위에 투명 도전층을 포함한 적어도 이중 이상의 복층 구조로 형성된다. 예를 들면, 도 3에 도시된 바와 같이 소스/드레인 금속 패턴(111)과, 투명 도전 패턴(113)이 적층된 이중 구조로 형성된다. 여기서, 투명 도전 패턴(113)은 소스/드레인 금속 패턴(111)을 포획하도록 형성되어 소스/드레인 금속 패턴(111)의 노출로 인한 전식 문제를 차단하게 된다.
박막 트랜지스터(TFT)는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104) 상의 비디오 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(TFT)는 게이트 라인(102)에 포함된 게이트 전극, 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하며 화소 전극(118)과 접속된 드레인 전극(112), 게이트 절연막(152)을 사이에 두고 게이트 라인(102)과 중첩되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 반도체 패턴 (115)을 구비한다. 여기서, 소스 전극(110) 및 드레인 전극(112)은 소스/드레인 금속 패턴(111) 및 투명 도전 패턴(113)이 적층된 이중 구조로 형성된다. 반도체 패턴(115)은 소스 전극(110) 및 드레인 전극(112) 사이에 채널을 형성하는 활성층(114)과, 소스 전극(110) 및 드레인 전극(112)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 위에 형성된 오믹 접촉층(116)을 구비한다.
게이트 라인(102)와 데이터 라인(104)의 교차로 정의된 화소 영역에는 드레인 전극(112)과 접속된 화소 전극(118)이 형성된다. 특히, 화소 전극(118)은 드레인 전극(112)의 투명 도전 패턴(113)으로부터 신장되어 형성된다. 이러한 화소 전극(118)은 박막 트랜지스터(TFT)로부터 공급된 화소 신호를 충전하여 도시하지 않은 칼라 필터 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 칼라 필터 기판에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(118)을 경유하여 입사되는 광량을 조절하여 칼러 필터 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(Cst)는 화소 전극(118)이 게이트 절연막(152)을 사이에 두고 전단 게이트 라인(102)과 중첩되어 형성된다. 여기서, 화소 전극(118)은 화소 영역으로부터 신장되어 전단 게이트 라인(102)을 포획하도록 형성된다. 이러한 스토리지 캐패시터(Cst)는 화소 전극(118)에 충전된 비디오 신호가 다음 신호가 충전될 때까지 안정적으로 유지할 수 있게 된다.
게이트 라인(102), 데이터 라인(104), 공통 라인(120)은 그들 각각과 접속된 패드(124)를 통해 구동 회로로부터 해상 구동 신호를 공급받게 된다. 이러한 패드 (124)는 동일 구조로 형성된다. 구체적으로, 패드(124)는 패드 하부 전극(126), 게이트 절연막(152)을 관통하는 제1 컨택홀(128)을 통해 패드 하부 전극(126)과 접속된 패드 상부 전극(130)을 구비한다. 여기서, 패드 하부 전극(126)은 게이트 라인(102) 및 공통 라인(120)과 같이 제1 및 제2 게이트 금속층(101, 103)이 적층된 이중 구조로 형성되고, 패드 상부 전극(130)은 투명 도전 패턴(113)으로 형성된다.
이에 따라, 게이트 라인(102) 및 공통 라인(120) 각각은 기판(150) 위에 동일 구조로 형성된 패드 하부 전극(126)을 통해 해당 패드(124)와 접속된다. 반면에, 게이트 절연막(152) 위에 형성된 데이터 라인(104)는 컨택 전극(160)을 통해 해당 패드 하부 전극(126)으로부터 신장된 데이터 링크(135)와 접속된다. 여기서, 컨택 전극(160)은 데이터 라인(104)의 투명 도전 패턴(113)이 데이터 링크(135)와 중첩되도록 신장되어 형성된다. 그리고, 컨택 전극(160)은 게이트 절연막(152)을 관통하는 제2 컨택홀(148)을 통해 데이터 링크(135)와 접속된다. 이러한 컨택 전극(160)은 데이터 링크(135)을 따라 신장되어 해당 패드 상부 전극(130)과 일체화될 수 있다.
보호막(154)은 화소 전극(118), 패드 상부 전극(130), 컨택 전극(160)을 포함함과 아울러 데이터 라인(104), 소스 전극(110), 드레인 전극(122)에 포함된 투명 도전 패턴(113)과 경계를 이루며 형성된다. 이는 투명 도전 패턴(113) 형성시 이용된 포토레지스트 패턴을 남긴 상태에서 보호막(154)을 형성한 다음, 포토레지스트 패턴을 리프트-오프시킴으로써 보호막(154)이 패터닝되기 때문이다.
이에 따라, 본 발명의 박막 트랜지스터 기판은 다음과 같이 3마스크 공정으 로 형성된다.
도 4a 및 도 4b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
제1 마스크 공정으로 하부 기판(142) 상에 게이트 라인(102), 게이트 전극(108), 패드 하부 전극(126), 데이터 링크(135)를 포함하는 제1 마스크 패턴군이 형성된다. 이러한 제1 마스크 패턴군은 적어도 2개의 도전층이 적층된 이중 이상의 복층 구조로 형성되지만, 설명의 편의상 이하에서는 제1 및 제2 게이트 금속층(101, 103)이 적층된 이중 구조만을 설명하기로 한다.
구체적으로, 하부 기판(150) 상에 스퍼터링 방법 등의 증착 방법을 통해 제1 및 제2 게이트 금속층(101, 103)이 적층된다. 제1 및 제2 게이트 금속층(101, 103)으로는 Mo, Ti, Cu, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 이용된다. 예를 들면, 제1 및 제2 게이트 금속층(101, 103)이 적층된 구조로는 Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Cu/Mo, Mo/Al, Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등이 이용된다. 이와 달리, Ti/Al(Nd)/Ti, Mo/Ti/Al(Nd), 등과 같이 삼중층이 적층된 구조로 이용되기도 한다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 제1 및 제2 게이트 금속층(101, 103)이 패터닝됨으로써 이중 구조의 게이트 라인(102), 게이트 전극(108), 패드 하부 전극(126), 데이터 링크(135)를 포함하는 제1 마스크 패턴군이 형성된다.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방 법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이고, 도 6a 내지 도 6f는 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들을 도시한 것이다.
제1 마스크 패턴군이 형성된 하부 기판(150) 상에 제2 마스크 공정으로 제1 및 제2 컨택홀(128, 148)을 포함하는 게이트 절연막(152)과, 반도체 패턴(115)과, 소스/드레인 패턴(111)이 형성된다. 이들은 회절 노광 마스크 또는 하프 톤(Half Tone) 마스크를 이용한 하나의 마스크 공정으로 형성된다. 이하에서는 제2 마스크로 하프 톤 마스크를 이용한 경우를 설명하기로 한다.
도 6a를 참조하면, 제1 마스크 패턴군이 형성된 하부 기판(150) 상에 PECVD 등의 증착 방법으로 게이트 절연막(152), 비정질 실리콘층(105), 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층(107), 소스/드레인 금속층(109)이 순차적으로 형성된다. 게이트 절연막(152)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다. 소스/드레인 금속층(109)으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등과 같이 이중층 이상이 적층된 구조로 이용된다.
도 6b를 참조하면, 하프 톤 마스크를 이용한 포토리소그래피 공정으로 단차를 갖는 제1 포토레지스트 패턴(168)이 형성된다. 하프 톤 마스크는 자외선을 차 단하는 차단부, 위상 쉬프트(Phase Shift) 물질을 이용하여 자외선을 부분적으로 투과시키는 하프 톤 투과부, 모두 투과시키는 투과부를 구비한다. 이러한 하프 톤 마스크를 이용한 포토리소그래피 공정으로 형성된 서로 다른 두께의 제1A 및 제1B 포토레지스트 패턴(168A, 168B)과, 개구부를 갖는 제1 포토레지스트 패턴(168)이 형성된다. 상대적으로 두꺼운 제1A 포토레지스트 패턴(168A)은 하프 톤 마스크의 차단부(P1)와 중첩된 제1 포토레지스트의 차단 영역(P1)에, 상기 제1A 포토레지스트 패턴(168A) 보다 얇은 제1B 포토레지스트 패턴(168B)은 하프 톤 투과부와 중첩된 하프 톤 노광부(P2)에, 개구부는 투과부와 중첩된 풀(Full) 노광 영역(P3)에 형성된다.
도 6c를 참조하면, 제2 포토레지스트 패턴(168)을 마스크로 이용한 식각 공정으로 소스/드레인 금속층(109)으로부터 게이트 절연막(144)까지 관통하는 제1 및 제2 컨택홀(128, 148)이 형성된다. 제1 컨택홀(128)은 패드 하부 전극(126)을, 제2 컨택홀(148)은 데이터 링크(135)를 노출시킨다.
도 6d를 참조하면, 산소(O2) 플라즈마를 이용한 애싱 공정으로 제1A 포토레지스트 패턴(168A)의 두께는 얇아지게 되고, 제1B 포토레지스트 패턴(168B)은 제거된다.
도 6e를 참조하면, 애싱된 제1A 포토레지스트 패턴(168A)을 마스크로 이용한 식각 공정으로 소스/드레인 금속층(109), 불순물이 도핑된 비정질 실리콘층(107) 및 비정질 실리콘층(105)이 패터닝됨으로써 활성층(114) 및 오믹 접촉층(116)을 갖 는 반도체 패턴(115)과, 그 위에 중첩된 소스/드레인 금속 패턴(111)이 형성된다.
도 6f를 참조하면, 도 6e에서 소스/드레인 금속 패턴(111) 위에 잔존하는 제1A 포토레지스트 패턴(168A)은 스트립 공정으로 제거된다.
이와 달리, 제1 포토레지스트 패턴(168)을 마스크로 이용하여 제1 및 제2 컨택홀(128, 148)과, 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴(115)을 형성하는 공정을 하나의 공정으로 진행할 수 있다.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도이고, 도 8a 내지 도 8e는 제3 마스크 공정을 구체적으로 설명하기 위한 단면도들이다.
제3 마스크 공정으로 소스/드레인 금속 패턴(111)을 덮는 투명 도전 패턴(113)이 형성되고, 투명 도전 패턴(113)과 경계를 이루는 보호막(154)이 형성된다. 이에 따라, 소스/드레인 금속 패턴(111) 및 투명 도전 패턴(113)이 적층된 이중 구조의 데이터 라인(104), 소스 전극(110), 드레인 전극(112)이 형성됨과 아울러 투명 도전 패턴(113)의 단일층 구조를 갖는 화소 전극(118), 패드 상부 전극(130), 컨택 전극(160)이 형성된다.
구체적으로, 도 8a와 같이 소스/드레인 금속 패턴(111)이 형성된 게이트 절연막(152) 위에 투명 도전층(117)이 형성된다. 투명 도전층(117)으로는 ITO, TO, IZO, ITZO 등이 이용된다.
도 8b를 참조하면, 투명 도전층(117) 위에 제3 마스크를 이용한 포토리소그래피 공정으로 포토레지스트 패턴(182)이 형성된다.
도 8c를 참조하면, 포토레지스트 패턴(182)을 마스크로 한 식각 공정, 즉 습식 식각 공정으로 투명 도전층(117)이 패터닝됨으로써 소스/드레인 금속 패턴(111)을 포획하는 투명 도전 패턴(113)이 형성된다. 이때, 투명 도전 패턴(113)은 박막 트랜지스터(TFT)의 채널이 형성될 부분에서 오픈된다. 이에 따라, 투명 도전 패턴(113)을 마스크로 한 식각 공정, 즉 건식 식각 공정으로 노출된 소스/드레인 금속 패턴(111)과 그 아래의 오믹 접촉층(116)이 제거됨으로써 활성층(114)이 노출된 구조를 갖게 된다. 이 결과, 이중 구조를 갖는 데이터 라인(104), 소스 전극(110), 드레인 전극(112)이 형성된다. 또한, 드레인 전극(112)의 투명 도전 패턴(113)으로부터 신장된 화소 전극(118)과, 데이터 라인(104)의 투명 도전 패턴(133)으로부터 신장된 컨택 전극(160)이 형성되고, 패드 하부 전극(126)과 접속된 패드 상부 전극(130)이 형성된다. 이러한 투명 도전 패턴(113)은 포토레지스트 패턴(182) 보다 과식각된다.
도 8d를 참조하면, 포토레지스트 패턴(182)을 덮는 보호막(154)이 전면적으로 형성된다. 이때, 포토레지스트 패턴(182)이 존재하지 않는 기판 상에 형성된 보호막(154)은, 포토레지스트 패턴(182)의 에지부와 투명 도전 패턴(113)의 에지부와의 이격 거리에 의해 포토레지스트 패턴(182) 위에 형성된 보호막(154)과 오픈된 구조를 갖는다. 이에 따라, 다음의 리프트-오프 공정에서 포토레지스트 패턴(182)과 투명 도전 패턴(113) 사이로 스트립퍼 침투가 용이해지게 됨으로써 리프트-오프 효율이 향상된다. 보호막(154)으로는 게이트 절연막(144)과 같은 무기 절연 물질이 이용된다. 이러한 보호막(154)은 PECVD, 스퍼터링과 같은 증착 방법을 통해 형 성되지만, 포토레지스트 패턴(182)이 고온에서 경화를 방지하기 위해서는 스퍼터링 방법으로 형성하는 것이 바람직하다. 이와 달리, 보호막(154)으로는 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용되기도 한다.
도 8e를 참조하면, 리프트-오프 공정으로 도 8d에 도시된 포토레지스트 패턴(182)과 함께 그 위에 형성된 보호막(154)이 제거됨으로써 보호막(154)이 패터닝된다. 패터닝된 보호막(154)은 투명 도전 패턴(113)과 경계를 이루게 된다. 다시 말하여, 투명 도전 패턴(113)이 형성된 영역을 제외한 나머지 영역에 투명 도전 패턴과 경계를 이루는 보호막(154)이 남게 된다.
이에 따라, 보호막(154)이 도포된 포토레지스트 패턴(182)을 제거하는 스트립 공정에서 포토레지스트 패턴(182)과 투명 도전 패턴(113) 사이로 스트립퍼 침투가 용이해지게 됨으로써 리프트-오프 효율이 향상된다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법은 제2 마스크 공정에서 하프 톤(또는 회절 노광) 마스크를 이용하여 컨택홀과 함께 반도체 패턴 및 소스/드레인 금속 패턴이 형성된다.
또한, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법은 제3 마스크 공정에서 투명 도전 패턴이 형성되고, 그 투명 도전 패턴 형성시 이용된 포토레지스트 패턴의 리프트-오프로 보호막이 패터닝된다. 이러한 투명 도전 패턴 및 보호 막은 하부의 금속층을 보호하여 전식 문제를 차단하게 된다.
이에 따라, 본 발명의 박막 트랜지스터 기판 및 그 제조 방법은 3마스크 공정으로 공정을 단순화함으로써 재료비 및 설비 투자비 등을 절감함과 아울러 수율을 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (20)

  1. 기판 상에 형성된 게이트 라인과;
    상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 데이터 라인과;
    상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 드레인 전극 사이의 채널을 형성하는 반도체 패턴을 포함하는 박막 트랜지스터와;
    상기 드레인 전극과 접속되어 상기 화소 영역에 형성된 화소 전극을 구비하고;
    상기 데이터 라인, 소스 전극, 드레인 전극은 소스/드레인 금속 패턴 및 투명 도전 패턴이 적층된 이중 구조로 형성되고;
    상기 화소 전극은 상기 드레인 전극의 투명 도전 패턴이 신장되어 형성되며,
    상기 투명 도전 패턴과 경계를 이루며 나머지 영역에 형성된 보호막을 구비하는 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 제 1 항에 있어서,
    상기 화소 전극이 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 중첩되어 형성된 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제 1 항에 있어서,
    상기 게이트 라인, 게이트 전극은 상기 기판 상에 적어도 2개의 금속층이 적층된 복층 구조로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제 1 항에 있어서,
    상기 게이트 라인, 데이터 라인과 각각 접속된 패드를 추가로 구비하고, 상기 패드는
    상기 게이트 라인과 함께 상기 기판 상에 형성된 패드 하부 전극과;
    상기 게이트 절연막을 관통하여 상기 패드 하부 전극을 노출시키는 컨택홀과;
    상기 컨택홀을 통해 상기 패드 하부 전극과 접속되고 상기 투명 도전 패턴으로 형성된 패드 상부 전극을 구비하는 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제 4 항에 있어서,
    상기 데이터 패드에 포함된 패드 하부 전극으로부터 신장되어 형성된 데이터 링크와;
    상기 게이트 절연막을 관통하여 상기 데이터 링크를 노출시키는 제2 컨택홀과;
    상기 데이터 라인의 투명 도전 패턴으로부터 신장되어 상기 제2 컨택홀을 통 해 상기 데이터 링크와 접속된 컨택 전극을 구비하는 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 제 5 항에 있어서,
    상기 컨택 전극은 상기 데이터 패드에 포함된 패드 상부 전극과 일체화된 구조로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 제 5 항에 있어서,
    상기 투명 도전 패턴은 상기 소스/드레인 금속 패턴을 포획하도록 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  8. 제 5 항에 있어서,
    상기 패드 상부 전극 및 컨택 전극은 상기 보호막과 경계를 이루는 것을 특징으로 하는 박막 트랜지스터 기판.
  9. 기판 상에 게이트 라인, 상기 게이트 라인과 접속된 게이트 전극을 형성하는 제1 마스크 공정과;
    상기 게이트 라인 및 게이트 전극을 덮는 게이트 절연막과, 그 위에 적층된 반도체 패턴 및 소스/드레인 금속 패턴을 형성하는 제2 마스크 공정과;
    상기 소스/드레인 금속 패턴이 형성된 게이트 절연막 상에 투명 도전 패턴을 형성하고, 그 투명 도전 패턴과 경계를 이루는 보호막을 형성하는 제3 마스크 공정을 포함하여;
    상기 소스/드레인 금속 패턴 및 투명 도전 패턴이 적층된 이중 구조로, 상기 게이트 라인과 교차하여 화소 영역의 정의하는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극을 형성하고,
    상기 드레인 전극의 투명 도전 패턴으로부터 신장된 화소 전극을 상기 화소 영역에 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 제1 마스크 공정은 상기 게이트 라인, 데이터 라인 중 어느 하나와 접속될 패드 하부 전극을 형성하는 단계를,
    상기 제2 마스크 공정은 상기 게이트 절연막을 관통하여 상기 패드 하부 전극을 노출시키는 컨택홀을 형성하는 단계를,
    상기 제3 마스크 공정은 상기 투명 도전 패턴으로 상기 컨택홀을 통해 상기 패드 하부 전극과 접속될 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 제1 마스크 공정은 상기 데이터 라인과 접속될 패드 하부 전극으로부터 연장된 데이터 링크를 형성하는 단계를,
    상기 제2 마스크 공정은 상기 데이터 링크를 노출시키는 제2 컨택홀을 형성하는 단계를,
    상기 제3 마스크 공정은 상기 데이터 라인의 투명 도전 패턴으로부터 신장되어 상기 제2 컨택홀을 통해 상기 데이터 링크와 접속된 컨택 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  12. 제 10 항에 있어서,
    상기 컨택 전극은 상기 데이터 패드에 포함된 패드 상부 전극과 일체화된 구조로 형성된 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  13. 제 10 항에 있어서,
    상기 패드 상부 전극 및 컨택 전극은 상기 보호막과 경계를 이루는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  14. 제 10 항에 있어서,
    상기 게이트 라인, 게이트 전극, 패드 하부 전극, 데이터 링크는 상기 기판 상에 적어도 2개의 금속층이 적층된 복층 구조로 형성된 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  15. 제 9 항에 있어서,
    상기 투명 도전 패턴은 상기 소스/드레인 금속 패턴을 포획하도록 형성된 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  16. 제 11 항에 있어서,
    상기 제2 마스크 공정은
    상기 제1 마스크 패턴군을 덮는 게이트 절연막, 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층, 소스/드레인 금속층을 순차적으로 형성하는 단계와;
    하프 톤 마스크 또는 회절 노광 마스크를 이용한 포토리소그래피 공정으로 두께가 다른 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 이용한 식각 공정으로 상기 소스/드레인 금속층으로부터 상기 게이트 절연막까지 관통하는 제1 및 제2 컨택홀과, 상기 소스/드레인 금속 패턴 및 반도체 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  17. 제 9 항에 있어서,
    상기 제3 마스크 공정은
    상기 소스/드레인 금속 패턴이 형성된 게이트 절연막 위에 투명 도전층을 형성하는 단계와;
    포토리소그래피 공정으로 포토레지스트 패턴을 형성하는 단계와;
    포토레지스트 패턴을 마스크로 한 식각 공정으로 상기 투명 도전 패턴을 형 성하는 단계와;
    상기 투명 도전 패턴을 통해 노출된 상기 소스/드레인 금속 패턴 및 그 아래의 반도체 패턴에 포함된 오믹 접촉층을 제거하는 단계와;
    상기 포토레지스트 패턴을 덮는 보호막을 전면적으로 형성하는 단계와;
    상기 보호막이 형성된 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  18. 제 17 항에 있어서,
    상기 보호막은 스퍼터링 방법으로 형성된 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  19. 제 17 항에 있어서,
    상기 투명 도전 패턴은 상기 포토레지스트 패턴 보다 과식각된 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  20. 제 9 항에 있어서,
    상기 화소 전극이 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 중첩되게 하여 스토리지 캐패시터를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
KR1020040112586A 2004-12-24 2004-12-24 박막 트랜지스터 기판 및 그 제조 방법 KR101107246B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040112586A KR101107246B1 (ko) 2004-12-24 2004-12-24 박막 트랜지스터 기판 및 그 제조 방법
US11/168,313 US7220612B2 (en) 2004-12-24 2005-06-29 Liquid crystal display device and fabricating method thereof
CNB2005100937710A CN100514169C (zh) 2004-12-24 2005-08-30 液晶显示器件及其制造方法
JP2005260251A JP4433480B2 (ja) 2004-12-24 2005-09-08 液晶表示装置及びその製造方法
US11/790,068 US7626206B2 (en) 2004-12-24 2007-04-23 Liquid crystal display device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112586A KR101107246B1 (ko) 2004-12-24 2004-12-24 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060073381A true KR20060073381A (ko) 2006-06-28
KR101107246B1 KR101107246B1 (ko) 2012-01-25

Family

ID=36610354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112586A KR101107246B1 (ko) 2004-12-24 2004-12-24 박막 트랜지스터 기판 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7220612B2 (ko)
JP (1) JP4433480B2 (ko)
KR (1) KR101107246B1 (ko)
CN (1) CN100514169C (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647775B1 (ko) * 2004-12-01 2006-11-23 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판 및 제조 방법
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR101127836B1 (ko) * 2005-06-30 2012-03-21 엘지디스플레이 주식회사 박막트랜지스터 기판의 제조 방법
KR20070009013A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 평판표시장치 및 평판표시장치의 제조방법
KR101183361B1 (ko) * 2006-06-29 2012-09-14 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101294232B1 (ko) 2007-06-08 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
JP5064127B2 (ja) * 2007-06-28 2012-10-31 出光興産株式会社 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法
CN101382712B (zh) * 2007-09-07 2010-12-08 北京京东方光电科技有限公司 液晶显示装置阵列基板的制造方法
KR101264723B1 (ko) * 2007-10-29 2013-05-15 엘지디스플레이 주식회사 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법
TWI352431B (en) * 2008-01-08 2011-11-11 Au Optronics Corp Active matrix array structure and manufacturing me
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
CN101718950B (zh) * 2008-10-09 2011-12-28 北京京东方光电科技有限公司 薄膜构图方法及制造液晶显示装置的方法
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
JP5646162B2 (ja) * 2009-01-23 2014-12-24 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
CN102023433B (zh) 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN102543860B (zh) * 2010-12-29 2014-12-03 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
KR101948168B1 (ko) * 2011-12-08 2019-04-26 엘지디스플레이 주식회사 내로우 베젤 타입 액정표시장치
KR101980765B1 (ko) * 2012-12-26 2019-08-28 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN103913874A (zh) * 2013-09-02 2014-07-09 上海中航光电子有限公司 一种阵列基板、显示装置及阵列基板的制造方法
US9698173B2 (en) * 2014-08-24 2017-07-04 Royole Corporation Thin film transistor, display, and method for fabricating the same
CN104409418B (zh) * 2014-11-13 2018-02-13 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN104362155B (zh) * 2014-11-24 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105097835A (zh) * 2015-07-07 2015-11-25 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板、显示装置
CN105070687A (zh) * 2015-09-18 2015-11-18 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN106298647B (zh) * 2016-08-31 2017-12-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板及其制备方法
CN108663864B (zh) * 2018-07-19 2021-01-26 京东方科技集团股份有限公司 一种显示面板及其制作方法、工作方法和显示装置
US11362117B2 (en) 2019-12-23 2022-06-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate, array substrate, and display device
CN110993564A (zh) * 2019-12-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法、阵列基板及显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396458A (en) * 1981-12-21 1983-08-02 International Business Machines Corporation Method for forming planar metal/insulator structures
US4440804A (en) * 1982-08-02 1984-04-03 Fairchild Camera & Instrument Corporation Lift-off process for fabricating self-aligned contacts
JPS60103676A (ja) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd 薄膜トランジスタアレイの製造方法
GB2175442B (en) * 1985-05-15 1989-05-24 Stc Plc Laser manufacture
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR940004322B1 (ko) * 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
TW321731B (ko) * 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) * 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100237680B1 (ko) * 1996-12-30 2000-01-15 윤종용 액정 표시 장치 및 그 제조 방법
JP4264675B2 (ja) 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100313125B1 (ko) * 1999-12-08 2001-11-07 김순택 박막 트랜지스터의 제조 방법
KR100322970B1 (ko) * 1999-12-24 2002-02-02 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시 장치의 제조방법
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR100443539B1 (ko) 2002-04-16 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100904757B1 (ko) 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
KR100538327B1 (ko) * 2003-04-03 2005-12-22 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100598737B1 (ko) 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100500779B1 (ko) * 2003-10-10 2005-07-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
JP4433480B2 (ja) 2010-03-17
US7220612B2 (en) 2007-05-22
US20070205422A1 (en) 2007-09-06
CN100514169C (zh) 2009-07-15
US7626206B2 (en) 2009-12-01
JP2006184862A (ja) 2006-07-13
KR101107246B1 (ko) 2012-01-25
US20060138417A1 (en) 2006-06-29
CN1794077A (zh) 2006-06-28

Similar Documents

Publication Publication Date Title
KR101107246B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101225440B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101121620B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101086478B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101107245B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR20030082647A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법과 그에적용된 마스크
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
KR20070070806A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101085142B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107269B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101107265B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101107267B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101066492B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101085138B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101127822B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107270B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100667137B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100619624B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20040016963A (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9