KR101264723B1 - 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법 - Google Patents

노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101264723B1
KR101264723B1 KR1020070108674A KR20070108674A KR101264723B1 KR 101264723 B1 KR101264723 B1 KR 101264723B1 KR 1020070108674 A KR1020070108674 A KR 1020070108674A KR 20070108674 A KR20070108674 A KR 20070108674A KR 101264723 B1 KR101264723 B1 KR 101264723B1
Authority
KR
South Korea
Prior art keywords
pattern
mask
forming
uneven
electrode
Prior art date
Application number
KR1020070108674A
Other languages
English (en)
Other versions
KR20090043048A (ko
Inventor
김정오
안유경
강영권
이상진
방정호
양준영
이정일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070108674A priority Critical patent/KR101264723B1/ko
Priority to US12/256,840 priority patent/US8228455B2/en
Priority to CN2008101730078A priority patent/CN101424882B/zh
Publication of KR20090043048A publication Critical patent/KR20090043048A/ko
Application granted granted Critical
Publication of KR101264723B1 publication Critical patent/KR101264723B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 마스크의 패턴을 변경하여, 해상력이 낮은 노광 장치 하에서도 미세 패턴 형성이 가능한 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성 방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 패턴 형성 방법은 기판 상에 박막을 형성하는 단계와, 상기 박막 상에 감광막을 도포하는 단계와, 상기 감광막 상부에, 투명한 모재(母材) 상에, 직선형의 지지부와 상기 지지부의 경계부에 요철부가 형성된 차광부 및 상기 차광부를 제외한 영역에 정의된 투과부를 포함하여 이루어진 마스크를 정렬시키는 단계와, 상기 마스크를 이용하여, 상기 요철부와 그 부근에 대응되어 회절을 유발하도록 하여, 300nm 이상의 파장의 자외선을 출사하는 노광원을 이용하여, 상기 감광막을 노광 및 현상하여, 감광막 패턴을 형성하는 단계 및 상기 감광막 패턴을 이용하여, 상기 박막을 패터닝하는 단계를 포함하여 이루어진 것을 특징으로 한다.
마스크, 노광 장비, 해상력, 미세 패턴, 채널, 요철, 미세홀, 300nm 이상의 파장의 자외선

Description

노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성 방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법 {System for Exposure, Method for Forming Pattern, Method for Channel, Method for Hole, Liquid Crystal Display Device and Method for Manufacturing The Same}
본 발명은 액정 표시 장치에 관한 것으로 특히, 마스크의 패턴을 변경하여, 해상력이 낮은 노광 장치 하에서도 미세 패턴 형성이 가능한 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성 방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 패턴 형성 방법을 설명하면 다음과 같다.
도 1은 일반적인 노광 장치를 이용한 패턴 형성 방법을 나타낸 개략도이다.
도 1과 같이, 일반적인 노광 장치를 이용한 패턴 형성 방법은, 다음의 순서로 이루어진다.
먼저, 기판(3) 상에 패터닝이 요구되는 박막(4)을 증착하고, 상기 박막(4) 상에 감광막(5)을 도포한다.
이어, 상기 감광막(5) 상부에, 300nm 이상의 파장의 광을 출사하는 노광기(1)와, 상기 노광기(1)로부터 광을 입사받아 소정의 패턴에 해당되는 상을 상기 감광막(5) 상에 투영하는 마스크(2)를 배치시킨다.
여기서, 상기 마스크(2)는 투과부(2a)와 차광부(2b)가 함께 정의되어 있는 것으로, 상기 투과부(2a)는 상기 감광막(5)에 노광이 이루어지는 부분을, 차광부(2b)는 그렇지 않은 부분을 정의한다. 예를 들어, 상기 감광막이 파지티브 감광성을 갖는다고 할 때, 상기 투과부(2a)에 대응되는 감광막(5)의 부분은 노광 및 현상 후, 제거되는 부분이 되며, 상기 차광부(2b)에 대응되는 감광막의 부분(5a)은 노광 및 현상 후 남아있는 부분이 된다. 만일, 상기 감광막이 네거티브 감광성을 가질 경우는, 반대의 상으로 감광막이 패터닝된다.
도 2는 종래의 마스크를 나타낸 평면도이다.
도 2는 일 예의 종래의 마스크를 나타낸 것으로, 라인(line) 형상으로 차광부(2b)가 정의되고, 그 외의 영역이 투과부(2a)로 정의된 상태를 나타내고 있다. 도 2에 예시된 마스크는, 액정 표시 장치를 예로 들면, 상기 라인 형상의 차광부(2b)에 대응하여, 게이트 라인이나 데이터 라인 혹은 화소 전극이나 공통 전극들을 형성할 수 있다. 이 경우, 상기 마스크(2)에 형성하는 차광부(2b)의 폭(A) 또는 상기 차광부(2b)들 사이의 간격(A')은 상기 노광기(1)의 해상력(resolving power)에 의해 결정될 수 있는 것으로, 해상력이 높을수록 미세한 폭(A) 및 간격(A')을 갖는 상기 차광부(2b) 및 투과부(2a)에 대응되는 패턴 형성이 이루어질 수 있다. 즉, 상기 마스크(2) 내에 차광부(2b) 및 투과부(2a)의 폭(A) 및 간격(A')을 얇게 할 수는 있으나, 해상력이 낮은 노광기(1)를 이용한다면, 상기 마스크(2)를 이용하여 노광시 하부의 감광막(5)에 패턴 형성이 정상적으로 이루어지기 힘들게 된다. 여기서, 상기 감광막(5)이 파지티브 감광성을 가진다고 할 때, 상기 차광부(2b)에 대응되는 기판 상의 부위는 노광 및 현상 후, 감광막(5)에서 남아있는 부분이 될 것이며, 투과부(2a)에 대응되는 부분은 감광막이 제거되어 남아있지 않는 부분들에 대응되는 것이다.
도 3a 및 도 3b는 종래의 마스크를 이용하여, 각각 노광기의 해상력 하와 해상력 이상에서 각각 패턴을 형성한 예를 나타낸 사진이다.
도 3a와 같이, 상기 노광기의 해상력 하(4㎛ 이상 패턴 구현)에서, 도 2의 마스크를 이용한 감광막의 패턴 형성시, 노광 및 현상 후 상기 감광막의 남아있는 부분과 그렇지 않은 부분의 폭은, 상기 마스크(2)의 차광부(2b) 및 투과부(2a)의 비에 따라 정해지며, 불량없이 균일한 형상으로 형성된다.
그러나, 도 3b와 같이, 상기 노광기가 갖는 해상력 이상으로 4㎛ 이하의 미세 패턴 구현시에는, 상기 노광기를 통과한 광원의 파장에 따른 해상력이 상기 마스크(2) 내의 투과부(2a) 또는 차광부(2b)의 폭보다 큼으로 인해, 상기 노광기를 통해 감광막 상에 상기 마스크(2)의 투과부(2a)에 의한 정상적인 노광이 이루어지지 않아, 노광 및 현상 후, 상기 마스크(2)의 차광부(2b)에 대응되는 부위의 감광막에서, 라인 쇼트(line short) 등의 불량이 발생한다.
즉, 일반적으로 액정 표시 장치의 제조시 이용하는 노광 장치에서, 노광기(1)에서 출사되는 광의 파장은 약 300 nm 이상인 것으로, 이를 이용시 패터닝이 약 4㎛ 의 선폭까지 가능한 것으로, 이러한 노광기(1)가 갖는 해상력보다 고해상력을 갖는 장비로 전환하지 않는 이상 상기 마스크의 패턴을 변경하여도 그 이하의 선폭을 갖는 패턴을 갖기 어렵고, 패턴 끊김같은 불량이 발생하게 되어, 이에 대한 개선이 요구된다.
상기와 같은 종래의 패턴 형성 방법을 액정 표시 장치에 적용시 다음과 같은 문제점이 있다.
현재 액정 표시 장치의 패터닝에 있어서는, 약 436nm의 파장을 갖는 G 라인(G-line), 약 405nm의 파장을 갖는 H 라인(H-line), 약 365nm의 파장을 갖는 I 라인(I-line)의 단독광 혹은 이들의 혼합광을 이용하는 노광기를 이용하는 것으로, 이들 노광기에 의하여는 해상력의 한계로 인해 약 4㎛ 정도의 선폭까지 패턴 형성이 가능한 것으로, 그 이하의 선폭을 갖는 패턴은 형성시 패턴 단락(short)이나 미형성(open) 등의 불량이 발생되어, 4㎛ 이하의 미세 패턴의 형성이 힘들다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 마스크의 패턴을 변경하여, 해상력이 낮은 노광 장치 하에서도 4㎛ 이하의 미세 패턴 형성이 가능한 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성 방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 노광 장비는 300nm 이상의 파장의 자외선을 출사하는 노광원; 및 모재(母材) 상에 직선형의 지지부와, 상기 지지부 경계부에 형성된 요철부로 이루어진 차광부; 및 상기 차광부를 제외한 영역에 정의된 투과부를 포함하여 이루어진 마스크를 포함하여 이루어진 것에 특징이 있다.
여기서, 상기 요철부는 상기 지지부 경계부 내측에 음각의 형상 또는 상기 지지부 경계부 외측에 양각의 형상으로 형성될 수 있다.
또한, 동일한 목적을 달성하기 위한 패턴 형성 방법은 기판 상에 박막을 형성하는 단계와, 상기 박막 상에 감광막을 도포하는 단계와, 상기 감광막 상부에, 투명한 모재(母材) 상에, 직선형의 지지부와 상기 지지부의 경계부에 요철부가 형성된 차광부 및 상기 차광부를 제외한 영역에 정의된 투과부를 포함하여 이루어진 마스크를 정렬시키는 단계와, 상기 마스크를 이용하여, 상기 요철부와 그 부근에 대응되어 회절을 유발하도록 하여, 상기 감광막을 노광 및 현상하여, 감광막 패턴을 형성하는 단계 및 상기 감광막 패턴을 이용하여, 상기 박막을 패터닝하는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.
여기서, 상기 마스크의 요철부 및 지지부를 포함하는 차광부의 최장폭은 4㎛ 이하이며, 이 때, 상기 지지부의 폭은 2㎛이하이다.
이 때, 상기 노광은 300nm 이상의 파장을 갖는 자외선을 이용하여 이루어진다.
또한, 상기 요철부는 상기 지지부의 경계부에 다각형 또는 원이 복수개 형성되어 이루어질 수 있다.
구체적인 예로, 상기 요철부는 상기 지지부의 경계부의 일부를 밑면으로 하는 삼각형이 반복 형성되어 이루어질 수 있으며, 이 경우, 상기 요철부의 삼각형은 상기 밑면에 대한 대각이 30~150°으로 한다. 이 때, 반복되는 상기 삼각형들은 서로 접하여 형성될 수도 있고, 혹은 서로 일정 간격 이격되어 형성될 수도 있다.
또는, 상기 요철부는 상기 지지부의 경계부의 일부를 직경으로 하는 반원이 반복 형성되어 이루어질 수도 있다.
또한, 동일한 목적을 달성하기 위한 채널 형성 방법은, 기판상에 비정질 실리콘층, 불순물층의 적층체의 반도체층을 형성하는 단계;와, 상기 반도체층 상에 금속층을 형성하는 단계;와, 상기 금속층 상에 감광막을 도포하는 단계;와, 상기 감광막 상부에, 채널 형성부에 대응하여 그 양측의 지지부와, 상기 지지부의 경계부에 형성된 요철부를 포함하는 차광부와, 상기 차광부 외부의 투과부로 이루어진 마스크를 정렬시키는 단계;와, 상기 마스크를 이용하여, 상기 요철부 및 그 부근에 대응되어 회절을 유발하도록 하여, 300nm 이상의 파장을 갖는 자외선을 이용하여 상기 감광막을 노광 및 현상하여, 감광막 패턴을 형성하는 단계;와, 상기 감광막 패턴을 이용하여, 상기 금속층을 패터닝하여 상기 채널 형성부의 양측에 소오스 전극 및 드레인 전극을 형성하는 단계; 및 상기 소오스 전극 및 드레인 전극 사이의 불순물층을 제거하여 상기 반도체층의 채널을 정의하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
혹은, 동일한 목적을 달성하기 위한 홀 형성 방법은, 기판 상에 배선을 형성하는 단계;와, 상기 배선 상부에 절연막을 증착하는 단계;와, 상기 절연막 상부에 감광막을 도포하는 단계;와, 상기 감광막 상부에, 홀 형성부에 대응하여 그 주변의 지지부와, 상기 지지부로부터 상기 홀 형성부의 경계부 내측으로 들어오는 요철부를 포함하는 차광부와, 상기 요철부내의 투과부로 이루어진 마스크를 정렬시키는 단계;와, 상기 마스크를 이용하여, 상기 요철부 및 그 부근에 대응되어 회절을 유 발하도록 하여, 300nm 이상의 파장을 갖는 자외선을 이용하여 상기 감광막을 노광 및 현상하여, 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴을 이용하여, 상기 절연막을 패터닝하여 홀을 형성하는 상기 절연막에 홀을 형성하여 상기 배선 일부를 노출시키는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은, 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인, 상기 게이트 라인과 데이터 라인의 교차부에, 게이트 전극, 상기 게이트 전극 양측의 소오스 전극 및 드레인 전극과, 상기 소오스/드레인 전극 하측의 반도체층으로 이루어진 박막 트랜지스터, 상기 화소 영역에 형성된 화소 전극 및 상기 드레인 전극과 상기 화소 영역 사이의 보호막 홀을 갖는 보호막을 포함하는 액정 표시 장치의 제조 방법에 있어서, 상기 게이트 라인, 상기 데이터 라인, 상기 화소 전극, 상기 반도체층의 채널 및 상기 보호막 홀 중 적어도 어느 하나는, 기판 상에 박막을 형성하는 단계; 와, 상기 박막 상에 감광막을 도포하는 단계;와, 상기 감광막 상부에, 투명한 모재(母材) 상에, 지지부와 상기 지지부의 경계부에 요철부가 형성된 차광부 및 상기 차광부를 제외한 영역에 정의된 투과부를 포함하여 이루어진 마스크를 정렬시키는 단계;와, 300nm 이상의 파장을 갖는 자외선을 이용하여 상기 마스크를 통해, 상기 요철부와 그 부근에 대응되어 회절을 유발하도록 하여, 상기 감광막을 노광 및 현상하여, 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴을 이용하여, 상기 박막을 패터닝하는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.
이 때, 상기 화소 전극 형성시 상기 화소 영역과 상기 화소 전극과 교번되는 형상으로 공통 전극을 함께 형성할 수 있으며, 이 때, 상기 마스크는 상기 화소 전극 및 공통 전극의 형성시, 상기 화소 전극과 공통 전극에 대응되는 라인의 지지부와, 그 외측 경계부에 형성된 요철부를 구비한 차광부를 포함하여 정의된다. 또한, 상기 화소 전극 및 공통 전극을 패터닝하기 위한 상기 마스크의 요철부 및 지지부를 포함하는 차광부의 최장폭은 4㎛ 이하로 하며, 상기 지지부의 폭은 2㎛이하로 한다.
혹은 상기 마스크는 상기 보호막 홀 형성시, 상기 보호막 홀이 대응되어 투과부가 정의되고, 상기 투과부의 경계부에 요철부가 정의되고, 나머지 영역이 차광부로 정의된다.
또는 상기 마스크는 상기 반도체층의 채널 형성시, 채널 형성부에 대응하여 그 양측의 지지부와, 상기 지지부의 경계부에 형성된 요철부를 포함하는 차광부와, 상기 차광부 외부의 투과부로 이루어질 수 있다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는, 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인;과, 상기 게이트 라인과 데이터 라인의 교차부에, 게이트 전극, 상기 게이트 전극 양측의 소오스 전극 및 드레인 전극과, 상기 소오스/드레인 전극 하측의 반도체층으로 이루어진 박막 트랜지스터;과, 상기 화소 영역에 형성된 화소 전극; 및 상기 반도체층과 상기 화소 전극과의 층간에, 상기 드레인 전극과 상기 화소 영역 사이의 보호막 홀을 갖는 보호막을 포함하는 액정 표시 장치에 있어서, 상기 게이트 라인과, 상기 데이터 라인 및 상기 화소 전극의 선폭 또는 상기 반도체층의 채널의 길이 또는 상기 보호막 홀의 직경 중 적어도 어느 하나는, 그 폭이 1~4㎛로 형성됨에 그 특징이 있다.
여기서, 상기 화소 영역에 상기 화소 전극과 서로 교번되는 형상의 공통 전극이 더 형성될 수도 있다.
또한, 상기 게이트 라인과, 상기 데이터 라인 및 상기 화소 전극의 선폭 또는 상기 반도체층의 채널의 길이 또는 상기 보호막 홀의 직경 중 적어도 어느 하나의 형성시 패터닝을 위한 노광 장비는, 300nm 이상의 파장의 자외선을 출사하는 노광원; 및 모재(母材) 상에 직선형의 지지부와, 상기 지지부 경계부에 형성된 요철부로 이루어진 차광부; 및 상기 차광부를 제외한 영역에 정의된 투과부를 포함하여 이루어진 마스크를 포함하여 이루어진 것을 이용한다.
상기와 같은 본 발명의 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성 방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 일반적으로 액정 표시 장치 제조시 사용되는 노광 광원은 300nm의 파장을 갖는 것으로, 이러한 노광 광원을 이용하여 라인형의 차광부가 정의된 마스크를 이용할 경우, 미세 선폭 구현의 한계가 있었다.
특히, 화소 영역에 서로 교번되어 공통 전극과 화소 전극이 형성되는 구조에 있어서, 전극들이 형성된 바로 위의 액정이 배향이 어려워, 전극이 차지하는 면적만큼 광이 투과되지 못해 개구율이 낮아지는 문제점이 있었다. 그러나, 본 발명의 회절 효과를 유도하는 요철부를 구비하는 차광부를 정의한 마스크를 이용하여 패터닝시 4㎛ 이하, 바람직하게는 2㎛ 이하까지 선폭의 공통 전극 및 화소 전극의 형성이 가능할 수 있다. 이로써, 개구율 향상을 기대할 수 있다.
둘째, 해상력이 낮은 노광 광원을 이용하더라도, 채널 대응부에 요철부가 정의된 마스크를 이용할 경우, 노광 광원이 갖는 해상력 이상으로, 패터닝이 가능하여, 짧은 길이의 채널을 형성할 수 있어, 박막 트랜지스터의 이동도를 높여, 구동 속도를 높일 수 있다.
셋째, 드레인 전극이나 화소 전극간의 콘택을 위한 보호막 홀이나, 게이트 라인 및 데이터 라인 신호를 인가하기 위해 게이트 라인 단자나 데이터 라인 단자부와 정의되는 콘택홀들을 형성시, 채널 형성을 위한 노광 광원보다 낮은 해상력을 갖는 경우가 일반적이었다. 이 경우, 상기 보호막 홀이나, 콘택홀의 개구 직경은 그 폭이 10㎛ 내외로 매우 크기 때문에, 이들 보호막 홀과 콘택홀을 형성하기 위해 상기 보호막 홀과 콘택홀이 형성되는 부위의 배선 폭을 늘리는 경우가 있어, 개구율을 저하하는 요인이 되었다. 본 발명의 요철을 구비한 차광부를 갖는 마스크를 이용하여 홀 형성시 4㎛ 이하의 직경의 미세 홀 형성이 가능하게 되어, 결과적으로 개구율 향상을 기대할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 미세 패턴 형성 방법, 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 4는 본 발명의 패턴 형성 방법에 이용되는 제 1 실시예에 따른 마스크를 나타낸 평면도이며, 도 5는 도 4의 마스크의 차광부를 구체적으로 나타낸 도면이다. 그리고, 도 6a 내지 도 6c는 도 4의 Ⅰ~Ⅰ' 선상에 따른, 본 발명의 패턴 형성 방법을 나타낸 공정 단면도이며, 도 7은 도 4의 마스크를 이용하여, 박막 상의 감광막을 노광 및 현상한 후를 나타낸 SEM도이다.
도 4 및 도 5와 같이, 본 발명의 패턴 형성 방법에 이용되는 제 1 실시예에 따른 마스크(100)는, 일정 선폭의 직선형의 지지부(102a)와, 상기 직선형의 지지부(102a)의 양측 혹은 일측에 요철이 반복되는 요철부(102b)를 포함하는 차광부(102)와, 상기 차광부(102) 외의 부위에 정의되는 투과부(101)를 포함하여 이루어진다.
여기서, 상기 마스크(100)는 석영 등의 광을 투과하는 성질을 갖는 투명한 재질의 모재와, 상기 차광부(102)에 대응되어 형성된, 크롬(Cr) 등의 차광성을 갖는 물질을 포함하여 이루어진다.
상기 마스크(100)의 차광부(102)는 상기 마스크(100)와 접촉 혹은 비접촉식으로 대응되어 박막의 패터닝이 이루어지는 부위를 정의한다.
한편, 도 5와 같이, 상기 차광부(102)의 직선형의 지지부(102a)는 그 가로 폭(선폭)이 m이며, 양측의 요철부(102b)는 상기 지지부(102a)에 접한 면을 밑면으로 하는 삼각형이 반복되어 형성되며, 이 경우 상기 밑면에 대한 대각은 α로 하여 형성된다. 이 때, 상기 지지부(102a)와 요철부(102b)를 포함한 상기 차광부(102)에서 가장 넓은 폭을 갖는 부분의 전체 가로폭은 t로 하며, 상기 t는 약 3.5~4㎛로 하고, 상기 m은 약 2㎛ 내로 형성하며, 상기 밑면에 대한 대각 α는 약 30~150°로 한다. 실험상, 상기 요철부(102b)를 이루는 패턴이 도시된 바와 삼각형일 경우, 상기 지지부(102a)의 경계부를 밑면으로 하는 삼각형들이 이등변 삼각형이고, 각 밑면에 대한 대각(α)이 30~60°범위에서, 보다 미세한 선폭의 패턴 구현이 가능함을 확인할 수 있었다.
도 4의 마스크를 이용한 패턴 형성 방법은, 도 6a 내지도 6c를 참조하여 설명하면 다음과 같다.
먼저, 도 6a와 같이, 기판(200) 상에, 패턴 형성을 요하는 박막(180)을 증착한다.
이어, 상기 박막(180) 상에 감광막(181)을 도포한다.
이어, 상기 감광막(181) 상부에, 도 4 및 도 5와 같이, 직선형의 지지부(102a)와, 그 양측에 요철형상이 규칙적으로 반복된 요철부(102b)를 포함하는 차광부(102)와, 나머지 영역이 투과부(101)로 정의된 마스크(100)를 정렬시킨다. 여기서, 상기 마스크(100)는 상기 감광막(181) 상에 접촉 또는 비접촉식으로 대응될 수 있다(도 6a에서는 일예로, 상기 마스크(100)가 상기 감광막(181)으로부터 이격된 상태를 나타낸다.
이어, 상기 마스크(100)를 이용하여, 상기 감광막(181)을 노광하면, 상기 투과부(101)에 대응되어 전(全)노광이, 상기 차광부(102)의 요철부(102b)에 대응하여 회절효과에 의한 부분 노광이 이루어져 181a와 같이 상기 감광막(181)의 노광 부위가 정해지고, 이러한 상기 감광막 노광 부위(181a)는 상기 차광부(102)의 전체 폭보다는 작은 폭으로 정해진다. 이 때, 상기 요철부(102b)에 의한 회절 효과는 빛의 간섭의 의해 상기 요철부(102b)뿐만 아니라 상기 지지부(102a)의 내측 일부에까지 일어나게 되고, 이 과정에서, 상기 지지부(102a)의 중심에서 광이 전량 차단되고, 지지부(102a)의 경계부에서는 광이 부분적으로 노광되어, 상기 지지부(102a)의 영역간 광량차가 발생한다.
도 6b와 같이, 이러한 차광부(102)와 투과부(101)를 포함하는 마스크(100)를 준비한 후, 300nm 이상의 파장의 자외선을 출사하는 노광 광원을 적용하여, 감광막을 노광 및 현상하게 되면, 도 7과 같이, 상기 차광부(102)에 대응되는 부위에, 약 1.87㎛ 정도로, 2㎛ 이하의 선폭을 갖는 감광막 패턴(181a)의 형성이 가능하다. 이와 같이, 상기 노광 광원으로부터 출사되는 광의 파장이 300nm 이상으로 크게 되면, 상기 요철부(102b)에서 광의 회절 효과가 발생한다. 즉, 균일한 패턴이 반복되어 형성되는 요철부(102b)에서 회절 효과에 의해 광량이 일부 투과하여, 상기 지지부(102a)의 선폭 정도 또는 이보다 약간 큰 정도의 선폭을 갖도록, 감광막 패턴(181a)이 형성된다. 이 경우, 형성된 감광막 패턴(181a)은, 상기 요철부(102b)와 지지부(102a)의 경계부에 대응되어 발생되는 광의 회절 효과에 의해, 단면으로 볼때, 상부면이 평탄하고, 대략 감광막이 형성된 표면에 대하여 예각으로 기운 사다리꼴 형상의 프로파일을 나타내며, 상부에서부터 하부로 내려갈수록 점차 CD(Critical Dimension) 값이 계단식으로 증가하는 경향으로 형성된다.
도 6c와 같이, 상기 감광막 패턴(181a)을 이용하여, 상기 박막(180)을 식각하면, 상기 감광막 패턴(181a)을 제외한 영역이 제거되어, 박막 패턴(180a)이 형성된다. 이 경우, 상기 박막 패턴(180a)이 단면으로 볼 때 사다리꼴과 유사하게 형성 된 이유는 상대적으로 측부에서 단차가 발생한 상기 감광막 패턴(181a)에 의해 상기 감광막 패턴(181a)의 측부에서 언더컷(undercut)이 발생하였기 때문이다. 이 때, 식각되어 패터닝된 상기 박막 패턴(180a)의 선폭은 상기 감광막 패턴(181a)이 갖는 선폭(CD) 값 이하로 패터닝되게 되어, 도 7에 도시된 상기 감광막 패턴(181a)이 갖는 선폭 이하의 값을 갖게 되며, 이로써, 2㎛ 이하로, 가능하게는 1㎛ 정도의 수준으로 미세 패턴의 구현이 가능하다.
이하에서는, 상술한 패턴 형성 방법에 이용되는 도 4 및 도 5에서 설명한 마스크 및 그 차광부 외의 다른 형상의 차광부에 대하여 설명한다.
도 8a 내지 도 8f는 본 발명의 마스크의 차광부의 여러 가지 실시예를 나타낸 평면도이다.
도 8a와 같이, 본 발명의 마스크의 제 2 실시예에 따른, 차광부는, 요철부(112b)를 반원이 반복되어 지지부(112a)의 측부에 형성되는 것이다. 이러한 제 2 실시예에 따른 차광부는, 상술한 제 1 실시예의 마스크의 차광부와 비교하여, 요철부의 형상을 반복되는 삼각형에서 반복되는 반원 형상으로 변환한 것이다.
도 8b와 같이, 본 발명의 마스크의 제 3 실시예에 따른 차광부는, 요철부(122b)는 지지부(122a)의 측면에 접하는 면을 밑면으로 하며, 이의 길이를 'c' 로 하며, 삼각형 형상으로 이루어진 볼록부와, 상기 지지부(122a)의 평평한 측면이 노출되며, 이의 길이를 'd' 로 하는 마디부를 합하여 일 주기 패턴으로 하고, 상기 일주기 패턴은 'p' 의 길이를 일주기로 하여, 반복되어 이루어진다.
도 8c와 같이, 본 발명의 마스크의 제 4 실시예에 따른 차광부는, 요철부(132b)가 지지부(132a)의 일측에 형성되는 것이다. 여기서, 상기 지지부(132a)의 선폭을 m으로 하고, 상기 요철부(132b)의 삼각형의 꼭지점을 지나는 가로 선상의 선폭을 t 라 할 때, 에지부에 위치한 요철부(132b)에서 충분한 회절 효과를 얻기 위해, 상기 지지부(132a) 및 요철부(132b)의 합한 차광부의 최장 선폭 t가 일정한 값일 때, 상기 m은 2㎛ 이상 형성하지 않게 되는 것이 바람직하므로, 상대적으로 상기 요철부(132b)의 일주기 패턴을 이루는 삼각형의 높이는 상술한 제 3 실시예에 비해 크게 될 수 있다.
도 8d와 같이, 본 발명의 마스크의 제 5 실시예에 따른 차광부는, 요철부(142b)가 지지부(142a)의 측면에 접하는 면을 밑면으로 하며, 이의 길이를 'c'로 하며, 사각형 형상의 볼록부(142b)와, 상기 지지부(142a)의 평평한 면이 노출되며, 이의 길이를 'd'로 하는 마디부를 합하여 일 주기 패턴으로 하고, 상기 일 주기 패턴은 길이 'p'를 주기로 하여, 반복된다. 이러한 제 5 실시예에 따른 차광부는, 상술한 도 8b의 제 3 실시예에 따른 마스크에서, 볼록부의 형상이 삼각형에서 사각형으로 변환한 것으로, 그 외의 구성부의 수치 및 배치는 동일하다. 뿐만 아니라, 이러한 볼록부는 상술한 삼각형 또는 사각형 외에도 그 가로 선폭을 2㎛ 내로 하여 형성하는 수준에서, 여러가지 다각형으로 변환할 수 있으며, 또한, 반원 또는 타원형을 갖도록 변환할 수도 있다.
도 8e와 같이, 본 발명의 마스크의 제 6 실시예에 따른 차광부(152)는, 별도의 지지부를 구비하지 않고, 도 5에서의 지지부를 제외하여 상기 지지부 양측의 요 철부만을 구비한 형태로 형성할 수도 있다.
이 때, 상기 요철부는 중심에서 서로 밑면이 접하도록, 삼각형이 좌우 형성되며, 각 삼각형의 밑면의 길이는 p로 하고, 이러한 삼각형들이 세로선의 직선상에서 접하여 배열된 형태로 이루어진다. 이 때, 좌우 삼각형을 하나의 일주기 패턴으로 보면, 그 대각선의 길이가 p인 마름모로 이루어지며, 상기 마름모들이 대각선 방향(p 길이 방향)에서 반복되도록 배열된다.
또한, 도 8f와 같이, 본 발명의 마스크의 제 7실시예에 따른 차광부(162)는, 상술한 제 6실시예와 같이, 별도의 지지부를 구비하지 않고, 요철부만을 구비한 형태로 형성되는 것으로, 이 때, 요철부의 일 주기 패턴은 원형 또는 타원형으로 형성되며, 상기 원형 또는 타원형의 직경은 p로 하며, 상기 p 길이 방향에서 반복되도록 배열된다.
앞서 상술한 바와 같이, 요철부로만 이루어진 제 6 및 제 7실시예에 따른 차광부의 형상도 일주기 패턴을 삼각형이나 원 외에 그 밖의 다각형으로 변환하여 형성할 수 있다.
그리고, 상술한 제 1 실시예 내지 제 7실시예에서 요철부와, 지지부를 합한 차광부의 가로선상의 최장폭(t)은 약 3.5 내지 4㎛로 하며, 상기 지지부의 폭(m)은 2㎛ 이하로 한다. 즉, 회절 효과가 상기 요철부에 일어날 수 있도록, 요철부의 길이를 0.5~2㎛로 하고, 지지부의 폭을 2㎛ 이내로 형성한다. 이로써, 4㎛ 이하의, 작게는 1.5㎛이 선폭 수준으로 미세 패턴의 형성이 가능하다.
상술한 미세 패턴의 형성 방법은, 예를 들어, 액정 표시 장치에 적용시, 개구율을 늘리는 수단으로 이용될 수 있으며, 특히, 횡전계형 액정 표시 장치에 있어서, 화소 영역중에 형성되는 화소 전극 및 공통 전극의 형성시 그 선폭을 2㎛ 내로 형성하는데, 이용될 수 있다. 그 외에도, 게이트 라인이나, 데이터 라인 및 공통 라인의 배선 혹은 소오스/드레인 전극을 형성하는 경우, 배선 폭을 줄이는 데에 함께 이용될 수 있을 것이다.
상술한 바와 같은 미세 패턴의 형성 방법을 통해 그 선폭을 4㎛이하의 패턴을 형성할 수 있으며, 바람직하게는 2㎛의 선폭을 갖도록 형성할 수도 있다. 이상에서 설명한 미세 패턴 형성 방법은, 형성하고자 하는 패턴 자체의 선폭을 미세 패턴으로 형성하는 예를 설명하였고, 이하에서는 패턴과 패턴 사이의 제거되는 부위, 예를 들어, 채널이나 콘택홀의 폭을 미세하게 조절하는 예에 대하여 설명한다.
도 9는 본 발명의 미세 채널 형성에 이용되는 마스크를 나타낸 평면도이며, 도 10a 내지 도 10d는 도 9의 Ⅱ~Ⅱ' 선상에 따른, 본 발명의 미세 채널 형성 방법을 나타낸 공정 단면도이다. 그리고, 도 11은 도 9의 마스크를 이용하여, 박막 상의 감광막을 노광 및 현상한 후를 나타낸 SEM도이다.
도 9와 같이, 본 발명의 미세 채널 형성에 이용되는 마스크(300)는 소오스 전극 및 드레인 전극의 배선이 형성되는 부위에 대응되는 지지부(302a, 302c)와, 채널 대응부에 요철부(302b)가 정의되는 형태의 차광부(302)와, 상기 차광부(302) 이외의 영역이 투과부(301)를 포함하여 이루어진다. 이 경우, 상기 지지부(302a, 302c)의 선폭(S)은 패터닝하고자 하는 소오스/드레인 전극의 배선 폭에 상당한다.
여기서, 상기 요철부(302b)에서 형성되는 요철의 형상은 도시된 바와 같이, 마주보는 삼각형일 수도 있고, 도 8a 내지 도 8f에서 설명한 바와 같이, 반원 또는 다각형 등으로 변경 가능하다.
또한, 상기 요철부(302b)는 상하에 위치하는 지지부(302a, 302c) 사이에 형성되는 것으로, 소오스 전극 형성부에 대응되는 제 1 지지부(302a)와 드레인 전극 형성부에 대응되는 제 2 지지부(302c) 사이에 각각 연결되어 형성되며, 도시된 바에 따르면, 상기 제 1, 제 2 지지부(302a, 302c)의 경계부에 삼각형 형상으로 요철이 하나 이상 형성되고, 상기 제 1, 제 2 지지부(302a, 302c)에 형성된 요철이 서로 마주보도록 이루어진다. 이 때, 상기 제 1, 제 2 지지부(302a, 302c)에 형성된 요철은 서로 접할수도 있고, 떨어질 수도 있으며, 각각 제 1, 제 2 지지부(302a, 302c)의 각각의 경계면상의 요철은 복수개 형성될 수 있다.
여기서, 상기 제 1, 제 2 지지부(302a, 302c)간의 요철들의 접하거나 이격 정도는 채널의 길이(L)에 따라 좌우될 수 있으며, 이격된 정도가 크면, 채널 길이(L)가 커지는 경향이 있으므로, 바람직하게는 접하거나 인접하게 하여 형성한다. 또한, 상기 제 1 지지부(302a) 또는 제 2 지지부(302c)의 경계부에 형성된 반복되는 요철의 수는 요철이 미세하며, 반복되는 수가 많을수록 회절 효과가 강해지므로, 노광 및 현상 후 형성하고자 하는 감광막 패턴의 두께와 채널 길이를 고려하여 조절한다.
이러한 마스크(300)에 있어서, 노광시 상기 요철부(302b)에 의해 유도되는 회절 효과는 상기 요철부(302b) 영역에만 한정되는 것이 아니라, 상기 요철부(302b)와 상기 제 1, 제 2 지지부(302a, 302c) 경계부에서 발생할 수 있다. 따라서, 이와 같은 마스크(300)를 이용하여 노광 및 현상 공정을 거쳐 금속층의 식각 후 소오스 전극과 드레인 전극 사이의 길이로 정의되는 채널 길이는 상기 요철부(302b)의 폭과 같거나 그와 약간 작거나 크게 하여 형성할 수 있다. 이 경우, 상기 요철부(302b)의 폭을 작게 할 수록 보다 미세 채널이 형성이 가능하게 될 것이다.
실험상, 상기 요철부(302b)를 이루는 패턴이 도시된 바와 삼각형일 경우, 각각 상기 제 1, 제 2 지지부(302a, 302c)의 경계부를 밑면으로 하는 삼각형들이 이등변 삼각형이고, 각 밑면에 대한 대각이 30~60°범위에서, 미세한 길이의 채널 구현이 가능함을 확인할 수 있었다.
한편, 채널은 서로 이격되어 형성되는 소오스 전극과 드레인 전극 사이의 반도체층에 정의되는 것으로, 비정질 실리콘층 및 불순물층(n+ 도핑층)으로 이루어진 반도체층과 소오스/드레인 전극이 하부로부터 차례로 적층되어 있을 때, 상기 소오스 전극과 드레인 전극 사이의 이격된 부위의 반도체층 중 불순물층이 제거되어, 상기 불순물층이 제거된 영역을 채널로 정의한다. 이 경우, 서로 다른층에 형성되는 상기 반도체층과 소오스/드레인 전극을 패터닝함에 있어서, 동일 마스크를 쓰는지 여부에 따라, 각각 동일 마스크를 쓸 때를 4 마스크 공정, 다른 마스크를 쓸 때를 5마스크 공정이라 한다.
4 마스크 공정, 5 마스크 공정 모두 소오스/드레인 전극을 형성 후, 상기 패터닝된 소오스/드레인 전극간의 이격된 형상을 따라 채널을 정의하게 되는데, 이하에서는 채널을 정의하는 공정에 대하여 살펴본다.
도 10a와 같이, 기판(200) 상에 비정질 실리콘층(201) 및 불순물층(n+층)(202)의 적층체로 이루어진 반도체층을 형성한다.
이어, 상기 반도체층(201, 202) 상에, 데이터 라인 및 소오스/드레인 전극 형성용의 금속층(203)을 증착한다.
이어, 상기 금속층(203) 상부에 감광막(204)을 전면 도포한다.
이어, 소오스/드레인 전극이 형성될 부위로 지지부(302a, 302c)로 정의되며, 상기 소오스/드레인 전극 사이의 영역이 요철 패턴을 포함하는 요철부(302b)가 정의되는 도 9의 마스크(300)를 이용하여, 상기 감광막(203) 상부에 정렬시킨다.
도 10b와 같이, 상술한 도 9의 마스크(300)를 이용하여 상기 감광막(203)을 200nm 이상의 파장의 자외선을 이용하여 노광 및 현상하여, 상기 지지부(302a, 302c)에 대하여는 전두께 남기고, 상기 요철부(302b)에 대응하여서는 상기 요철부(302b)에서 이루어지는 광의 회절 효과에 의해 지지부(302a, 302c)의 에지에서부터 서서히 기판에 대하여 예각으로 기울어지는 프로파일을 갖도록 상기 감광막(204)을 패터닝하여 감광막 패턴(204a)을 형성한다. 이 때, 상기 차광부(302)를 제외한 나머지 투과부(301)에 대응한 감광막(204)은 제거된다. 이와 같이 형성된 상기 감광막 패턴(204a)에 있어서, 상기 금속층(203)이 노출된 영역이 채널 형성 부위로 정의된다.
도 10b에 도시된 바에 따르면, 상기 감광막 패턴(204a)이 채널부에 대응하여 제거된 형태를 도시하고 있으나, 경우에 따라, 요철부(302b)의 포함되는 요철의 형상 및 요철들의 배치간격과 양측 지지부(302a, 302c)에 접하여 형성된 요철부(302)의 이격 정도를 조절하여, 소오스/드레인 전극 형성부에 대응하여는 상기 감광막 패턴(204a)을 전두께 남기고, 채널 대응부에 대응한 감광막 패턴의 부위가 상대적으로 낮은 두께가 남도록 하여 상기 감광막 패턴을 형성할 수 있다. 이러한 후자의 설명은 반도체층과 소오스/드레인 전극을 하나의 마스크를 이용하여 패터닝하는 4마스크 공정에서 적용할 수 있다. 이 경우, 패터닝 과정은 일차 상술한 노광 및 현상 공정에 의해 일차 상기 채널 대응부에 대응한 감광막 부위가 상대적으로 낮은 두께가 남도록 하여 제 1 감광막 패턴을 형성 후, 이를 이용하여 금속층(203) 및 반도체층(202, 201)을 식각하여, 데이터 라인(미도시)을 정의한 후, 다시 상기 채널 대응부에 남아있는 제 1 감광막 패턴이 제거될 정도로 상기 제 1 감광막 패턴을 애슁(ahsing)하여 도 10b와 같은 감광막 패턴(204a)과 같은 제 2 감광막 패턴을 형성한 후, 이를 이용하여 하기에서 설명하는 도 10c 및 도 10d와 같이 채널 형성 공정을 진행한다.
도 10c와 같이, 상기 감광막 패턴(204a)을 이용하여, 상기 금속층(203)을 식각하여, 소스/드레인 전극(203a/203b)을 형성한다. 5 마스크 공정의 경우, 상기 마스크(300)의 소오스/드레인 전극 형성부를 제외한 나머지 차광부(302)에 대응되어 데이터 라인(미도시)을 형성한다. 이와 같이, 5마스크 공정 이용시, 도 10a 에 도시된 형태는 상기 반도체층(201, 202)은 상기 소오스/드레인 전극의 형성을 위한 금속층(203) 및 감광막(204)의 형성 전 게이트 라인 일부 또는 게이트 전극(미도시)을 덮는 형상의 섬상으로 미리 패터닝되어 있는 상태로, 이 경우, 도 10b의 감광막 패턴(204a)은 금속층과, 금속층으로 정의되는 소오스/드레인 전극 사이의 채널 형성을 위하여 정의된다.
이어, 상기 감광막 패턴(204a)을 제외한 영역에 도 10d와 같이, 계속적으로 상기 불순물층(202)을 식각하여, 불순물층 패턴(202a)을 형성하고, 이어, 상기 감광막 패턴(204a)을 제거한다. 이 과정에서, 상기 반도체층에 있어서, 불순물층 패턴(202a)이 제거된 소오스/드레인 전극(203a/ 203b) 사이의 영역을 채널이라 한다.
도 11과 같이, 상술한 도 9의 마스크를 이용하여 도 10a 및 도 10b 의 노광 및 현상 공정을 통해, 감광막 패턴(203a)을 형성하면, 상기 소오스/드레인 전극 사이에 대응되는 채널 대응부의 간격이 약 1.59㎛의 폭을 갖도록 패터닝이 가능하다.
도 11은, 상기 마스크(300)에서 상기 지지부(302a, 302c)의 선폭은 약 4㎛ 정도로 하고, 상기 상하 지지부(302a, 302c)에 연결된 요철부(302b)의 길이(세로선상)가 약 2㎛ 정도로 하며, 요철부(302b)를 이루는 요철 패턴이 각각 삼각형이 가로선상에서 반복된 형상으로 형성된 상태로 형성하여, 실험한 결과를 나타낸 것이다.
도시된 SEM도는 노광 및 현상 후 감광막 패턴이 형성된 상태를 나타낸 것으로, 이러한 실험을 통해 상기 감광막 패턴을 이용한 박막의 식각시에는 약 4㎛ 이하의 길이를 갖는 채널의 형성이 가능하며, 상기 요철부(302b)에 형성되는 패턴을 변경하여, 약 1~2㎛ 까지 정도의 길이를 갖는 채널 형성이 가능함을 알 수 있다. 즉, 여기서, 상기 감광막 패턴과 패턴간의 이격 간격 1.59㎛는 소오스 전극과 드레인 전극간 어느정도나 이격될 수 있는지 여부를 나타내는 것으로, 상기 요철부(302b)를 이루는 요철 패턴의 형상과 이격 간겨을 조절함으로써, 약 1㎛ 수준의 미세한 길이로 소오스/드레인 전극을 이격시킬 수 있다는 것이며, 상기 소오스/드레인 전극간 이격 영역에 채널을 정의할 수 있게 됨을 의미한다.
도 12는 다른 실시예에 따른 본 발명의 미세 채널 형성에 이용되는 마스크를 나타낸 평면도이다.
도 12와 같이, 다른 실시예에 따른 본 발명의 미세 채널 형성에 이용되는 마스크(300)는 형성되는 채널의 폭을 보다 크게 하여 형성된 것으로, 예를 들어, "L"자형이나 'U'자형의 채널을 형성시 해당 채널의 일 방향의 길이 방향에서의 마스크 형상을 나타낸 것이다.
이 경우, 상기 마스크(300)는 채널 대응부를 기준으로 상하 양측에 차광부(312, 313)가 정의되며, 상기 차광부(312, 313)는 각각 소오스 전극의 형성부에 대응되는 제 1 지지부(312a)와 상기 제 1 지지부(312a) 경계부에서 상기 채널 대응부 내측으로 들어오는 제 1 요철부(312b)와, 드레인 전극 형성부에 대응되는 제 2 지지부(313a)와, 상기 제 2 지지부(313a)의 경계부에서 상기 채널 대응부 내측으로 들어오는 제 2 요철부(313b)를 포함하여 이루어진다. 상기 차광부(312, 313)를 제외한 나머지 영역은 투과부(311)로 정의된다.
이러한 상기 마스크(300)에 의한 노광 효과는, 상기 차광부(312, 313)가 채대응부 길이를 길게 되어 채널 폭을 늘려 형성한 점 외에 상기 제 1, 제 2 요철부(312b, 313b)에서 회절 효과에 의한 광량차를 유도하는 점은 상술한 도 9의 구조의 마스크에서와 동일하다.
상술한 바와 같이, 이러한 미세 채널 형성에 이용되는 마스크(300) 역시 소오스/드레인 전극 형성부 사이의 채널 대응부에서, 요철부를 구비하며, 상기 요철부(312b, 313b)를 도 12에 도시된 바와 같이, 각 지지부(312a, 313a)로부터 이격하여 형성할 수도 있고, 도 9에 도시된 바와 같이, 접하여 형성할 수도 있다. 이러한 이격 여부는 형성하고자 하는 미세채널의 길이를 기준으로 판단하도록 한다.
도 13은 본 발명의 미세홀 형성에 이용되는 마스크를 나타낸 평면도이다.
도 13과 같이, 본 발명의 미세홀 형성에 이용되는 마스크(400)는, 홀 형성부의 경계부에 요철부(402a)와, 상기 홀 형성부 외측에 지지부(402b)를 포함하여 차광부(402)를 정의하며, 상기 요철부(402a) 내의 영역은 투과부(401)로 정의한다. 이러한 요철부(402a) 구비에 의해, 상기 마스크(400)를 이용한 보호막과 같은 물질층의 패터닝시, 상기 물질층에 상기 지지부(402b)의 내부 영역으로 정의되는 홀보다 작은 크기로, 미세홀을 형성할 수 있다.
예를 들어, 상기 미세홀은 드레인 전극과 화소 전극과의 콘택홀을 형성하기 위해 보호막층 내에 형성되는 보호막 홀로 이용될 수 있으며, 혹은 게이트 라인에 신호를 입력하기 위해 게이트 단자의 형성시와 데이터 라인에 신호를 입력하기 위 해 데이터 단자 형성시 등에 게이트 절연막 또는 보호막 내에 홀을 형성시도 이용될 수 있다.
이하, 도면을 참조하여 본 발명에 따른 미세 홀 형성 방법을 살펴본다.
도 14a 내지 도 14c는 도 13의 Ⅲ~Ⅲ' 선상에 따른, 본 발명의 미세 홀 형성 방법을 나타낸 공정 단면도이다.
도 14a와 같이, 기판(200) 상에 보호막(250)을 형성한다.
이어, 상기 보호막(250) 상에 감광막(251)을 도포한다.
도 14b와 같이, 상술한 도 13의 마스크(400)를 이용하여, 상기 요철부(402a)와 그 경계부에서 일어나는 회절 효과에 의해, 상기 지지부(402b) 내의 영역보다 작은 직경으로, 홀 형성부가 정의되는 감광막 패턴(251a)을 형성된다. 여기서, 노광은 상기 홀 형성부를 패터닝할 수 있는 해상력보다 낮은 300nm 이상의 파장을 갖는 자외선을 출사하는 노광 광원을 이용하여 이루어진다.
도 14c와 같이, 상기 감광막 패턴(251a)을 이용하여 상기 보호막(250)을 식각하여, 보호막 홀(250a)을 형성한다.
여기서, 상기 보호막 홀(250a)은 상기 기판(200) 상에 형성되는 드레인 전극(미도시)과 같은 배선을 노출시키는 정도의 깊이로 형성되며, 이 후의 공정에서, 투명 금속을 패터닝하여 노출된 상기 드레인 전극과 화소 전극이 전기적으로 접속되게 되어 콘택홀로 기능한다.
이하, 상술한 미세 패턴 형성 방법이나, 미세 채널 형성 방법 또는 미세 홀 형성 방법을 이용하는 액정 표시 장치의 예에 대하여 설명한다.
도 15는 본 발명의 미세 패턴 형성 방법을 적용하는 액정 표시 장치를 나타낸 평면도이며, 도 16은 도 15의 Ⅳ~Ⅳ' 선상의 구조 단면도이다.
도 15 및 도 16과 같이, 본 발명의 액정 표시 장치는, 기판(200) 상에 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(210)과, 데이터 라인(220)과, 상기 게이트 라인(210)과 데이터 라인(220)의 교차부에 형성된 박막 트랜지스터(TFT)와, 상기 화소 영역에 서로 교번하여 형성된 화소 전극(230) 및 공통 전극(240)을 포함하여 이루어진다. 이 때, 상기 화소 영역은 일정 간격으로 서로 이격되어 매트릭스상으로 정의되며, 각 화소 영역들 사이로 상기 게이트 라인(210)과 상기 데이터 라인(220)들이 지나가게 된다.
여기서, 상기 박막 트랜지스터(TFT)는 게이트 전극(상기 게이트 라인이 큰 폭으로 형성되어, 상기 게이트 라인과 데이터 라인 교차부의 게이트 라인 폭이 게이트 전극으로 기능)을 포함하는 상기 게이트 라인(210)과, 상기 데이터 라인(220)으로부터 상기 게이트 라인(210) 상에 'C'자형으로 오버랩하도록 돌출된 소오스 전극(220a) 및 상기 게이트 라인(210) 상에서 상기 소오스 전극(220a)과 이격하며, 상기 'C'형의 소오스 전극(220a) 내로 들어온 드레인 전극(220b)을 포함하여 이루어진다. 또한, 상기 게이트 라인을 덮는 섬상의 반도체층(215)이 상기 소오스 전극(220a) 및 드레인 전극(220b)의 하측에서 접하여 형성된다. 상기 반도체층(215)은 하부가 비정질 실리콘층(215a) 및 상부가 n+형의 불순물층(215b)의 적층체로 이루어진다. 이 때, 상기 'C'자형의 소오스 전극(220a)을 구비한 이유는 상기 드레인 전극(220b)과의 사이에 'C'자형의 채널을 구비하기 위한 것으로, 보다 넓은 채널 영역을 확보하기 위함이다. 이러한 채널의 형상은 기본적인 '-'자형 혹은 그 밖의 'L'자형 등 여러 가지 형상으로 가변 가능하다. 여기서, 상기 채널을 도 10a 내지 도 10d에서 설명하는 채널 형성 방법을 이용하여 정의하게 되어, 4㎛이하, 바람직하게는 2㎛이하로도 채널의 형성이 가능하게 된다.
그리고, 상기 화소 전극(230)과 일체형으로 상기 드레인 전극(220b)의 상부를 지나는 형상으로 제 2 스토리지 전극(230a)이 더 형성되어 있다. 상기 드레인 전극(220b)과 상기 제 2 스토리지 전극(230a)은 제 1 콘택홀(250a)을 통해 서로 전기적으로 연결된다.
여기서, 상기 화소 전극(230)과 공통 전극(240)은 투명한 투명 금속으로 이루어지며, 상술한 도 6a 내지 도 6c에서 설명한 패턴 형성 방법을 이용하여 그 선폭이 4㎛ 이하가 되도록 미세 패턴으로 형성할 수 있다. 한편, 상기 공통 전극(240)은 분기되어 있는 이들 공통 전극(240)을 연결하는 제 2 연결 패턴(240a)과 일체형으로 형성된다. 이와 같이, 상기 화소 영역에 미세 선폭으로 상기 공통 전극(230)과 화소 전극(230)을 형성하게 되어, 전극들이 차지하는 면적에서 떨어지는 개구율 손실을 방지하여 개구율을 향상시킬 수 있다.
이 경우, 상기 화소 전극(230)과 공통 전극(240)을 형성하기 위한 마스크는, 화소 전극(230)과 공통 전극(240)의 형성부에 대응되어, 도 4 및 도 8a 내지 도 8e와 같이, 그 중앙이 꺽인 구조를 가지며, 일정 선폭을 갖는 지지부와, 상기 지지부 경계부에 요철이 반복되는 요철부를 구비한 차광부가 형성되어 정의된 형상이다. 이 때, 요철부는 상술한 구조에서와 같이, 상기 지지부에 대해 그 외측으로 양각으로 돌출되는 요철 형상 외에, 지지부의 내측으로 음각으로 들어간 요철 형상으로 정의될 수도 있을 것이다. 후자의 경우 보다 미세 선폭으로 패턴 형성이 가능할 것이다.
또한, 상기 게이트 라인(210)과 평행하는 공통 라인(241)이 형성되며, 상기 공통 라인(241)과 일체형으로 상기 드레인 전극(220b) 하부를 지나도록 제 1 스토리지 전극(241a)이 형성되며, 상기 데이터 라인(220)에 평행하며, 화소 영역의 좌우 양측 경계부에 대응되어, 상기 제 1 스토리지 전극(241a)으로부터 분기된 공통 차광 패턴(241c)이 형성되며, 상기 화소 영역의 양측의 공통 차광 패턴(241c)을 잇는 제 1 연결 패턴(241b)이 더 형성된다. 이러한 공통 라인(241), 제 1 스토리지 전극(241a), 제 1 연결 패턴(241b) 및 공통 차광 패턴(241b)은 상기 게이트 라인(210)과 동일층에 동일 성분의 차광성 금속으로 형성된다. 또한, 상기 제 1 연결 패턴(241b)과, 제 2 연결 패턴 (240b)은 제 2 콘택홀(250b)에 의해 서로 전기적으로 연결된다.
한편, 설명하지 않은 상기 게이트 라인(210)과 상기 반도체층(215) 사이의 층간에는 게이트 절연막(245)이 형성되고, 상기 반도체층(215) 및 상기 화소 전극(230)/공통 전극(240) 사이의 층간에는 보호막(250)이 형성된다.
여기서, 상기 보호막(250)이 선택적으로 제거되어 형성되는 제 1, 제 2 콘택홀(250a, 250b)의 도 14a 내지 도 14c에 도시된 방법을 이용하여 미세홀로 형성할 수 있다.
여기서, 상기 제 1 스토리지 전극(241a)과 상기 제 2 스토리지 전극(230a)이 오버랩된 부위에 그 사이에 게이트 절연막(245)을 개재하여 스토리지 캐패시터가 정의된다.
한편, 도시되지는 않았지만, 상기 본 발명의 박막 트랜지스터 어레이 기판에 대향되는 기판 상에는 블랙 매트릭스층, 컬러 필터층을 포함한 컬러 필터 어레이가 형성되며, 상기 공통 전극(240)과 화소 전극(230)간의 횡전계 구동에 의하여 상기 대향 기판과 상기 기판(200) 사이의 액정이 배향되어, 표시가 이루어진다.
상술한 액정 표시 장치는 횡전계형 액정 표시 장치에 관한 것으로, 서로 평행하게 형성된 상기 데이터 라인, 공통 전극 및 화소 전극의 형상은 도시된 바와 같이, 중앙에서 꺽인 구조 외에, 게이트 라인에 수직한 방향으로 형성된 구조나 혹은 하나의 화소 영역 내에서 지그재그 형상의 구조 그 외 여려가지 구조로 변경될 수 있다.
이하에서는, 상술한 횡전계형 액정 표시 장치 외에 TN(트위스트 네마틱) 모드의 액정 표시 장치에 대하여 설명한다.
도 17은 본 발명의 미세 채널 및 미세 홀 형성 방법을 적용하는 다른 실시예에 따른 액정 표시 장치를 나타낸 평면도이다.
도 17과 같이, 본 발명의 다른 실시예에 따른 액정 표시 장치는, 기판(200) 상에 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(261)과, 데이터 라인(262)과, 상기 게이트 라인(261)과 데이터 라인(262)의 교차부에 형성된 박막 트랜지스터(TFT)와, 상기 화소 영역에 형성된 화소 전극(263)을 포함하여 이루어진다.
이러한 도 17에 도시된 본 발명의 다른 실시예에 따른 액정 표시 장치는, 상기 화소 영역 전체에 대응되어 화소 전극(263)이 형성되고, 대향 기판(미도시)에 공통 전극이 형성된 점을 제외하고는 상술한 도 15의 횡전계형 액정 표시 장치의 구조와 유사하며, 유사한 구조에 대하여 그 설명은 생략한다.
여기서, 박막 트랜지스터(TFT)는 상기 게이트 라인(261)으로부터 돌출된 게이트 전극(261a)과, 상기 게이트 전극(261a)을 지나 형성된 'C'자형의 소오스 전극(262a)과, 상기 소오스 전극(262a)과 이격된 드레인 전극(262b)을 포함하여 이루어진다. 이 때, 상기 소오스 전극(262a)과 드레인 전극(262b)간의 사이의 영역에 채널이 정의되는데, 도 10a 내지 도 10d의 방법을 이용하여 채널을 형성할 수 있으며, 보호막홀(콘택홀)(256a)은 도 14a 내지 도 14c에서 이용하는 방법을 이용하여 형성할 수 있다.
한편, 도 15 내지 도 16에 있어서, 미세 패턴 형성 방법을 개구율과 관련하여 화소 전극과 공통 전극을 패터닝하는 방법에 관하여 설명하였으나, 이에 한하지 않고, 개구율 향상을 위해, 게이트 라인이나, 데이터 라인 혹은 공통 라인 형성에 까지 요철부를 구비한 차광부를 포함하는 마스크를 이용하여 패터닝할 수 있을 것이다.
또한, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 일반적인 노광 장치를 이용한 패턴 형성 방법을 나타낸 개략도
도 2는 종래의 마스크를 나타낸 평면도
도 3a 및 도 3b는 종래의 마스크를 이용하여, 노광기의 해상력내와 해상력 이상에서 각각 패턴을 형성한 예를 나타낸 사진
도 4는 본 발명의 패턴 형성 방법에 이용되는 제 1 실시예에 따른 마스크를 나타낸 평면도
도 5는 도 4의 마스크의 차광부를 구체적으로 나타낸 도면
도 6a 내지 도 6c는 도 4의 Ⅰ~Ⅰ' 선상에 따른, 본 발명의 패턴 형성 방법을 나타낸 공정 단면도
도 7은 도 4의 마스크를 이용하여, 박막 상의 감광막을 노광 및 현상한 후를 나타낸 SEM도
도 8a 내지 도 8f는 본 발명의 마스크의 차광부의 여러 가지 실시예를 나타낸 평면도
도 9는 본 발명의 미세 채널 형성에 이용되는 마스크를 나타낸 평면도
도 10a 내지 도 10d는 도 9의 Ⅱ~Ⅱ' 선상에 따른, 본 발명의 미세 채널 형성 방법을 나타낸 공정 단면도
도 11은 도 9의 마스크를 이용하여, 박막 상의 감광막을 노광 및 현상한 후를 나타낸 SEM도
도 12는 다른 실시예에 따른 본 발명의 미세 채널 형성에 이용되는 마스크를 나타낸 평면도
도 13은 본 발명의 미세홀 형성에 이용되는 마스크를 나타낸 평면도
도 14a 내지 도 14c는 도 13의 Ⅲ~Ⅲ' 선상에 따른, 본 발명의 미세 홀 형성 방법을 나타낸 공정 단면도
도 15는 본 발명의 미세 패턴 형성 방법을 적용하는 액정 표시 장치를 나타낸 평면도
도 16은 도 15의 Ⅳ~Ⅳ' 선상의 구조 단면도
도 17은 본 발명의 미세 패턴 형성 방법을 적용하는 다른 실시예에 따른 액정 표시 장치를 나타낸 평면도
*도면의 주요 부분을 나타내는 부호의 설명*
100, 300, 400 :마스크 101, 301, 311, 401 : 투과부
102, 152, 162, 302, 312, 313, 402 : 차광부
102a, 112a, 122a, 132a, 142a, 302a, 312a, 313a, 402a : 지지부
102b, 112b, 122b, 132b, 142b, 302b, 312b, 313b, 402a : 요철부
180 : 박막 181 : 감광막
200 : 기판 201 : 비정질 실리콘층
202 : 불순물층 203 : 금속층
204 : 감광막 250 : 보호막
251 : 감광막 210, 261 : 게이트 라인
220, 262 : 데이터 라인 230, 263 : 화소 전극
230a : 제 2 스토리지 전극 240 : 공통 전극
240a : 제 1 연결 패턴 241: 공통 라인
241a : 제 1 스토리지 전극 241b : 제 2 연결 패턴
241c : 공통 차광 패턴 250a, 250b, 256a : 콘택홀

Claims (31)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 기판 상에 박막을 형성하는 단계;
    상기 박막 상에 감광막을 도포하는 단계;
    상기 감광막 상부에, 투명한 모재(母材) 상에, 직선형의 지지부와 상기 지지부의 경계부에 요철부가 형성된 차광부 및 상기 차광부를 제외한 영역에 정의된 투과부를 포함하여 이루어지며, 상기 요철부 및 지지부를 포함하는 차광부의 최장 폭은 4㎛ 이하이며, 상기 지지부의 폭은 2㎛이하인 마스크를 정렬시키는 단계;
    300nm 이상의 파장을 갖는 자외선을 이용하여, 상기 마스크를 통해, 상기 요철부와 그 부근에 대응되어 회절을 유발하도록, 상기 감광막을 노광 및 현상하여, 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 이용하여, 상기 박막을 패터닝하는 단계를 포함하여 이루어진 것을 특징으로 하는 패턴 형성 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 4항에 있어서,
    상기 요철부는 상기 지지부의 경계부에 다각형 또는 원이 복수개 형성되어 이루어진 것을 특징으로 하는 패턴 형성 방법.
  9. 제 4항에 있어서,
    상기 요철부는 상기 지지부의 경계부의 일부를 밑면으로 하는 삼각형이 반복 형성되어 이루어진 것을 특징으로 하는 패턴 형성 방법.
  10. 제 9항에 있어서,
    상기 요철부의 삼각형은 상기 밑면에 대한 대각이 30~150°인 것을 특징으로 하는 패턴 형성 방법.
  11. 제 9항에 있어서,
    상기 삼각형들은 서로 접하여 형성된 것을 특징으로 하는 패턴 형성 방법.
  12. 제 9항에 있어서,
    상기 삼각형들은 일정 간격 이격되어 형성된 것을 특징으로 하는 패턴 형성 방법.
  13. 제 4항에 있어서,
    상기 요철부는 상기 지지부의 경계부의 일부를 직경으로 하는 반원이 반복 형성되어 이루어진 것을 특징으로 하는 패턴 형성 방법.
  14. 기판 상에 비정질 실리콘층, 불순물층의 적층체의 반도체층을 형성하는 단계;
    상기 반도체층 상에 금속층을 형성하는 단계;
    상기 금속층 상에 감광막을 도포하는 단계;
    상기 감광막 상부에, 채널 형성부에 대응하여 그 양측의 지지부와, 상기 지지부의 경계부에 형성된 요철부를 포함하는 차광부와, 상기 차광부 외부의 투과부로 이루어지며, 상기 요철부 및 지지부를 포함하는 차광부의 최장 폭은 4㎛ 이하이며, 상기 지지부의 폭은 2㎛이하인 마스크를 정렬시키는 단계;
    상기 마스크를 이용하여, 상기 요철부 및 그 부근에 대응되어 회절을 유발하도록, 300nm 이상의 파장을 갖는 자외선으로 상기 감광막을 노광 및 현상하여, 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 이용하여, 상기 금속층을 패터닝하여 상기 채널 형성부의 양측에 소오스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 소오스 전극 및 드레인 전극 사이의 불순물층을 제거하여 상기 반도체층의 채널을 정의하는 단계를 포함하여 이루어진 것을 특징으로 하는 채널 형성 방법.
  15. 기판 상에 배선을 형성하는 단계;
    상기 배선 상부에 절연막을 증착하는 단계;
    상기 절연막 상부에 감광막을 도포하는 단계;
    상기 감광막 상부에, 홀 형성부에 대응하여 그 주변의 지지부와, 상기 지지부로부터 상기 홀 형성부의 경계부 내측으로 들어오는 요철부를 포함하는 차광부와, 상기 요철부내의 투과부로 이루어지며, 상기 요철부 및 지지부를 포함하는 차광부의 최장 폭은 4㎛ 이하이며, 상기 지지부의 폭은 2㎛이하인 마스크를 정렬시키는 단계;
    상기 마스크를 이용하여, 상기 요철부 및 그 부근에 대응되어 회절을 유발하도록 하여, 300nm 이상의 파장을 갖는 자외선을 이용하여 상기 감광막을 노광 및 현상하여, 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 이용하여, 상기 절연막을 패터닝하여 홀을 형성하는 상기 절연막에 홀을 형성하여 상기 배선 일부를 노출시키는 단계를 포함하여 이루어진 것을 특징으로 하는 홀 형성 방법.
  16. 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인, 상기 게이트 라인과 데이터 라인의 교차부에, 게이트 전극, 상기 게이트 전극 양측의 소오스 전극 및 드레인 전극과, 상기 소오스 전극과 드레인 전극 하측의 반도체층으로 이루어진 박막 트랜지스터, 상기 화소 영역에 서로 교번되어 형성된 화소 전극과 공통 전극 및 상기 드레인 전극과 상기 화소 영역 사이의 보호막 홀을 갖는 보호막을 포함하는 액정 표시 장치의 제조 방법에 있어서,
    상기 화소 전극 및 공통 전극 형성시,
    기판 상에 박막을 형성하는 단계;
    상기 박막 상에 감광막을 도포하는 단계;
    상기 감광막 상부에, 투명한 모재(母材) 상에, 상기 화소 전극과 공통 전극에 대응되는 라인 형상의 지지부와 상기 지지부 외측의 경계부에 요철부가 형성된 차광부 및 상기 차광부를 제외한 영역에 정의된 투과부를 포함하여 이루어진 마스크를 정렬시키는 단계;
    300nm 이상의 파장을 갖는 자외선을 이용하여 상기 마스크를 통해, 상기 요철부와 그 부근에 대응되어 회절을 유발하도록 하여, 상기 감광막을 노광 및 현상하여, 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 이용하여, 상기 박막을 패터닝하는 단계를 포함하여 이루어지며,
    상기 마스크의 요철부 및 지지부를 포함하는 차광부의 최장 폭은 4㎛ 이하이며, 상기 지지부의 폭은 2㎛이하인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제 16항에 있어서,
    상기 보호막 홀 형성은, 상기 보호막 홀이 대응되어 투과부가 정의되고, 상기 투과부의 경계부에 요철부가 정의되고, 나머지 영역이 차광부로 정의된 마스크를 통해 300nm 이상의 파장을 갖는 자외선을 이용하여 보호막 형성 물질을 패터닝하여 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  22. 제 16항에 있어서,
    상기 반도체층의 채널 형성시, 채널 형성부에 대응하여 그 양측의 지지부와, 상기 지지부의 경계부에 형성된 요철부를 포함하는 차광부와, 상기 차광부 외부의 투과부로 이루어진 마스크를 통해 300nm 이상의 파장을 갖는 자외선을 이용하여 상기 반도체층을 패터닝하여 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  23. 제 16항에 있어서,
    상기 요철부는 상기 지지부의 경계부의 일부를 밑면으로 하는 삼각형이 반복 형성되어 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  24. 제 23항에 있어서,
    상기 요철부의 삼각형은 상기 밑면에 대한 대각이 30~150°인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  25. 제 23항에 있어서,
    상기 삼각형들은 서로 접하여 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  26. 제 23항에 있어서,
    상기 삼각형들은 일정 간격 이격되어 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  27. 제 16항에 있어서,
    상기 요철부는 상기 지지부 경계부 내측에 음각의 형상으로 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  28. 제 16항에 있어서,
    상기 요철부는 상기 지지부 경계부 외측에 양각의 형상으로 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  29. 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인;
    상기 게이트 라인과 데이터 라인의 교차부에, 게이트 전극, 상기 게이트 전극 양측의 소오스 전극 및 드레인 전극과, 상기 소오스 전극과 드레인 전극 하측의 반도체층으로 이루어진 박막 트랜지스터;
    상기 화소 영역에 서로 교번된 화소 전극 및 공통 전극; 및
    상기 반도체층과 상기 화소 전극과의 층간에, 상기 드레인 전극과 상기 화소 영역 사이의 보호막 홀을 갖는 보호막을 포함하는 액정 표시 장치에 있어서,
    상기 게이트 라인과, 상기 데이터 라인 및 상기 화소 전극의 선폭 또는 상기 반도체층의 채널의 길이 또는 상기 보호막 홀의 직경 중 적어도 어느 하나는, 그 폭이 1~4㎛로 형성되며,
    상기 게이트 라인과, 상기 데이터 라인 및 상기 화소 전극의 선폭 또는 상기 반도체층의 채널의 길이 또는 상기 보호막 홀의 직경 중 적어도 어느 하나의 형성시 패터닝을 위한 노광 장비는,
    300nm 이상의 파장의 자외선을 출사하는 노광원; 및
    모재(母材) 상에 직선형의 지지부와, 상기 지지부 경계부에 형성된 요철부로 이루어진 차광부; 및 상기 차광부를 제외한 영역에 정의된 투과부를 포함하여 이루어지며, 상기 요철부 및 지지부를 포함하는 차광부의 최장 폭은 4㎛ 이하이며, 상기 지지부의 폭은 2㎛이하인 마스크를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.
  30. 삭제
  31. 삭제
KR1020070108674A 2007-10-29 2007-10-29 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법 KR101264723B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070108674A KR101264723B1 (ko) 2007-10-29 2007-10-29 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법
US12/256,840 US8228455B2 (en) 2007-10-29 2008-10-23 Exposing device, methods for forming pattern, channel, and hole by using the same, and liquid crystal display device therewith and method for fabricating the same
CN2008101730078A CN101424882B (zh) 2007-10-29 2008-10-29 曝光设备,图案、沟道、孔形成方法,液晶显示器及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108674A KR101264723B1 (ko) 2007-10-29 2007-10-29 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090043048A KR20090043048A (ko) 2009-05-06
KR101264723B1 true KR101264723B1 (ko) 2013-05-15

Family

ID=40582357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108674A KR101264723B1 (ko) 2007-10-29 2007-10-29 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US8228455B2 (ko)
KR (1) KR101264723B1 (ko)
CN (1) CN101424882B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4961819B2 (ja) * 2006-04-26 2012-06-27 株式会社日立製作所 電界効果トランジスタ及びその製造方法
KR101346881B1 (ko) 2009-02-18 2014-01-03 엘지디스플레이 주식회사 포토 마스크 및 이를 이용한 수평전계형 액정표시장치의 제조방법
JP4811520B2 (ja) * 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
KR101669929B1 (ko) * 2010-06-10 2016-10-28 엘지디스플레이 주식회사 노광 마스크 및 이를 이용하여 패터닝되어 제조된 내로우 베젤의 씨오지 타입 액정표시장치
KR101785044B1 (ko) * 2011-04-21 2017-10-13 엘지디스플레이 주식회사 블랙매트릭스용 마스크
KR101374535B1 (ko) * 2012-03-07 2014-03-13 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
KR101889439B1 (ko) * 2012-03-22 2018-08-20 엘지디스플레이 주식회사 액정표시장치, 액정표시장치 노광용 마스크 및 액정표시장치 제조방법
CN102749801A (zh) * 2012-06-29 2012-10-24 北京京东方光电科技有限公司 一种掩模板
US9107302B2 (en) 2013-02-12 2015-08-11 Raytheon Company Dummy structure for visual aid in printed wiring board etch inspection
KR102319094B1 (ko) * 2014-10-15 2021-11-01 삼성디스플레이 주식회사 마스크, 이의 제조 방법 및 이를 이용한 표시 패널의 제조 방법
CN105093813B (zh) * 2015-09-11 2019-09-06 京东方科技集团股份有限公司 光掩模板和曝光系统
KR102471113B1 (ko) * 2015-11-18 2022-11-28 삼성디스플레이 주식회사 표시장치
CN105514033B (zh) * 2016-01-12 2019-01-15 武汉华星光电技术有限公司 阵列基板的制作方法
CN107247386A (zh) * 2017-06-14 2017-10-13 京东方科技集团股份有限公司 掩膜版、过孔及显示基板的形成方法、显示基板及装置
CN108335631B (zh) * 2018-03-30 2020-03-13 上海天马微电子有限公司 一种显示面板和显示装置
CN109212891B (zh) * 2018-09-20 2020-01-14 武汉华星光电半导体显示技术有限公司 光阀式掩膜板
CN109884830B (zh) * 2019-02-28 2021-09-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
CN113467181A (zh) * 2021-06-23 2021-10-01 惠科股份有限公司 掩膜版、阵列基板的制造方法及阵列基板
CN115755459A (zh) * 2022-11-09 2023-03-07 Tcl华星光电技术有限公司 显示面板、显示面板的制作方法和光罩

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208441B1 (ko) 1995-06-15 1999-07-15 김영환 포토마스크의 패턴 구조
JP2000122263A (ja) 1998-10-15 2000-04-28 Nec Corp フォトマスク及びその作成方法
KR100346603B1 (ko) 1999-10-06 2002-07-26 아남반도체 주식회사 기울어진 패턴 프로파일을 얻을 수 있는 마스크 패턴

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710282B1 (ko) * 2000-12-29 2007-04-23 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
CN1704847B (zh) * 2004-05-28 2010-11-10 鸿富锦精密工业（深圳）有限公司 光罩及使用该光罩制作倾斜反射突块的方法
KR101107246B1 (ko) 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20060104708A (ko) * 2005-03-31 2006-10-09 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20060133818A (ko) 2005-06-21 2006-12-27 삼성전자주식회사 광 마스크와 박막 트랜지스터 기판의 제조 방법 및 그에의해 제조된 박막 트랜지스터 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208441B1 (ko) 1995-06-15 1999-07-15 김영환 포토마스크의 패턴 구조
JP2000122263A (ja) 1998-10-15 2000-04-28 Nec Corp フォトマスク及びその作成方法
KR100346603B1 (ko) 1999-10-06 2002-07-26 아남반도체 주식회사 기울어진 패턴 프로파일을 얻을 수 있는 마스크 패턴

Also Published As

Publication number Publication date
CN101424882A (zh) 2009-05-06
CN101424882B (zh) 2011-01-05
US20090109364A1 (en) 2009-04-30
US8228455B2 (en) 2012-07-24
KR20090043048A (ko) 2009-05-06

Similar Documents

Publication Publication Date Title
KR101264723B1 (ko) 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법
KR0158904B1 (ko) 콘택마스크
TWI541588B (zh) 顯示裝置製造用光罩、及圖案轉印方法
KR101710767B1 (ko) 마스크 플레이트
JP2005072135A (ja) 液晶表示装置及び薄膜トランジスタの製造方法
JP5245303B2 (ja) カラーフィルタ基板の製造方法及び液晶表示装置の製造方法
KR100498441B1 (ko) 광근접 효과의 보정을 위한 마스크와 그 제조 방법
JP5668168B1 (ja) プロキシミティ露光用フォトマスク
JP2002341513A (ja) 露光用マスク及びそれを用いた半導体装置の製造方法
US6528216B2 (en) Phase shift mask and fabrication method thereof
KR20090009618A (ko) 3톤 노광 마스크
US8524424B2 (en) Optical proximity correction photomask
US20030039893A1 (en) Exposed phase edge mask method for generating periodic structures with subwavelength feature
JP4091150B2 (ja) 位相シフトマスク及びその製造方法
KR101216242B1 (ko) 슬릿형 하프톤 패턴을 이용한 포토 마스크 제조 방법 및 이를 이용하여 제조된 포토 마스크
KR20160034472A (ko) 패턴 형성 방법 및 이를 이용한 표시 패널의 제조 방법
US8551674B2 (en) Photomask having transcribing pattern and method of forming photoresist pattern using the same
TWI688988B (zh) 元件基板及其製造方法
TW201346431A (zh) 光罩及形成圖案的方法
WO2021237552A1 (zh) 掩膜板、曝光方法和触控面板
KR100380982B1 (ko) 위상반전마스크및그제조방법
KR101095049B1 (ko) 노광 마스크
KR100604814B1 (ko) 위상 에지 위상 반전 마스크 및 그 제조방법
KR100280812B1 (ko) 위상 반전 마스크 및 그 제작 방법
KR102238097B1 (ko) 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7