CN113467181A - 掩膜版、阵列基板的制造方法及阵列基板 - Google Patents
掩膜版、阵列基板的制造方法及阵列基板 Download PDFInfo
- Publication number
- CN113467181A CN113467181A CN202110702640.7A CN202110702640A CN113467181A CN 113467181 A CN113467181 A CN 113467181A CN 202110702640 A CN202110702640 A CN 202110702640A CN 113467181 A CN113467181 A CN 113467181A
- Authority
- CN
- China
- Prior art keywords
- active layer
- mask
- array substrate
- semi
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000003760 hair shine Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 239000012466 permeate Substances 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 15
- 239000012528 membrane Substances 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种掩膜版、阵列基板的制造方法及阵列基板，所述掩膜版上间隔设置有遮光区域以及透光区域，所述透光区域的边缘为齿状，所述透光区域的下方设置有半透膜以形成半透光区域，以使光线透过所述半透光区域照射在待曝光光阻层上，所述半透光区域对应于薄膜晶体管的有源层沟道区上方。本发明降低有源层沟道区的长度，提高薄膜晶体管的开态电流的技术效果。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种掩膜版、阵列基板的制造方法及阵列基板。
背景技术
开关比是薄膜晶体管一重要参数，在数值上等于面板薄膜晶体管的开态电流与关态电流之比，用于在面板显示时要求薄膜晶体管处于开态时对液晶像素有较快的写入速度，从而保证对图像信号的正确显示。这要求薄膜晶体管具有较高的开态电流。
目前液晶阵列基板制作过程中由于半透膜必须保证一定的透光率才能达到批量生产时的性能稳定，然而利用现有性能稳定的半透膜进行曝光得到的有源层沟道区偏大，造成薄膜晶体管开态电流过小。从而使得薄膜晶体管的开关比较小，严重影响了液晶阵列基板中薄膜晶体管的性能，进而影响液晶阵列基板的性能。
发明内容
本发明实施例通过提供一种掩膜版、阵列基板的制造方法及阵列基板，旨在解决现有技术中有源层沟道过长导致薄膜晶体管开态电流小的技术问题。
为实现上述目的，本发明实施例提供一种掩膜版，所述掩膜版上间隔设置有遮光区域以及透光区域，所述透光区域的边缘为齿状，所述透光区域的下方设置有半透膜以形成半透光区域，以使光线透过所述半透光区域照射在待曝光光阻层上，所述半透光区域对应于薄膜晶体管的有源层沟道区上方。
可选地，所述掩膜板上分布有多个半透光区域，所述半透光区域两侧的齿状边缘中相对的两个齿状顶角之间距离为1.5-3微米。
可选地，所述齿状边缘包括连续排列的多个相同的三角形结构。
为实现上述目的，本发明实施例还提供一种阵列基板的制造方法，所述阵列基板的制造方法包括：
在制有有源层的玻璃基板上方涂布光阻层；
透过掩膜版对所述光阻层照射紫外光后对所述有源层进行刻蚀，以在所述有源层上形成有源层沟道，所述掩膜版为上述的掩膜版；
在形成有源层沟道的有源层上方进行处理以形成阵列基板。
可选地，所述透过所述掩膜版对所述光阻层照射紫外光以在所述光阻层上形成有源层沟道的步骤包括：
透过所述掩膜版对有源层沟道区的所述光阻层照射紫外光，以使所述有源层沟道区对应的光阻厚度小于非有源层沟道区对应的光阻厚度；
对所述有源层沟道区对应的光阻进行刻蚀，以得到有源层沟道。
可选地，所述有源层沟道区对应的光阻的厚度为0.4-0.9微米，所述非有源层沟道区对应的光阻的厚度为1.8-2.3微米。
可选地，所述有源层沟道长度为3-4微米。
可选地，所述对所述有源层进行刻蚀，以得到所述有源层沟道的步骤之前还包括：
对所述光阻层进行灰化处理以露出所述有源层沟道区的有源层与源漏极金属层；
对所述有源层沟道区进行刻蚀以得到有源层沟道。
为实现上述目的，本发明实施例还提供一种阵列基板，所述阵列基板包括依次设置的玻璃基板、栅电极金属层、栅极绝缘层以及有源层与源漏极数据线金属层，所述有源层上刻蚀有有源层沟道，所述有源层沟道根据上述的阵列基板的制造方法所制成。
在本实施例提供的掩膜版、阵列基板的制造方法及阵列基板。透过包含有齿状边缘的透光区域的掩膜版对有源层上方的光阻层进行照射，从而使得有源层沟道区对应的光阻厚度降低，之后对所述有源层沟道区对应的光阻进行刻蚀以得到有源层沟道。这样将掩膜版的透光区域边缘通过机翼型掩膜版技术与半透膜技术结合并将透光区边缘设置为齿状结构，增强了透光区边缘的紫外光场强度，从而降低了有源层沟道区的长度，提高了薄膜晶体管的开态电流。
附图说明
图1为本发明掩膜版平面示意图；
图2为本发明掩膜版侧面示意图；
图3为本发明根据上述阵列基板的制造方法第一实施例的流程示意图；
图4为本发明根据阵列基板的制造方法所得到的阵列基板示意图；
图5为本发明设计曝光工艺示意图；
附图表号说明：
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。全文中出现的“和/或”的含义为，包括三个并列的方案，以“A和/或B为例”，包括A方案，或B方案，或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
参照图1及图2，图1为本发明掩膜版平面示意图，图2为本发明掩膜版侧面示意图。本发明公开了一种掩膜版，所述掩膜版上间隔设置有遮光区域22以及透光区域23，所述透光区域23的边缘为齿状，所述透光区域23的下方设置有半透膜24以形成半透光区域，以使光线透过所述半透光区域照射在待曝光光阻层上，所述半透光区域对应于薄膜晶体管的有源层沟道区上方。这样通过机翼型掩膜版技术与半透膜技术结合将掩膜版透光区域23边缘设置为齿状结构并在所述透光区域23下方设置半透膜24以形成对应于薄膜晶体管有源层沟道区上方的半透光区域，本发明通过控制曝光时紫外光在图形边界处的光通过量，在保证透光区域通过足够的光通量的情况下，可进一步将半透光区域的齿状顶角之间距离缩小，来达到减小有源层沟道的长度的目的，进而降低了有源层沟道区的长度，提高了薄膜晶体管的开态电流。
本发明可应用于普通阵列基板或者集成有彩色滤光层工艺的阵列基板。上述阵列基板的制备方法包括：在玻璃基板上形成薄膜晶体管和信号线；在对应薄膜晶体管和有源层金属数据线的上方形成遮光层和三基色色阻层；在对应遮光层和三基色色阻层上再进一步形成有机绝缘层或者无机钝化绝缘层后制作一层透明电极，完成有机绝缘层或者无机钝化绝缘层以及透明电极层后，形成隔垫层(Photo spacer)，此时阵列基板的制备方法即完成。
需要说明的是，传统液晶显示器的阵列基板制作过程中，有源层沟道的形成通常采用普通掩膜版技术、半透膜掩膜版技术来实现。其中半透膜掩膜版技术的特点是通过在制作掩膜版过程中，在有源层沟道区域对应的位置制作一层半透膜，曝光工艺的时候，部分紫外光可以通过该半透膜，而其它遮挡的地方，紫外光无法通过，无遮挡的地方，紫外光则完全通过，从而实现掩膜版位置区域光阻厚度不相同，在有源层沟道区的光阻厚度只有其他非有源层沟道区的光阻的厚度一半左右。通常精光曝光工艺后有源层沟道区的光阻厚度为4000～9000埃米，宽度为1.3～2.0微米，在进行刻蚀工艺后所述有源层沟道的长度为4-6微米。
为了减小有源层沟道区长度，本发明提供一种机翼型掩膜版(Wing PatternMask)与半透膜(half tone)技术结合的掩膜版。参照图1与图2，图1为本发明掩膜版平面示意图，图2为本发明掩膜版侧面示意图。所述掩膜版上间隔设置有遮光区域22以及透光区域23，所述透光区域23边缘为齿状，所述透光区域23的下方设置有半透膜24以形成半透光区域，以使光线透过所述半透光区域照射在待曝光光阻层上，所述半透光区域对应于薄膜晶体管的有源层沟道区上方。所述半透膜25完全遮挡住所述掩膜版的透光区域23，所述半透膜24的紫外光透过率在40％-50％之间。可选地，所述遮光区域23包括齿状结构21，所述齿状结构21可以是由多个连续排列的三角形结构组成，其中，各所述三角形图形的尺寸一致，所述三角形可以是等腰三角形。可选地，所述三角形结构的高度为1-2微米。
可选地，分布在半所述透光区域两侧的齿状边缘以所述半透光区域的中线呈轴对称分布。由于呈轴对称分布的半透光区域会发生光的衍射作用，可增强透光区域的曝光强度，因此可将半透光区域两侧的齿状边缘中相对的两个齿状顶角之间距离设置更小，可选地，呈轴对称分布的所述半透光区域两侧的齿状边缘中相对的两个齿状顶角之间距离为1.5-3微米，即所述半透光区域的长度为1.5-3微米。
所述透光区域23对应为薄膜晶体管的有源层沟道区位置，所述掩膜版遮光区域22对应为玻璃基板的有源层的源电极以及漏电极数据线的主体区。所述有源层的源电极以及漏电极数据线的主体区的尺寸一般为大于3微米。
在本实施例中提供一种机翼型掩膜版与半透膜技术结合得到具有齿状边缘半透光区域的掩膜版，所述掩膜版利用光的衍射原理控制曝光时紫外光在掩膜版透光区域边界处的光通量，增强透光区边缘的紫外光场强度，在保证透光区域通过足够的光通量的情况下，可进一步将半透光区域的齿状顶角之间距离缩小，来达到减小阵列基板制作过程中有源层沟道区的长度，从而提高薄膜晶体管开态电流以及开关比，并提高阵列基板在工作过程中的充放电能力，提高阵列基板解析度。
参照图3，图3为本发明阵列基板的制造方法一实施例的流程示意图；所述阵列基板的制造方法包括：
步骤S10、在制有有源层的玻璃基板上方涂布光阻层；
在玻璃基板或其它材质的基板(如柔性基板，采用耐高温的聚酰亚铵材料制作)表面利用等离子增强型物理气相沉积的工艺技术形成栅电极层，栅电极材料通常采用导电性能好的材料，如Mo，Cu，Al，Al/Nd等低阻抗的金属材质。完成栅电极金属层的沉积后，再依次进行曝光、显影工艺，形成所需的栅电极走线图形，利用湿法刻蚀或干法刻蚀工艺，保留有效图形区域的金属，最后通过光阻去除工艺，完整形成所需的栅电极走线图形。
在完成栅电极走线图形的制作后，再进行有源层的制作或有源层与数据线的形成。通常有源层的单独制作，采用普通曝光工艺，而有源层与数据线的同步形成采用半透膜(half tone)工艺。半透膜工艺可以一步完成有源层与数据线的形成。其制作过程为采用等离子增强型化学气相沉积方式，通过等离子增强型物理气相沉积工艺形成数据线金属层即源电极和漏电极数据线依次沉积栅极绝缘层以及有源层与数据线。
步骤S20、透过所述掩膜版对所述光阻层照射紫外光后对所述有源层进行刻蚀，以在所述有源层上形成有源层沟道，所述掩膜版为图1或图2所示的掩膜版；
完成沉积工艺后，进行曝光工艺。具体地，在本实施例中在涂布有光阻层的阵列基板上方放置一具有齿状边缘半透光区域的掩膜版。可选地，所述半透光区域边缘可以为三角形结构，以增强透光区边缘紫外光强度。可选地，所述步骤S20包括：透过所述掩膜版齿状透光区域下方的半透膜对有源层沟道区的所述光阻层照射紫外光，以使所述有源层沟道区对应的光阻厚度小于非有源层沟道区对应的光阻厚度；对所述有源层进行刻蚀，以得到所述有源层沟道。所述有源层沟道区对应的光阻的厚度为0.4-0.9微米，所述非有源层沟道区对应的光阻的厚度为1.8-2.3微米。
可选地，由于所述有源层沟道区对应的光阻厚度小于所述非有源层沟道区对应的光阻厚度，因此可以对所述光阻层进行灰化处理以露出所述有源层沟道区的有源层与源漏极金属层；对所述有源层沟道区进行刻蚀以得到有源层沟道。可选地，完成曝光工艺后，对所述有源层沟道区进行1D1W或2D2W工艺，形成所需的有效图形。1D1W指一次干刻工艺和一次湿刻工艺。2D2W指二次干刻工艺和两次湿刻工艺。
步骤S30、在形成有源层沟道的有源层上方进行处理以形成阵列基板。
在本实施例提供的技术方案中透过包含有齿状边缘的半透光区域的掩膜版对有源层上方的光阻层进行照射，从而使得有源层沟道区对应的光阻厚度降低，之后对所述有源层进行刻蚀以得到有源层沟道。这样将掩膜版的透光区域边缘通过机翼型掩膜版技术与半透膜技术结合并将透光区边缘设置为齿状结构并在透光区域下方设置半透膜得到具有齿状边缘的半透光区域的掩膜版，增强了半透光区域边缘的紫外光场强度，从而降低了有源层沟道区的长度，提高了薄膜晶体管的开态电流。通过本技术可使传统液晶显示器的解析度提高2倍至4倍。
参照图4，图4为本发明根据上述阵列基板的制造方法所得到的阵列基板示意图。在玻璃基板上形成栅电极金属层35，在所述栅电极金属层35上方形成有栅极绝缘层34；所述栅极绝缘层34上方形成有源层33；所述有源层33上方形成源漏极数据线金属层32，在所述有源层33上进行刻蚀以得到所述有源层沟道31，其中，所述有源层沟道31长度可以是3-4微米。
参照图5，图5为本发明设计曝光工艺示意图。其中包括阵列基板与掩膜版，所述阵列基板包括衬底层57，所述衬底层57包括玻璃基板、栅电极金属层、栅极绝缘层以及有源层与源漏极数据线金属层。所述阵列基板还包括光阻层，所述光阻层涂布于所述衬底层上方，所述光阻层包括有源层沟道区对应的第一光阻区56以及非有源层沟道区对应的第二光阻区55，其中所述第一光阻区厚度比第二光阻区厚度薄，可选地，所述第一光阻区厚度可以为1.8-2.3微米，所述第二光阻区厚度可以为0.4-0.9微米。可选地，所述第一光阻区宽度可以为0.5-1.0微米。所述光阻上方对应放置有掩膜版，所述掩膜版间隔设置有遮光区域以及透光区域，所述透光区域边缘为齿状结构。所述透光区域下方设置有半透膜53，以得到具有遮光区域以及边缘为齿状结构的半透光区域的掩膜版，以使光线透过所述半透光区域照射在待曝光光阻层上，所述半透光区域对应于薄膜晶体管的有源层沟道区位置的上方。所述掩膜版的遮光区域包括遮光区域52以及遮光的齿状结构51，所述遮光区域52对应薄膜晶体管的源电极和漏电极数据线主体区。透过所述掩膜版对所述光阻层56照射紫外光54以在所述光阻层56上形成有源层沟道。
在本实施例提供的技术方案中透过包含有齿状边缘的半透光区域的掩膜版对有源层上方的光阻层进行照射，从而使得有源层沟道区对应的光阻厚度降低。这样将掩膜版的透光区域边缘通过机翼型掩膜版技术与半透膜技术结合并将透光区边缘设置为齿状结构并在透光区域下方设置半透膜得到具有齿状边缘的半透光区域的掩膜版，增强了半透光区域边缘的紫外光场强度，从而降低了有源层沟道区的长度，提高了薄膜晶体管的开态电流。
本发明实施例还提供一种阵列基板，所述阵列基板根据上述阵列基板的制造方法所制成。参照图4，所述阵列基板包括依次设置的玻璃基板36、栅电极金属层35、栅极绝缘层34以及有源层33与源漏极数据线金属层32，所述有源层上刻蚀有有源层沟道，所述有源层沟道根据上述的阵列基板的制造方法所制成。
Claims (9)
1.一种掩膜版，所述掩膜版上间隔设置有遮光区域以及透光区域，其特征在于，所述透光区域的边缘为齿状，所述透光区域的下方设置有半透膜以形成半透光区域，以使光线透过所述半透光区域照射在待曝光光阻层上，所述半透光区域对应于薄膜晶体管的有源层沟道区上方。
2.如权利要求1所述的掩膜版，其特征在于，所述掩膜板上分布有多个半透光区域，所述半透光区域两侧的齿状边缘中相对的两个齿状顶角之间距离为1.5-3微米。
3.如权利要求1所述的掩膜版，其特征在于，所述齿状边缘包括连续排列的多个相同的三角形结构。
4.一种阵列基板的制造方法，其特征在于，所述阵列基板的制造方法包括：
在制有有源层的玻璃基板上方涂布光阻层；
透过掩膜版对所述光阻层照射紫外光后对所述有源层进行刻蚀，以在所述有源层上形成有源层沟道，所述掩膜版为权利要求1-3任一项所述的掩膜版；
在形成有源层沟道的有源层上方进行处理以形成阵列基板。
5.如权利要求4所述的阵列基板的制造方法，其特征在于，所述透过所述掩膜版对所述光阻层照射紫外光以在所述光阻层上形成有源层沟道的步骤包括：
透过所述掩膜版对有源层沟道区的所述光阻层照射紫外光，以使所述有源层沟道区对应的光阻厚度小于非有源层沟道区对应的光阻厚度；
对所述有源层进行刻蚀，以得到所述有源层沟道。
6.如权利要求5所述的阵列基板的制造方法，其特征在于，所述有源层沟道区对应的光阻的厚度为0.4-0.9微米，所述非有源层沟道区对应的光阻的厚度为1.8-2.3微米。
7.如权利要求5所述的阵列基板的制造方法，其特征在于，所述有源层沟道长度为3-4微米。
8.如权利要求5所述的阵列基板的制造方法，其特征在于，对所述有源层进行刻蚀，以得到所述有源层沟道的步骤之前还包括：
对所述光阻层进行灰化处理以露出所述有源层沟道区的有源层与源漏极金属层；
对所述有源层沟道区进行刻蚀以得到有源层沟道。
9.一种阵列基板，其特征在于，所述阵列基板包括依次设置的玻璃基板、栅电极金属层、栅极绝缘层以及有源层与源漏极数据线金属层，所述有源层上刻蚀有有源层沟道，所述有源层沟道根据权利要求4-8任一项所述的阵列基板的制造方法所制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110702640.7A CN113467181A (zh) | 2021-06-23 | 2021-06-23 | 掩膜版、阵列基板的制造方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110702640.7A CN113467181A (zh) | 2021-06-23 | 2021-06-23 | 掩膜版、阵列基板的制造方法及阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113467181A true CN113467181A (zh) | 2021-10-01 |
Family
ID=77872576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110702640.7A Pending CN113467181A (zh) | 2021-06-23 | 2021-06-23 | 掩膜版、阵列基板的制造方法及阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113467181A (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090109364A1 (en) * | 2007-10-29 | 2009-04-30 | Joo Young Yang | Exposing device, methods for forming pattern, channel, and hole by using the same, and liquid crystal display device therewith and method for fabricating the same |
| CN101650529A (zh) * | 2009-09-17 | 2010-02-17 | 友达光电股份有限公司 | 用于制造tft的掩膜及制造tft的源极/漏极的方法 |
| CN101859701A (zh) * | 2009-02-20 | 2010-10-13 | 住友金属矿山株式会社 | 半导体装置用基板、半导体装置及它们的制造方法 |
| CN102955354A (zh) * | 2012-11-01 | 2013-03-06 | 合肥京东方光电科技有限公司 | 一种掩膜板及其制备方法 |
| WO2015014071A1 (zh) * | 2013-07-31 | 2015-02-05 | 北京京东方光电科技有限公司 | 掩模板 |
| CN105093813A (zh) * | 2015-09-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 光掩模板和曝光系统 |
| CN105824189A (zh) * | 2016-06-08 | 2016-08-03 | 京东方科技集团股份有限公司 | 掩模板和基板间隔柱及其制备方法、显示面板 |
| CN106054516A (zh) * | 2016-05-30 | 2016-10-26 | 京东方科技集团股份有限公司 | 一种掩膜板、阵列基板、其制作方法及显示装置 |
| CN206133181U (zh) * | 2016-11-01 | 2017-04-26 | 合肥鑫晟光电科技有限公司 | 一种掩膜板 |
| CN106711179A (zh) * | 2016-12-28 | 2017-05-24 | 武汉华星光电技术有限公司 | Amoled透明显示器及其制作方法 |
| CN108388077A (zh) * | 2018-03-26 | 2018-08-10 | 京东方科技集团股份有限公司 | 一种掩膜版及其制备方法、阵列基板的制备方法 |
| CN108761997A (zh) * | 2018-06-05 | 2018-11-06 | 深圳市华星光电技术有限公司 | 光罩和薄膜晶体管的制备方法 |
| CN109634052A (zh) * | 2018-12-05 | 2019-04-16 | 惠科股份有限公司 | 光罩及光罩的制作方法 |
| CN111886544A (zh) * | 2018-03-23 | 2020-11-03 | 东丽株式会社 | 固化膜的制造方法以及有机el显示器的制造方法 |
-
2021
- 2021-06-23 CN CN202110702640.7A patent/CN113467181A/zh active Pending
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090109364A1 (en) * | 2007-10-29 | 2009-04-30 | Joo Young Yang | Exposing device, methods for forming pattern, channel, and hole by using the same, and liquid crystal display device therewith and method for fabricating the same |
| CN101424882A (zh) * | 2007-10-29 | 2009-05-06 | 乐金显示有限公司 | 曝光设备,图案、沟道、孔形成方法,液晶显示器及制造方法 |
| CN101859701A (zh) * | 2009-02-20 | 2010-10-13 | 住友金属矿山株式会社 | 半导体装置用基板、半导体装置及它们的制造方法 |
| CN102324417A (zh) * | 2009-02-20 | 2012-01-18 | 住友金属矿山株式会社 | 半导体装置用基板、半导体装置及它们的制造方法 |
| CN101650529A (zh) * | 2009-09-17 | 2010-02-17 | 友达光电股份有限公司 | 用于制造tft的掩膜及制造tft的源极/漏极的方法 |
| CN102955354A (zh) * | 2012-11-01 | 2013-03-06 | 合肥京东方光电科技有限公司 | 一种掩膜板及其制备方法 |
| WO2015014071A1 (zh) * | 2013-07-31 | 2015-02-05 | 北京京东方光电科技有限公司 | 掩模板 |
| US20170194139A1 (en) * | 2015-09-11 | 2017-07-06 | Boe Technology Group Co., Ltd. | Photo mask and exposure system |
| CN105093813A (zh) * | 2015-09-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 光掩模板和曝光系统 |
| CN106054516A (zh) * | 2016-05-30 | 2016-10-26 | 京东方科技集团股份有限公司 | 一种掩膜板、阵列基板、其制作方法及显示装置 |
| CN105824189A (zh) * | 2016-06-08 | 2016-08-03 | 京东方科技集团股份有限公司 | 掩模板和基板间隔柱及其制备方法、显示面板 |
| CN206133181U (zh) * | 2016-11-01 | 2017-04-26 | 合肥鑫晟光电科技有限公司 | 一种掩膜板 |
| CN106711179A (zh) * | 2016-12-28 | 2017-05-24 | 武汉华星光电技术有限公司 | Amoled透明显示器及其制作方法 |
| CN111886544A (zh) * | 2018-03-23 | 2020-11-03 | 东丽株式会社 | 固化膜的制造方法以及有机el显示器的制造方法 |
| CN108388077A (zh) * | 2018-03-26 | 2018-08-10 | 京东方科技集团股份有限公司 | 一种掩膜版及其制备方法、阵列基板的制备方法 |
| CN108761997A (zh) * | 2018-06-05 | 2018-11-06 | 深圳市华星光电技术有限公司 | 光罩和薄膜晶体管的制备方法 |
| CN109634052A (zh) * | 2018-12-05 | 2019-04-16 | 惠科股份有限公司 | 光罩及光罩的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101738846B (zh) | 掩模板及其制备方法 | |
| TWI291763B (en) | Gray tone mask and method for manufacturing the same | |
| CN109884830A (zh) | 阵列基板及其制作方法、显示装置、掩模板 | |
| CN104779256B (zh) | 阵列基板及其制备方法、液晶面板 | |
| JP2007171951A (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| CN106206456A (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| JP2002303877A (ja) | 液晶表示装置用アレー基板とその製造方法 | |
| JP5668168B1 (ja) | プロキシミティ露光用フォトマスク | |
| US5358809A (en) | Methods of fabricating thin film structures by imaging through the substrate in different directions | |
| CN108388077A (zh) | 一种掩膜版及其制备方法、阵列基板的制备方法 | |
| CN107132724B (zh) | 一种掩膜版以及阵列基板的制备方法 | |
| KR102278989B1 (ko) | 포토마스크 구조 및 어레이 기판 제조 방법 | |
| CN109378345A (zh) | 薄膜晶体管及其制造方法 | |
| TW200835988A (en) | Liquid crystal display device | |
| CN104040428B (zh) | 相移掩模及使用该相移掩模的抗蚀图案形成方法 | |
| CN113467181A (zh) | 掩膜版、阵列基板的制造方法及阵列基板 | |
| JP6089604B2 (ja) | 位相シフトマスクの製造方法 | |
| US10901270B2 (en) | Manufacturing method for pixel electrode, pixel electrode and display panel | |
| GB2144266A (en) | Method of manufacture for ultra-miniature thin-film diodes | |
| KR101268388B1 (ko) | 액정표시소자 제조방법 | |
| JPH03105324A (ja) | マトリクス型液晶表示基板の製造方法 | |
| KR100237684B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN101452858A (zh) | 薄膜晶体管的制造方法和使用了网目调型掩模的曝光方法 | |
| KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
| JPH03186820A (ja) | マトリクス型液晶表示基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211001 |