JPH03105324A - マトリクス型液晶表示基板の製造方法 - Google Patents

マトリクス型液晶表示基板の製造方法

Info

Publication number
JPH03105324A
JPH03105324A JP1243868A JP24386889A JPH03105324A JP H03105324 A JPH03105324 A JP H03105324A JP 1243868 A JP1243868 A JP 1243868A JP 24386889 A JP24386889 A JP 24386889A JP H03105324 A JPH03105324 A JP H03105324A
Authority
JP
Japan
Prior art keywords
insulating film
width
gate electrode
substrate
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1243868A
Other languages
English (en)
Other versions
JPH0820644B2 (ja
Inventor
Toshihiko Hirobe
広部 俊彦
Hirori Oketani
大亥 桶谷
Hiroaki Kato
博章 加藤
Akihiko Imaya
今矢 明彦
Takayoshi Nagayasu
孝好 永安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP24386889A priority Critical patent/JPH0820644B2/ja
Publication of JPH03105324A publication Critical patent/JPH03105324A/ja
Publication of JPH0820644B2 publication Critical patent/JPH0820644B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はマトリクス型液晶表示基板、特に薄膜トランジ
スタをアドレス素子としてマトリクス表示を行うための
マトリクス型液晶表示基板、及びその製造方法に関する
(従来の技術) 従来のマトリクス型液晶表示基板の平面図を第7図に示
す。このマトリクス型液晶表示基板は、絶縁性基板上に
保護絶縁膜等を介してマ} IJクス状に配置された薄
膜トランジスタと絵素電極11、及ヒ、ゲートパスバー
(走査1!)23とンースバスノ4−(信号線)29を
備えている。ゲートバスバー23とソースバスバー29
とは、各々、一様な線幅を有し、互いに交差することに
よって、格子状のパターンを形成している。ゲートバス
バー23とソースバスバー29に囲まれた領域内の基板
保護膜上には、絵素電極11が形戊されている。
絵素電極11は、アドレス素子として機能する薄膜トラ
ンジスタのドレイン電極10と接続されている。また、
薄膜トランジスタのゲート電極3はゲートバスバー23
に、ソース電極9はソースバスバー29に、各々、接続
されいる。
ケートバスバー23には走査信号が、ソースパスバー2
9には画像信号が各々入力され、走査信号により薄膜ト
ランジスタがオン状態になったときに、ソースパスパー
29から各絵素電極11に画像信号電流が入力される。
第8図は上記マトリクス型液晶表示基板上に形戊されて
いる薄膜トランジスタの構造を説明するための、第7図
のC−C線断面図である。
絶縁性基板1の上に基板保護膜2が形成されており、そ
の上には、ゲート電極3、第一のゲート絶縁膜4、第二
のゲート絶縁膜5、チャネル部L型アモルファスシリコ
ン膜6、チャネル部保護絶縁膜7、コンタクト層8、ソ
ース電極9とドレイン電極10、絵素電極11、保護絶
縁膜12が絶縁性基板l側から、この順番で形成されて
いる。
第7図に示すように、ゲート電極3の幅は、薄膜トラン
ジスタが形成されている部分も、該部分と走査線23と
を接続している部分も同じ幅を有している。ゲート電極
3の上方には、長方形パターンのチャネル部保護絶縁膜
7が形成されている。
従来のマトリクス型液晶表示基板の製造方法に於では、
ゲート電極3上に第一のゲート絶縁膜4、第二のゲート
絶縁膜5及びチャネル部I型アモルファスシリコン膜6
を形成し、チャネル部保護絶縁膜7となる保護絶縁膜を
堆積した後、チャネル部保護絶縁膜7のパターンを形成
するため、以下の工程を行っていた。
(1)まず、該保護絶縁膜上にレジストを形戊する工程
(2)次に、該レジストに対して、絶縁性基板lの表面
(薄膜トランジスタ等が形成される面)側からチャネル
部保護絶縁膜7のパターンを有するフォトマスクを透過
した光を照射し、該レジストを露光することによって、
該保護絶縁膜上の所定位置に所定形状のパターンを有す
るレジストマスクを形成する工程。
(3)この後、該レジストマスクを用いて該保護絶縁膜
をエッチングすることにより、チャネル部l型アモルフ
ァスシリコン膜6上に所定形状のチャネル部保護絶縁膜
7を形成する工程。
(発明が解決しようとする課題) しかしながら、上述の従来技術においては、以下に述べ
る問題点があった。
従来の製造方法に於て、チャネル部保護絶縁膜7上に形
成されたレジストに対して、絶縁性基板1の表面側から
チャネル部保護絶縁膜7のパターンを有するフォトマス
クを透過した光を照射し、該レジストを露光する際に、
該フォトマスクを透過する光のパターンと絶縁性基板l
の表面のパターンとの間に精度の高い位置あわせが必要
である。
なぜなら、チャネル部保護絶縁JIW7の位置と形状は
、薄膜トランジスタのオンーオフ特性にとって重要な要
素であるチャネルサイズを決めるものだからである。も
し、チャネル部保護絶縁膜7の位置が薄膜トランジスタ
のチャネル長方向にずれると、ソース電極9又はドレイ
ン電極10と、コンタクト層であるn0型アモルファス
シリコン層8との接触面積が小さくなり、接触面積が小
さくなった側のコンタクト抵抗が著しく増大してしまう
また、チャネル部保護絶縁M7の位置が薄膜トランジス
タのチャネル幅方向にずれると、その位置ずれによって
チャネル部保護絶縁膜7に覆われなくなっタ領域のチャ
ネル部l型アモルファスシリコン膜6は、チャネル部及
びコンタクト層を形成、分離するためのエッチングの際
に除去されてしまうために、チャネル幅が縮小してしま
う。従って、チャネル部保護絶縁膜7が何れかの方向へ
僅かにでもずれると、薄膜トランジスタのオンーオフ特
性が劣化してしまう。このため、位置ずれが起こっても
薄膜トランジスタの特性劣化が抑えられるように、薄膜
トランジスタを構成する各層の寸法を大きくすることに
よって、パターン間の位置合わせ余裕(マージン)を大
きくすることが必要である。このことは、薄膜トランジ
スタの小型化を困難にし、更には、液晶表示装置の開口
率の低下及び浮遊容量の増加による画質の低下を招いて
いる。
上記従来の製造方法を改良しようとしたものとして、薄
膜トランジスタのゲート電極3を遮光マスクとして利用
することにより、絶縁性基板lの裏面側から光を前記保
護絶縁膜上に形成したポジ型レジストに照射し、該レジ
ストを露光することにより、ゲート電極3のパターンを
該レジストに転写するという方法がある。このようにし
て形成したレジストマスクを用いて保護絶縁膜をエッチ
ングすることにより、ゲート電極3のパターンを有する
チャネル部保護絶縁膜7を形成する。この方法は、絶縁
性基仮1、基板保護膜2、第二のゲート絶縁膜5、チャ
ネル部I型アモルファスシリコン膜6及びチャネル部保
護絶縁膜7として光透過性を有する材料を用いる一方、
ゲート電極3として遮光性のある金属等の材料を用いる
ことによって可能となる。しかし、この方法によれば、
ゲート電極3のパターンと同じパターンを有するチャネ
ル部保護絶縁膜7しか形成できない。また、通常のマト
リクス型液晶表示基板では、走査線はゲート電極と同じ
材料によって形成されているため、上記露光方法によれ
ば、走査線のlくターンも前記レジストに転写されてし
まう。従って、マトリクス状に配された各々の薄膜トラ
ンジスタのチャネル部半導体膜上に、所定寸法を有する
アイランド状のチャネル部保護絶縁膜6を形成するため
には、基板裏面側からの露光とは別に、基板表面側から
の通常の光照射による露光を行わなければならなかった
。この方法によれば、薄膜トランジスタのチャネル長方
向については、ゲート電極幅に対応した長さを有するパ
ターンを自己整合的に形戊することができる。しかし、
チャネル幅方向については、基板表面側からの通常の光
照射方法によってレジストを露光し、チャネル幅方向に
所定寸法を有するパターンを形成しなければならない。
このため、チャネル幅方向については、チャネル部保護
絶縁膜7のパターンの位置ずれが依然起こりやすいとい
う問題がある。従って、上記の方法でも、従来技術の欠
点を完全に解消することはできない。
本発明は上記課題を解決するためになされたものであり
、その目的とするところは、チャネル部保護絶縁膜の位
置と形状が下地パターンに高い精度で位置あわせされ、
かつ、小型化された薄膜トランジスタを有する開口率の
向上したマトリクス型液晶表示基板を提供することにあ
る。
本発明の他の目的は、チャネル部保護絶縁膜の位置と形
状を下地パターンと高い精度で整合させ、かつ、薄膜ト
ランジスタを小型化することができるマトリクス型液晶
表示基板の製造方法を提供することにある。
(課題を解決するための手段) 本発明のマ} IJクス型液晶表示基板は、光透過性を
有する基板と、該基板上にマトリクス状に配された絵素
電極と、該絵素電極にそれぞれ電気的に接続されたドレ
イン電極を有する薄膜トランジスタと、該薄膜トランジ
スタのゲート電極に接続された走査線と、該薄膜トラン
ジスタのソース電極に接続された信号線と、を備え、該
薄膜トランジスタは、ゲート電極、ゲート絶縁膜、チャ
ネル部半導体膜及びチャネル部保護絶縁膜を該基板に近
い側からこの順番に有し、該ゲート電極は、遮光性を有
する材料からなり、第一の幅を有する部分と該第一の幅
よりも狭い第二の幅を有する部分とにより構成されてお
り、該第一の幅を有する部分は該第二の幅を有する部分
を介して該走査線に接続されており、そのことにより上
記目的が違戚される。
また、前記走査線は、遮光性を有する材料からなり、第
一の幅を有する部分と該第一の幅よりも狭い第二の幅を
有する部分を有していても良い。
本発明のマトリクス型液晶表示基板の製造方法は、光透
過性を有する基板と、該基板上にマトリクス状に配され
た絵素電極と、該絵素電極にそれぞれ電気的に接続され
、チャネル部半導体膜上に形成されたチャネル部保護絶
縁膜を有する薄膜トランジスタと、を備えたマトリクス
型液晶表示基板の製造方法に於で、該チャネル部保護絶
縁膜を形成する際に、該チャネル部半導体膜上に保護絶
縁膜を堆積する工程と、該保護絶縁膜上にポジ型レジス
トを形成する工程と、該薄膜トランジスタのゲート電極
を遮光マスクとして、該基板の裏面側から該ポジ型レジ
ストに光を照射し、該ポジ型レジストを過剰露光するこ
とにより、該ゲート電極のエッジから内側にシフトした
パターンを有するポジ型レジストマスクを該保護絶縁膜
上に形成する工程と、該ポジ型レジストマスクを用いて
、該保護絶縁膜をエッチングし、該チャネル部保護絶縁
膜を形成する工程とを包含し、そのことにより上記目的
が達成される。
(作用) 通常、絶縁性基板、基板保護膜、第二のゲート絶縁膜、
チャネル部i型アモルファスシリコン膜及びチャネル部
保護絶縁膜は光透過性を有する材料で形成されている。
従って、ゲート電極として光を透過しない材料を用いて
、透明の絶縁性基板の裏面(薄膜トランジスタなどが形
成されない面)側からチャネル部保護絶縁膜上のレジス
トに光を照射すると、ゲート電極によって遮光されない
領域のレジストが、露光される。露光量が多くなると、
ゲート電極によって遮光される領域の中で、前記遮光さ
れない領域に近い部分からレジストの過剰露光が始まる
。従って、ゲート電極の上方にあって、レジストの露光
される部分は、露光量の増加とともに、ゲート電極の端
(エッジ)上方の部分から一様に内側に延びてゆく。適
当な露光量を遺択すれば、ゲート電極の幅が狭い領域上
の該レジストについては、そのすべてを露光し、かつ、
幅の広い領域上のレジストについてはゲート電極の端に
近い部分のみを露光することができる。従って、幅の異
なる部分を有するゲート?[極パターンを一種のフォト
マスクとして利用し、絶縁性基板の下方、裏面側から該
レジストに所定量の光を照射することにより、ゲート電
極の所定値以上の幅を有する部分上のみに、ゲート電極
のエッジ上方から所定長さだけシフトしたパターンを有
するチャネル部保護絶縁膜を形成することができる。
(実施例) 以下に本発明を実施例について説明する。
第1図に、実施例の部分平面図を示す。このマトリクス
型液晶表示基板は、光透過性の絶縁性基板上に形戊され
た保護絶縁膜等を介してマトリクス状に配置された逆ス
タガ型構造の薄膜トランジスタと絵素電極11、及び、
ゲートバスバー(走査lit)23とソースバスバー(
信号線)29を有している。ゲートバスバー23とソー
スバスバー29は、互いに交差することによって、格子
状のパターンを形成している。ゲートバスバー23とン
ースバスバー29に囲まれた領域内の保護絶縁膜上には
、絵素電極1lが形成されている。絵素電極11は、ア
ドレス素子として機能する薄膜トランジスタのドレイン
TX1410と接続されている。
薄膜トランジスタのゲート電極3はゲートバスバー23
に、ソース?H極9はソースバスバー29に、各々、接
続されている。
ゲート電極3は、第一の幅の部分3a(幅20μm)と
第二の幅の部分3b(幅6μm)からなり、薄膜トラン
ジスタを構成する第一の幅の部分3aは、第一の幅の部
分3Bよりも幅の狭い第二の幅の部分3bを介して、ゲ
ートバスバー23に接続されている 第2A図に示すように、第一の幅の部分3aの上には、
第一及び第二のゲート絶縁膜4、5及びチャネル部I型
アモルファスシリコン膜6を介して、チャネル部保護絶
縁膜7が形成されている。
チャネル部保護絶縁膜7は、第一の幅の部分3aの端か
らその内側へ、3μ箇つづシフトした長方形のパターン
を有している。
一方、第二の幅の部分3bの上方には、チャネル部保護
絶縁膜7は形成されていない(第2B図参照)。
本実施例では、後述するように基板裏面側から過剰露光
することにより、第一の幅の部分3a上に、自己整合的
に位置と形状が定まったチャネル部保護絶縁膜7が形成
されている。このため、パターン間の位置ずれを考慮し
た設計上の寸法余裕が不要となっている。従って、位置
ずれによる薄膜トランジスタの特性不良が生じず、しか
も、薄膜トランジスタは小型化され、マトリックス型液
晶表示基板の開口率が向上している。
次に、上記実施例の製造方法を説明する。
まず、ガラス製の透明絶縁性基板1上にスパッタリング
法により五酸化タンタルからなる基板保護膜(膜厚50
00入)2を堆積する。基板保護膜2上にスパッタリン
グ法によってタンタル(膜厚4000入)を堆積する。
このタンタルは光を透過しない材料である。堆積後、フ
ォトエッチングによってゲート電極3を形成する。本実
施例では、このとき、同時にゲートバスバー29もタン
タルを用いて形成されている。
次に、陽極酸化によってゲート電極3の表面を酸化し、
五酸化タンタル(膜厚3000A)の第一のゲート絶縁
膜4を形成する。この上にプラズマCVD法によって窒
化膜(SINx膜、膜厚4000大)を形成し、第二の
ゲート絶縁膜5とす第二のゲート絶縁膜5上に、チャネ
ル部1型アモルファスシリコン膜(膜厚300^)6を
形成した後、チャネル部保護絶縁膜7となる保護絶縁膜
として、窒化膜(SiNx膜、膜厚2000A)を堆積
する。このようにして形成した、基板保護膜2、第二の
ゲート絶縁膜5、チャネル部I型アモルファスシゾフン
膜6及び該保護絶縁膜は、何れも、光透過性を有する材
料で構戊されている。
次に、該保護絶縁膜上にポジ型レジスト13(第5図)
を塗布し、絶縁性基板1の裏面側から、露光量1500
mJ/cm2の過剰露光を行う。
第4図に、ゲート電極3のパターンを一種のフォトマス
クとして、絶縁性基板1の下方、裏面側から光を照射し
、保護絶縁膜上に形成されたレジストを露光した場合の
、露光量とポジ型レジストのシフト量との関係を示す。
また、第5図及び第6図に、過剰露光によるレジストシ
フトを説明するための断面図を示す。図中で点線によっ
て示されている部分は、レジストの露光した部分13b
である。レジストシフト量は、ゲート電極3の上方にお
いて、レジスト13の露光した部分13aの幅をゲート
II極3の幅方向に沿って、ゲート電極3の端(エノジ
)から計った値である。第4図からわかるように、基板
裏面側からの露光量1500mJ/am2の過剰露光に
よるレジストシフト量は3μ職となる。従って、第5図
のゲート電極の第一の幅の部分3aは、幅が20μmで
あるために、その中央には露光されていないレジストが
残っている。過剰露光されたレジストの幅(レジストシ
フトN)は、各々3μ一である。第6図に示すように、
ゲート電極の第二の幅の部分3b上のレジスト13は、
すべて過剰露光されている。
なお、このシフト量は、露光量の他にゲート電極3の側
面傾斜角度(テーパ角度)によっても調節することがで
きる。
第5図及び第6図を用いて説明したように、本実施例の
該保護絶縁膜上のレジスト13は、現像後、第一の幅の
部分3a上のみに残り、ゲート電極の第一の幅の部分3
aのパターンに自己整合したパターニングが行われる。
すなわち、その形状はゲート電極3のパターンがそっく
り転写されたものではなく、ゲート電極の幅が狭い部分
(第二の幅の部分3b)の上で分断されたアイランド状
の形状となっている。
また、本実施例では、ゲートバスバー23の材料として
ゲート電極3と同じ材料を使用しているため、ゲートバ
スバー23も遮光性を有している。
このため、ゲートバスバー23の幅が6μ重以上である
場合には、ゲートバスバー23上にもレジストが残る。
このレジストのために、後述のエッチング後も、該ゲー
トパスバー23上に前記保護絶縁膜が存在することにな
る。そのため、フォトマスクを用いて、基板表面側から
、除去すべき領域のレジストに光を照射し、該レジスト
を更に露光する0 このとき、該フォトマスクを透過し
た光のパターンとゲートバスバー23のパターンとの位
置合わせについては、薄膜トランジスタ上でチャネル部
保護絶縁膜7を位置合わせするときのような高い精度は
必要ない。なお、ゲートバスバー23の幅が6μm以下
の場合、又はゲートバスバー23が光透過性を有する材
料からなる場合には、このような工程を行わなくても、
ゲートバスバー23上のレジストは基板裏面側からの露
光によってすべて露光される。
バターニングされたレジスト13aをマスクとして保護
絶縁膜をエッチングすることによって、ゲート電極の第
一の幅の部分3aの端から3μ諺ずつ内側にシフトした
アイランド状パターンを有するチャネル部保護絶縁膜7
が形成される。こうして、ゲート電極の第一の幅の部分
3aのパターンに対して自己整合的に位置及び形状が整
合させられたチャネル部保護絶縁膜7が得られる。
レジスト13aを除去した後、プラズマCVD法によっ
て、コンタクト層となるn″)型アモルファスシリコン
膜(膜厚2000大)8を堆積し、n”型アモルファス
シリコン膜8とチャネル部1型アモルファスシリコン膜
6を続けて通常の方法でフォトエッチングすることによ
って、薄膜トランジスタのチャネル部及びコンタクト層
をバターニングする。
次に、スパッタリング法によってTi,Mo,W等の金
属膜を堆積し、金属膜を通常の方法でフォトエッチング
することにより、ソース電極9、ドレイン電極10のパ
ターニングを行う。
この後、スパッタリング法によって酸化インジウムを主
成分とする透明導電膜(膜厚3000^)を堆積し、こ
れを通常の方法でフォトエッチングし、絵素電極l1を
形成する。次に、全面に窒化膜(SINx膜)を保護絶
縁膜(膜厚3000^)l2として堆積すれば、本実施
例のマトリクス型液晶表示基板が作製される。なお、ゲ
ート電極の第二の幅の部分3b上では、第2B図に示す
ように、第二のゲート絶縁膜5上に堆積された各層は、
保護絶縁膜12を除いて、上述した各エッチングによっ
て除去されている。
本実施例では、絶縁性基板lの表面側からの露光を.行
わずに、ゲート電極の第一の幅の部分3aのパターンに
対して自己整合的に位置及び形状が高精度で整合させら
れたアイランド状のチャネル部保護絶縁膜7が形成され
た。このため、本実施例では、チャネル部保護絶縁膜7
の位置ずれによるトランジスタ特性の劣化がなかった。
第3図に他の実施例を示す。
本実施例では、前記実施例と同様に、ゲート電極3が第
一の幅の部分3a(幅20μ旬)と第二の幅の部分3b
(幅6μm)から成り、ゲート電極3の第一の幅の部分
3aが第二の幅の部分3bを介してケートバスバー23
に接続されている。また、遮光性を有するゲートバスバ
ー23が第一の幅の部分23a(幅20μm)と第二の
幅の部分23b(幅6μ■)とから成っている。ゲート
バスバー23の第二の幅の部分23bは、ゲートバスバ
ー23とソースバスバー29とが交差する部分及びその
近傍領域に設けられている。
ゲート電極3の第一の幅の部分3a及びゲートバスバー
の第一の幅の部分23aの上には、第一及び第二のゲー
ト絶縁膜4、5及びチャネル部l型アモルファスシリコ
ン膜6を介して、チャネル部保護絶縁膜7が形成されて
いる。該チャネル部保護絶縁膜7は、ゲート電極の第一
の幅の部分3a及びゲートバスバーの第一の幅の部分2
3aの端からその内側へ、3μづつmシフトしたパター
ンを有している。
一方、それぞれの第一の幅の部分より幅の狭いゲー}?
4極の第二の幅の部分3b及びゲートバスバーの第二の
福の部分23bの上方には、チャネル部保護絶縁膜7は
形成されていない。
本実施例は、基板裏面側からレジストを過剰露光すると
いう本発明の方法を用いて、保護絶縁膜上のレジストパ
ターンが、ゲート電極3の第一の幅の部分3a及びゲー
トバスバー23の第一の幅の部分23aのパターンに対
して自己整合的に、しかも、同時に形成されることを利
用して作製されている。本実施例では、基板裏面側から
の露光だけで、再度フォトマスクを用いて基板表面側か
ら露光することなく、ゲートバスパー23の第二ノ幅ノ
部分23b上のレジストをすべて過剰露光し、除去して
しまうことができる。レジストが除去された領域では、
該保護絶縁膜はエッチング工程により除去される。この
ため、該保護絶縁膜が除去された領域のl型アモルファ
スシリコン膜を除去することができ、ソースバスバー2
9とゲートバスバー23との藺で電気的リークが発生す
ることを防止できる。
このように本実施例では、フォトマスク工程数が低減さ
れ、プロセス短縮による低コスト化が実現される。
上記何れの実施例においても、レジストシフト量が3μ
讃となるように、露光賃を1500mJ/cTI12に
設定したが、設計上必要なシフト量を得るために露光量
を適宜変化させてもよい。
(発明の効果) このように、本発明の表示基板は、基板裏面側からの1
回の露光により自己整合的にパターニングされたレジス
トをマスクとしてチャネル部保護絶縁膜が形成されてい
るため、チャネル部保護絶縁膜の位置ずれかない。その
ため、トランジスタ特性の劣化がない。また、該位置ず
れを考慮したトランジスタ各部の寸法余裕も不要である
ために、従来では必要であった寸法余裕の分、薄膜トラ
ンジスタを小型化することができる。このため、マトリ
クス型液晶表示基板の開口率が向上し、その高密度化、
高画質化が達成される。  また、本発明方法によれば
、基板表面側からの露光を行わずに、ゲート電極の形状
に対して自己整合的に位置及び形状が高精度で整合させ
られたチャネル部保護絶縁膜を形戊することができる。
このため、チャネル部保護絶縁膜の位置ずれによるトラ
ンジスタ特性の劣化がない薄膜トランジスタを得ること
ができる。また、従来必要であった位置合わせのための
寸法余裕が不用になった分、薄膜トランジスタを小型化
することができ、マトリクス型液晶表示基板を高密度化
、高画質化することができる。
4      の   な! ■ 第1図は本発明の実施例の平面図、第2A図は第l図の
A−A線断面図、第2B図は第1図のB一B線断面図、
第3図は他の実施例を説明するための平面図、第4図は
露光量とレジストシフト量の関係を示すグラフ、第5図
及,び第6図はレジストシフト量を説明するための断面
図、第7図は従来例の平面図、第8図は第7図のC−C
線断面図である。
l・・・絶縁性基板、2・・・基板保護膜、3・・・ゲ
ート電極、3a・・・ゲート電極の第一の幅の部分、3
b・・・ゲート電極の第二の幅の部分、4・・・第一の
ゲート絶縁膜、5・・・第二のゲート絶縁膜、6・・・
チャネル部I型アモルファスシリコン膜、7・・・チャ
ネル部保護絶縁膜、8・・・n0型アモルファスシリコ
ン膜(コンタクト層)、9・・・ンース電極、10・・
・ドレイン電極、11・・・絵素電極、12・・・保護
絶縁膜、l3・・・レジスト、13a・・・レジストの
露光しない部分、13b・・・レジストの露光した部分
、23・・・ゲートバスバー(走査Va>、23a・・
・ゲートバスバーの第一の幅の部分、23b・・・ゲー
トバスバーの第二の幅の部分、29・・・ソースパスバ
ー(信号線)。
以上

Claims (1)

  1. 【特許請求の範囲】 1、光透過性を有する基板と、該基板上にマトリクス状
    に配された絵素電極と、該絵素電極にそれぞれ電気的に
    接続されたドレイン電極を有する薄膜トランジスタと、
    該薄膜トランジスタのゲート電極に接続された走査線と
    、該薄膜トランジスタのソース電極に接続された信号線
    と、を備え、該薄膜トランジスタは、ゲート電極、ゲー
    ト絶縁膜、チャネル部半導体膜及びチャネル部保護絶縁
    膜を該基板に近い側からこの順番に有し、該ゲート電極
    は、遮光性を有する材料からなり、第一の幅を有する部
    分と該第一の幅よりも狭い第二の幅を有する部分とによ
    り構成されており、該第一の幅を有する部分は該第二の
    幅を有する部分を介して該走査線に接続されている、 マトリクス型液晶表示基板。 2、前記走査線は、遮光性を有する材料からなり、第一
    の幅を有する部分と該第一の幅よりも狭い第二の幅を有
    する部分を有している、 請求項1に記載のマトリクス型液晶表示基板。 3、光透過性を有する基板と、該基板上にマトリクス状
    に配された絵素電極と、該絵素電極にそれぞれ電気的に
    接続され、チャネル部半導体膜上に形成されたチャネル
    部保護絶縁膜を有する薄膜トランジスタと、を備えたマ
    トリクス型液晶表示基板の製造方法に於て、該チャネル
    部保護絶縁膜を形成する際に、 該チャネル部半導体膜上に保護絶縁膜を堆積する工程と
    、 該保護絶縁膜上にポジ型レジストを形成する工程と、 該薄膜トランジスタのゲート電極を遮光マスクとして、
    該基板の裏面側から該ポジ型レジストに光を照射し、該
    ポジ型レジストを過剰露光することにより、該ゲート電
    極のエッジから内側にシフトしたパターンを有するポジ
    型レジストマスクを該保護絶縁膜上に形成する工程と、 該ポジ型レジストマスクを用いて、該保護絶縁膜をエッ
    チングし、該チャネル部保護絶縁膜を形成する工程と、 を包含するマトリクス型液晶表示基板の製造方法。
JP24386889A 1989-09-19 1989-09-19 マトリクス型液晶表示基板の製造方法 Expired - Lifetime JPH0820644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24386889A JPH0820644B2 (ja) 1989-09-19 1989-09-19 マトリクス型液晶表示基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24386889A JPH0820644B2 (ja) 1989-09-19 1989-09-19 マトリクス型液晶表示基板の製造方法

Publications (2)

Publication Number Publication Date
JPH03105324A true JPH03105324A (ja) 1991-05-02
JPH0820644B2 JPH0820644B2 (ja) 1996-03-04

Family

ID=17110174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24386889A Expired - Lifetime JPH0820644B2 (ja) 1989-09-19 1989-09-19 マトリクス型液晶表示基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0820644B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331922A (ja) * 1991-05-08 1992-11-19 Sharp Corp アクティブマトリクス表示装置
JPH0511261A (ja) * 1991-07-02 1993-01-19 Sharp Corp アクテイブマトリクス表示装置
US8297991B2 (en) 1998-11-11 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9587074B2 (en) 2013-09-25 2017-03-07 Ticona Llc Multi-stage process for forming polyarylene sulfides
US9562139B2 (en) 2013-09-25 2017-02-07 Ticona Llc Process for forming low halogen content polyarylene sulfides
WO2015047719A1 (en) 2013-09-25 2015-04-02 Ticona Llc Method of polyarylene sulfide crystallization
US9403948B2 (en) 2013-09-25 2016-08-02 Ticona Llc Salt byproduct separation during formation of polyarylene sulfide

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59228289A (ja) * 1983-06-09 1984-12-21 富士通株式会社 液晶表示パネルの構成法
JPS62171160A (ja) * 1986-01-22 1987-07-28 Sharp Corp 薄膜トランジスタ
JPS63136076A (ja) * 1986-11-28 1988-06-08 松下電器産業株式会社 薄膜トランジスタアレイ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59228289A (ja) * 1983-06-09 1984-12-21 富士通株式会社 液晶表示パネルの構成法
JPS62171160A (ja) * 1986-01-22 1987-07-28 Sharp Corp 薄膜トランジスタ
JPS63136076A (ja) * 1986-11-28 1988-06-08 松下電器産業株式会社 薄膜トランジスタアレイ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331922A (ja) * 1991-05-08 1992-11-19 Sharp Corp アクティブマトリクス表示装置
JPH0511261A (ja) * 1991-07-02 1993-01-19 Sharp Corp アクテイブマトリクス表示装置
US8297991B2 (en) 1998-11-11 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
US8476665B2 (en) 1998-11-11 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Display device
US8859947B2 (en) 1998-11-11 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Display device comprising at least dual transistor electrically connected to dual parallel wiring
US9366971B2 (en) 1998-11-11 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device comprising dual transistor with LDD regions overlapping the gate electrodes and one of a source electrode and a drain electrode of first transistor is electrically connected to the second gate electrode

Also Published As

Publication number Publication date
JPH0820644B2 (ja) 1996-03-04

Similar Documents

Publication Publication Date Title
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
KR100212288B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP4801828B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
KR100686228B1 (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
US7968257B2 (en) Halftone mask having a shielding pattern and plural overlapping halftone patterns of different widths
US6876428B2 (en) Method of manufacturing a liquid crystal display panel using a gray tone mask
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP3097841B2 (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
KR100325072B1 (ko) 고개구율및고투과율액정표시장치의제조방법
JP2678044B2 (ja) アクティブマトリクス基板の製造方法
JPH03105324A (ja) マトリクス型液晶表示基板の製造方法
JP2002350897A (ja) 液晶用マトリクス基板の製造方法
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100729767B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010109681A (ko) 프린지 필드 구동 액정 표시장치의 제조방법
KR20000047011A (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
JPH03186820A (ja) マトリクス型液晶表示基板の製造方法
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
JP3071964B2 (ja) 液晶表示装置の製造方法
KR100670043B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20000067259A (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100783699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100436009B1 (ko) 박막트랜지스터기판의제조방법
KR20020078294A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 14