KR100212288B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100212288B1
KR100212288B1 KR1019960073799A KR19960073799A KR100212288B1 KR 100212288 B1 KR100212288 B1 KR 100212288B1 KR 1019960073799 A KR1019960073799 A KR 1019960073799A KR 19960073799 A KR19960073799 A KR 19960073799A KR 100212288 B1 KR100212288 B1 KR 100212288B1
Authority
KR
South Korea
Prior art keywords
layer
gate
electrode
drain electrode
thin film
Prior art date
Application number
KR1019960073799A
Other languages
English (en)
Other versions
KR970053623A (ko
Inventor
김동규
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960073799A priority Critical patent/KR100212288B1/ko
Publication of KR970053623A publication Critical patent/KR970053623A/ko
Application granted granted Critical
Publication of KR100212288B1 publication Critical patent/KR100212288B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판 위에 게이트선, 게이트 전극 및 게이트 패드를 제1마스트를 이용하여 형성한 후, 게이트 절연층, 비정질 규소층, n+ 비정질 규소층 및 금속층을 차례로 증착한다. 금속층을 제2마스트를 이용하여 사진 식각하여 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 형성한 후, 이를 마스크로 n+ 비정질 규소층을 식각한다. 광차단막과 보호막 또는 광차단막을 겸한 보호막을 증착하고 게이트선, 게이트 전극, 게이트 패드 및 데이터선, 소스 전극, 드레인 전극을 가리는 부분을 남기는 제3마스크를 이용하여 사진 식각한 후, 이를 마스크로 비정질 규소층 및 게이트 절연층을 식각한다. 이때, 게이트 패드, 데이터 패드 및 드레인 전극 일부는 노출되도록 한다. 이어 ITO를 증착하고 제4마스크를 이용하여 사진 식각하여 드레인 전극과 연결되는 화소 전극과 노출된 게이트 패드 및 데이터 패드를 덮는 ITO패드를 형성하며, 4장의 마스크로 액정 표시 장치용 박막 트랜지스터 기판이 제작된다.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 더욱 상세히 말하자면, 박막 트랜지스터의 4번의 사진 식각 공정을 통하여 박막 트랜지스터 기판을 제조하는 방법 및 제조된 기판에 관한 것이다.
일반적으로 액정 표시 장치는 두 개의 기판과 그 사이에 주입되어 있는 액정물질을 포함한다. 제1도를 참고로 설명하면, 두 기판 중 하나의 기판(100)에는 게이트선(gate line)(도시하지 않음) 및 데이터선(data live)(도시하지 않음) 등의 배선과 화소 전극(pixel electrode)(70), 그리고 화소 전극(70)에 입력되는 신호를 제어하는 스위칭 소자인 박막 트랜지스터(thin film transistor)(TFT)가 형성되어 있으며, 다른 기판에는 차광막(black matrix)(210), 컬러 필터(color filter)(220) 및 공통 전극(common electrode)(240)이 형성되어 있으며 차광막(210) 및 컬러 필터(220)와 공통 전극(240)의 사이에는 오버코트(overcoat)막(230)이 형성되어 있다.
그러면, 제2도 및 제3도를 참고로 하여 박막 트랜지스터가 형성되어 있는 종래의 박막 트랜지스터 기판의 구조를 상세히 설명한다.
제2도는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 평면도이고, 제3도는 제2도의 III-III선을 따라 절단한 단면도이다.
제2도 및 제3도에 도시한 바와 같이, 게이트선(11) 및 그 분지(分枝)인 게이트 전극(gate electrode)(12)이 투명 절연 기판(100) 위에 형성되어 있으며, 그 위를 게이트 절연층(gate insulating layer)(20)이 덮고 있다. 게이트 절연층(20) 위에는 비정질 규소층(amorphous silicon layer)(30) 및 n+ 비정질 규소층(40)이 형성되어 있으며, 이와 거리를 두고 화소 전극(70)이 형성되어 있다. n+ 비정질 규소층(40) 위에는 데이터선(51), 소스 전극(source electrode)(52) 및 드레인 전극(drain electrode)(53)이 형성되어 있으며, 드레인 전극(53)은 화소전극(70)과 연결되어 있다. 화소 전극(70)을 제외한 부분은 모두 보호막(passivation film)(61)으로 덮여 있으며, 비정질 규소층(30), n+ 비정질 규소층(40), 게이트 전극(12), 그리고 소스 및 드레인 전극(52, 53)으로 이루어진 박막 트랜지스터의 상부 보호막(61) 위에는 광차단막(light shielding film)(62)이 형성되어 있다. 여기에서 광차단막(62)은 노출된 비정질 규소층(30)의 누설전류를 방지하기 위한 것이다.
그러면, 제2도 및 제3도에 도시한 바와 같은 종래의 박막 트랜지스터 기판의 제조 방법을 제4(a)도 내지 제4(g)도를 참고로 하여 설명한다.
먼저, 제4(a)도에 도시한 바와 같이, 크롬(Cr), 알루미늄(Al), 탄탈륨(Ta)등의 금속을 200내지 400정도의 두께로 적층하고 제1마스크(mask)를 이용하여 사진 식각하여 게이트선(11) 및 그 분지인 게이트 전극(12)을 형성한다.
다음, 제4(b)도에 도시한 바와 같이, 질화규소(SiNx), 산화규소(SiO2) 등으로 이루어진 게이트 절연층(20), 그리고 비정질 규소층(30)과 n+ 비정질 규소층(40)을 각각 300내지 400, 200및 50의 두께로 차례로 적층한다. 그런 후, n+ 비정질 규소층(40) 및 비정질 규소층(30)을 제2마스크를 이용하여 동일한 모양으로 패터닝한다.
다음, 제4(c)도에 도시한 바와 같이, ITO(indium-tin-oxide)막을 50의 두께로 적층하고 제3마스크를 이용하여 사진 식각하여 화소 전극(70)을 형성한다.
다음, 제4(d)도에 도시한 바와 같이, 크롬, 탄탈륨 또는 티타늄(Ti) 등의 도전막을 150내지 300의 두께로 적층하고 제4마스크를 이용하여 사진 식각하여 데이터선(51), 소스 및 드레인 전극(52, 53)을 형성한다.
다음, 제4(e)도에 도시한 바와 같이, 데이터선(51), 소스 및 드레인 전극(52, 53)을 마스크로 하여 n+ 비정질 규소층(40)을 식각하여 게이트 전극(12) 상부의 비정질 규소층(30)이 드러나도록 한다.
다음, 제4(f)도에 도시한 바와 같이, 질화규소(SiNx) 등으로 이루어진 보호막(61)을 200내지 400의 두께로 적층한 다음, 제5마스크를 이용하여 화소 전극(70) 상부만 제거한다.
마지막으로, 제4(g)도에 도시한 바와 같이, 포토레지스트를 0.5내지 3의 두께로 입히고 제6마스크를 이용하여 사진 식각하여 박막 트랜지스터의 상부에 광차단막(62)을 형성한다.
위에서 설명한 바와 같이, 종래 기술에 따른 박막 트랜지스터 기판을 제조할 때, 패드 부분을 제외하더라도 6번의 사진 식각 공정, 즉 6장의 마스크가 필요하다. 더욱이, 패드 부분까지 고려한다면, 6장 이상의 마스크가 필요하다. 따라서 종래 기술의 경우 공정이 복잡하고 비용이 많이 드는 문제점이 있다.
본 발명의 과제는 사진 식각 공정 수를 줄여 공정을 단순화하고 비용을 줄이기 위한 것이다.
제1도는 종래의 액정 표시 장치의 단면도.
제2도는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 배치도.
제3도는 제2도의 III-III선을 따라 절단한 단면도.
제4(a)도 내지 제4(g)도는 제2도 및 제3도에 도시한 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 배치도.
제5도는 본 발명의 제1실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도.
제6도는 제5도의 VI-VI선을 따라 도시한 단면도.
제7(a)도 내지 제7(g)도는 제5도 및 제6도에 도시한 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 배치도.
제8(a)도 내지 제8(g)도는 제7(a)도 내지 제7(g)도의 VIII-VIII 선을 잘라 도시한 단면도.
제9도는 본 발명의 제2실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도.
제10도는 제9도의 X-X선을 따라 도시한 단면도.
제11도는 제9도의 XI-XI선을 따라 도시한 단면도.
제12도는 제9도의 XII-XII선을 따라 도시한 단면도.
제13(a)도 내지 제13(c)도는 제9도 내지 제12도에 도시한 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도.
제14도는 본 발명의 제3실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도.
제15도는 제14도의 XV-XV선을 따라 도시한 단면도.
제16도는 제14도의 XVI-XVI선을 따라 도시한 단면도.
제17(a)도 내지 제17(c)도는 제9도 내지 제12도에 도시한 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도.
제18도는 본 발명의 실시예에 따른 액정 표시 장치의 단면도이다.
본 발명에서는 보호막과 광차단막 또는 광차단 기능을 가지는 보호막을 패터닝한 후 이를 마스크로 하여 반도체층을 식각함으로써 마스크 수를 줄인다.
이를 더욱 상세하게 설명하면 다음과 같다.
투명한 절연 기판 위에 게이트선 및 게이트 전극을 형성하고, 게이트 절연층 및 반도체층을 차례로 적층한다. 도전막을 적층한 후 사진 식각하여 데이터선, 소스 전극 및 드레인 전극을 형성한다. 보호막과 광차단막 또는 불투명한 물질로 된 보호막을 적층하고 사진 식각한다. 이 때, 보호막은 데이터선 및 소스 전극 전부와 드레인 전극 일부를 덮는다. 보호막을 마스크로 하여 반도체층을 식각한 다음, 투명 도전 물질을 적층하고 사진 식각하여 화소 전극을 형성한다.
이와 같이 하면, 패드를 제외한 박막 트랜지스터 기판을 제조하는 데 4장의 마스크만이 필요하다. 이 때, 반도체층의 패턴은 보호막에 의하여 덮이지 않은 드레인 전극 아래의 부분을 제외하고는 보호막의 패턴과 동일하다.
패드를 포함하여 4장의 마스크로 기판을 제조하기 위해서는, 패드를 노출시키기 위하여 게이트 절연층만을 단독으로 사진 식각하는 단계를 생략하여야 하며, 그러기 위해서는 게이트 절연층이 반도체층과 동일한 패턴이 되도록 하여 반도체층을 마스크로 패터닝하는 것이 바람직하다. 그러기 위해서 게이트 절연층이 반드시 덮어야 할 부분, 즉 게이트선 및 게이트 전극도 보호막 및 반도체층으로 덮이며, 보호막을 식각할 때 패드 상부의 보호막도 식각하여 패드가 노출될 수 있도록 한다.
그러면, 첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 따른 액정 표시 장치용 기판에 대하여 상세하게 설명한다.
제5도는 본 발명의 제1실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 제6도는 제5도에서 VI-VI선을 따라 절단한 단면도이다.
제5도 및 제6도에 도시한 바와 같이, 게이트선(11)이 기판(100) 위에 가로로 형성되어 있으며, 게이트선(11)으로부터 세로로 연장된 분지(分枝)인 게이트 전극(12)이 기판(100) 위에 형성되어 있다. 게이트선(11)과 게이트 전극(12)은 기판(100) 위에 전면적으로 형성되어 있는 게이트 절연층(20)에 의하여 덮여 있다. 게이트 절연층(20) 위에는 비정질 규소층(30) 따위의 반도체층 및 n+ 비정질 규소층(40) 따위의 도핑된 반도체층이 형성되어 있으며, 그 위에는 데이터선(51), 소스 전극(52) 및 드레인 전극(53)이 n+ 비정질 규소층(40)과 동일한 패턴으로 형성되어 있다. 여기에서 데이터선(51)은 세로로 길게 형성되어 있으며, 그로부터 가로로 연장된 분지인 소스 전극(52)은 게이트 전극(12)과 일부 중첩되어 있고, 게이트 전극(12)에 대하여 소스 전극(52)과 대칭으로 드레인 전극(53)이 형성되어 있다. 비정질 규소층(30), n+ 비정질 규소층(40), 게이트 전극(12), 그리고 소스 및 드레인 전극(52, 53)으로 이루어진 박막 트랜지스터와 데이터슨(51)은 보호막(61) 및 이와 동일한 패턴의 광차단막(62)으로 덮여 있으며, 드레인 전극(53)의 일부는 보호막(61) 및 광차단막(62) 패턴 바깥으로 튀어나와 노출되어 있다. 여기에서 비정질 규소층(30)의 패턴은 보호막(61) 및 광차단막(62) 패턴의 바깥으로 튀어나와 았는 드레인 전극(53) 하부를 제외하고는 보호막(61) 및 광차단막(62) 패턴과 동일하며, 튀어나온 드레인 전극(53) 하부의 비정질 규소층(30) 패턴은 드레인 전극(53) 패턴과 동일하다. 한편, 보호막(61) 패턴 바깥으로 노출된 게이트 절연층(20) 위에는 화소 전극(70)이 형성되어 있는데, 노출된 드레인 전극(53)과 연결되어 있으며, 게이트 절연층(20)을 매개로 게이트선(11)과 중첩되어 있어 이 부분은 유지 축전기로서 기능한다.
여기에서, 광차단막(62)을 하부에 형성하고 보호막(61)을 상부에 형성할 수도 있으며, 보호막(61)과 광차단막(62)의 두 층을 형성하는 대신, 검정 포토레지스트 따위의 불투명한 물질을 이용하여 광차단 기능을 가지는 보호막 한층만을 형성할 수도 있다.
이러한 구조에서는, 비정질 규소층(30)은 광차단막(62) 또는 불투명한 금속으로 만들어진 드레인 전극(53)으로 가려지기 때문에 누설 전류가 감소한다. 또한, 데이터선(51)이 광차단막(62) 및 보호막(61)으로 완전히 덮여 있기 때문에, 데이터선(51)과 맞은편 기판(제1도의 도면 부호(200)에 형성되어 있는 공통 전극(제1도의 도면 부호 240)이 단락되지 않는다.
제7(a)도 내지 제7(g)도는 본 발명의 제1실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 평면도이고, 제8(a)도 내지 제8(g)도는 각각 제7(a)도 내지 제7(g)도의 선 VIII-VIII의 단면도이다.
먼저, 제7(a)도 및 제8(a)도에 도시한 바와 같이, 기판(100) 위에 크롬, 알루미늄, 탄탈륨 등의 도전막을 200 내지 400의 정도의 두께로 적층하고 제1마스크를 이용하여 사진 식각하여 게이트선(11) 및 게이트 전극(12)을 형성한다. 여기에서, 도전막을 단일한 층으로 형성하는 대신, 알루미늄이나 알루미늄-네오디뮴(Al-Nd) 합금으로 이루어진 하부층과 몰리브덴(Mo)으로 이루어진 상부층의 두 층으로 형성하거나, 크롬으로 이루어진 하부층과 알루미늄-네오디뮴 합금으로 이루어진 상부층의 두 층으로 형성할 수도 있다.
다음, 제7(b)도 및 제8(b)도에 도시한 바와 같이, 질화규소, 산화규소 등의 절연층(20)을 300 내지 400의 두께로 적층한 다음, 비정질 규소층(30)과 n+ 비정질 규소층(40)을 각각 200및 50의 두께로 차례로 적층한다.
다음, 제7(c)도 및 제8(c)도에 도시한 바와 같이, 크롬, 탄탈륨, 티타늄 등의 도전막을 150 내지 300의 두께로 적층하고 제2마스크를 이용하여 사진 식각하여 데이터선(51)과 소스 전극(52) 및 드레인 전극(53)을 형성한다.
다음, 제7(d)도 및 제8(d)도에 도시한 바와 같이, 데이터선(51), 소스 및 드레인 전극(52, 53)을 마스크로 하여 노출된 n+ 비정질 규소층(40)을 식각한다.
다음, 제7(e)도 및 제8(e)도에 도시한 바와 같이, 질화규소 등으로 두께 200 내지 400의 보호막(61)을 적층한다.
다음, 제7(f)도 및 제8(f)도에 도시한 바와 같이, 포토 레지스트를 0.5 내지 3의 두께로 적층한 다음, 제3마스크를 이용하여 패터닝하여 광차단막(62)을 형성한다. 이어, 광차단막(62)을 마스크로 하여 보호막(61)을 식각한다. 이 과정에서 데이터선(51) 및 소스 전극(52)은 전부 광차단막(62) 및 보호막(61)으로 가려지고, 드레인 전극(53)의 일부가 노출된다. 그러고 난 후, 광차단막(62) 및 보호막(61), 그리고 노출된 드레인 전극(53)을 마스크로 하여 비정질 규소층(30)을 식각한다.
여기에서 광차단막(62)은 크롬 등의 도전막으로 형성할 수도 있다.
마지막으로, 제7(g)도 및 제8(g)도에 도시한 바와 같이, ITO막을 50의 두께로 적층하고 제4마스크를 이용하여 사진 식각하여 화소 전극(70)을 형성한다.
이와 같이 본 발명의 제1실시예에서는 4개의 마스크만을 이용하여 박막트랜지스터 기판을 제작함으로써, 종래의 기술에 비하여 두 개의 마스크를 줄일 수 있다.
본 발명의 제2실시예에서는 기판의 패드(pad)부를 포함한 기판 전체를 4개의 마스크만을 이용하여 제조하는 방법 및 그러한 방법으로 제조된 구조를 제시한다.
제9도는 본 발명의 제2실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도로서, 게이트 패드 및 데이터 패드 부분까지 도시한 도면이다.
본 실시예와 제1실시예와의 가장 큰 차이점은 게이트 절연층(20)이 비정질 규소층(30)과 동일한 패턴으로 형성되어 있다는 점이다. 물론, 제1실시예에서와 마찬가지로, 비정질 규소층(30) 패턴은 광차단 기능을 가지는 보호막(60) 패턴의 바깥으로 튀어나와 있는 드레인 전극(53) 하부를 제외하고는 보호막(60) 패턴과 동일하며, 튀어나온 드레인 전극(53) 하부의 비정질 규소층(30) 패턴은 드레인 전극(53) 패턴과 동일하다. 그런데, 게이트 절연층(20)은 게이트선(11), 게이트 전극(12) 및 게이트 패드(13)를 반드시 덮고 있어야 하기 때문에, 보호막(60), 비정질 규소층(30) 및 게이트 절연층(20) 패턴이 데이터선(51) 및 소스 전극(52)전체와 드레인 전극(53) 일부 위 이외에도 게이트선(11), 게이트 전극(12) 및 게이트 패드(13) 위에도 형성되어 있다. 또한, 게이트 패드(13) 및 데이터 패드(54)는 외부와 전기적으로 접속되는 부분이기 때문에 노출되어 있어야 하므로, 보호막(60), 비정질 규소층(30) 및 게이트 절연층(20) 패턴은 게이트 패드(13) 및 데이트 패드(54) 위에서 접촉창(contact hole)(14, 15)을 가지고 있다. 여기에서 접촉창(14, 15)을 통해 게이트 패드(13) 및 데이터 패드(54)와 각각 접속되는 게이트 ITO 패드(71) 및 데이터 ITO 패드(72)는 각 패드(13, 54)가 직접 외부에 노출됨으로써 발생하는 산화 따위의 문제점을 없애기 위하여 형성하는 것이다. 그 외에도 게이트선(11), 게이트 전극(12) 및 게이트 패드(13)가 두 층으로 되어 있다는 점, 광차단막 및 보호막의 두 층 대신, 광차단 기능을 가지도록 검정 포토레지스트로 형성되어 있는 보호막(60)의 한 층이 형성되어 있다는 점이 다르지만, 이들은 한 층으로 형성하든, 두 층으로 형성하든 관계없다.
좀 더 상세하게 제9도의 구조를 설명한다.
먼저, 제9도에서 X-X선을 자른 단면도는 제10도에 도시되어 있다. 제10도에서 보면, 게이트선(11) 및 게이트 전극(12)이 각각 하부층(111, 121)과 상부층(112, 122)으로 이루어져 있으며, 게이트 절연층(20)의 패턴이 비정질 규소층(30)의 패턴과 동일함을 알 수 있다. 한편 두 층(111, 112)으로 된 게이트선(11) 위에는 게이트 절연층(20), 비정질 규소층(30) 및 보호막(60)이 덮여 있고, 그 위에 화소 전극(70)이 중첩되어 있음을 알 수 있다.
그러면, 게이트 패드(13) 및 데이트 패드(54)의 단면을 설명한다.
제11도는 게이트 패드를 도시한 단면도로서, 제9도에서 XI-XI선을 따라 절단한 도면이다.
제11도에서 보면, 게이트 패드(13)가 하부층(131)과 상부층(132)의 두 층으로 이루어져 있고 그 위를 덮고 있는 게이트 절연층(20), 비정질 규소층(30) 및 보호막(60) 패턴에 형성되어 있는 접촉창(14)에 의하여 노출되어 있음을 알 수 있다. 또한 게이트 패드(13)의 상부층(132)은 게이트 ITO패드(71)로 덮여 있다.
제12도는 데이터 패드를 도시한 단면도로서, 제9도에서 XII-XII선을 따라 절단한 도면이다.
제12도에서 보면, 게이트 절연층(20) 및 그 위의 비정질 규소층(30) 위에 n+ 비정질 규소층(40) 및 그 위의 데이트 패드(54)가 동일한 패턴으로 형성되어 있고, 그 위를 덮고 있는 보호막(60)에 뚫려 있는 접촉창을 통하여 데이터 ITO패드(72)와 연결되어 있다.
이러한 구조의 박막 트랜지스터 기판을 제조하는 방법은 근본적으로 제1실시예에서와 동일하다. 이를 제13(a)도 내지 제13(c)도를 참고로 하여 상세하게 설명한다. 단, 제13(a)도 내지 제13(c)도에서 왼쪽 부분은 박막 트랜지스터 및 게이트선 부분인 제10도, 중앙 부분은 게이트 패드 부분인 제11도, 오른쪽 부분은 데이터 패드 부분인 제12도에 해당한다.
먼저, 제13(a)도에 도시한 바와 같이, 두 층의 금속을 차례로 증착하고 제1마스크를 이용하여 패터닝하여 게이트선(11), 게이트 전극(12) 및 게이트 패드(13)를 형성한다. 이 때, 하부층과 상부층은 알루미늄 또는 알루미늄-네오디뮴(Al-Nd) 합금과 몰리브덴(Mo)의 짝이거나, 크롬과 알루미늄-네오디뮴 합금의 짝이다. 본 실시예에서는 전자의 예를 선택한다. 이어, 게이트 절연층(20), 비정질 규소층(30), n+ 비정질 규소층(40) 및 금속층(50)을 차례로 적층한다.
제13(b)도에 도시한 것처럼, 제2마스크를 이용하여 금속층(50)을 패터닝하여 데이터선(51), 소스 전극(52), 드레인 전극(53) 및 데이터 패드(54)를 형성한다. 패터닝된 데이터선(51), 소스 전극(52), 드레인 전극(53) 및 데이트 패드(54)를 마스크로 하여 n+ 비정질 규소층(40)을 식각한다. 그런 후, 보호막(60)을 증착한다.
제13(c)도에 나타낸 것처럼, 제3마스크를 이용하여 보호막(60)을 패터닝한다. 이때, 보호막(60) 패턴은 게이트선(11), 게이트 전극(12), 게이트 패드(13), 데이터선(51), 소스 전극(52), 드레인 전극(53) 및 데이트 패드(54)를 덮도록 하되, 각 패드(103, 104)의 중심부 위에 접촉창(14, 55)을 형성하고 드레인 전극(53)의 일부 위는 제거한다. 그 후, 패터닝된 보호막(60)을 마스크로 하여 비정질 규소층(30) 및 게이트 절연층(20)을 차례로 식각한다. 이 때, 드레인 전극(53) 하부의 비정질 규소층(30) 및 게이트 절연층(20)은 식각되지 않는다.
마지막으로 ITO를 도포하고 제4마스크를 이용하여 패터닝하여, 제10도, 제11도 및 제12도에 도시한 바와 같이, 화소 전극(70), 게이트 ITO 패드(71) 및 데이터 ITO 패드(72)를 형성한다.
그런데, 제2실시예의 경우에는 제10도에서 알 수 있는 것처럼, 화소 전극(70)이 드레인 전극(53)과 연결되는 부분과 화소 전극(70)이 게이트선(11)과 중첩되는 부분의 단차가 커서 화소 전극(70)이 불량이 될 가능성이 크다.
본 발명의 제3실시예에서는 이 부분의 단차를 줄이는 구조를 제시한다.
제14도는 본 발명의 제3실시에에 따른 박막 트랜지스터 기판의 배치도로서, 제2실시예에서와 마찬가지로 패드까지 도시한 도면이고, 제15도는 제14도의 XV-XV선을 잘라 도시한 것이다.
제14도에서 보면, 광차단 기능을 가지도록 불투명한 물질로 이루어진 보호막(60)이 드레인 전극(53)까지도 완전히 덮고 있음을 알 수 있다. 대신 드레인 전극(53)을 노출시키는 접촉창(56)을 가지고 있어, 화소 전극(70)이 이 접촉창을 통하여 드레인 전극(53)과 접속될 수 있도록 하고 있다.
제15도에서 보면, 드레인 전극(53) 및 그 하부의 n+ 비정질 규소층(40)의 바깥으로 하부의 비정질 규소층(30) 및 게이트 절연층(20)이 튀어 나와 있어, 화소 전극(70)이 보호막(60)의 높이에서 바로 기판(100) 면까지 떨어지는 것이 아니라, 단계적으로 내려가기 때문에 불량이 발생할 확률이 줄어든다.
또한, 제14도의 구조에서는 게이트선(11)과 화소 전극(70)이 직접 중첩하도록 하는 대신, 데이터선(51)과 동일한 물질로 만들어진 연결부(57)를 두어 이를 통하여 유지 정전 용량을 형성할 뿐 아니라 화소 전극(70)의 단차를 줄이는 효과를 누리고 있다. 즉, 제15도에서 보면, 게이트선(11) 위에 형성되어 있는 비정질 규소층(30) 위에 게이트선(11)과 일부 중첩되도록 n+ 비정질 규소층(40) 및 연결부(57)가 형성되어 있고, 연결부(57)는 보호막(60) 패턴 바깥으로 노출되어 화소 전극(70)과 연결되어 있다. 이 부분의 보호막(60) 패턴은 제1 및 제2실시예의 경우와 동일하나, 그 하부의 게이트 절연층(20) 및 비정질 규소층(30)은 보호막(60) 바깥으로 노출된 상부 연결부(57)로 인하여 그 하부까지 형성되어 있으므로 보호막(60) 패턴과는 약간 달라진다. 한편, 화소 전극(70)은 연결부(57) 상부로부터 기판(100)까지의 단차를 가지고 있는데, 이를 제2실시예와 비교할 때, 보호막(60)의 두께가 n+ 비정질 규소층(40) 및 연결부(57)의 두께보다 매우 두껍다는 점을 감안하면, 단차가 줄어듦을 알 수 있다.
한편, 본 실시예에서의 데이터 패드(54)의 구조는 제1실시예에서와 사실상 동일하나, 게이트 패드(13)의 구조는 약간 다르다. 이를 상세히 설명한다.
제16도는 게이트 패드를 도시한 단면도로서, 제14도에서 XVI-XVI선을 따라 절단한 도면이다.
제16도에서 보면, 게이트 패드(13)가 하부층(131)과 상부층(132)의 두 층으로 이루어져 있으나, 보호막(60), 비정질 규소층(30) 및 게이트 절연층(20)에 형성되어 있는 접촉창(55)에 의하여 노출되어 게이트 ITO 패드(71)와 접속되는 부분의 상부층(132)은 식각되어 있다. 이는 본 실시예에서, 하부층(131)은 크롬으로 상부층(132)은 알루미늄-네오디뮴 합금을 사용하기 때문이다. 그 이유는 알루미늄 또는 알루미늄 합금의 경우 산화되어 부식되기 쉽고 약하기 때문에 그 위에 게이트 ITO 패드가 반드시 덮여져야 하나, ITO와 알루미늄 합금은 접촉성이 떨어지고 계면에서 산화막이 형성되어 저항이 커지기 때문에 직접 접촉하는 것이 바람직하지 않기 때문에 그 부분을 식각해내는 것이다.
그러면, 본 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 제17(a)도 내지 제17(c)도를 참고로 하여 설명한다. 단, 제17(a)도 내지 제17(c)도에서 왼쪽 부분은 박막 트랜지스터 및 게이트선 부분인 제15도, 중앙 부분은 게이트 패드 부분인 제16도, 오른쪽 부분은 데이터 패드 부분(제12도 참고)에 해당한다.
먼저, 제17(a)도에 도시한 바와 같이, 두 층의 금속을 차례로 증착하고 제1마스크를 이용하여 패터닝하여 게이트선(11), 게이트 전극(12) 및 게이트 패드(13)를 형성한다. 이 때, 하부층과 상부층은 각가 크롬과 알루미늄-네오디뮴 합금으로 만들어진다. 이어, 게이트 절연층(20), 비정질 규소층(30), n+비정질 규소층(40) 및 금속층(50)을 차례로 적층한다.
제17(b)도에 도시한 것처럼, 제2마스크를 이용하여 금속층(50)을 패터닝하여 데이터선(51), 소스 전극(52), 드레인 전극(53) 및 데이터 패드(54), 그리고 연결부(57)를 형성한다. 패터닝된 데이터선(51), 소스 전극(52), 드레인 전극(53), 데이트 패드(54) 및 연결부(57)를 마스크로 하여 n+ 비정질 규소층(40)을 식각한다. 그런 후, 보호막(60)을 증착한다.
제13(c)도에 나타낸 것처럼, 제3마스크를 이용하여 보호막(60)을 패터닝한다. 이때, 보호막(60) 패턴은 게이트선(11), 게이트 전극(12), 게이트 패드(13), 데이터선(51), 소스 전극(52), 드레인 전극(53) 및 데이트 패드(54)를 덮도록 하되, 각 패드(103, 114)의 중심부와 드레인 전극(53) 위에 각각 접촉창(14, 55, 56)을 형성하고 연결부(57) 일부 위는 제거한다. 그 후, 패터닝된 보호막(60)을 마스크로 하여 비정질 규소층(30) 및 게이트 절연층(20)을 차례로 식각한다. 이 때, 연결부(57) 하부의 비정질 규소층(30) 및 게이트 절연층(20)은 식각되지 않는다. 이어, 접촉창(14)에 의하여 노출된 게이트 패드(13)의 상부층(132)을 식각한다.
마지막으로 ITO를 도포하고 제4마스크를 이용하여 패터닝하여, 제15도, 제15도 및 제12도에 도시한 바와 같이, 화소 전극(70), 게이트 ITO 패드(71) 및 데이터 ITO 패드(72)를 형성한다.
한편, 제2실시예 및 제3실시예의 경우에는 광차단막을 겸함 보호막(60)이 화소의 경계 및 박막 트랜지스터를 모두 덮고 있으므로, 상판에 차광막을 따로 형성할 필요가 없다. 즉, 제18도에 도시한 바와 같이, 하판(100)에는 배선(도시하지 않음)과 화소 전극(70) 및 박막 트랜지스터(TFT), 그리고 광차단막겸 보호막(60)이 형성되어 있으며, 다른 기판에는 차광막이 따로 없고 컬러 필터(220) 및 공통 전극(240)과 그 사이의 오버코트막(230)만이 형성되어 있다.
이와 같이, 본 발명에서는 동일한 패턴의 광차단막 및 보호막 또는 광차단막을 겸하는 보호막을 패터닝하고, 패터닝된 보호막 및 보호막 바깥으로 노출된 드레인 전극 또는 연결부를 마스크로 비정질 규소층을 식각함으로써, 공정 횟수를 감소시킬 수 있어 제조 비용의 절감과 수율을 높일 수 있다.

Claims (22)

  1. 기판위에 형성되어 있는 게이트선 및 게이트 전극, 상기 게이트선 및 게이트 전극을 덮고 있는 게이트 절연층, 상기 절연층 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 데이터선, 소스 전극 및 드레인 전극, 상기 데이터선 및 상기 소스 전극을 덮고 있으며, 상기 드레인 전극을 일부 덮고 있는 보호막, 상기 노출된 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 상기 반도체층은 상기 보호막의 바깥으로 노출되어 있는 드레인 전극 하부를 제외하고는 상기 보호막과 동일한 패턴으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에서, 상기 보호막 위에 상기 보호막과 동일한 패턴으로 형성되어 있는 광차단막을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제1항에서, 상기 보호막은 불투명한 물질로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제3하에서, 상기 게이트 절연층은 상기 반도체층과 동일한 패턴으로 형성되어 있으며, 상기 보호막은 상기 게이트선 및 상기 게이트 전극도 덮고 있는 액정 표시 장치용 박막 트랜지스터 기판.
  5. 제4항에서, 상기 화소 전극은 상기 게이트 절연층, 상기 반도체층 및 상기 보호막을 매개로 상기 게이트선과 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  6. 제4항에서, 상기 게이트선을 덮고 있는 상기 반도체층과 상기 보호막의 사이에 형성되어 있으며 상기 보호막 바깥으로 노출되어 있는 도전성 연결부를 더 포함하며, 상기 화소 전극은 상기 연결부와 연결되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  7. 제1항에서, 상기 드레인 전극은 상기 보호막에 의하여 완전히 덮혀 있으며, 상기 보호막은 상기 드레인 전극의 중앙부를 노출시키는 접촉창을 가지고 있어 상기 접촉창을 통하여 상기 화소 전극과 드레인 전극이 연결되는 액정 표시 장치용 박막 트랜지스터 기판.
  8. 제1항에서, 상기 반도체층과 상기 데이터선, 소스 및 드레인 전극 사이에 형성되어 있으며, 상기 데이터선, 소스 및 드레인 전극과 동일한 패턴으로 형성되어 있는 도핑된 반도체층을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  9. 기판 위에 제1도전막을 적층하고 사진 식각하여 게이트선 및 게이트 전극을 형성하는 단계, 게이트 절연층 및 반도체층을 차례로 적층하는 단계, 제2도전막을 적층하고 사진 식각하여 데이터선, 소스 전극 및 드레인 전극을 형성하는 단계, 전면에 절연막을 적층하는 단계, 상기 절연막을 패터닝하여 상기 데이터선, 소스 전극 및 드레인 전극의 일부를 덮는 보호막을 형성하는 단계, 상기 보호막을 마스크로 하여 상기 반도체층을 식각하는 단계, 투명 도전막을 적층하고 상기 드레인 전극과 접속되도록 사진 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에서, 상기 절연막을 적층한 후 광차단막을 적층하는 단계, 상기 광차단막을 사진 식각하는 단계를 더 포함하며, 상기 절연막의 패터닝은 상기 사진 식각된 광차단막을 마스크로 하여 이루어지는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제9항에서, 상기 절연막을 적층하기 전에 광차단막을 적층하는 단계, 상기 광차단막을 패터닝하는 단계를 더 포함하며, 상기 광차단막의 패터닝은 상기 패터닝된 광차단막을 마스크로 하여 이루어지는 액정 표시 장치용 박막 트랜지스터 기판의 제조방법.
  12. 제9항에서, 상기 보호막은 불투명한 물질로 이루어져 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에 있어서, 상기 보호막은 상기 게이트선 및 상기 게이트 전극도 덮도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제13항에서, 상기 식각된 반도체층을 마스크로 하여 상기 절연막을 식각하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 제14항에서, 상기 사진 식각된 제2도전막은 상기 게이트선과 일부 중첩되도록 형성된 연결부를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  16. 제15항에서, 상기 연결부는 상기 보호막 바깥으로 일부 노출되어 상기 화소 전극과 연결되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  17. 기판 위에 제1도전막을 적층하고 사진 식각하여 게이트선, 게이트 전극 및 게이트 패드를 형성하는 단계, 게이트 절연층 및 반도체층을 차례로 적층하는 단계, 제2도전막을 적층하고 사진 식각하여 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 형성하는 단계, 전면에 절연막을 적층하는 단계, 상기 절연막을 패터닝하여 상기 게이트선 및 데이터선, 상기 게이트 전극 및 소스 전극, 그리고 상기 게이트 패드 및 데이터 패드와 드레인 전극을 덮으며, 상기 게이트 패드, 데이터 패드 및 드레인 전극의 일부는 노출시키는 보호막을 형성하는 단계, 상기 보호막과 상기 노출된 데이터 패드 및 드레인 전극을 마스크로 하여 상기 반도체층 및 게이트 절연층을 식각하는 단계, 투명 도전막을 적층하고 상기 드레인 전극과 접속되도록 사진 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  18. 제17항에서, 상기 사진 식각된 투명 도전막은 노출된 상기 게이트 패드 및 데이터 패드를 각각 덮는 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  19. 제17항에서, 상기 제1도전막은 상부층과 하부층의 이중층으로 형성되는 액정 표시 장치용 박막 트랜지스터의 제조 방법.
  20. 제18항에서, 상기 제1도전막의 하부층은 알루미늄 또는 알루미늄 합금 중 하나이며, 상기 제1도전막의 상부층은 몰리브덴인 액정 표시 장치용 박막 트랜지스터의 제조 방법.
  21. 제18항에서, 상기 제1도전막의 하부층은 크롬으로 이루어져 있으며, 상기 제1도전막의 상부층은 알루미늄 또는 알루미늄 합금 중 하나인 액정 표시 장치용 박막 트랜지스터의 제조 방법.
  22. 제21항에서, 상기 게이트 절연층을 식각한 후 이를 마스크로 하여 상기 제1도전막의 상부층을 식각하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019960073799A 1995-12-29 1996-12-27 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 KR100212288B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960073799A KR100212288B1 (ko) 1995-12-29 1996-12-27 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR101995066713 1995-12-29
KR19950066713 1995-12-29
KR96-66713 1995-12-29
KR1019960073799A KR100212288B1 (ko) 1995-12-29 1996-12-27 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR970053623A KR970053623A (ko) 1997-07-31
KR100212288B1 true KR100212288B1 (ko) 1999-08-02

Family

ID=19447425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073799A KR100212288B1 (ko) 1995-12-29 1996-12-27 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6043511A (ko)
JP (1) JPH09236827A (ko)
KR (1) KR100212288B1 (ko)
TW (1) TW575776B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027776A (ko) * 1998-10-29 2000-05-15 김영환 액정 표시 장치의 제조방법
KR100502813B1 (ko) * 1998-10-13 2005-12-01 삼성전자주식회사 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법
KR100670043B1 (ko) * 1999-10-22 2007-01-16 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101107270B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101241129B1 (ko) 2006-06-28 2013-03-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR20220036932A (ko) * 2011-11-11 2022-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조 방법

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682961B1 (en) 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
KR100653466B1 (ko) * 1997-12-08 2007-02-05 비오이 하이디스 테크놀로지 주식회사 액정표시소자의제조방법
KR100276225B1 (ko) * 1998-06-01 2000-12-15 구본준 액정표시장치의 패드 단락 방지구조 및 그 방법
KR100560978B1 (ko) * 1998-06-09 2006-06-20 삼성전자주식회사 노광 방법 및 이를 이용한 액정 표시 패널의 제조 방법
KR100544814B1 (ko) * 1998-09-23 2006-04-21 삼성전자주식회사 반사형액정표시소자및그제조방법
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6493048B1 (en) 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
KR100556345B1 (ko) * 1998-11-24 2006-04-21 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자의 제조방법
KR100333274B1 (ko) * 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR20000037842A (ko) * 1998-12-02 2000-07-05 윤종용 박막트랜지스터 제조방법
JP2000194012A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法と薄膜トランジスタマトリクス
KR100301667B1 (ko) * 1999-05-21 2001-09-26 구본준, 론 위라하디락사 액정표시소자와 그 제조 방법
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
KR100348995B1 (ko) * 1999-09-08 2002-08-17 엘지.필립스 엘시디 주식회사 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자
KR100654158B1 (ko) * 1999-10-25 2006-12-05 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100582599B1 (ko) * 1999-10-25 2006-05-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100632216B1 (ko) * 1999-12-16 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP4132528B2 (ja) * 2000-01-14 2008-08-13 シャープ株式会社 液晶表示装置の製造方法
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100364832B1 (ko) 2000-05-18 2002-12-16 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법
KR100751177B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정 표시소자 및 그의 제조방법
GB0020631D0 (en) * 2000-08-22 2000-10-11 Koninkl Philips Electronics Nv Liquid crystal displays
JP3992922B2 (ja) * 2000-11-27 2007-10-17 シャープ株式会社 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
KR100730066B1 (ko) * 2000-12-29 2007-06-20 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그 제조방법
KR100792466B1 (ko) * 2001-05-21 2008-01-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP4381691B2 (ja) 2002-03-28 2009-12-09 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100997964B1 (ko) * 2003-06-16 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR101337260B1 (ko) * 2003-08-13 2013-12-05 삼성디스플레이 주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
TWI221942B (en) * 2003-08-21 2004-10-11 Toppoly Optoelectronics Corp Liquid crystal display device
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4942341B2 (ja) * 2004-12-24 2012-05-30 三洋電機株式会社 表示装置
JP2006267877A (ja) * 2005-03-25 2006-10-05 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP5080978B2 (ja) * 2005-09-30 2012-11-21 シャープ株式会社 薄膜トランジスタアレイ基板の製造方法
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN100380634C (zh) * 2006-02-07 2008-04-09 友达光电股份有限公司 像素结构的制作方法
KR101248003B1 (ko) * 2006-05-09 2013-03-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP2008116529A (ja) * 2006-11-01 2008-05-22 Epson Imaging Devices Corp 液晶表示パネルの製造方法及び液晶表示パネル
CN101561604B (zh) * 2008-04-17 2011-07-06 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板结构及制造方法
TWI355260B (en) * 2008-11-21 2012-01-01 Univ Yuan Ze Remote sleeping quality detecting system and metho
US8797487B2 (en) * 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8546161B2 (en) * 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
WO2012035975A1 (en) * 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP2011118422A (ja) * 2011-03-01 2011-06-16 Nec Lcd Technologies Ltd 液晶表示装置、液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法
TWI669824B (zh) 2013-05-16 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102188029B1 (ko) 2013-09-24 2020-12-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 장치의 제조 방법
JP6259120B2 (ja) * 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
CN107170753B (zh) * 2017-05-10 2020-04-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2949496C3 (de) * 1979-12-08 1996-03-21 Senning Christian Verpackung Weichpackung für Papiertaschentücher
JPS608260U (ja) * 1983-06-27 1985-01-21 ユニ・チヤ−ム株式会社 パツケ−ジ
JP2976483B2 (ja) * 1990-04-24 1999-11-10 日本電気株式会社 液晶表示素子用薄膜トランジスタの製造方法
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
JP2711015B2 (ja) * 1990-07-25 1998-02-10 三菱電機株式会社 マトリクス形表示装置
DE4243850A1 (de) * 1992-12-23 1994-06-30 Zeiss Carl Fa Vorrichtung aus einem Fernglas und einer Fernglashalterung
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US5610737A (en) * 1994-03-07 1997-03-11 Kabushiki Kaisha Toshiba Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon
US5648674A (en) * 1995-06-07 1997-07-15 Xerox Corporation Array circuitry with conductive lines, contact leads, and storage capacitor electrode all formed in layer that includes highly conductive metal

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502813B1 (ko) * 1998-10-13 2005-12-01 삼성전자주식회사 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법
KR20000027776A (ko) * 1998-10-29 2000-05-15 김영환 액정 표시 장치의 제조방법
KR100670043B1 (ko) * 1999-10-22 2007-01-16 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101107270B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101241129B1 (ko) 2006-06-28 2013-03-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR20220036932A (ko) * 2011-11-11 2022-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조 방법
KR102413104B1 (ko) 2011-11-11 2022-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR970053623A (ko) 1997-07-31
JPH09236827A (ja) 1997-09-09
US6043511A (en) 2000-03-28
TW575776B (en) 2004-02-11

Similar Documents

Publication Publication Date Title
KR100212288B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US8023057B2 (en) Thin film transistor array panel used for liquid crystal display and a manufacturing method thereof
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7439090B2 (en) Method for manufacturing a lower substrate of a liquid crystal display device
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
JPH0242761A (ja) アクティブマトリクス基板の製造方法
JP4131297B2 (ja) 液晶表示装置の製造方法
JP2000111958A (ja) ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板
KR20010016713A (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
JP2001296557A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US7345727B2 (en) Substrate for a liquid crystal display device and fabricating method thereof
KR100237673B1 (ko) 액정 표시 장치 및 제조 방법
KR20010010117A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100560969B1 (ko) 액정표시장치용광마스크의제조방법
KR100580398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US7649203B2 (en) Pixel structure of a thin film transistor liquid crystal display
KR20000055524A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100635943B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100655276B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조 방법
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR100767356B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100200349B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee