KR100655276B1 - 박막트랜지스터 액정표시장치 및 그 제조 방법 - Google Patents

Abstract

본 발명의 박막트랜지스터 액정표시장치는 패드부가, 트랜지스터에 신호를 인가하기 위해 신호라인과 함께 복수의 금속층으로 기판 주변부에 형성되며 상부가 알루미늄 함유 금속인 패드, 상기 패드를 노출시키는 절연막의 창, 상기 창을 통해 상기 패드와 접촉되는 IZO재질의 투명 패드전극을 구비하여 이루어지는 것을 특징으로 한다.

본 발명에 따르면 알루미늄 함유 금속층을 상부에 가지는 복수 금속층 패드가 구동 IC와의 콘택을 위해 개방된 다음 투명전극의 적층이 있는 경우에도 계면에서의 절연성 산화막 방지를 위해 상부 알루미늄 함유금속을 제거할 필요가 없으므로 공정을 간단히 할 수 있으면서 구동 IC와의 연결접점이 되는 패드부에 투명 패드금속으로 접점의 면적을 넓혀 안정된 접속이 이루어지는 이점을 유지할 수 있다.

IZO, 패드, 알루미늄, 접촉저항, ITO

Description

박막트랜지스터 액정표시장치 및 그 제조 방법{Thin-Film Transistor Liquid Crystal Display And Method Of Fabricating The Same}

도1은 종래의 박막트랜지스터의 게이트 패드부 또는 데이터 패드부의 투사 평면도를 나타낸다.

도2와 도3은 도1의 AA라인에 따라 절단한 경우의 각각 게이트 패드부 및 데이터 패드부의 층구조를 나타내는 측단면도이다.

도4는 본 발명의 게이트 패드부 또는 데이터 패드부에 대한 투사 평면도를 나타내며 평면상으로는 도1과 동일한 도면이다.

도5는 도4가 게이트 패드부를 나타낼 경우의 A'A'라인에 따라 절단한 패드부 측단면도이다.

도6은 도4가 데이터 패드부를 나타낼 경우의 A'A'라인에 따라 절단한 패드부 측단면도이다.
도7은 본 발명의 일 실시예에 따른 데이터 패드부의 구조를 설명하기 위한 공정단면도이다.

※도면의 주요부분에 대한 부호의 설명

10: 기판 11,21: 크롬층

12: 게이트 패드 13,23,53,63: 알루미늄 함유 금속층

14,17,27,57,67: 투명 패드전극 15: 절연막

16: 개방부 25: 보호막

본 발명은 박막트랜지스터 액정표시장치 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 게이트 패드부나 데이터 패드부 같은 패드부에 특징이 있는 박막트랜지스터 액정표시장치 및 그 제조 방법에 관한 것이다.

액정표시장치에서 액정 배열을 조절하는 전극을 각 화소로 구성되는 화면 전체에 형성할 때 전극의 구성형태에 따라 액정표시장치를 여러 가지 종류로 나눌 수 있는데, 대표적인 것이 박막트랜지스터 액정표시장치(TFT LCD)이다. TFT LCD는 액티브 매트릭스 방식의 대표적인 종류로서 각 화소에 비선형 소자인 트랜지스터를 형성하고 게이트와 드레인 전극에 게이트 라인과 데이타 라인을 통해 신호를 인가하면서 트랜지스터의 드레인에 화소전극을 연결하여 대향하는 공통전극과의 사이에 전압을 걸어 각 화소의 액정 배열을 조절하는 방식을 취한다.

각 화소에 점멸 및 계조 신호를 주기 위해서는 각 화소의 트랜지스터를 이루는 게이트와 소오스에 필요한 신호를 인가해야 하고 이 신호는 구동 IC에서 연결된 게이트 라인과 데이터 라인을 통해 화소부에 주어진다. 이때 구동 IC와 게이트 라인 및 데이터 라인을 연결하는 접점이 게이트 패드부 및 데이터 패드부이다. 구동 IC와 트랜지스터 구성 전극이 연결되는 패드부에서 접점의 연결이 정확하지 못하고 단절이 생기는 경우 해당 패드부와 신호라인으로 연결된 화소들에 정확한 화상신호가 전달되지 못하여 표시장치로서의 기능을 할 수 없게 된다. 따라서 액정표시장치 의 TFT 글래스 제작에서 기판상의 각 화소에서 트랜지스터를 형성하는 것도 중요하지만 패드부를 정확히 형성하여 외부와 신호라인들의 연결이 용이하도록 전도층을 열어주는 것도 중요한 작업이 된다.

우선 바텀 게이트형 마스크 5매 공정의 예를 가지고 특히 패드부 형성방법에 주안을 둔 박막트랜지스터 형성방법을 살펴보기로 한다.

TFT측 기판에서의 전극 형성 단계의 한 예를 보면 우선, 글래스 기판 위에 크롬층과 알루미늄 혹은 알루미늄 합금층으로 게이트 전극과 게이트 라인 및 게이트 패드를 형성한다. 이때 포토리소그래피와 에칭 공정이 이용된다(제 1 마스크). 그 위에 게이트 절연막과 실리콘막 즉, 아몰퍼스 실리콘막, 불순물로 인이 도핑된 아몰퍼스 실리콘막을 차례로 적층한다. 그리고 두 층의 실리콘막을 패터닝하여 반도체층으로 이루어지는 액티브 패턴을 형성한다(제 2 마스크). 트랜지스터 소자의 각 전극과 채널은 이 액티브 영역에서 형성된다. 다음에는 소오스 드레인 전극을 형성할 금속층인 크롬층 및 알루미늄 혹은 알루미늄 네드뮴(AlNd) 합금층을 차례로 적층한 다음 소오스 드레인 전극 패턴에 따라 전극을 식각으로 형성한다(제 3 마스크). 소오스 전극의 일부는 액티브 영역을 벗어나 형성되고 소오스와 드레인 전극의 사이에 있는 채널 영역은 금속층으로 소오스 드레인 전극을 패턴 형성한 상태에서 소오스 드레인 전극을 식각 마스크로 불순물이 도핑된 아몰퍼스 실리콘층을 계속 식각 제거함으로써 이루어진다. 이때 아몰퍼스 실리콘막 상층부분도 함께 식각될 수 있다.

이상의 과정을 통하여 소오스 드레인 전극을 형성한 후에는 기판 전면에 보호막을 적층하고 드레인 전극 위에는 화소전극과 연결을 위해 보호막층에 콘택홀을 식각 형성한다. 게이트 패드 위에 적층되어 있던 게이트 절연막과 보호막도 대개 이때 함께 드러내며, 데이터 패드 위의 보호막도 함께 제거되어 패드부 콘택홀을 형성한다.(제 4 마스크). 다음으로 전면에 ITO 투명전극층을 형성하고 패턴닝하여 화소전극을 형성한다(제 5 마스크). 이때 트랜지스터의 드레인 전극은 소오스 전극과 같이 크롬층 위에 알루미늄 혹은 알루미늄 합금층을 복층으로 형성한 것이므로 콘택홀을 통해 알루미늄 혹은 알루미늄 합금층이 드러날 경우에는 ITO(Indium Tin Oxide) 투명전극을 적층하여 콘택을 형성하기 전에 알루미늄 혹은 알루미늄 합금층을 에칭으로 제거한 다음 콘택부에 드러난 크롬층과 ITO 전극층 사이의 콘택이 형성되도록 하여 드레인 전극과 화소전극을 전기적으로 접속시킨다.

이상의 예와 같이 게이트 전극이나 드레인, 소오스 전극을 형성하는 금속층은 크롬, 몰리브덴, 티타늄이나 이들의 합금같은 반사 금속 계열의 금속층 위에 알루미늄 혹은 알루미늄 합금을 적층한 복층 금속을 사용하는데, 이런 복층 구조는 2개의 다른 금속층을 사용한다는 면에서는 다소 번거롭지만 2 층의 금속의 조합에서 오는 장점을 살려 하나의 금속으로만 전극이나 신호 라인을 형성할 때 생기는 문제점을 보완할 수 있으므로 사용되는 것이다. 가령, 인접한 물질층과의 부착력을 높이거나 직접 닿을 경우 상호간에 반응으로 문제를 일으킬 수 있는 물질층 사이의 버퍼(buffer)층으로 혹은 대체층으로 사용한다는 측면에서 필요할 수 있다. 특히 전기 접속에서의 저항이 증가되는 문제가 생길 때 이를 방지할 수 있다는 점에서 많이 사용된다.

트랜지스터의 데이터 신호를 인가하는 데이터 라인의 경우, 소오스 전극에 전기 신호를 인가하는 라인에서 저항을 낮게 유지하여 신호 라인 저항에 의한 대화면에서의 화면 왜곡을 방지하기 위해 전기 전도성이 좋은 알루미늄 혹은 알루미늄 합금을 사용하는 것이 바람직하다. 그러나 드레인 전극과 ITO 화소전극을 콘택하는 경우 ITO와 알루미늄 혹은 알루미늄 합금 전극이 접촉하게 되고 계면에서 ITO의 산소원자가 알루미늄 혹은 알루미늄 합금과 화합하여 산화 알루미늄 혹은 알루미늄 합금을 형성하므로 접촉면의 콘택 저항을 높이는 문제가 있게 된다. 따라서 전극을 크롬과 알루미늄 혹은 알루미늄 합금의 복층으로 형성한 경우 콘택부의 알루미늄 혹은 알루미늄 합금을 에칭으로 제거하고 아래 크롬층과 ITO층이 콘택을 형성하도록 하는 방법으로 사용하게 된다. 또한 이때 구동 IC와의 연결을 위해 개방된 상태로 있는 패드부도 화소전극 형성시 ITO 투명전극과 접하게 되는데 소오스 전극과 연결되는 데이터 라인의 데이터 패드, 게이트 라인의 게이트 패드도 알루미늄이나 알루미늄 합금만으로 이루어질 경우 ITO와의 접촉에서 문제가 생길 수 있으므로 상층 알루미늄 혹은 알루미늄 합금에 하층 크롬 등을 적층한 이중 구조로 형성하여 패드부에도 ITO 적층 전에 노출된 알루미늄을 에칭으로 제거하고 크롬층 등을 드러낸 상태에서 원래의 노출된 패드보다 큰 면적으로 ITO층 패드를 형성하는 것이다.

도1은 이러한 게이트 패드부 및 데이터 패드부의 투사 평면도를 도2와 도3은 도1의 AA라인에 따라 절단한 경우의 각각 게이트 패드부 및 데이터 패드부의 층구조를 나타내는 측단면도이다.

도1에서 절연막 개방부(16)의 면적은 게이트 패드(12)의 면적보다 다소 작게 되어 있으며 ITO로 형성된 투명 패드전극(14)은 게이트 패드(12)를 커버하면서 그 면적보다 다소 크게 형성된다. 도2와 도3에서는 절연막이 개방된 곳에서 게이트 패드 및 데이터 패드의 상층부 알루미늄 함유 금속층(15,25)이 식각으로 제거된 상태를 나타낸다. 도2의 게이트 패드부에서의 절연막(15)은 게이트 절연막 및 데이터 라인 상부에 형성된 보호막으로 이루어지며, 도3의 데이터 패드 하부의 절연막(15)은 게이트 절연막이고 상부의 절연막은 보호막(25)이 된다. 알루미늄 함유 금속층 아래쪽의 게이트 패드 하부는 크롬층(11,21)이며 기타 티타늄, 몰리브덴, Ta 등을 많이 사용한다.

본 발명에서는 게이트 패드부나 데이터 패드부에서 투명 전극패드를 화소전극과 함께 형성하기에 앞서 노출된 패드 금속층에서 반드시 알루미늄을 제거하기 위한 식각을 할 필요가 없이 편의에 따라 패드부를 형성할 수 있는 박막트랜지스터 액정표시장치를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위한 본 발명의 박막트랜지스터 액정표시장치는 박막트렌지스터측 기판에 게이트 전극, 게이트 라인, 게이트 패드로 이루어진 게이트 패턴이 알루미늄 함유 금속이 상부에 있는 복층 금속으로 형성되고, 상기 게이트 패턴 위로 게이트 패드 영역에 창을 가진 게이트 절연막이 적층되어 있고, 상기 게이트 절연막 위에 반도체층으로 된 액티브 패턴이 형성되며, 상기 액티브 패턴 위로 소오스 및 드레인 전극과 데이터 라인, 데이터 패드가 알루미늄 함유 금속이 상부에 있는 복층 금속으로 형성되고, 상기 소오스 및 드레인과 데이터 라인, 데이터 패드 위로 드레인 영역과 데이터 패드, 게이트 패드 영역에 창을 가진 보호막이 적층되어 있고, 상기 보호막 IZO(Indium Zinc Oxide) 재질로 화소전극, 상기 화소전극과 상기 드레인 영역을 잇는 콘택, 상기 창을 통해 노출된 상기 패드 상부를 덮는 투명 패드 전극이 형성되어 이루어지는 것을 특징으로 한다.

따라서 본 발명의 패드 주변부는, 트랜지스터에 신호를 인가하기 위해 신호라인과 함께 복수의 금속층으로 기판 주변부에 형성되며 상부가 알루미늄 함유 금속인 패드, 상기 패드를 노출시키는 절연막의 창, 상기 창을 통해 상기 패드와 접촉되는 IZO재질의 투명 패드전극을 구비하여 이루어진다. 이때 신호라인은 게이트 라인과 데이터 라인을 포괄하는 개념이며 두 종류의 신호라인 가운데 적어도 한 종류의 신호라인이 복수의 금속층으로 이루어지고 그 상부가 알루미늄 함유금속인 경우 본 발명에 해당된다. 그리고 본 발명에서 상기 패드 위로 적층되어 패드를 개방시키기 위해 창을 형성시키는 단계에서 제거되는 절연막은 주로 실리콘 산화막과 실리콘 질화막이다. 게이트 패드의 경우에는 게이트 절연막으로서의 실리콘 질화막과 데이터 패드 위로 형성되는 보호막으로서 실리콘 산화막이 층을 이루어 절연막을 형성할 수도 있다.

상기 패드를 이루는 복수의 금속층에서 상부 알루미늄 함유 금속층은 전혀 제거되지 않은 상태로 노출될 수도 있으며, 투명 패드전극과의 접촉저항이 작은 금속이 패드의 하부 금속층을 이룰 경우 같이 경우에 따라서는 중앙부 등 일부가 제거된 상태에서 하부 금속이 노출된 상태로 상기 IZO 재질의 투명 패드전극이 알루미늄 함유 금속층 일부 및 하부 금속층 일부씩과 접촉하는 상태를 유지할 수도 있다. 알루미늄 함유 금속층은 알루미늄 네디뮴이나 순수한 알루미늄 금속층을 주로 사용하며, 패드의 하부 금속층은 주로 종래의 예와 같이 크롬, 몰리브덴, 티타늄, Ta 등을 사용한다.

이하 도면을 참조하면서 본 발명의 실시예를 통해 본 발명을 좀 더 살펴보기로 한다.

본 발명에 따르면, 기판 상에 게이트, 소오스/드레인 전극을 구비하는 박막트랜지스터가 형성된다. 상기 각 전극들은 구동 IC와 전기적으로 연결되기 위하여 연장된다. 예를 들면, 상기 게이트 전극은 연장되어 게이트 라인 및 게이트 패드를 형성하고, 이들은 게이트 패턴을 구성한다. 또한, 상기 소오스/드레인 전극은 연장되어 데이터 라인 및 데이터 패드를 형성하고, 이들은 데이터 패턴을 구성한다.
도4는 본 발명에 따른 게이트 패드 또는 데이터 패드 주변의 평면적 구조를 설명하기 위한 평면도이고, 도5는 도 4에 도시된 절취선 A'-A'을 따라 보여지는 게이트 패드의 단면을 나타내는 공정 단면도이다.
도 4 및 도 5를 참조하면, 상기 기판(10) 상에는 게이트 패턴(12)이 형성되고, 상기 게이트 패턴(12) 상에는 상기 게이트 패턴의 상부를 노출시키는 개방부(16)를 갖는 절연막 패턴(15)이 형성된다. 또한, 상기 절연막 패턴(15) 상에는, 상기 개방부(16)를 통해 상기 게이트 패턴(12)에 접속하는 투명 패드 전극(57)이 형성된다.
본 발명에 따르면, 상기 투명 패드 전극(57)은 상기 개방부(16)의 전면을 덮도록, 상기 개방부(16)보다 넓은 면적으로 형성된다. 또한, 상기 게이트 패턴(12)의 게이트 패드는 도 4에 도시한 것처럼 상기 개방부(16)보다 넓은 면적으로 형성된다.
상기 게이트 패턴(12)은 도 5에 도시한 것처럼, 하부 게이트 패턴(11) 및 상부 게이트 패턴(53)으로 구성될 수 있다. 상기 하부 게이트 패턴(11)은 크롬, 몰리브덴, 티타늄, 탄탈륨 및 이들의 합금 물질들 중에서 선택된 적어도 한가지로 이루어지고, 상기 상부 게이트 패턴(53)은 알루미늄 및 알루미늄 합금 물질들 중에서 선택된 적어도 한가지로 이루어질 수 있다. 본 발명의 바람직한 실시예에 따르면, 상기 하부 게이트 패턴(11)은 크롬(Cr)이고, 상기 상부 게이트 패턴(53)은 알루니늄 네오디뮴(AlNd)으로 이루어진다.
본 발명에 따르면, 상기 투명 패드 전극(57)은 인듐-아연 산화막(Induim-Zinc Oxide, IZO)으로 이루어진다. 아래에서 다시 설명할 것처럼, 상기 인듐-아연 산화막을 상기 투명 패드 전극(57)으로 사용함으로써, 상기 투명 패드 전극(57)이 상기 상부 게이트 패턴(53)을 구성하는 알루미늄과 반응하여 절연성의 알루미늄 산화물이 생성되는 문제를 최소화할 수 있다.

이를 보다 상세하게 설명하면, 종래와는 달리 투명 패드전극(57)이 ITO에서 IZO로 바뀌었으며, 따라서 투명 패드전극(57)과 닿는 게이트 패드는 복층으로 이루어진 금속층 가운데 알루미늄 포함 금속층(53)인 상부가 제거되지 않은 상태를 유지하고 있다. IZO의 경우에는 알루미늄과 접촉하는 경우에도 계면에 고저항을 갖는 산화막이 쉽게 생기지 않기 때문이다. 게이트 패드 하부는 종래와 같이 크롬층(11)으로 이루어져 있고 개방부를 형성하는 게이트 절연막(15)은 실리콘 질화막을 많이 사용한다.
한편, 도 7에 도시한 것처럼, 상기 개방부(16)는 상기 하부 게이트 전극(11)의 상부면이 노출되도록 형성될 수도 있다. 이 경우, 상기 투명 패드 전극(57)은 상기 개방부(16)를 통해 상기 하부 게이트 전극(11)과 전기적으로 접속된다.

도6은 도 4에 도시된 절취선 A'-A'을 따라 보여지는 데이터 패드의 단면을 나타내는 공정 단면도이다. 이 경우, 도 4의 참조 번호 12는 데이터 패턴을 나타내고, 참조 번호 16은 상기 데이터 패턴 상에 배치되는 보호막의 개방부를 나타낸다. 도 4 및 도 6을 참조하면, 상기 기판(10) 상에는 도 5에서 설명된 상기 절연막(15)이 형성된다. 이 실시예에 따르면, 상기 절연막(15) 상에는 데이터 패턴(12)이 형성되고, 상기 데이터 패턴(12) 상에는 상기 데이터 패턴의 상부를 노출시키는 개방부(16)를 갖는 보호막(25)이 형성된다. 또한, 상기 보호막(25) 상에는, 상기 개방부(16)를 통해 상기 데이터 패턴(12)에 접속하는 투명 패드 전극(67)이 형성된다.
상기 데이터 패턴(12)은 도 6에 도시한 것처럼, 하부 데이터 패턴(21) 및 상부 데이터 패턴(63)으로 구성될 수 있다. 상기 하부 데이터 패턴(21)은 크롬, 몰리브덴, 티타늄, 탄탈륨 및 이들의 합금 물질들 중에서 선택된 적어도 한가지로 이루어지고, 상기 상부 데이터 패턴(63)은 알루미늄 및 알루미늄 합금 물질들 중에서 선택된 적어도 한가지로 이루어질 수 있다. 본 발명의 바람직한 실시예에 따르면, 상기 하부 데이터 패턴(21)은 크롬(Cr)이고, 상기 상부 데이터 패턴(63)은 알루니늄 네오디뮴(AlNd)으로 이루어진다.
본 발명에 따르면, 상기 투명 패드 전극(67)은 인듐-아연 산화막(Induim-Zinc Oxide, IZO)으로 이루어진다. 아래에서 다시 설명할 것처럼, 상기 인듐-아연 산화막을 상기 투명 패드 전극(67)으로 사용함으로써, 상기 투명 패드 전극(67)이 상기 상부 데이터 패턴(63)을 구성하는 알루미늄과 반응하여 절연성의 알루미늄 산화물이 생성되는 문제를 최소화할 수 있다.
한편, 상기 개방부(16)는 상기 하부 데이터 패턴(21)의 상부면이 노출되도록 형성될 수도 있다(도시하지 않음. 도 7 참조). 이 경우, 상기 투명 패드 전극(67)은 상기 개방부(16)를 통해 상기 하부 데이터 패턴(21)과 전기적으로 접속된다.
이를 다시 자세히 설명하면, 상기 투명 패드전극(67)으로 IZO를 사용하므로 데이터 라인 및 데이터 패드를 형성하는 복수의 금속층 가운데 상부 알루미늄 함유 금속층(63)을 제거하지 않아도 계면의 고저항 문제가 줄어든다. 물론 패드에서 상부의 알루미늄 함유 금속층을 일부 제거하여 아래층 금속과 IZO 재질의 투명 패드전극이 함께 접하게 할 수도 있다. 이 경우에는 상부의 알루미늄 함유 금속층을 일부 제거하기 위해서 한 번의 노광공정을 더 사용하는 것을 막기 위해 패드 위쪽 절연막층을 제거하여 패드 콘택창을 형성하는 과정에서 중간톤 노광을 이용할 수 있다.

중간톤 노광은 노광 마스크 1매에 서로 다른 두 가지의 패턴을 가지도록 하는 것이다. 이때 두 가지 패턴은 하나가 다른 하나를 포함하는 관계를 가져야 한다. 가령 데이터 패드의 일부분에서 상부 알루미늄 함유 금속층을 제거하려면 노광공정에서 중간톤 마스크를 사용할 수 있다. 이 중간톤 마스크는 패드부에서 절연막만을 제거할 부분은 마스크 해당 부분의 패턴에서 광투과율을 20% 내지 40%로 하고, 패드 상부를 제거할 영역에 해당하는 마스크 부분의 패턴에서는 광투과율을 90% 이상 투명으로 형성한다. 따라서 노광을 실시하면 광투과율 20% 내지 40%의 중간톤 부분에는 양성 포토레지스트가 상층부만 광화학반응에 의한 분해를 일으켜 현상시 제거되고, 광투과율 90% 부분은 전체층이 분해를 일으켜 포토레지스트 전체가 제거된다. 결과적으로 불투과 부분은 포토레지스트 전체 두께인 14000Å이 남고 반투과 부분은 2000 내지 5000Å이 잔존하게 된다. 이 포토레지스트 패턴이 에칭 마스크 역할을 하여 알루미늄 함유금속이 제거될 영역의 절연막을 제거하는 에칭을 하게 된다. 연속하여 알루미늄 함유금속을 제거하는 에칭도 하게 된다. 이 과정에서 포토레지스트층의 두께도 조금 줄어들게 된다. 다음으로 포토레지스트를 전체적으로 에치 백하는 애싱작업을 통해 포토레지스트가 얇게 남아있던 반투과 부분에서 포토레지스트를 완전히 제거하고 불투과 부분의 포토레지스트는 남긴채 절연막 에칭을 다시하게 된다. 그리고 포토레지스트 스트립핑을 완료하면 일부분은 알루미늄 함유금속으로 이루어진 상부 패드 금속층이 제거되고 일부분은 절연막만 제거된 상태로 패드가 노출되고 그 위에 형성되는 IZO 재질의 투명 패드전극과 전기적으로 연결되는 것이다(도 7 참조).

중간톤 노광에는 반투명 부분을 가진 노광 마스크 외에 반투명 부분을 다수의 슬릿이 형성된 패턴으로 대체하는 방법도 가질 수 있다. 다수의 슬릿은 회절 현상에 의해 포토레지스트막에는 중간 정도의 광량을 주게 되고 따라서 중간톤으로 된 노광 마스크 패턴과 동일한 효과를 가질 수 있게 된다.

본 발명은 앞서 살펴보았던 종래의 바텀 게이트(bottom gate) 방식의 5매 마스크 공정에서 주로 채용될 것이며, 3층막을 쌓고 패터닝하여 먼저 액티브 영역을 만들고 소오스 및 드레인 금속층을 적층 패터닝하는 5매 공정을 변경하여 게이트 절연막, 아몰퍼스 실리콘층, 불순물이 도핑된 아몰퍼스 실리콘층의 3층막과 소오스 및 드레인 전극층까지 일단 계속 적층하고 소오스 및 드레인 전극과 데이터 라인 및 패드를 형성하는 4매 마스크 공정에서도 많이 사용될 수 있다. 그리고 기타 알루미늄 함유금속을 상부로 사용하는 복수 금속층의 패드와 투명 패드전극이 닿게 되는 다른 박막트랜지스터에서도 사용될 수 있다.

본 발명에 따르면 알루미늄 함유 금속층을 상부에 가지는 복수 금속층 패드가 구동 IC와의 콘택을 위해 개방된 다음 투명전극의 적층이 있는 경우에도 계면에서의 절연성 산화막 방지를 위해 상부 알루미늄 함유금속을 제거할 필요가 없으므로 공정을 간단히 할 수 있으면서 구동 IC와의 연결접점이 되는 패드부에 투명 패드금속으로 접점의 면적을 넓혀 안정된 접속이 이루어지는 이점을 유지할 수 있다.

Claims (15)

1. 게이트 및 소오스/드레인 전극을 구비하는 박막트랜지스터 액정표시장치에 있어서,

   기판 상에 배치된 복수의 도전 패턴들;

   상기 도전 패턴들이 형성된 기판 상에 배치되어, 상기 도전 패턴들의 소정영역을 노출시키는 개방부를 갖는 절연막 패턴; 및

   상기 절연막 패턴 상에 배치되어, 상기 개방부를 통해 상기 도전 패턴들에 접속하는 투명 패드 전극을 구비하되,

   상기 도전 패턴들은 알루미늄을 포함하는 복수의 금속층으로 이루어지고,

   상기 투명 패드 전극은 인듐-아연 산화막(Induim-Zinc Oxide, IZO)을 포함하는 도전성 물질로 이루어지고, 상기 개방부를 통해 상기 알루미늄과 상기 IZO가 직접 접속하는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
2. 제 1 항에 있어서,

   상기 도전 패턴들은 알루미늄 및 알루미늄 합금 물질들 중에서 선택된 적어도 한가지를 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
3. 제 1 항에 있어서,

   상기 도전 패턴들은 차례로 적층된 크롬층 및 알루미늄 네오디뮴층으로 구성되는 것을 특징으로 박막트랜지스터 액정표시장치.
4. 제 1 항에 있어서,

   상기 도전 패턴들은 상기 게이트 전극, 상기 게이트 전극이 연장된 게이트 라인 및 게이트 패드로 구성되는 게이트 패턴을 포함하되,

   상기 개방부는 상기 게이트 패드의 상부면을 노출시키는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
5. 제 4 항에 있어서,

   상기 게이트 패턴은 하부 게이트 패턴 및 상부 게이트 패턴으로 이루어지되,

   상기 하부 게이트 패턴은 크롬, 몰리브덴, 티타늄 및 이들의 합금 물질들 중에서 선택된 적어도 한가지로 이루어지고,

   상기 상부 게이트 패턴은 알루미늄 및 알루미늄 합금 물질들 중에서 선택된 적어도 한가지로 이루어지는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
6. 제 5 항에 있어서,

   상기 개방부는 상기 하부 게이트 패턴의 상부면을 노출시키고,

   상기 투명 패드 전극은 상기 노출된 하부 게이트 패턴에 접속하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
7. 제 1 항에 있어서,

   상기 도전 패턴들은 상기 소오스/드레인 전극, 상기 소오스/드레인 전극이 연장된 데이터 라인 및 데이터 패드로 구성되는 데이터 패턴을 포함하되,

   상기 개방부는 상기 데이터 패드의 상부면을 노출시키는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
8. 제 7 항에 있어서,

   상기 데이터 패턴는 하부 데이터 패턴 및 상부 데이터 패턴으로 이루어지되,

   상기 하부 데이터 패턴은 크롬, 몰리브덴, 티타늄 및 이들의 합금 물질들 중에서 선택된 적어도 한가지로 이루어지고,

   상기 상부 데이터 패턴은 알루미늄 및 알루미늄 합금 물질들 중에서 선택된 적어도 한가지로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
9. 제 8 항에 있어서,

   상기 개방부는 상기 하부 데이터 패턴의 상부면을 노출시키고,

   상기 투명 패드 전극은 상기 노출된 하부 데이터 패턴에 접속하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
10. 게이트 및 소오스/드레인 전극을 구비하는 박막트랜지스터 액정표시장치의 제조 방법에 있어서,

    기판 상에 복수의 도전 패턴들을 형성하는 단계;

    상기 도전 패턴들이 형성된 기판 상에, 상기 도전 패턴들의 소정영역을 노출시키는 개방부를 갖는 절연막 패턴을 형성하는 단계; 및

    상기 개방부를 통해 상기 도전 패턴들에 접속하는 투명 패드 전극을 상기 절연막 패턴 상에 형성하는 단계를 포함하되,

    상기 도전 패턴들은 알루미늄을 포함하는 복수의 금속층으로 형성하고,

    상기 투명 패드 전극은 인듐-아연 산화막(Induim-Zinc Oxide, IZO)을 포함하는 도전성 물질로 형성하고, 상기 개방부를 통해 상기 알루미늄과 상기 IZO가 직접 접속하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조 방법.
11. 제 10 항에 있어서,

    상기 도전 패턴들을 형성하는 단계는

    상기 기판 상에 게이트 패드를 포함하는 게이트 패턴을 형성하는 단계;

    상기 게이트 패턴이 형성된 결과물 상에, 게이트 절연막을 형성하는 단계; 및

    상기 게이트 절연막이 형성된 결과물 상에 데이터 패드를 포함하는 데이터 패턴을 형성하는 단계를 포함하되,

    상기 절연막 패턴을 형성하는 단계는 상기 게이트 패드 또는 상기 데이터 패드의 소정영역 상부면이 노출되도록, 상기 개방부를 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조 방법.
12. 제 11 항에 있어서,

    상기 게이트 패턴을 형성하는 단계는 차례로 적층된 하부 게이트 패턴 및 상부 게이트 패턴을 형성하는 단계를 포함하되,

    상기 하부 게이트 패턴은 크롬, 몰리브덴, 티타늄 및 이들의 합금 물질들 중에서 선택된 적어도 한가지로 형성되고,

    상기 상부 게이트 패턴은 알루미늄 및 알루미늄 합금 물질들 중에서 선택된 적어도 한가지로 형성되는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조 방법.
13. 제 11 항에 있어서,

    상기 데이터 패턴을 형성하는 단계는 차례로 적층된 하부 데이터 패턴 및 상부 데이터 패턴을 형성하는 단계를 포함하되,

    상기 하부 데이터 패턴은 크롬, 몰리브덴, 티타늄 및 이들의 합금 물질들 중에서 선택된 적어도 한가지로 형성되고,

    상기 상부 데이터 패턴은 알루미늄 및 알루미늄 합금 물질들 중에서 선택된 적어도 한가지로 형성되는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조 방법.
14. 제 10 항에 있어서,

    상기 도전 패턴들을 형성하는 단계는 중간톤 노광 기술을 이용하여 실시하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조 방법.
15. 제 12 항 또는 제 13 항에 있어서,

    상기 절연막 패턴은 상기 알루미늄 또는 알루미늄 합금 물질의 상부면을 노출시키도록 형성되고,

    상기 투명 패드 전극은 상기 노출된 알루미늄 또는 알루미늄 합금 물질에 접속되도록 형성되는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조 방법.

Images