JP4754877B2 - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法 Download PDF

Info

Publication number
JP4754877B2
JP4754877B2 JP2005155519A JP2005155519A JP4754877B2 JP 4754877 B2 JP4754877 B2 JP 4754877B2 JP 2005155519 A JP2005155519 A JP 2005155519A JP 2005155519 A JP2005155519 A JP 2005155519A JP 4754877 B2 JP4754877 B2 JP 4754877B2
Authority
JP
Japan
Prior art keywords
gate
electrode
pattern
lower electrode
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005155519A
Other languages
English (en)
Other versions
JP2005338855A (ja
Inventor
炳 哲 安
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2005338855A publication Critical patent/JP2005338855A/ja
Application granted granted Critical
Publication of JP4754877B2 publication Critical patent/JP4754877B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Description

本発明は液晶表示装置およびその製造方法に関し、特に工程を単純化し得る液晶表示装置およびその製造方法に関する。
最近の情報化社会で液晶表示装置は電界を利用して液晶の光透過率を調節することにより画像を表示するようになる。これのために液晶表示装置は液晶セルらがマトリックス形態に配列された液晶パネルと、液晶パネルを駆動するための駆動回路を備えている。
液晶パネルは互いに対向する薄膜トランジスター基板およびカラーフィルター基板と、両基板の間に注入された液晶と、両基板の間のセルギャップを維持させるスペーサーを備えている。
薄膜トランジスター基板はゲートラインおよびデータラインと、そのゲートラインとデータラインの交差部毎にスイッチング素子で形成された薄膜トランジスタート、液晶セル単位で形成されて薄膜トランジスターに接続された画素電極などと、それらの上に塗布された配向膜で構成されている。ゲートラインとデータラインは夫々のパッド部を通じて駆動回路から信号の供給を受ける。薄膜トランジスターはゲートラインに供給されるスキャン信号に応答してデータラインに供給される画素信号を画素電極に供給する。
カラーフィルター基板は液晶セル単位で形成されたカラーフィルターと、該カラーフィルター間の区分および外部光の反射のためのブラックマトリックスと、液晶セルに共通的に基準電圧を供給する共通電極などと、それらの上に塗布される配向膜で構成されている。
液晶パネルは薄膜トランジスター基板とカラーフィルター基板を別途に製作して合着した後に液晶を注入して封入することにより完成される。
このような液晶パネルにおいて薄膜トランジスター基板は、半導体工程を含むと共に多数のマスク工程を必要とするため、製造工程が複雑であるので、液晶パネル製造単価上昇の重要な原因になっている。これを解決するために、薄膜トランジスター基板はマスク工程数を減らす方向へ発展している。これは一つのマスク工程が薄膜蒸着工程、洗浄工程、フォトリソグラフィー工程、蝕刻工程、フォトレジスト剥離工程、検査工程などのような多数の工程を含んでいるためである。これによって、最近には薄膜トランジスター基板の標準マスク工程であった5マスク工程から一つのマスク工程を減らした4マスク工程が台頭している。
図1は4マスク工程を採択した薄膜トランジスター基板を例示した平面図であり、図2は図1に図示された薄膜トランジスター基板をI−I’線に沿って切断して図示た断面図である。
図1と図2に図示された薄膜トランジスター基板は、下部基板42上にゲート絶縁膜44を間に置き交差するように形成されたゲートライン2およびデータライン4と、その交差部毎に形成された薄膜トランジスター6と、その交差構造で設けられたセル領域に形成された画素電極18を備える。そして、薄膜トランジスター基板は画素電極18と前端ゲートライン2の重なる部分に形成されたストレージキャパシタ20と、ゲートライン2に接続されるゲートパッド26と、データライン4に接続されるデータパッド34を備える。
薄膜トランジスター6はゲートライン2に供給されるスキャン信号に応答してデータライン4に供給される画素信号が画素電極18に充電されて維持されるようになる。これのために、薄膜トランジスター6はゲートライン2に接続されたゲート電極8と、データライン4に接続されたソース電極10と、画素電極16に接続されたドレーン電極12と、ゲート電極8と重なりソース電極10とドレーン電極12の間にチャンネルを形成する活性層14を備える。
このようにソース電極10およびドレーン電極12と重なりながらソース電極10とドレーン電極12の間のチャンネル部を含む活性層14は、デートライン4、デートパッド下部電極36、ストレージ電極22とも重なるように形成される。このような活性層14上にはデータライン4、ソース電極10およびドレーン電極12、データパッド下部電極36、ストレージ電極とオーミック接続のためのオーミック接続層48が更に形成される。
画素電極18は保護膜50を貫通する第1コンタクトホール16を通じて薄膜トランジスター6のドレーン電極12と接続される。画素電極18は充電された画素信号により図示していない上部基板に形成される共通電極と電位差を発生させるようになる。この電位差によって薄膜トランジスター基板と上部基板の間に位置する液晶が誘電異方性により回転するようになり、図示していない光源から画素電極18を経由して入射される光を上部基板側へ透過させるようになる。
ストレージキャパシタ20は、前端ゲートライン2と、そのゲートライン2とゲート絶縁膜44、活性層14およびオーミック接続層48を間に置き重なるストレージ上部電極と、そのストレージ上部電極22と保護膜50を間に置き重なると共にその保護膜50を貫通する第2コンタクトホール24を経由して接続された画素電極22で構成される。このようなストレージキャパシタ20は画素電極18に充電された画素信号が次の画素信号が充電されるときまで安定的に維持されるようにする。
ゲートライン2はゲートパッド26を通じてゲートドライバー(図示せず)と接続される。ゲートパッド26はゲートライン2から延長されるゲートパッド下部電極28、ゲート絶縁膜44および保護膜50を貫通する第3コンタクトホール30を通じてゲートパッド下部電極28に接続されたゲートパッド上部電極32で構成される。
データライン4はデータパッド34を通じてデータドライバー(図示せず)と接続される。データパッド34はデータライン4から延長されるデータパッド下部電極36と、保護膜50を貫通する第4コンタクトホール38を通じてデータパッド36と接続されたデータパッド上部電極40で構成される。
このような構成を有する薄膜トランジスター基板の製造方法を4マスク工程を利用して詳細に説明すると、図3A〜図3Dに図示された通りである。
図3Aを参照すると、第1マスク工程を利用して下部基板42上にゲートライン2、ゲート電極8、ゲートパッド下部電極28を含むゲートパターンが形成される。
詳細には、下部基板42上にスパッタリング方法などの蒸着方法によりゲート金属層が形成される。次に、第１マスクを利用したフォトリソグラフィー工程と蝕刻工程でゲート金属層がパターニングされることによりゲートライン2、ゲート電極8、ゲートパッド下部電極28を含むゲートパターンが形成される。ゲート金属としてはクロムCr、モリブデンMo，アルミニウム系金属などが単一層または二重層構造で利用される。
図3Bを参照すると、ゲートパターンが形成された下部基板42上にゲート絶縁膜44が塗布される。そして、第2マスク工程を利用してゲート絶縁膜44上に活性層14およびオーミック接触層48を含む半導体パターンと；データライン4、ソース電極10、ドレーン電極12、データパッド下部電極36、ストレージ電極22を含むソース／ドレーンパターンが順次に形成される。
詳細には、ゲートパターンが形成された下部基板42上にPECVD、スパッタリングなどの蒸着方法によりゲート絶縁膜44、非晶質シリコン層、ｎ＋非晶質シリコン層およびソース／ドレーン金属層が順次に形成される。ここで、ゲート絶縁膜44の材料としてはシリコン酸化物SiOxまたはシリコン窒化物SiNxなどの無機絶縁物質が利用される。ソース／ドレーン金属としてはモリブデンMo、モリブデン合金などが利用される。
次に、ソース／ドレーン金属層上に第2マスクを利用したフォトリソグラフィー工程でフォトレジストパターンを形成するようになる。この場合、第2マスクには薄膜トランジスターのチャンネル部に回折露光部を有する回折露光マスクを利用することによりチャンネル部のフォトレジストパターンが他のソース／ドレーンパターン部より低い高さを有するようにする。
次に、フォトレジストパターンを利用した湿式蝕刻工程でソース／ドレーン金属層がパターニングされることによりデータライン4、ソース電極10、そのソース電極10と一体化されたドレーン電極12、ストレージ電極22を含むソース／ドレーンパターンが形成される。
その次に、同一のフォトレジストパターンを利用した乾式蝕刻工程でｎ＋非晶質シリコン層と非晶質シリコン層が同時にパターニングされることによりオーミック接触層48と活性層13が形成される。
そして、アッシング工程によりチャンネル部で相対的に低い高さを有するフォトレジストパターンが除去された後、乾式蝕刻工程によりチャンネル部のソース／ドレーンパターンおよびオーミック接触層48が蝕刻される。これによって、チャンネル部の活性層14が露出されてソース電極10とドレーン電極12が分離される。
次に、ストリップ工程でソース／ドレーンパターン上に残っているフォトレジストパターンが除去される。
図3Cを参照すると、ソース／ドレーンパターンが形成されたゲート絶縁膜44上に第3マスク工程を利用して第1乃至第4コンタクトホールら16，24，30，38を含む保護膜50が形成される。
詳細には、ソース／ドレーンパターンが形成されたゲート絶縁膜44上にPECVD、スピンコーティングなどの方法により保護膜50が全面形成される。次に、保護膜50が第3マスクを利用したフォトリソグラフィー工程と蝕刻工程でパターニングされることにより第１乃至第4コンタクトホール16，24，30，38が形成される。第1コンタクトホール16は保護膜50を貫通してドレーン電極12が露出されるように、第2コンタクトホール24は保護膜50を貫通してストレージ上部電極22が露出されるように形成される。第3コンタクトホール30は保護膜50およびゲート絶縁膜44を貫通してゲートパッド下部電極28が露出されるように、第4コンタクトホール38は保護膜50を貫通してデータパッド下部電極36が露出されるように形成される。
保護膜50の材料としてはゲート絶縁膜44のような無機絶縁物質や誘電常数が小さいアクリル(acryl)系有機化合物、BCBまたはPFCBなどのような有機絶縁物質が利用される。
図3Dを参照すると、第4マスク工程を利用して保護膜50上に画素電極18、ゲートパッド上部電極32、データパッド上部電極40を含む透明導電パターンが形成される。
保護膜上にスパッタリングなどの蒸着方法により透明導電層が塗布される。次に、第4マスクを利用したフォトリソグラフィー工程と蝕刻工程で透明導電層がパターニングされることにより画素電極18、ゲートパッド上部電極32、データパッド上部電極40を含む透明導電パターンが形成される。画素電極18は第1コンタクトホール16を通じてドレーン電極12と接続され、第2コンタクトホール24を通じて前端ゲートライン2と重なるストレージ上部電極22と接続される。ゲートパッド上部電極32は第3コンタクトホール30を通じてゲートパッド下部電極28と、データパッド上部電極40は第4コンタクトホール38を通じてデータ下部電極36と接続される。ここで、透明導電層の材料としてはインジウム錫酸化物(ITO)などが利用される。
このように、従来の薄膜トランジスター基板およびその製造方法は、4マスク工程を利用することにより5マスク工程を利用した場合より製造工程数を減らすと共にそれに比例する製造単価を節減し得るようになる。
しかし、従来の薄膜トランジスター基板ではストレージキャパシタ20の上下部電極夫々を不透明なソース／ドレーン金属とゲート金属で形成する。
これによって、ストレージキャパシタ20の容量増大のためにストレージ上部電極22とゲートライン2の重なる面積を増大させる場合、それ位画素電極18の開口率が減少する問題点がある。
従って、本発明の目的は工程を単純化しながらも開口率の減少なしにストレージキャパシタの容量を増大し得る液晶表示装置およびその製造方法を提供することにある。
前記目的を達成するために、本発明の実施例による液晶表示装置は、透明な第1導電層と不透明な第2導電層が段差を有しながら積層された二重構造のゲートラインと；ゲート絶縁膜を間に置き前記ゲートラインと交差構造に形成されて画素領域を決定するデータラインと；前記ゲートラインおよびデートラインと接続された薄膜トランジスターと；前記画素領域に形成され前記薄膜トランジスターを覆う保護膜を貫通するコンタクトホールを通じて前記薄膜トランジスターと接続された画素電極と；前記画素電極と重なり前記第1導電層で形成されたストレージ下部電極で構成されたストレージキャパシタを備える。
前記ストレージ下部電極は前記ゲートラインの第1導電層から前記画素領域側へ突出して形成される。
本発明の薄膜トランジスター基板は、前記ストレージ下部電極を含む前記第1導電層で形成され、前記画素電極およびデータラインを横切る共通ラインを追加に備える。
本発明の薄膜トランジスター基板は、前記ゲートラインと同一の二重構造で形成され前記画素電極およびデータラインを横切る共通ラインを追加に備え、前記ストレージ下部電極は前記共通ラインの第1導電層から前記画素領域側へ突出して形成される。
本発明の薄膜トランジスター基板は、前記データラインと重なるように前記ゲートラインの間毎に独立して形成され、前記第１導電層または前記ゲートラインのような二重構造で成るリペアラインを追加に備える。
本発明の薄膜トランジスター基板は、画素電極の両側部と重なるように前記ゲートラインの第2導電層から突出した遮光パターンを追加に備え、前記ストレージ下部電極は前記遮光パターンと重なるように形成される。
本発明の薄膜トランジスター基板は、前記ゲートラインと接続された前記二重構造のゲートパッド下部電極と前記ゲート絶縁膜および保護膜を貫通するコンタクトホールを通じて前記ゲートパッド下部電極と接続されたゲートパッド上部電極を含むゲートパッドを追加に備える。
本発明の薄膜トランジスター基板は、前記データラインと接続されたデータパッド下部電極と前記保護膜を貫通するコンタクトホールを通じてデータパッド下部電極と接続されたデータパッド上部電極を含むデータパッドを追加に備える。
本発明の薄膜トランジスター基板は、前記ゲートラインは前記第2導電層上に積層された第3導電層を追加に備える。
前記ゲートラインと接続された前記薄膜トランジスターのゲート電極も前記二重構造で形成される。
本発明の実施例による液晶表示装置の製造方法は、第1マスクであるハーフトーンマスクを利用して基板上に透明導電層を含む二重構造のゲートラインおよびゲート電極と、前記透明導電層だけでなるストレージ下部電極を含むゲートパターンを形成する段階と；前記ゲートパターンを覆うゲート絶縁膜を形成する段階と；第2マスクである回折露光マスクを利用して前記ゲート絶縁膜上に半導体パターンと、その上に重なるデータラインおよびソース電極とドレーン電極を含むソース／ドレーンパターンを形成する段階と；前記ソース／ドレーンパターンを覆う保護膜を形成し、第3マスクを利用して前記ドレーン電極を露出させるコンタクトホールを形成する段階と；第4マスクを利用して前記保護膜上に前記コンタクトホールを通じて前記ドレーン電極と接続され前記ストレージ下部電極と重なる画素電極を形成する段階を含む。
前記ゲートパターンを形成する段階は、前記基板上に前記透明導電層である第1導電層と、第2導電層を積層する段階と；前記第2導電層上に前記ハーフトーンマスクを利用したフォトリソグラフィー工程で互いに異なる厚さを有する第1および第2フォトレジストパターンを形成する段階と；前記第1および第2フォトレジストパターンを利用した蝕刻工程で前記第1および第2導電層をパターニングして前記二重構造のゲートラインおよびゲート電極と、前記第2導電層が残存するストレージ下部電極を形成する段階と；アッシング工程で第1フォトレジストパターンを薄くし前記第2フォトレジストパターンを除去する段階と；前記アッシングされた第1フォトレジストパターンを利用した蝕刻工程で前記ストレージ下部電極上の第2導電層を除去する段階と；前記アッシングされた第1フォトレジストパターンを除去する段階を含む。
前記ストレージ下部電極は前記ゲートラインの第１導電層から前記画素領域側へ突出して形成される。
前記ゲートパターンを形成する段階は、前記画素電極およびデータラインを横切り前記ストレージ下部電極を含む透明導電層だけで成る共通ラインを形成する段階を追加に含む。
前記ゲートパターンを形成する段階は、前記画素電極およびデータラインを横切り前記二重構造の共通ラインを形成する段階を追加に含み、前記ストレージ下部電極は前記共通ラインの第1導電層から前記画素領域側へ突出して形成される。
前記ゲートパターンを形成する段階は、前記ゲートラインの間毎に独立して前記データラインと重なり、前記第1導電層または前記二重構造で成るリペアラインを形成する段階を追加に含む。
前記ゲートパターンを形成する段階は、前記画素電極の両側部と重なるように前記ゲートラインの第2導電層から突出した遮光パターンを形成する段階を追加に含み、前記ストレージ下部電極は前記遮光パターンと重なるように形成される。
前記ゲートラインと接続された前記二重構造のゲートパッド下部電極を形成する段階と；前記ゲート絶縁膜および保護膜を貫通する第2コンタクトホールを形成する段階と；前記第2コンタクトホールを通じて前記ゲートパッド下部電極と接続されたゲートパッド上部電極を形成する段階を追加に含む。
前記データラインと接続されたデータパッド下部電極を形成する段階と；前記保護膜を貫通する第3コンタクトホールを形成する段階と；前記第3コンタクトホールを通じて前記データパッド下部電極と接続されたデータパッド上部電極を形成する段階を追加に含む。
前記ゲートパターンを形成する段階は、前期第2導電層と共にパターニングされる第3導電層を形成する段階を追加に含む。
前記二重構造の第1および第2導電層は一定の段差を有するように形成される。
本発明による液晶表示装置およびその製造方法は、ストレージキャパシタの上下部電極を全て透明導電層で形成することにより、開口率の減少なく両電極の重なる面積を増大させてストレージキャパシタの容量を増加させることができるようになる。
特に、本発明による液晶表示装置およびその製造方法は、ハーフトーンマスクを利用して二重(または三重)構造のゲートパターンと共に単一層構造のストレージ下部電極(または共通ライン)を一つのマスク工程で形成することにより、工程を単純化し得るようになる。延いては、本発明による液晶表示装置およびその製造方法は、ハーフトーンマスク工程で二重(または三重)構造のゲートパターンの第1および第2導電層が階段形態で一定の段差を有するようになるため、第1および第2導電層の急勾配に因るソース／ドレーンパターンの断線を防止し得るようになる。
また、本発明による液晶表示装置およびその製造方法は、広いフォトレジストパターンを相対的に薄く形成する場合にはハーフトーンマスクを、狭いフォトレジストパターンを相対的に薄く形成する場合には回折露光マスクを利用することにより工程効率を向上させることができるようになる。
以下、図4〜図20を参照して本発明の望ましい実施例について説明する。
図4は本発明の実施例による薄膜トランジスター基板を図示した平面図であり、図5は図4に図示された薄膜トランジスター基板をII−II’、III−III’、IV−IV’線に沿って切断して図示した断面図である。
図4と図5に図示された薄膜トランジスター基板は、下部基板142上にゲート絶縁膜144を間に置き交差するように形成されたゲートライン102およびデータライン104と、その交差部と隣接した薄膜トランジスター106と、その交差構造で設けられた画素領域に形成された画素電極118を備える。そして、薄膜トランジスター基板は画素電極118と、前端ゲートライン102と接続されたストレージ下部電極122と重なって形成されたストレージキャパシタ120と、ゲートライン102に接続されたゲートパッド126と、データライン104と接続されたデータパッド134を備える。
薄膜トランジスター106はゲートライン102に供給されるスキャン信号に応答してデータライン104に供給される画素信号が画素電極118に充電されて維持されるようになる。これのために、薄膜トランジスター106はゲートライン102と接続された電極108、データライン104と接続されたソース電極110、ソース電極110と対向して画素電極118と接続されたドレーン電極112、ゲート絶縁膜144を間に置きゲート電極108と重なってソース電極110とドレーン電極112との間にチャンネルを形成する活性層114、ソース電極110およびドレーン電極112とのオーミック接触のためにチャンネル部を除いた活性層114上に形成されたオーミック接触層146を備える。
ここで、ゲートライン102およびゲート電極108は、透明導電層で成る第1導電層101と、その上に金属層で成る第2導電層103が積層された二重構造を有する。
そして、活性層114およびオーミック接触層146を含む半導体パターン148は、データライン104とも重なるように形成される。
ゲートライン102とデータライン104との交差で定義された画素領域には画素電極118が形成される。画素電極118は保護膜150を貫通する第1コンタクトホール116を通じてドレーン電極112と接続される。このような画素電極118は薄膜トランジスター106から供給された画素信号を充電して図示していないカラーフィルター基板に形成される共通電極と電位差を発生させるようになる。この電位差により薄膜トランジスター基板とカラーフィルター基板に位置する液晶が誘電異方性により回転するようになり、図示していない光源から画素電極118を経由して入射される光量を調節してカラーフィルター基板側へ透過させるようになる。
ストレージキャパシタ120はゲートライン102の第1導電層101から画素領域側へ突出したストレージ下部電極122がゲート絶縁膜114および保護膜150を間に置き画素電極118と重なって形成される。ストレージ下部電極122は透明導電層である第1導電層101で形成されるため、開口率の減少なしに画素電極118との重なる面積を増大させることができるようになる。これによって、開口率の減少なしにストレージキャパシタ120の容量を増加させることができるようになるため、画素電極118に充電された信号を一層安定的に維持させることができるようになる。
ゲートライン102はゲートパッド126を通じてゲートドライバー(図示せず)と接続される。ゲートパッド126はゲートライン102から延長されたゲートパッド下部電極128と、保護膜150およびゲート絶縁膜144を貫通する第2コンタクトホール130を通じてゲートパッド下部電極128と接続されたゲートパッド上部電極132で構成される。ゲートパッド下部電極128はゲートライン102のように第１および第2導電層101,103が積層された二重構造を有する。
データライン104はデータパッド134を通じてデータドライバー(図示せず)と接続される。データパッド134はデータライン104から延長されたデータパッド下部電極136と、保護膜150を貫通する第3コンタクトホール138を通じてデータパッド下部電極136と接続されたデータパッド上部電極140で構成される。データパッド下部電極136の下にはオーミック接触層146および活性層114を含む半導体層148が重なって形成される。
このように、本発明の実施例による薄膜トランジスター基板は、画素電極118と重なるストレージ下部電極122を透明導電層で形成することにより開口率の減少なしにストレージキャパシタ120の容量を増大させることができるようになる。これによって、ゲートライン102は画素電極118との重なる面積を考慮せずにその線幅を減少させることができるので高精細化に有利である。
このような構成を有する本発明の実施例による薄膜トランジスター基板は次の通り4マスク工程で形成される。
図6Aと図6Bは本発明の実施例による薄膜トランジスター基板の製造方法のうち第1マスク工程を説明するための平面図と断面図であり、図7A〜図7Eは第1マスク工程を具体的に説明するための断面図である。
第1マスク工程で下部基板142上にゲートライン102、ゲートライン102と接続されたゲート電極108およびゲートパッド下部電極128とストレージ下部電極122を含むゲートパターンが形成される。これらのうちゲートライン102、ゲート電極108、ゲートパッド下部電極128は、第1および第2導電層101,103が積層された二重層構造で、ストレージ下部電極122はゲートライン102の第1導電層101が延長された単一層構造で形成される。このように二重層および単一層構造を有するゲートパターンは、ハーフトーンマスク160を利用することにより一つのマスク工程で形成される。
具体的に、図7Aに図示された通り、下部基板142上にスッタリング方法などの蒸着方法により第1および第2導電層101,103が積層され、その上にフォトレジスト167が形成される。第1導電層101にはインジウム錫酸化物ITO、錫酸化物TO、インジウム亜鉛酸化物IZOなどのような導電物質が利用される。第2導電層103にはMo、Cu、Al、Ti、Cr、MoW、AlNdのような金属物質が利用される。
その次に、ハーフトーンマスク160を利用したフォトリソグラフィー工程でフォトレジスト107を露光および現象することにより、図7Bに図示された通り、段差を有するフォトレジストパターン168が形成される。
ハーフトーンマスク160は透明な石英(SiO2)基板166と、その上に形成された遮断層162および部分透過層164を備える。ここで、遮断層162はゲートパターンが形成される領域に位置して紫外線UVを遮断することにより現象後に第1フォトレジストパターン168Aが残るようにする。部分透過層164はストレージ下部電極が形成される領域に位置して紫外線UVを部分的に透過させることにより現象後に第1フォトレジストパターン168Aより薄い第2フォトレジストパターン168Bが残るようにする。これのために、遮断層162はクロムCr，CrOxなどのような金属で、部分透過層164はMoSixなどで形成される。このようなハーフトーンマスク以外にも回折露光マスクを適用することもできる。
次に、段差を有するフォトレジストパターン168を利用した蝕刻工程で第1および第2導電層101，103をパターニングすることにより、図7Cに図示された通り、二重層構造のゲートパターンが形成される。
その次に、酸素O2、プラズマを利用したアッシング工程でフォトレジストパターン168をアッシングすることにより、図7Dに図示された通り、第1フォトレジストパターン168Aは厚さが薄くなり、第2フォトレジストパターン168Bは除去される。そして、アッシングされた第1フォトレジストパターン168Aを利用した蝕刻工程でストレージ下部電極122上の第2導電層103が除去される。これによって、ストレージ下部電極122はゲートライン102に含まれた第2導電層103とのミス−アライン(Miss−Align)なしに第1導電層101だけで形成されることができるようになる。この際、アッシングされた第1フォトレジストパターン68Aによりパターニングされた第2導電層103の両側部が一度更に蝕刻されることによりゲートパターンの第1および第2導電層101，103は階段形態で一定の段差を有するようになる。これによって、第1および第2導電層101，103の側面部が高い急勾配を有するようになる場合、その上で発生し得るソース／ドレーン金属層の断線不良を防止することができるようになる。
一方、第1および第2導電層101，103の蝕刻工程では湿式または乾式蝕刻工程が選択的に利用される。例えば、第1および第2導電層191，193を全て乾式蝕刻工程で蝕刻する場合、図7Cの通り、第1および第2導電層101，103の蝕刻工程と、図7Dの通り、フォトレジストパターン168のアッシング工程および露出された第2導電層103の蝕刻工程を同一のチャンバーで連続的に行うことができるので、工程が単純化される利点がある。
また、露出された第2導電層103の蝕刻工程は、湿式蝕刻工程で行っても良い。別の例としては、図7Cの通り、第1および第2導電層101，103を湿式蝕刻工程で行い、図7Dの通り、アッシング工程および露出された第2導電層103の蝕刻工程全てを乾式蝕刻工程で行うか、露出された第2導電層103の蝕刻工程だけを湿式工程で行っても良い。また、第2導電層103は湿式蝕刻で行い、第1導電層101は乾式蝕刻で行うか、第2導電層103は乾式蝕刻で行い、第1導電層101は湿式蝕刻で行った後にアッシング工程および露出された第2導電層103の蝕刻工程全てを乾式蝕刻工程で行うか、露出された第2導電層103の蝕刻工程だけを湿式蝕刻工程で行っても良い。
従って、高精細のモデルに適用される場合には乾式蝕刻工程が有利であり、大面積モデルに適用される場合には湿式蝕刻工程が有利であり、第2導電層103がMoである場合には乾式蝕刻が、CuやAlである場合には湿式蝕刻工程が有利である。
そして、ストリップ工程でゲートパターン上に残存していた第１フォトレジストパターン168Aが、図7Cに図示された通り、除去される。
図8Aと図8Bは本発明の実施例による薄膜トランジスター基板の製造方法のうち第2マスク工程を説明するための平面図と断面図であり、図9A〜図9Eは第2マスク工程を具体的に説明するための断面図らである。
ゲートパターンが形成された下部基板142上にゲート絶縁膜144が形成され、その上に第2マスク工程でデータライン104、ソース電極110、ドレーン電極112、データパッド下部電極136を含むソース／ドレーンパターンと、ソース／ドレーンパターンの背面に沿って重なる活性層114およびオーミック接触層146を含む半導体パターン148が形成される。このような半導体パターン148とソース／ドレーンパターンは回折露光マスクを利用した一つのマスク工程で形成される。
具体的に、ゲートパターンが形成された下部基板142上にゲート絶縁膜144、非晶質シリコン層115、不純物ｎ＋またはｐ＋ドーピングされた非晶質シリコン層145、ソース／ドレーン金属層105が順次に形成される。例えば、ゲート絶縁膜144、非晶質シリコン層115、不純物ドーピングされた非晶質シリコン層145はPECVD方法で、ソース／ドレーン金属層105はスパッタリング方法で形成される。ゲート絶縁膜144にはシリコン酸化物SiOx、シリコン窒化物SiNxなどのような無機絶縁物質が、ソース／ドレーン金属層105にはCr、Mo、MoW、Al／Cr、Cu、Al(Nd)、Al／Mo、Al(Nd)／Al、Al(Nd)／Cr、Mo／Al(Nｄ)／Mo、Cu／Mo、Ti／Al(Nd)／Tiなどが利用され、二重層の例えばAl/Crである場合、Crを先ず形成した後にAlを形成することを言う。
そして、ソース／ドレーン金属層105上にフォトレジスト219が塗布された後、回折露光マスク210を利用したフォトリソグラフィー工程でフォトレジスト219を露光および現象することにより、図9Bに図示された通り、段差を有するフォトレジストパターン220が形成される。
回折露光マスク210は透明な石英基板212と、その上にCr、CrOxなどのような金属層で形成された遮断層214および回折露光用スリット216を備える。遮断層214は半導体パターンおよびソース／ドレーンパターンが形成される領域に位置して紫外線を遮断することにより現象後に第1フォトレジストパターン220Aが残るようにする。回折露光用スリット216は薄膜トラジスターのチャンネルが形成される領域に位置して紫外線を回折させることにより現象後に第1フォトレジストパターン220Aより薄い第2フォトレジストパターン220Bが残るようにする。
次に、段差を有するフォトレジストパターンを利用した蝕刻工程でソース／ドレーン金属層105がパターニングされることにより、図9Cに図示された通り、ソース／ドレーンパターンと、その下の半導体パターン148が形成される。この場合、ソース／ドレーンパターンのうちソース電極110とドレーン電極112は一体化された構造を有する。
その次に、酸素O２プラズマを利用したアッシング工程でフォトレジストパターン220をアッシングすることにより、図9Dに図示された通り、第1フォトレジストパターン220Aは薄くなり、第2フォトレジストパターン220Bは除去される。そして、アッシングされた第1フォトレジストパターン220Aを利用した蝕刻工程で第2フォトレジストパターン220Bの除去で露出されたソース／ドレーンパターンと、その下のオーミック接触層146が除去されることによりソース電極110とド連電極112は分離され活性層114が露出される。これによって、ソース電極110とドレーン電極112の間には活性層114で成るチャンネルが形成される。この際、アッシングされた第1フォトレジストパターン220Aに従ってソース／ドレーンパターンの両側部が一度更に蝕刻されることによりソース／ドレーンパターンと半導体パターン148は階段形態で一定の段差を有するようになる。
そして、ストリップ工程でソース／ドレーンパターン上に残存していた第1フォトレジストパターン220Aが図9Eの通り除去される。
図10A〜図10Cは本発明の実施例による薄膜トランジスター基板の製造方法のうち第3マスク工程を説明するための平面図および断面図である。
第3マスク工程でソース／ドレーンパターンが形成されたゲート絶縁膜144上に多数のコンタクトホールら116，130，138を含む保護膜150が形成される。
保護膜150はPECVD、スピンコーティングなどの方法でソース／ドレーンパターンが形成されたゲート絶縁膜144上に形成される。保護膜150にはゲート絶縁膜144のような無機絶縁物質または誘電常数が小さいアクリル系有機化合物、BCBまたはPFCBなどのような有機絶縁物質が利用される。次に、フォトリソグラフィー工程および蝕刻工程で保護膜150がパターニングされることによりドレーン電極112を露出させる第1コンタクトホール116、ゲートパッド下部電極128を露出させる第2コンタクトホール130、データパッド下部電極136を露出させる第3コンタクトホール138が形成される。
一方、ソース／ドレーン金属としてMoを利用する場合、第1コンタクトホール116および第3コンタクトホール138は、図10Cの通り、活性層114まで貫通するように形成される。
図11Aと11Bは本発明の実施例による薄膜トランジスター基板の製造方法のうち第4マスク工程を説明するための平面図と断面図である。
第4マスク工程で保護膜150上に画素電極118、ゲートパッド上部電極112、データパッド上部電極140を含む透明導電層パターンが形成される。
透明導電層パターンは保護膜150上にスパッタリングなどのような蒸着方法で透明導電層を形成してフォトリソグラフィー工程および蝕刻工程でパターニングすることにより形成される。透明導電層には前述したゲートパターンの第1導電層101のようにITO、TO、IZOなどが利用される。画素電極118は第1コンタクトホール116を通じてドレーン電極112と、ゲートパッド上部電極132は第2コンタクトホール130を通じてゲートパッド下部電極128と、データパッド上部電極140は第3コンタクトホール138を通じてデータパッド下部電極136と接続される。
このように、本発明の実施例による薄膜トランジスター基板の製造方法は、ハーフトーンマスクを利用して二重層構造のゲートパターンと共に単一層構造のストレージ下部電極122を形成することにより第4マスク工程で工程を単純化することができるようになる。そして、本発明の実施例による薄膜トランジスター基板の製造方法は、ストレージ下部電極122のように相対的に広い面積に対応するフォトレジストパターンの厚さを相対的に薄く形成しようとする場合にはハーフトーンマスクを、薄膜トランジスター106のチャンネルのように相対的に狭い面積に対応するフォトレジストパターンの厚さを相対的に薄く形成しようとする場合には回折露光マスクを利用することにより工程の効率を向上させることができるようになる。
図12は本発明の第2実施例による薄膜トランジスター基板において第1マスク工程により形成されたゲートパターンを図示した断面図である。
図12に図示されたゲートパターンは第1乃至第3導電層201，203，205が積層された三重構造のゲートライン202、ゲート電極208、ゲートパッド下部電極228と、ゲートライン202の第1導電層201が画素領域側へ延長されて形成されたストレージ下部電極222を含む。このような三重および単一層構造を含むゲートパターンは、前述した通り、ハーフトーンマスクを利用した一つのマスク工程で形成される。三重構造のゲートパターンは、ライン抵抗が減少されるため大面積のパネルまたは高精細パネルに適合である。第1導電層201にはITO、IZO、TOなどのような透明導電層が、第2導電層203にはMo、Ti、Cu、Al(Nd)系などの金属層が、第3導電層205にはCu、Al、Tl、Mo、Al(Nd)系などのような金属層で形成され、第2および第3導電層203，205はこれら群の組み合わせにより形成されることができる。例えば、Mo／ITO、Al(Nd)／ITO、Cu／ITO、Cu／Ti／ITO、Cu／Mo／ITO、Cu／Mo＋Ti／ITO、Al(Nd)／Mo／ITOなどで形成され、二重層以上の例えばMo／ITOである場合、ITOを先ず形成した後にMoを形成することを言う。
図13は本発明の第3実施例による薄膜トランジスター基板を図示した平面図であり、図14は図13に図示された薄膜トランジスター基板をII−II’、III−III’、IV−IV’、Ｖ−Ｖ’線に沿って切断して図示した断面図である。
図13と図14に図示された薄膜トランジスター基板は、図4と図5に図示された薄膜トランジスター基板と対比してデータライン104と重なるリペアライン170を追加に備えたことを除いては同一の構成要素らを備えている。従って、重複する構成要素らについての説明は省略することにする。
リペアライン170はデータライン104の断線不良時にレーザーなどを利用したウェルディング(Welding)方法でデータライン104と接続されることにより断線されたデータライン104がリペアされるようになる。このようなリペアライン170はゲートライン102、ゲート電極108、ゲートパッド下部電極128、ストレージ下部電極122を含むゲートパターンと共にハーフトーンマスク工程によりストレージ下部電極122のような単一層構造で形成されるか、ゲートライン102のような二重(または三重)構造で形成される。そして、リペアライン170は同一層に形成されたゲートライン102とショットされないようにゲートライン102の間毎に独立して形成されてフローティングされるようにする。
図15は本発明の第4実施例による薄膜トランジスター基板を図示した平面図であり、図16は図15に図示された薄膜トランジスター基板をII−II’、III−III’、IV−IV’、VI−VI’線に沿って切断して図示した断面図である。
図15と図16に図示された薄膜トランジスター基板は、図4と図5に図示された薄膜トランジスター基板と対比して画素電極118の両側部と重なる遮光パターン172を追加に備えたことを除いては同一の構成要素らを備えている。従って、重複する構成要素らについての説明は省略することにする。
遮光パターン172は画素電極118の両側部と重なるようにゲートライン102から第2導電層103が伸長されて形成され、ストレージ下部電極122は工程上遮光パターン172と重なるように形成される。このような遮光パターン172は寄生キャパシタ減少のためにデータライン104と画素電極118との間の間隔を増大させようとする場合、データライン104と画素電極118との間の光漏れを防止する。このような遮光パターン172はゲートライン102、ゲート電極108、ゲートパッド下部電極128、ストレージ下部電極122を含むゲートパターンと共にハーフトーンマスク工程によりゲートパターンの第2導電層103で形成され、その下部には第1導電層101であるストレージ下部電極122が重なる。
図17は本発明の第5実施例による薄膜トランジスター基板を図示した平面図であり、図18は図17に図示された薄膜トランジスター基板をVII−VII’、III−III’、IV−IV’線に沿って切断して図示した断面図である。
図17と図18に図示された薄膜トランジスター基板は、図4と図5に図示された薄膜トランジスター基板と対比してストレージキャパシタ180が共通ライン182および画素電極118と重なって形成されたことを除いては同一の構成要素らを備えている。従って、重複する構成要素らについての説明は省略することにする。
ストレージキャパシタ180は共通ライン182がゲート絶縁膜144および保護膜150を間に置き画素電極118と重なって形成される。共通ライン182はゲートライン102と並んで画素電極118およびデータライン104を横切って形成される。このような共通ライン182はハーフトーンマスク工程でゲートライン102、ゲート電極108、ゲートパッド下部電極128を含むゲートパターンと共に形成される。この際、共通ライン182はハーフトーンマスクの部分透過部を利用して二重(または三重)構造のゲートパターンとは異に透明導電層である第1導電層101だけで形成される。これによって、ストレージキャパシタ180の上下部電極である画素電極118と共通ライン182が全て透明導電層で形成されるため、開口率の減少なしに両電極118，182の重なる面積を増大させてストレージキャパシタ180の容量を増大させることができるようになる。
図19は本発明の第6実施例による薄膜トランジスター基板を図示した平面図であり、図20は図19に図示された薄膜トランジスター基板をVIII−VIII’、III−III’、IV−IV’線に沿って切断して図示した断面図である。
図19と図20に図示された薄膜トランジスター基板は、図4と図5に図示された薄膜トランジスター基板と対比してストレージキャパシタ190が共通ライン192およびそれと接続されたストレージ下部電極194と、画素電極118と重なって形成されたことを除いては同一の構成要素らを備えている。従って、重複した構成要素らについての説明は省略することにする。
ストレージキャパシタ190は共通ライン192およびストレージ下部電極194がゲート絶縁膜144および保護膜150を間に置き画素電極118と重なって形成される。共通ライン192はゲートライン102と並んで画素電極118およびデータライン104を横切る二重(または三重)構造で形成され、ストレージ下部電極194は各画素領域で共通ライン192の第1導電層101、即ち、透明導電層が突出して形成される。このような共通ライン192およびストレージ下部電極194はハーフトーンマスク工程でゲートライン102、ゲート電極108、ゲートパッド下部電極128を含むゲートパターンと共に形成される。この際、ストレージ下部電極194はハーフトーンマスクの部分透過部を利用して二重(または三重)構造のゲートパターンおよび共通ライン192とは異に透明導電層である第1導電層101だけで形成される。これによって、開口率の減少なしにストレージ下部電極194と画素電極118との重なる面積を増大させてストレージキャパシタ190の容量を増大させることができるようになる。また、共通ライン192がゲートパターンのように二重(または三重)構造で形成されてライン抵抗が減少するようになるので、そのライン幅を減少させて開口率とデータライン104との交差に因る寄生キャパシタを最小化することができるようになる。
このように、本発明による液晶表示装置およびその製造方法は、ストレージキャパシタの上下部電極を全て透明導電層で形成することにより開口率の減少なしに両電極の重なる面積を増大させてストレージキャパシタの容量を増大させることができるようになる。
特に、本発明による液晶表示装置およびその製造方法は、ハーフトーンマスクを利用して二重(または三重)構造のゲートパターンと共に単一層構造のストレージ下部電極(または共通ライン)を一つのマスク工程で形成することにより工程を単純化することができるようになる。延いては、本発明による液晶表示装置およびその製造方法は、ハーフトーンマスク工程で二重(または三重)構造のゲートパターンの第1および第2導電層が階段形態で一定の段差を有するようになるため、第1および第2導電層の急勾配に因るソース／ドレーンパターンの断線を防止することができるようになる。
また、本発明による液晶表示装置およびその製造方法は、広いフォトレジストパターンを相対的に薄く形成する場合にはハーフトーンマスクを、狭いフォトレジストパターンを相対的に薄く形成する場合には回折露光マスクを利用することにより工程の効率を向上させることができるようになる。
以上で説明した内容により当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更および修正が可能であるのを分かるであろう。従って、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるのでなく特許請求の範囲により定められるべきであろう。
従来の薄膜トランジスター基板を部分的に図示した平面図である。 図1に図示された薄膜トランジスター基板をI−I’線に沿って切断して図示した断面図である。 図２に図示された薄膜トランジスター基板の製造方法を説明するための断面図らである。 図２に図示された薄膜トランジスター基板の製造方法を説明するための断面図らである。 図２に図示された薄膜トランジスター基板の製造方法を説明するための断面図らである。 図２に図示された薄膜トランジスター基板の製造方法を説明するための断面図らである。 本発明の実施例による薄膜トランジスター基板を部分的に図示した平面図である。 図４に図示された薄膜トランジスター基板をII−II’、III−III’、IV−IV’線に沿って切断して図示した断面図である。 本発明の実施例による薄膜トランジスター基板の第１マスク工程を説明するための平面図と断面図である。 本発明の実施例による薄膜トランジスター基板の第１マスク工程を説明するための平面図と断面図である。 本発明の第１マスク工程を具体的に説明するための断面図である。 本発明の第１マスク工程を具体的に説明するための断面図である。 本発明の第１マスク工程を具体的に説明するための断面図である。 本発明の第１マスク工程を具体的に説明するための断面図である。 本発明の第１マスク工程を具体的に説明するための断面図である。 本発明の実施例による薄膜トランジスター基板の第２マスク工程を説明するための平面図と断面図である。 本発明の実施例による薄膜トランジスター基板の第２マスク工程を説明するための平面図と断面図である。 本発明の第２マスク工程を具体的に説明するための断面図である。 本発明の第２マスク工程を具体的に説明するための断面図である。 本発明の第２マスク工程を具体的に説明するための断面図である。 本発明の第２マスク工程を具体的に説明するための断面図である。 本発明の第２マスク工程を具体的に説明するための断面図である。 本発明の実施例による薄膜トランジスター基板の第３マスク工程を説明するための平面図と断面図である。 本発明の実施例による薄膜トランジスター基板の第３マスク工程を説明するための平面図と断面図である。 本発明の実施例による薄膜トランジスター基板の第３マスク工程を説明するための平面図と断面図である。 本発明の実施例による薄膜トランジスター基板の第４マスク工程を説明するための平面図と断面図である。 本発明の実施例による薄膜トランジスター基板の第４マスク工程を説明するための平面図と断面図である。 本発明の第2実施例による薄膜トランジスター基板におけるゲートパターンを図示した断面図である。 本発明の第3実施例による薄膜トランジスター基板を部分的に図示した平面図である。 図13に図示された薄膜トランジスター基板をII−II’、III−III’、IV−IV’、Ｖ−Ｖ’線に沿って切断して図示した断面図である。 本発明の第４実施例による薄膜トランジスター基板を部分的に図示した平面図である。 図15に図示された薄膜トランジスター基板をII−II’、III−III’、IV−IV’、VI−VI’線に沿って切断して図示した断面図である。 本発明の第5実施例による薄膜トランジスター基板を部分的に図示した平面図である。 図17に図示された薄膜トランジスター基板をIII−III’、IV−IV’、VII−VII’線に沿って切断して図示した断面図である。 本発明の第6実施例による薄膜トランジスター基板を部分的に図示した平面図である。 図19に図示された薄膜トランジスター基板をIII−III’、IV−IV’、VIII−VIII’線に沿って切断して図示した断面図である。
符号の説明
2，102：ゲートライン
4，104：データライン
6，106：薄膜トランジスター
8，108：ゲート電極
10，110：ソース電極
12，112：ドレーン電極
14，114：活性層
16，24，30，38，116，130，138：コンタクトホール
18，118：画素電極
20，120，180，190：ストレージキャパシタ
22：ストレージ上部電極
26．126：ゲートパッド
28，128：ゲートパッド下部電極
32，132：ゲートパッド上部電極
34，134：データパッド
36，136：データパッド下部電極
40，140：データパッド上部電極
42，142：基板
44，144：ゲート絶縁膜
48，146：オーミック接触層
50，150：保護膜
101：第1導電層
103：第2導電層
105：ソース／ドレーン金属層
115：非晶質シリコン層
122，194：ストレージ下部電極
145：不純物ドーピングされた非晶質シリコン層
148：半導体パターン
160：ハーフトーンマスク
162，214：遮断層
164：部分透過層
166，212：石英基板
167，219：フォトレジスト
168，220：フォトレジストパターン
168A，220A：第1フォトレジストパターン
168B，220B：第2フォトレジストパターン
170：リペアライン
172：遮光パターン
182，192：共通ライン
210：回折露光マスク
216：スリット

Claims (4)

  1. ハーフトーンマスクを利用した第１マスク工程で基板上に第１導電層及び第２導電層を含む二重層構造のゲートライン、ゲート電極及びゲートパッド下部電極と前記ゲートラインの前記第１導電層から延長された単一層構造のストレージ下部電極と、前記ゲートラインの前記第２導電層から突き出された単一層構造の遮光パターンを含むゲートパターンを形成する段階と、
    前記ゲートパターンを覆うゲート絶縁膜を形成する段階と、
    回折露光マスクを利用した第２マスク工程で前記ゲート絶縁膜上にデータライン、ソース電極、ドレーン電極、データパッド下部電極を含むソース/ドレーンパターンと前記ソース/ドレーンパターンの背面に沿って重なる活性層及びオーミック接触層を含む半導体パターンを形成する段階と、
    前記ソース/ドレーンパターンを覆う保護膜を形成し、第３マスク工程で前記ドレーン電極を露出させる第１コンタクトホールと、前記ゲートパッド下部電極を露出させる第２コンタクトホール及び前記データパッド下部電極を露出させる第３コンタクトホールを形成する段階と、
    前記第１ないし第３コンタクトホールが形成された前記保護膜上に第３導電層を形成した後、第４マスク工程で前記第３導電層をパターニングして前記第１コンタクトホールを通じて前記ドレーン電極と接続される画素電極、前記第２コンタクトホールを通じて前記ゲートパッド下部電極と接続されるゲートパッド上部電極、
    前記第３コンタクトホールを通じて前記データパッド下部電極と接続されるデータパッド上部電極を含む透明導電パターンを形成する段階を含み、
    前記ゲートパターンを形成する段階は、
    前記基板上に前記第１及び第２導電層を積層する段階と、
    前記第２導電層上に前記ハーフトーンマスクを利用したフォトリソグラフィー工程で互いに異なる厚さを有する第１及び第２フォトレジストパターンを形成する段階と、
    前記第１及び第２フォトレジストパターンを利用した蝕刻工程で前記第１及び第２導電層をパターニングして前記二重層構造のゲートライン及びゲート電極と、ストレージ下部電極を形成する段階と、
    前記二重層構造のゲートライン、ゲート電極及びストレージ下部電極を形成した後、アッシング工程で前記第１フォトレジストパターンを薄くし前記第２フォトレジストパターンは除去する段階と、
    前記第１フォトレジストパターンを利用した蝕刻工程で前記二重層構造のストレージ下部電極の第２導電層の一部を除去して前記第１及び第２導電層に一定の段差を形成し、前記第１導電層に形成される前記ストレージ下部電極と前記第２導電層に形成された前記遮光パターンを形成する段階と、
    前記第１フォトレジストパターンを除去する段階を含み、
    前記第１及び第３導電層は透明導電層であり、
    前記遮光パターンは前記画素電極の両側部及び前記ストレージ下部電極と重なることを
    特徴とする液晶表示装置の製造方法。
  2. 前記単一層構造のストレージ下部電極は前記ゲートラインの第１導電層から画素領域側へ突き出して形成されたことを特徴とする請求項１記載の液晶表示装置の製造方法。

  3. 前記ゲートパターンを形成する段階は前記ゲートラインの間毎に独立的に前記データラインと重なるリペアラインを形成する段階を追加に含むことを特徴とする請求項１記載の液晶表示装置の製造方法。
  4. 前記リペアラインは、単一層構造の前記ストレージ下部電極とともに形成されるか、二重層構造の前記ゲートラインとともに形成されることを特徴とする請求項３に記載の液晶表示装置の製造方法。
JP2005155519A 2004-05-27 2005-05-27 液晶表示装置およびその製造方法 Expired - Fee Related JP4754877B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2004-037770 2004-05-27
KR1020040037770A KR101086477B1 (ko) 2004-05-27 2004-05-27 표시 소자용 박막 트랜지스터 기판 제조 방법

Publications (2)

Publication Number Publication Date
JP2005338855A JP2005338855A (ja) 2005-12-08
JP4754877B2 true JP4754877B2 (ja) 2011-08-24

Family

ID=35424198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005155519A Expired - Fee Related JP4754877B2 (ja) 2004-05-27 2005-05-27 液晶表示装置およびその製造方法

Country Status (4)

Country Link
US (2) US7351623B2 (ja)
JP (1) JP4754877B2 (ja)
KR (1) KR101086477B1 (ja)
CN (1) CN100397211C (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US8018390B2 (en) * 2003-06-16 2011-09-13 Andrew Llc Cellular antenna and systems and methods therefor
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR101141534B1 (ko) * 2005-06-29 2012-05-04 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7541253B1 (en) * 2005-10-05 2009-06-02 National Semiconductor Corporation Method of forming an integrated resistor
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US7452782B2 (en) * 2005-11-21 2008-11-18 Hannstar Display Corp. Image TFT array of a direct X-ray image sensor and method of fabricating the same
US7554619B2 (en) 2005-12-05 2009-06-30 Tpo Displays Corp. Stacked storage capacitor structure for a LTPS TFT-LCD
KR20070071324A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
US20090061941A1 (en) * 2006-03-17 2009-03-05 Steve Clark Telecommunications antenna monitoring system
KR101192626B1 (ko) * 2006-05-12 2012-10-18 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
KR101277218B1 (ko) * 2006-06-29 2013-06-24 엘지디스플레이 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법
KR100983716B1 (ko) * 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101258129B1 (ko) * 2006-07-28 2013-04-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법과 그 리페어 방법
KR20080028640A (ko) * 2006-09-27 2008-04-01 삼성전자주식회사 박막 트랜지스터 제조용 마스크, 이에 의해 제조된 박막트랜지스터 기판 및 이를 이용한 박막 트랜지스터 기판의제조방법
KR101346861B1 (ko) * 2006-11-30 2014-01-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101353269B1 (ko) * 2006-12-11 2014-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
TWI333279B (en) * 2007-01-02 2010-11-11 Au Optronics Corp Method for manufacturing an array substrate
JP5090745B2 (ja) * 2007-01-17 2012-12-05 株式会社ジャパンディスプレイイースト 表示装置および表示装置の製造方法
WO2008136158A1 (ja) * 2007-04-24 2008-11-13 Sharp Kabushiki Kaisha 表示装置用基板、表示装置及び配線基板
TWI346391B (en) * 2007-08-20 2011-08-01 Au Optronics Corp Liquid crystal display device and the manufacturing method thereof
JP4524699B2 (ja) * 2007-10-17 2010-08-18 ソニー株式会社 表示装置
TWI339757B (en) 2007-10-22 2011-04-01 Au Optronics Corp Display device and method of manufacturing the same
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
WO2010029859A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103545342B (zh) * 2008-09-19 2018-01-26 株式会社半导体能源研究所 半导体装置
KR101889287B1 (ko) 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101961632B1 (ko) 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN101728398A (zh) * 2008-10-28 2010-06-09 奇美电子股份有限公司 薄膜晶体管基板、显示面板、显示装置及其制造方法
JP5122654B2 (ja) * 2008-11-19 2013-01-16 シャープ株式会社 アクティブマトリクス基板、液晶表示パネル、液晶表示装置、アクティブマトリクス基板の製造方法、液晶表示パネルの製造方法、及び、液晶表示パネルの駆動方法
TWI405017B (zh) * 2008-12-18 2013-08-11 Lg Display Co Ltd 顯示裝置之陣列基板及其製造方法
TWI383232B (zh) * 2009-03-19 2013-01-21 Au Optronics Corp 薄膜電晶體陣列基板
WO2011004755A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011007596A1 (ja) * 2009-07-15 2011-01-20 シャープ株式会社 液晶表示装置
TWI626731B (zh) 2009-08-07 2018-06-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5683179B2 (ja) * 2009-09-24 2015-03-11 株式会社半導体エネルギー研究所 表示装置の作製方法
CN102034751B (zh) * 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
CN102598278B (zh) * 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
JP5771365B2 (ja) * 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
WO2011114404A1 (ja) * 2010-03-19 2011-09-22 シャープ株式会社 アクティブマトリクス基板
KR101749265B1 (ko) * 2010-04-30 2017-06-21 삼성디스플레이 주식회사 어레이 기판 및 그 제조 방법
US8592811B2 (en) * 2010-05-11 2013-11-26 Sharp Kabushiki Kaisha Active matrix substrate and display panel
TWI472039B (zh) * 2010-06-01 2015-02-01 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製作方法
CN102270604B (zh) 2010-06-03 2013-11-20 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101808527B1 (ko) * 2011-03-08 2017-12-13 엘지디스플레이 주식회사 박막트랜지스터의 제조방법
CN102650783A (zh) * 2011-12-29 2012-08-29 京东方科技集团股份有限公司 一种显示装置、tft-lcd像素结构及其制作方法
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
CN103137815A (zh) * 2013-02-28 2013-06-05 合肥彩虹蓝光科技有限公司 新型pss基版结构及其制作方法
CN103219284B (zh) * 2013-03-19 2015-04-08 北京京东方光电科技有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
CN103915431B (zh) * 2013-06-17 2017-10-20 上海天马微电子有限公司 一种tft阵列基板、显示装置及阵列基板制作方法
KR102054000B1 (ko) * 2013-09-11 2019-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
US9530808B2 (en) * 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
KR102210524B1 (ko) 2013-11-13 2021-02-03 삼성디스플레이 주식회사 표시패널
CN105223748B (zh) * 2014-06-25 2018-07-13 群创光电股份有限公司 显示面板和应用其显示面板的显示装置
TWI553379B (zh) 2014-06-25 2016-10-11 群創光電股份有限公司 顯示面板和應用其之顯示裝置
CN104505392A (zh) * 2014-12-29 2015-04-08 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、阵列基板的修复方法、显示装置
CN104752344A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN105280552B (zh) * 2015-09-23 2019-03-19 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
KR20170040863A (ko) * 2015-10-05 2017-04-14 삼성디스플레이 주식회사 투광성 도전막 및 이를 포함하는 액정 표시 장치
JP6597192B2 (ja) * 2015-10-30 2019-10-30 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
CN105931995B (zh) * 2016-04-29 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
CN106154666A (zh) * 2016-08-23 2016-11-23 京东方科技集团股份有限公司 一种阵列基板、其驱动方法、液晶显示面板及显示装置
CN109791746B (zh) * 2016-09-29 2021-06-08 夏普株式会社 有源矩阵基板、显示面板以及具备显示面板的显示装置
CN112740309B (zh) * 2018-09-21 2022-09-06 夏普株式会社 显示装置
CN109254431A (zh) * 2018-11-12 2019-01-22 成都中电熊猫显示科技有限公司 阵列基板和阵列基板的断线修复方法
CN109300841B (zh) * 2018-11-16 2019-10-01 成都中电熊猫显示科技有限公司 阵列基板的制造方法
CN109671723A (zh) * 2018-12-20 2019-04-23 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板
CN111338142B (zh) * 2020-04-10 2022-09-06 成都京东方光电科技有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2639980B2 (ja) 1988-09-19 1997-08-13 三洋電機株式会社 液晶表示装置
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP2999858B2 (ja) 1991-07-09 2000-01-17 三洋電機株式会社 容量素子の製造方法
KR940004322B1 (ko) * 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JPH05323375A (ja) 1992-05-25 1993-12-07 Sanyo Electric Co Ltd 液晶表示装置
JPH06208131A (ja) 1993-01-11 1994-07-26 Hitachi Ltd 液晶表示装置
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
TW321731B (ja) * 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR0156202B1 (ko) * 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JPH0974203A (ja) 1995-09-06 1997-03-18 Matsushita Electric Ind Co Ltd 薄膜素子アレイおよびその製造方法
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3205501B2 (ja) 1996-03-12 2001-09-04 シャープ株式会社 アクティブマトリクス表示装置およびその修正方法
KR100213969B1 (ko) * 1996-03-15 1999-08-02 구자홍 액티브 매트릭스의 제조방법 및 구조
JPH10319438A (ja) 1997-05-23 1998-12-04 Sharp Corp アクティブマトリクス基板、その製造方法およびその欠陥修正方法
JP4217287B2 (ja) 1997-11-28 2009-01-28 三菱電機株式会社 Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
KR100351439B1 (ko) * 1999-10-04 2002-09-09 엘지.필립스 엘시디 주식회사 액정표시장치
JP2001339072A (ja) 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
KR20020002089A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 고개구율 액정 표시 소자의 제조방법
US6867823B2 (en) * 2000-08-11 2005-03-15 Hannstar Display Corp. Process and structure for repairing defect of liquid crystal display
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
JP2002141512A (ja) 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
KR100750872B1 (ko) 2001-01-18 2007-08-22 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
KR100379684B1 (ko) * 2001-04-20 2003-04-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 액정표시소자 제조방법
KR100795344B1 (ko) 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR100797374B1 (ko) * 2001-06-05 2008-01-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100480333B1 (ko) 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100436181B1 (ko) 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7569153B2 (en) 2002-05-23 2009-08-04 Lg Display Co., Ltd. Fabrication method of liquid crystal display device
JP3605100B2 (ja) 2002-07-15 2004-12-22 松下電器産業株式会社 液晶表示装置
KR100886241B1 (ko) * 2002-09-10 2009-02-27 엘지디스플레이 주식회사 액정표시소자의 제조방법
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
KR101030545B1 (ko) * 2004-03-30 2011-04-21 엘지디스플레이 주식회사 액정표시소자

Also Published As

Publication number Publication date
KR20050112644A (ko) 2005-12-01
US20050263769A1 (en) 2005-12-01
JP2005338855A (ja) 2005-12-08
US20080143903A1 (en) 2008-06-19
KR101086477B1 (ko) 2011-11-25
US8045072B2 (en) 2011-10-25
CN1702530A (zh) 2005-11-30
CN100397211C (zh) 2008-06-25
US7351623B2 (en) 2008-04-01

Similar Documents

Publication Publication Date Title
JP4754877B2 (ja) 液晶表示装置およびその製造方法
KR101086478B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP4537946B2 (ja) 液晶表示装置及びその製造方法
JP4408271B2 (ja) 液晶表示装置及びその製造方法
KR100476366B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4142672B2 (ja) 液晶表示装置及びその製造方法
KR100556702B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP4107662B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP4532241B2 (ja) 液晶表示パネル及びその製造方法
US7517620B2 (en) Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device
JP3923501B2 (ja) 液晶表示装置及びその製造方法
US7489379B2 (en) Liquid crystal display device and fabricating method thereof
KR101002347B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
JP4537929B2 (ja) 液晶表示装置および液晶表示装置の製造方法
JP2007011343A (ja) 液晶表示装置とその製造方法
JP2005346086A (ja) 液晶表示装置及びその製造方法
US20060139525A1 (en) Liquid crystal display device and method for fabricating the same
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR101116826B1 (ko) 표시 소자용 박막 트랜지스터 기판
KR100900403B1 (ko) 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090526

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090710

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110526

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4754877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees