JP2005346086A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP2005346086A
JP2005346086A JP2005164974A JP2005164974A JP2005346086A JP 2005346086 A JP2005346086 A JP 2005346086A JP 2005164974 A JP2005164974 A JP 2005164974A JP 2005164974 A JP2005164974 A JP 2005164974A JP 2005346086 A JP2005346086 A JP 2005346086A
Authority
JP
Japan
Prior art keywords
electrode
gate
liquid crystal
thin film
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005164974A
Other languages
English (en)
Other versions
JP3923500B2 (ja
Inventor
Byung Chul Ahn
炳 哲 安
Tae Yong Jung
泰 容 鄭
Shiri Lee
志 ▲リ▼ 李
Hee Young Kwack
喜 榮 郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2005346086A publication Critical patent/JP2005346086A/ja
Application granted granted Critical
Publication of JP3923500B2 publication Critical patent/JP3923500B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

【課題】本発明の目的は、工程を単純化しながら透過領域の開口率を増大させられる半透過型液晶表示装置及びその製造方法を提供することである。
【解決手段】この半透過型液晶表示装置は、第1透明導電層を含めるゲートラインと；前記ゲートタインの上の第1絶縁膜と；前記ゲートラインと交差して透過領域と反射領域とを有する画素領域を決定するデーターラインと；前記ゲートライン及びデーターラインと接続された薄膜トランジスターと；第1導電層を含める画素電極と；前記ゲートラインと重畳されたストレージ上部電極を含めるストレージキャパシタと；前記画素電極の第1透明導電層の一部を露出される透過ホールと；前記反射領域に形成され、前記画素電極を前記薄膜トランジスター及びストレージ上部電極と接続させる反射電極とを備えることを特徴とする。
【選択図】 図４

Description

本発明は液晶表示装置に関し、特に工程を単純化し得る半透過型液晶表示装置及びその製造方法に関する。
最近の情報化社会において液晶表示装置はバックライトユニットから入射された光を利用して画像を表示する透過型と、自然光のような外部光を反射させて画像を表示する反射型に大別される。透過型はバックライトユニットの電力消耗が多く、反射型は外部光に依存することにより暗い環境では画像を表示し得ない問題点がある。
このような問題点を解決するために、バックライトユニットを利用する透過モードと外部光を利用する反射モードが選択可能な半透過型液晶表示装置が台頭している。半透過型液晶表示装置は外部光が充分であれば反射モードで、不充分であればバックライトユニットを利用した透過モードで動作するようになるため、透過型より消費電力を減らすことができながら反射型とは異に外部光の制約を受けないようになる。
一般的に、半透過型液晶パネルは、図1に図示された通り、液晶層(図示せず)を間に置き接合されたカラーフィルター基板及び薄膜トランジスター基板と、薄膜トランジスター基板の後に配置されたバックライトユニット60を備えている。このような半透膜型液晶パネルの各画素は反射電極28が形成された反射領域と、反射電極28が形成されていない透過領域に区分される。
カラーフィルター基板は上部基板52の上に形成されたブラックマトリックス(図示せず)及びカラーフィルター54、それらの上に積層された共通電極56及び配向膜(図示せず)で構成される。
薄膜トランジスター基板は下部基板2上に形成されて各画素領域を定義するゲートライン4及びデーターライン(図示せず)、そのゲートライン4及びデーターラインと接続された薄膜トランジスター、画素領域に形成されて薄膜トランジスターと接続された画素電極32、各画素の反射領域に形成され画素電極と重なる反射電極を備えている。
薄膜トランジスターはゲートライン4と接続されたゲート電極6、データーラインと接続されたソース電極16、そのソース電極16と対向するドレイン電極18、ゲート電極6とゲート絶縁膜8を間に置き重なるソース及びドレイン電極16,18の間のチャンネルを形成する活性層10、その活性層10とソース及びドレイン電極16,18とのオーミック接続のためのオーミック接触層12を備えている。このような薄膜トランジスターはゲートライン4のスキャン信号に応答してデーターライン上のビデオ信号が画素電極32に充填されて維持されるようにする。
反射電極28はカラーフィルター基板を通じて入射された外部光をカラーフィルター基板側へ反射させる。この際、反射電極28の下に形成された有機膜24の表面がエンボス形状を有するようになり、その上の反射電極28もエンボス形状を有するようになることにより散乱効果で反射効率が増大される。
画素電極32は薄膜トランジスターを通じて供給された画素信号により共通電極56と電位差を発生させる。この電位差により誘電異方性を有する液晶が回転して反射領域と透過領域夫々の液晶層を経由する光の透過率を調節することにより前記ビデオ信号によって輝度が異なるようになる。
この場合、反射領域と透過領域で液晶層を経由する光経路の長さが同一になるように透過領域で相対的に厚い有機膜24に透過ホール36を形成するようになる。その結果、反射領域に入射された周辺光、即ち、反射光RLが液晶層内で液晶層→反射電極28→液晶層を経由する経路と、透過領域に入射されたバックライトユニット60の透過光TLが液晶層を経由する経路の長さが同一であることにより反射モードと透過モードの透過効率が同じになる。
そして、薄膜トランジスター基板は画素電極32に供給されたビデオ信号が安定的に維持されるようにするために画素電極32と接続されたストレージキャパシタを更に備えている。ストレージキャパシタは画素電極32と接続されたストレージ上部電極20がゲートライン4とゲート絶縁膜8を間に置き重なることにより形成される。ストレージ上部電極20の下には工程上オーミック接触層12及び活性層10が更に重なる。
また、薄膜トランジスター基板は薄膜トランジスターと有機膜24との間の第１保護膜22、有機膜24と反射電極28との間の第2保護膜26、反射電極28と画素電極32との間の第3保護膜30を更に備えている。これによって、画素電極32は第1乃至第3保護膜22,26,30と有機膜24及び反射電極28を貫通する第1及び第2コンタクトホール34,38夫々を通じてドレイン電極18及びストレージ上部電極20と接続される。
このような半透過型液晶パネルにおいて薄膜トランジスター基板は半導体工程を含めると共に多数のマスク工程を必要とすることにより製造工程が複雑であるため、液晶パネルの製造単価上昇の重要な原因になっている。
以下、半透過型薄膜トランジスター基板製造方法を図2A〜図2Fを参照して説明する。
図2Aを参照すると、第1マスク工程を利用して下部基板2上にゲートライン2、ゲート電極6を含めるゲートパターンが形成される。
下部基板2上にスパッタリング方法などの蒸着方法によりゲート金属層が形成される。次に、第1マスクを利用したフォトリソグラフィー工程と蝕刻工程でゲート金属層がパターニングされることによりゲートライン4、ゲート電極8を含めるゲートパターンが形成される。ゲート金属層にはAl、Mo、Cr系などの金属の単一層または二重層構造が利用される。
図2Bを参照すると、ゲートパターンが形成された基板2上にゲート絶縁膜8が形成され、その上に第2マスク工程で活性層10及びオーミック接触層12を含める半導体パターンと；データーライン、ソース電極16、ドレイン電極18、ストレージ上部電極20を含めるソース/ドレインパターンが積層される。
ゲートパターンが形成された下部基板2上にPECVD、スパッタリングなどの蒸着方法によりゲート絶縁膜8、非晶質シリコン層、不純物がドーピングされた非晶質シリコン層、そしてソース／ドレイン金属層が順次に形成される。ゲート絶縁膜8にはシリコン酸化物SiOxまたはシリコン窒化物SiNxなどのような無機絶縁物質が、ソース／ドレイン金属層にはAl、Mo系などの金属の単一層または二重層構造が利用される。
そして、ソース／ドレイン金属層上に第2マスクを利用したフォトリソグラフィー工程でフォトレジストパターンを形成するようになる。この場合、第2マスクには薄膜トランジスターのチャンネル部に回折露光部を有する回折露光マスクを利用することによりチャンネル部のフォトレジストパターンが他のソース／ドレインパターン部より低い高さを有するようにする。
次に、フォトレジストパターンを利用した湿式蝕刻工程でソース／ドレイン金属層がパターニングされることによりデーターライン、ソース電極16、そのソース電極16と一体化されたドレイン電極18、ストレージ電極20を含めるソース／ドレインパターンが形成される。
その次に、同一のフォトレジストパターンを利用した乾式蝕刻工程で不純物がドーピングされた非晶質シリコン層と非晶質シリコン層が同時にパターニングされることによりオーミック接触層12と活性層10が形成される。
そして、アッシング工程でチャンネル部から相対的に低い高さを有するフォトレジストパターンが除去された後、乾式蝕刻工程でチャンネル部のソース／ドレインパターン及びオーミック接触層12が蝕刻される。これによって、チャンネル部の活性層10が露出されソース電極16とドレイン電極18は分離される。
次に、ストリップ工程でソース／ドレインパターン上に残っているフォトレジストパターンが除去される。
図2Cを参照すると、ソース／ドレインパターンが形成されたゲート絶縁膜8上に第1保護膜22が形成され、その上に第3マスク工程で第1及び第2初期コンタクトホール34,38と透過ホール36を有しエンボス形状の表面を有する有機膜24が形成される。
ソース／ドレインパターンが形成されたゲート絶縁膜8上に第1保護膜22と有機膜24が順次に形成される。第1保護膜22にはゲート絶縁膜24のような無機絶縁膜が、有機膜24にはアクリルなどのような感光性有機物質が利用される。
その次に、第3マスクを利用したフォトリソグラフィー工程で有機膜24をパターニングすることにより第3マスクの透過部に対応して有機膜24を貫通する第1及び第2オープンホール35,37と透過ホール36が形成される。この際、第3マスクは透過部を除いた残り部分は遮断部と回折露光部が繰り返られる構造を有し、これに対応して残っている有機膜24は段差を有する遮断領域(突出部)及び回折露光領域(溝部)が繰り返られる構造でパターニングされる。続いて、突出部及び溝部が繰り返られた有機膜24を塑性することにより有機膜24の表面がエンボス形状を有するようになる。
図2Dを参照すると、エンボス形状を有する有機膜24上に第2保護膜26が形成され、その上に第4マスク工程で反射電極28が形成される。
エンボス表面を有する有機膜24上に第2保護膜26及び反射金属層がエンボス形状を維持して積層される。第2保護膜26には第1保護膜22のような無機絶縁物質が、反射金属層にはAlNdなどのような反射率が高い金属が利用される。
次に、第4マスクを利用したフォトリソグラフィー工程及び蝕刻工程で反射金属層がパターニングされることにより各画素毎に独立し有機膜24の第1及び第2オープンホール35,37と透過ホール36でオープンされた反射電極28が形成される。
図2Eを参照すると、第5マスク工程で反射電極28を覆う第3保護膜30が形成され、第1乃至第3保護膜22,26.30を貫通する第1及び第2コンタクトホール34,38が形成される。
反射電極28を覆う第3保護膜30が形成され、第5マスクを利用したフォトリソグラフィー工程及び蝕刻工程で有機膜24の第1及び第2オープンホール35,37で第1乃至第3保護膜22,26,30を貫通する第1及び第2コンタクトホール34,38が形成される。第1及び第2コンタクトホール34,38は夫々ドレイン電極18とストレージ上部電極20を露出させる。第3保護膜30には第2保護膜26の無機絶縁物質が利用される。
図2Fを参照すると、第5マスク工程を利用して第3保護膜30上に画素電極32が形成される。
第3保護膜30上にスパッタリングなどの蒸着方法で透明導電層が画形成され、第6マスクを利用したフォトリソグラフィー工程と蝕刻工程で透明導電層がパターニングされることにより各画素領域に画素電極32が形成される。画素電極32は第1及び第2コンタクトホール34,38を通じてドレイン電極18及びストレージ上部電極20と接続される。透明導電層にはインジウム錫酸化物(ITO)などが利用される。
このように、従来の半透過型薄膜トランジスター基板は6マスク工程で形成されるため、製造工程が複雑であるという短点がある。また、従来の半透過型薄膜トランジスター基板では画素電極32と、ドレイン電極18及びストレージ上部電極20夫々の接続のために第1及び第2コンタクトホール34,38のマージンを充分に確保しなければならない。これに因って、透過領域の開口率が減少する短点がある。
従って、本発明の目的は工程を単純化しながら透過領域の開口率を増大させることができる半透過型液晶表示装置及びその製造方法を提供することにある。
前記目的を達成するために、本発明による液晶表示装置は、透明な第1導電層と不透明な第2導電層が積層された二重構造のゲートラインと；該ゲートライン上の第1絶縁膜と；前記ゲートラインと交差して画素領域を決定するデーターラインと；前記ゲートライン及びデーターラインと接続された薄膜トランジスターと；前記第１導電層と、その第1導電層の縁に沿って第2導電層が積層された構造で形成された画素電極と；前記ゲートラインと前記第1絶縁膜を間に置き重なってストレージキャパシタを形成するストレージ上部電極と；前記薄膜トランジスターを覆う第2絶縁膜を貫通して前記画素電極を露出させる透過ホールと；該透過ホールのエッジ部を通じて露出された前記ドレイン電極及びストレージ上部電極を前記画素電極と接続させる反射電極を備える。
そして、本発明の一特徴による液晶表示装置の製造方法は、第1マスクを利用して透明な第1導電層と不透明な第2導電層の二重構造を有するゲートライン及びゲート電極、画素電極を含めるゲートパターンを形成する段階と；第2マスクを利用してゲートパターンを覆う第1絶縁膜と；その上に半導体層を形成すると共にデーターライン、ソース電極、ドレイン電極、ストレージ上部電極を含めるソース／ドレインパターンを形成する段階と；第3マスクを利用して前記ソース／ドレインパターンを覆いながら透過領域で開口部を有する第2絶縁膜を形成する段階と；第4マスクを利用して前記透過領域で前記第1絶縁膜及び前記画素電極の第2導電層まで貫通して前記画素電極の第1導電層を露出させる透過ホールを形成する段階と；第5マスクを利用して前記透過ホールを通じて露出された前記ドレイン電極及びストレージ電極を前記画素電極と接続させる反射電極を形成する段階を含める。
また、本発明の別の特徴による液晶表示装置の製造方法は、第1マスクを利用して透明な第1導電層と不透明な第2導電層の二重構造を有するゲートラインとゲート電極及び画素電極を含めるゲートパターを形成する段階と；第2マスクを利用してゲートパターンを覆う第1絶縁膜と、その上に半導体層を形成すると共に、データーライン、ソース電極、ドレイン電極、ストレージ上部電極を含めるソース／ドレインパターンを形成する段階と；第3マスクを利用して前記画素電極の第1導電層を露出させる透過ホールを形成する段階と；第4マスクを利用して前記ソース／ドレインパターンを覆いながら前記透過ホールでオープンされた第2絶縁膜を形成する段階と；第5マスクを利用して前記透過ホールを通じて露出された前記ドレイン電極及びストレージ電極を前記画素電極と接続させる反射電極を形成する段階を含める。
本発明による半透過型液晶表示装置の薄膜トランジスター基板及びその製造方法は、透過ホールのエッジ部を経由する反射電極にドレイン電極及びストレージ上部電極を画素電極と接続させるようになる。これによって、一つのマスク工程を減らして5マスク工程で工程を単純化し得るだけでなく、ドレイン電極及びストレージ上部電極を画素電極と接続させるための別途のコンタクトホールらが不要になるため、その透過領域の開口率を増大させることができるようになる。
また、本発明による半透過型液晶表示装置の薄膜トランジスター基板及びその製造方法は、反射電極と同一の金属のコンタクト電極で互いに異なる層に形成されたデーターリンク及びデーターラインを接続させ、静電気防止素子の薄膜トランジスターらを相互接続させるようになる。これによって、5マスク工程で工程を単純化し得るようになる。
換言すると、本発明による半透過型液晶表示装置の薄膜トランジスター基板及びその製造方法は、反射電極AlNdが画素電極の第2導電層Moを経由して第1導電層ITOと接続するようになるため、反射電極と画素電極とのコンタクト抵抗を減らすことができるようになる。また、反射電極をAlNd／Moの二重構造に形成して画素電極の第1導電層ITOとのコンタクト抵抗を一層減少させることができるようになる。
〔実施例〕
以下、本発明の実施例を添付した図3〜図21Eを参照して詳細に説明する。
図3は本発明の実施例による半透過型薄膜トランジスター基板を図示した平面図であり、図4はず3に図示された半透過型薄膜トランジスター基板をII−II'、III−III'、IV−IV'線に沿って切断して図示した断面図である。
図3及び図4に図示された半透過型薄膜トランジスター基板は、下部基板142上にゲート絶縁膜144を間に置き交差して画素領域を定義するゲートライン102及びデーターライン104、そのゲートライン102及びデーターライン104と接続された薄膜トランジスター106、各画素の反射領域に形成された反射電極152、各画素領域に形成され反射電極152を通じて薄膜トランジスター106と接続された画素電極118を備える。そして、半透過型薄膜トランジスター基板は反射電極152を通じて画素電極118に接続されたストレージ上部電極122と前端ゲートライン102と重なって形成されたストレージキャパシター120、ゲートライン102と接続されたゲートパッド128、データーライン104と接続されたデーターパッド138を備える。このような半透過型薄膜トランジスター基板で各画素領域は反射電極152が形成された反射領域と反射電極152が形成されていない透過領域に区分される。
薄膜トランジスター106はゲートライン102と接続されたゲート電極108、データーライン104と接続されたソース電極110、該ソース電極110と向かい合って画素電極118と接続されたドレイン電極112、ゲート絶縁膜144を間に置きゲート電極108と重なってソース電極110とドレイン電極112との間にチャンネルを形成する活性層114、ソース電極110及びドレイン電極112とのオーミック接触のためにチャンネル部を除いた活性層114上に形成されたオーミック接触層116を備える。このような薄膜トランジスター106はゲートライン102のスキャン信号に応答してデーターライン104上のビデオ信号が画素電極118に充填されて維持されるようにする。
ここで、ゲートライン102及びゲート電極108は透明導電層で成る第１導電層101と、その上に金属層で成る第2導電層103が積層された構造を有する。
そして、活性層114及びオーミック接触層116を含める半導体パターン115はデーターライン104とも重なるように形成される。
反射電極152は各画素の反射領域に形成されて外部光を反射させる。このような反射電極152はその下の有機膜148及び第2保護膜150の形状によってエンボス形状を有するようになることにより散乱効果で反射効率を増大させる。
画素電極118は各画素領域に形成され透過ホール154のエッジ部を経由する反射電極152を通じてドレイン電極112と接続される。画素電極118はゲートライン102のように第1及び第2導電層101,103が積層された二重構造を有し、第2導電層103は透過ホール154を通じてオープンされて透明導電層である第1導電層101が透過領域に露出されるようにする。画素電極118は薄膜トランジスターを通じて供給された画素信号によりカラーフィルター基板(図示せず)の共通電極と電位差を発生させる。この電位差により誘電異方性を有する液晶が回転して反射領域と透過領域夫々の液晶層を経由する光の透過率を調節するため、前記ビデオ信号によって輝度が異なるようになる。
透過ホール154は透過領域で画素電極118上のゲート絶縁膜144と、薄膜トランジスター106上の第1保護膜146、有機膜148、第2保護膜150を貫通して形成される。これによって、反射領域と透過領域で液晶層を経由する光経路の長さが同一になるようになるので、反射モードと透過モードの透過効率が同じくなる。
ストレージキャパシタ120は画素電極118と接続されたストレージ上部電極122がゲート絶縁膜144を間に置き前端ゲートライン102と重なることにより形成される。ストレージ上部電極122は透過ホール154のエッジ部を経由する反射電極152を通じて画素電極118と接続され、ストレージ上部電極122の下には半導体パターン115が更に重なる。
ゲートライン102はゲートパッド128を通じてゲートドライバー(図示せず)と接続される。ゲートパッド128はゲートライン102の第1及び第2導電層101,103が延長されて形成され、第1導電層101は第2保護,膜150から第2導電層103まで貫通する第1コンタクトホール130を通じて露出される。
データーライン104はデーターパッド138を通じてデータードライバー(図示せず)と接続される。データーパッド138はゲートパッド128のように第1及び第2導電層101,103が積層された二重構造を有し、第1導電層101は第2保護膜150から第2導電層103まで貫通する第2コンタクトホール140を通じて露出される。このようなデーターパッド138は別途のコンタクト電極(図示せず)を通じてデーターライン104と接続される。
このように、本発明の実施例による半透過型薄膜トランジスター基板では透過ホール154のエッジ部を経由する反射電極152を通じて画素電極118がドレイン電極112及びストレージ上部電極122と接続される。これによって、画素電極118とドレイン電極112及びストレージ上部電極122との接続のための別途のコンタクトホールが不要になるので、その位透過領域の開口率を増大させることができるようになる。
そして、反射電極152は画素電極118の第1及び第2導電層101,103全てと接続される。これによって、反射電極152にAlNdを、画素電極118の第1導電層101にITOを、第2導電層103にMoを利用する場合、AlNdとITOがMoを通じて接続されることによりAl203生成に因るAlNdとITOとのコンタクト抵抗を減少させることができるようになる。
このような構成を有する本発明の実施例による薄膜トランジスター基板は次の通り5マスク工程で形成される。
図5と図5Bは本発明の実施例による半透過型薄膜トランジスター基板製造方法のうち第1マスク工程を説明するための平面図と断面図である。
第1マスク工程で下部基板142上にゲートライン102、そのゲートライン102と接続されたゲート電極108及びゲートパッド128、データーパッド138、画素電極118を含めるゲートパターンが形成される。このようなゲートパターンは第1及び第2導電層101,103が積層された二重構造に形成される。
具体的に、下部基板142上にスパッタリング方法などの蒸着方法により第1及び第2導電層101,103が積層される。積層された第1及び第2導電層101,103は第1マスクを利用したフォトリソグラフィー工程及び蝕刻工程でパターニングされることによりゲートライン102、ゲート電極108及びゲートパッド128、データーパッド138、画素電極118を含めるゲートパターンが形成される。第1導電層101にはITO、TO、IZOなどのような透明導電層物質が、第2導電層103にはMo、Ti、Cu、Al(Nd)系などのような金属物質が利用される。
図6Aと図6Bは本発明の実施例による薄膜トランジスター基板製造方法のうち第2マスク工程を説明するための平面図と断面図であり、図7A〜7Eは第2マスク工程を具体的に説明するための断面図らである。
ゲートパターンが形成された下部基板142上にゲート絶縁膜144が形成され、その上に第2マスク工程でデーターライン104、ソース電極110、ドレイン電極112、ストレージ上部電極122を含めるソース／ドレインパターンと、ソース／ドレインパターンの背面に沿って重なる活性層114及びオーミック接触層116を含める半導体パターン115が形成される。このような半導体パターン115とソース／ドレインパターンは回折露光マスクを利用した一つのマスク工程で形成される。
具体的に、図7Aの通り、ゲートパターンが形成された下部基板142上にゲート絶縁膜144、非晶質シリコン層105、不純物(ｎ＋またはｐ＋)がドーピングされた非晶質シリコン層107、ソース／ドレイン金属層109が順次に形成される。例えば、ゲート絶縁膜144、非晶質シリコン層105、不純物がドーピングされた非晶質シリコン層107はPECVD方法で、ソース／ドレイン金属層109はスパッタリング方法で形成される。ゲート絶縁膜144にはシリコン酸化物SiOx、シリコン窒化物SiNxなどのような無機絶縁物質が、ソース／ドレイン金属層109にはCr、Mo、MoW、Al／Cr、Cu、Al(Nd)、Al／Mo、Al(Nd)／Al、Al(Nd)／Cr、Mo／Al(Nd)／Mo、Cu／Mo、Ti／Al(Nd)／Tiなどが利用され、二重層の例えばAl／Crである場合、Crを先ず形成した後にAlを形成することを言う。
そして、ソース／ドレイン金属層109上にフォトレジスト219が塗布された後、回折露光マスク210を利用したフォトリソグラフィー工程でフォトレジスト219を露光及び現象することにより、図7Bに図示された通り、段差を有するフォトレジストパターン220が形成される。
回折露光マスク210は透明な石英基板212と、その上にCrなどのような金属層で形成された遮断層214及び回折露光用スリット216を備える。遮断層214は半導体パターン及びソース／ドレインパターンが形成される領域に位置して紫外線を遮断することにより現象後に第1フォトレジストパターン220Aが残るようにする。回折露光用スリット216は薄膜トランジスターのチャンネルが形成される領域に位置して紫外線を回折させることにより現象後に第1フォトレジストパターン220Aより薄い第2フォトレジストパターン220Bが残るようにする。
続いて、段差を有するフォトレジストパターン220を利用した蝕刻工程でソース／ドレイン金属層109がパターニングされることにより、図7Cに図示された通り、ソース／ドレインパターンと、その下の半導体パターン115が形成される。この場合、ソース／ドレインパターンのうちソース電極110とドレイン電極112は一体化された構造を有する。
その次に、酸素O2プラズマを利用したアッシング工程でフォトレジストパターン220をアッシングすることにより、図7Dに図示された通り、第1フォトレジストパターン220Aは薄くなり、第2フォトレジストパターン220Bは除去される。そして、アッシングされた第1フォトレジストパターン220Aを利用した蝕刻工程で第2フォトレジストパターン220Bの除去で露出されたソース／ドレインパターンと、その下のオーミック接触層116が除去されることによりソース電極110とドレイン電極112は分離され活性層114が露出される。これによって、ソース電極110とドレイン電極112との間には活性層114で成るチャンネルが形成される。この際、アッシングされた第1フォトレジストパターン220Aに従ってソース／ドレインパターンの両側部が一度更に蝕刻されることによりソース／ドレインパターンと半導体パターン115は階段形態で一定の段差を有するようになる。
そして、ストリップ工程でソース／ドレインパターン上に残存していた第1フォトレジストパターン220Aが図7Eの通り除去される。
図8Aと図8Bは本発明の実施例による薄膜トランジスター基板製造方法のうち第3マスク工程を説明するための平面図と断面図である。
ソース／ドレインパターンが形成されたゲート絶縁膜144上に第1保護膜146が形成され、その上に第3マスク工程で透過領域での開口部155と、反射領域でのエンボス表面を有する有機膜148が形成される。
具体的に、ソース／ドレインパターンが形成されたゲート絶縁膜144上にPECVDなどの蒸着方法で第1保護膜146が形成され、その上にスピンコーティングなどで有機膜148が形成される。第1保護膜146には−ゲート絶縁膜144のような無機絶縁物質が、有機膜148にはアクリルなどのような感光性有機物質が利用される。
その次に、第3マスクを利用したフォトリソグラフィー工程で有機膜148をパターニングすることにより第3マスクの透過部に対応して透過領域で有機膜148を貫通する開口部155が形成され、ゲートパッド128及びデーターパッド138が形成されたパッド領域の有機膜148が除去される。
また、第3マスクから透過部を除いた残り部分が遮断部と回折露光部(または半透過部)が繰り返られる構造を有するようになり、これに対応して有機膜148は反射領域で段差を有する遮断領域(突出部)及び回折露光領域(溝部)が繰り返られる構造でパターニングされる。続いて、突出部及び溝部が繰り返えられた有機膜148を塑性することにより反射領域で有機膜148の表面はエンボス形状を有するようになる。一方、有機膜148の開口部155はそのエッジ部がドレイン電極112及びストレージ上部電極122と重なるようにすることによりドレイン電極112及びストレージ上部電極122のエッジ部が開口部155側へ突出することができるようにする。
図9Aと9Bは本発明の実施例による薄膜トランジスター基板製造方法のうち第4マスク工程を説明するための平面図と断面図である。
第4マスク工程で有機膜148上にエンボス形状を維持する第2保護膜150が形成され、その第2保護膜150からゲートパターンの第2導電層103まで貫通する第1及び第2コンタクトホール130,140と透過ホール154が形成される。
具体的に、有機膜148上にPECVDなどの蒸着方法で第2保護膜150が形成される。第2保護膜150には第1保護膜146のような無機絶縁物質が利用される。続いて、第4マスクを利用したフォトリソグラフィー工程及び蝕刻工程で有機膜148の開口部155が形成された各画素の透過領域に透過ホール154が、パッド領域に第1及び第2コンタクトホール130,140が形成される。透過ホール154は有機膜148の開口部155内で第2保護膜150、第1保護膜146、ゲート絶縁膜144、画素電極118の第2導電層103を貫通するように形成される。これによって、透過ホール154を通じて画素電極118の第1導電層101が露出され、露出されなかった第1導電層101の縁には第2導電層103が残存するようになる。また、透過ホール154のエッジ部を通じて有機膜148の開口部155側へ突出したドレイン電極112及びストレージ上部電極122のエッジ部が露出される。第1及び第2コンタクトホール130,140はゲートパッド128及びデーターパッド138夫々の上で第2保護膜150からゲートパッド128及びデーターパッド138夫々の第2導電層103まで貫通するように形成される。これによって、第1及び第2コンタクトホール130,140夫々を通じてゲートパッド128及びデーターパッド138の第1導電層101が露出され、露出されなかった第1導電層101の縁には第2導電層103が残存するようになる。
図10Aと図10Bは本発明の実施例による薄膜トランジスター基板製造方法のうち第5マスク工程を説明するための平面図と断面図である。
第5マスク工程で各画素反射領域の第2保護膜150上に反射電極152が形成される。
具体的に、エンボス表面を有する第2保護膜150上に反射金属層がエンボス形状を維持して形成される。反射金属層にはAlNdなどのように反射率が高い金属が利用される。続いて、第5マスクを利用したフォトリソグラフィー工程及び蝕刻工程で反射金属層がパタ−ニングされることにより各画素の反射領域毎に反射電極152が形成される。このような反射電極152は透過ホール154のエッジ部を経由してドレイン電極112と画素電極118を接続させ、ストレージ上部電極122と画素電極118を接続させるようになる。これによって、画素電極118とドレイン電極112及びストレージ上部電極122との接続のための別途のコンタクトホールが不要になるので、透過領域の開口率を増大させることができるようになる。
また、反射電極152は画素電極118の第1導電層101と接続されながら透過ホール154のエッジ部を通じて露出された第2導電層103(Mo)のエッジ部とも接続されるため、反射電極152(AlNd)と第1導電層101(ITO)とのコンタクト抵抗を減少させることができるようになる。
このように、本発明の実施例による半透過型薄膜トランジスター基板の製造方法は、反射電極152で画素電極118とドレイン電極112及びストレージ上部電極122を接続させることにより一つのマスク工程を減らすことができるようになる。
図11は本発明の実施例による半透過型薄膜トランジスター基板の周辺部を概略的に図示したものである。
図11に図示された半透過型トランジスター基板100は、ゲートパッド128と同一層に形成されたデーターパッド138をデーターライン104と接続させるためのコンタクト電極160を備える。再言すると、コンタクト電極160はデーターパッド138から伸長されたデーターリンク136とデーターライン104を接続させる。ここで、コンタクト電極160はアクティブ領域182に形成される反射電極152と同一の金属層AlNd、AlNd／Moで形成することにする。このようなコンタクト電極160は外部へ露出される場合には酸化作用により腐蝕される問題があるため、シーリング材180により密封される領域、即ち、シーリング材180とアクティブ領域182との間に位置することにより腐蝕を防止することができる。
また、薄膜トランジスター基板100はアクティブ領域182へ流入する静電気を遮断するための静電気防止素子190を備える。静電気防止素子190はデーターライン104またはゲートライン102と接続され、相互接続関係を有する多数個の薄膜トランジスターら300,310,320で構成される。静電気防止素子190は静電気などによる高電圧領域では低いインピーダンスを有するため過電流が放電されるようにすることにより静電気の流入を遮断し、正常的な駆動環境では高いインピーダンスを有するためデーターライン104またはゲートライン102を通じて供給される駆動信号には影響を与えないようにする。このような静電気防止素子190は薄膜トランジスターら300,310,320を相互接続させるために多数のコンタクト電極らを必要とする。このような多数のコンタクト電極らも反射電極152と同一の金属層AlNd、AlNd／Moで形成することにする。これによって、静電気防止素子190もシーリング材180により密封される領域、即ち、シーリング材180とアクティブ領域182との間に形成される。
図12は図11に図示されたデーターライン104と接続されたコンタクト電極100及び静電気防止素子190を具体的に図示した平面図であり、図13は図12に図示された薄膜トランジスター基板をＶ−Ｖ'、VI−VI'線に沿って切断して図示した断面図である。
図12と図13に図示されたデーターライン104は、シーリング材180で密封される領域で第1コンタクト電極160を通じてデーターパッド138から伸長されたデーターリンク136と接続される。データーリンク136はデーターパッド138のように第1及び第2導電層101,103が積層された二重構造を有する。第1コンタクト電極160は第2保護膜150からデーターライン104及び半導体パターン115まで貫通する第3コンタクトホール162を通じてデーターライン104と側面接続される。また、コンタクト電極160は第2保護膜150からデーターリンク136の第2導電層103まで貫通する第4コンタクトホール164を通じてデーターリンク136と接続される。
データーライン104と接続された静電気防止素子は、第2乃至第4薄膜トランジスター300,310,320を備える。
第2薄膜トランジスター300は、データーライン104と接続された第2ソース電極304と、その第2ソース電極304と対向する第2ドレイン電極306と、第2ソース及びドレイン電極304,306と半導体パターン115及びゲート絶縁膜144を間に置き重なる第2ゲート電極302を備える。ここで、第2ゲート電極302は第1及び第2導電層101,103の二重構造を有する。
第3薄膜トランジスター310は第2薄膜トランジスターの第2ソース電極304と第2ゲート電極302との間にダイオード型で接続される。これのために、第3薄膜トランジスター310は前記第2ソース電極304と接続された第3ソース電極314と、その第3ソース電極314と対向する第3ドレイン電極316と、その第3ソース及びドレイン電極314,316と半導体パターン115及びゲート絶縁膜144を間に置き重なる第3ゲート電極312を備える。ここで、第3ゲート電極312は第1及び第2導電層101,103の二重構造を有する。そして、第3ゲート電極312は第2コンタクト電極332を通じて第3ソース電極314と接続される。再言すると、第3コンタクト電極332は第2保護膜150から第3ドレイン電極316及び半導体パターン115まで貫通する第5コンタクトホール340と、第2保護膜150から第3ゲート電極312の第2導電層103まで貫通する第6コンタクトホール342に亘って形成されることにより第3ドレイン電極316と第3ゲート電極312を接続させる。
第4薄膜トランジスター320は前記第2薄膜トランジスターの第2ドレイン電極306と第2ゲート電極302との間にダイオード型で接続される。これのために、第4トランジスター320は前記第2ドレイン電極306と接続された第4ソース電極324と、その第4ソース電極324と対向する第4ドレイン電極326と、その第4ソース及びドレイン電極324,326と半導体パターン115及びゲート絶縁膜144を間に置き重なる第4ゲート電極322を備える。ここで、第4ゲート電極322は第1及び第2導電層101,103の二重構造を有する。そして、第4ドレイン電極326は第3ドレイン電極316と接続され、第7及び第8コンタクトホール344,346に亘って形成された第3コンタクト電極334を通じて第2ゲート電極302と接続される。また、第4ゲート電極332は第9及び第10コンタクトホール348,350に亘って形成された第4コンタクト電極336を通じて第4ソース電極324と接続される。
ここで、第1乃至第4コンタクト電極160,332,334,336は、前述の通り、反射電極152と同一の金属層で形成される。
このような構造を有する半透過型薄膜トランジスター基板は、前述の通り、5マスク工程で形成する。これを図14A乃至図18Bを参照して説明することにする。
図14Aと図14Bを参照すると、第1マスク工程で下部基板142上にデーターパッド138と共にデーターリンク136、第2乃至第4ゲート電極302,312,322を含めるゲートパターンが形成される。このような第1マスク工程は図5Aと図5Bで前述した通りである。
図15Aと図15Bを参照すると、第2マスク工程でゲート絶縁膜144と、活性層114及びオーミック接触層116を含める半導体パターン115と、データーライン104、第2乃至第4ソース電極304,314,324、第2乃至第4ドレイン電極306,316,326を含めるソース／ドレインパターンが形成される。このような第2マスク工程は、図6A乃至図7Eで前述した通りである。
図16Aと16Bを参照すると、第3マスク工程で第1保護膜146が形成され、その上に第3乃至第10開口部161,163,339,341,343,345,347,349を有する有機膜148が形成される。このような第3マスク工程は図8Aと図8Bで前述した通りである。この場合、有機膜148はパッド領域からは除去され、画素領域のように反射電極152が形成されない部分ではエンボス表面を有しない。
図17Aと図17Bを参照すると、第4マスク工程で第2保護膜150が形成され、有機膜148の第3乃至第10開口部161,163,339,341,343,345,347,349と重なる第3乃至第10コンタクトホール162,164,340,342,344,346,348,350が形成される。このような第4マスク工程は図9Aと図9Bで前述した通りである。
図18Aと図18Bを参照すると、第5マスク工程で前述した反射電極152と同一の金属で第1乃至第4コンタクト電極160,332,334,336が形成される。このような第5マスク工程は図10Aと図10Bで前述した通りである。
図19は本発明の第2実施例による半透過型薄膜トランジスター基板でII−II'線に沿った1画素領域と、Ｖ−Ｖ'線に沿ったデーターライン104とデーターリンク136のコンタクト領域を図示した断面図である。
図19に図示された半透過型薄膜トランジスター基板は、図4と図13に図示された半透過型薄膜トランジスター基板と対比して反射電極252及び第1コンタクト電極262が第1及び第2導電層254,256の二重構造で形成されたことを除いては同一の構成要素らを備えている。従って、重複する構成要素らについての説明は省略することにする。
図19に図示された反射電極252及び第1コンタクト電極262において第1導電層254はMoなどのように画素電極118及びデーターリンク136の透明な第1導電層101とコンタクト抵抗率が低い金属を、第2導電層356はAlNdなどのように反射率が高い金属を利用する。これによって、反射電極252及び第1コンタクト電極262の第2導電層256(AlNd)が画素電極118及びデーターリンク136の第1導電層101(ITO)と直接接続してAl203層が生成されるのを防止することができるようになる。これによって、反射電極252及び画素電極118のコンタクト抵抗と、第1コンタクト電極160とデーターリンク136のコンタクト抵抗を低めることができるようになる。
図20は本発明の第3実施例による半透過型薄膜とランシスター基板においてII−II'線に沿った1画素領域と、Ｖ−Ｖ'線に沿ったデーターライン104とデーターリンク136のコンタクト領域を図示した断面図である。
図20に図示された半透過型薄膜トランジスター基板は、図4と図13に図示された半透過型薄膜トランジスター基板と対比して有機膜148上の第2保護膜150が除去されたことを除いては同一の構成要素らを備えている。従って、重複する構成要素らについての説明は省略することにする。
図4と図13に図示された第2保護膜150は、有機膜148と反射電極152の接着力を強化させるためのものであるが、図20のように省略可能である。第2保護膜150を省略する場合、透過ホール154と第1乃至第4コンタクトホール130,140,162,164は有機膜148が形成される以前の第1保護膜146工程で形成されなければならない。このような構造を有する半透過型薄膜トランジスター基板の製造方法は次の通りである。
図21A乃至図21Eは図20に図示された半透過型薄膜トランジスター基板の製造方法を段階的に説明するための断面図である。
図21Aを参照すると、第1マスク工程で下部基板142上にゲートライン102、ゲート電極108、画素電極118、データーリンク136などを含めるゲートパターンが形成される。ゲートパターンは透明な第1導電層101と、第2導電層103が積層された二重構造を有する。このような第1マスク工程は図5Aと図5Bで前述した通りである。
図21Bを参照すると、第2マスク工程でゲート絶縁膜144と、活性層114及びオーミック接触層116を含める半導体パターン115と、データーライン104、ソース電極110、ドレイン電極112、ストレージ上部電極122を含めるソース／ドレインパターンが形成される。このような第2マスク工程は図6A乃至図7Eで前述した通りである。
図21Cを参照すると、第3マスク工程でソース／ドレインパターンを覆う保護膜146が形成され、透過領域で画素電極118の第1導電層101を露出させる透過ホール154、コンタクト領域でデーターライン104及び半導体パターン115まで貫通してデーターライン104の側面を露出させる第3コンタクトホール162、データーリンク136の第1導電層101を露出させる第4コンタクトホール164が形成される。
図21どぉ参照すると、第4マスク工程で保護膜146上に前記透過ホール154と第3及び第4コンタクトホール162,164でオープンされた有機膜148が形成される。また、有機膜148はパッド領域でもオープンされ、後続工程で反射電極152が形成される反射領域にのみエンボス表面を有する。このような第4マスク工程は図8Aと図8Bで前述した通りである。
図21Eを参照すると、第5マスク工程で反射電極152とコンタクト電極160が形成される。このような第５マスク工程は図10Aと図10Bで前述した通りである。
以上で説明した内容により当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であるのを分かるであろう。従って、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるのではなく特許請求の範囲により定められるべきであろう。
従来の半透過型液晶パネルの一部分を図示した断面図である。 図１に図示された半透過型薄膜トランジスター基板の製造方法を具体的に説明するための断面図である。 図１に図示された半透過型薄膜トランジスター基板の製造方法を具体的に説明するための断面図である。 図１に図示された半透過型薄膜トランジスター基板の製造方法を具体的に説明するための断面図である。 図１に図示された半透過型薄膜トランジスター基板の製造方法を具体的に説明するための断面図である。 図１に図示された半透過型薄膜トランジスター基板の製造方法を具体的に説明するための断面図である。 図１に図示された半透過型薄膜トランジスター基板の製造方法を具体的に説明するための断面図である。 本発明の実施例による半透過型薄膜トランジスター基板を部分的に図示した平面図である。 図３に図示された半透過型薄膜トランジスター基板をＩＩ−ＩＩ’、ＩＩＩ−ＩＩＩ’、ＩＶ−ＩＶ’線に沿って切断して図示した断面図である。 本発明の実施例による半透過型薄膜トランジスター基板の第１マスク工程を説明するための平面図である。 本発明の実施例による半透過型薄膜トランジスター基板の第１マスク工程を説明するための断面図である。 本発明の実施例による半透過型薄膜トランジスター基板の第２マスク工程を説明するための平面図である。 本発明の実施例による半透過型薄膜トランジスター基板の第２マスク工程を説明するための断面図である。 は本発明の第２マスク工程を具体的に説明するための断面図である。 は本発明の第２マスク工程を具体的に説明するための断面図である。 は本発明の第２マスク工程を具体的に説明するための断面図である。 は本発明の第２マスク工程を具体的に説明するための断面図である。 は本発明の第２マスク工程を具体的に説明するための断面図である。 本発明の実施例による半透過型薄膜トランジスター基板の第３マスク工程を説明するための平面図である。 本発明の実施例による半透過型薄膜トランジスター基板の第３マスク工程を説明するための断面図である。 本発明の実施例による半透過型薄膜トランジスター基板の第４マスク工程を説明するための平面図である。 本発明の実施例による半透過型薄膜トランジスター基板の第４マスク工程を説明するための断面図である。 本発明の実施例による半透過型薄膜トランジスター基板の第５マスク工程を説明するための平面図である。 本発明の実施例による半透過型薄膜トランジスター基板の第５マスク工程を説明するための断面図である。 本発明の実施例による半透過型薄膜トランジスター基板の周辺部を主に概略的に図示した平面図である。 図１１に図示されたデーターライン及びデーターリンクのコンタクト領域と静電気防止素子領域を具体的に図示した平面図である。 図１２に図示された半透過型薄膜トランジスター基板をＶ−Ｖ’、ＶＩ−ＶＩ’線に沿って切断して図示した断面図である。 図１３に図示された半透過型薄膜トランジスター基板の第１マスク工程を説明するための平面図である。 図１３に図示された半透過型薄膜トランジスター基板の第１マスク工程を説明するための断面図である。 図１３に図示された半透過型薄膜トランジスター基板の第２マスク工程を説明するための平面図である。 図１３に図示された半透過型薄膜トランジスター基板の第２マスク工程を説明するための断面図である。 図１３に図示された半透過型薄膜トランジスター基板の第３マスク工程を説明するための平面図である。 図１３に図示された半透過型薄膜トランジスター基板の第３マスク工程を説明するための断面図である。 図１３に図示された半透過型薄膜トランジスター基板の第４マスク工程を説明するための平面図である。 図１３に図示された半透過型薄膜トランジスター基板の第４マスク工程を説明するための断面図である。 図１３に図示された半透過型薄膜トランジスター基板の第５マスク工程を説明するための平面図である。 図１３に図示された半透過型薄膜トランジスター基板の第５マスク工程を説明するための断面図である。 本発明の第２実施例による薄膜トランジスター基板を図示した断面図である。 本発明の第３実施例による薄膜トランジスター基板を図示した断面図である。 図２０に図示された半透過型薄膜トランジスター基板の製造方法を具体的に説明するための断面図である。 図２０に図示された半透過型薄膜トランジスター基板の製造方法を具体的に説明するための断面図である。 図２０に図示された半透過型薄膜トランジスター基板の製造方法を具体的に説明するための断面図である。 図２０に図示された半透過型薄膜トランジスター基板の製造方法を具体的に説明するための断面図である。 図２０に図示された半透過型薄膜トランジスター基板の製造方法を具体的に説明するための断面図である。
符号の説明
2，142：下部基板
4，102：ゲートライン
6，108，302，212，322：ゲート電極
8，144：ゲート絶縁膜
10，114：活性層
12，116：オーミック接触層
16，110，304，314，324：ソース電極
18，112，306，316，326：ドレイン電極
20，122：ストレージ上部電極
22，26，30，146，150：保護膜
24，148：有機膜
28，152，252：反射電極
32，118：画素電極
34，38，130，140，162，164，340，342，344，346，348，350：コンタクトホール
35，37，155，161，163，339，341，343，345，347，349：開口部
36，154：透過ホール
52：上部基板
54：カラーフィルター
56：共通電極
100：薄膜トランジスター基板
101，254：第1導電層
103，256：第2導電層
106，300，310，320：薄膜トランジスター
115：半導体パターン
128：ゲートパッド
136：データーリンク
138：データーパッド
160，262，332，334，336：コンタクト電極
180：シーリング材
182：アクティブ領域
190：静電気防止素子
210：回折露光マスク
212：石英基板
214：遮断層
216：スリット
219：フォトレジスト
105：非晶質シリコン層
107：不純物がドーピングされた非晶質シリコン層
109：ソース／ドレイン金属層
220：フォトレジストパターン
220A：第1フォトレジストパターン
220B：第2フォトレジストパターン

Claims (69)

  1. 第１透明導電層を含めるゲートラインと；前記ゲートラインの上の第１絶縁膜と；前記ゲートラインと交差して透過領域と反射領域とを有する画素領域を決定するデーターラインと；前記ゲートライン及びデーターラインと接続された薄膜トランジスターと；第１透明導電層を含める画素電極と、前記ゲートラインと重畳されたストレージ上部電極を含めるストレージキャパシタと；前記画素電極の第１透明導電層の一部を露出させる透過ホールと、前記反射領域に形成されて、前記画素電極を前記薄膜トランジスター及びストレージ上部電極と接続させる反射電極とを備えることを特徴とする液晶表示装置。
  2. 前記ゲートラインの第１透明導電層の上に形成された第２導電層をさらに備えることを特徴とする請求項1に記載の液晶表示装置。
  3. 前記画素電極の第１透明導電層の上の縁に沿って形成された第1導電層をさらに備えることを特徴とする請求項1に記載の液晶表示装置。
  4. 前記ゲートラインから延長された二重構造のゲートパッドをさらに備えて、前記ゲートパッドは前記第１絶縁膜と前記ゲートパッドの第２導電層を貫通する第２コンタクトホールを通じて、前記ゲートパッドの第１導電層が露出されたことを特徴とする請求項２に記載の液晶表示装置。
  5. 前記データーラインと接続され、二重構造のデーターパッドをさらに備えて、前記データーパッドは前記第１絶縁膜及び前記データーパッドの第２導電層を貫通する第２コンタクトホールとを通じて、前記データーパッドの第１導電層が露出されたことを特徴とする請求項４に記載の液晶表示装置。
  6. 前記薄膜トランジスターの上に形成された第２絶縁膜をさらに備えることを特徴とする請求項５に記載の液晶表示装置。
  7. 前記第２絶縁膜は、前記ゲートパッド及びデーターパッドが形成されたパッド領域においては除去されたことを特徴とする請求項６に記載の液晶表示装置。
  8. 前記薄膜トランジスターと前記第２絶縁膜との間に形成された第３絶縁膜をさらに備えることを特徴とする請求項６に記載の液晶表示装置。
  9. 前記第３絶縁膜は、無機絶縁物質に形成されたことを特徴とする請求項８に記載の液晶表示装置。
  10. 前記第２絶縁膜と前記反射電極との間に形成された第３絶縁膜をさらに備えることを特徴とする請求項６に記載の液晶表示装置。
  11. 前記第３絶縁膜は、無機絶縁物質に形成されたことを特徴とする請求項１０に記載の液晶表示装置。
  12. 前記反射電極は、前記透過ホールを通じて露出された前記画素電極の第２導電層とは側面接続されるし、前記画素電極の第１導電層とは面接続されたことを特徴とする請求項３に記載の液晶表示装置。
  13. 前記データーパッドから延長された二重構造のデーターリンクと、前記反射電極と同一の金属に形成され、前記データーライン及びデーターリンクを第３及び第４コンタクトホールを通じて接続させる第１コンタクト電極とをさらに備えることを特徴とする請求項５に記載の液晶表示装置。
  14. 前記データーライン及びゲートラインの中、いずれか一つと接続された静電気防止素子をさらに備えることを特徴とする請求項１３に記載の液晶表示装置。
  15. 前記静電気防止素子は、前記データーライン及びゲートラインの中、いずれか一つと接続された第２薄膜トランジスターと、前記第２薄膜トランジスターのゲート電極及びソース電極の間にダイオード型に接続された第３薄膜トランジスターと、前記第２薄膜トランジスターのゲート電極及びドレイン電極の間にダイオード形に接続された第４薄膜トランジスターと、前記第３薄膜トランジスターのソース電極及びゲート電極の各々を露出させる第５及び第６コンタクトホールを通じて接続させる第２コンタクト電極と、前記第３または第４薄膜トランジスターのドレイン電極と前記第２薄膜トランジスターのゲート電極の各々を露出させる第７及び第８コンタクトホールを通じて接続される第３コンタクト電極と、前記第４薄膜トランジスターのソース電極及びゲート電極の各々を露出させる第９及び第１０コンタクトホールを通じて接続させる第４コンタクト電極とを備えることを特徴とする請求項１４に記載の液晶表示装置。
  16. 前記第２乃至第4コンタクト電極は、前記反射電極と同一の金属層に形成されたことを特徴とする請求項１５に記載の液晶表示装置。
  17. 前記ゲート電極は、二重構造に形成されたことを特徴とする請求項１５に記載の液晶表示装置。
  18. 前記第４、第６、第８、第１０コンタクトホールは、前記二重構造の中、第２導電層まで貫通し、その第１導電層を露出させることを特徴とする請求項１７に記載の液晶表示装置。
  19. 前記第１乃至第４コンタクト電極は、シーリング材によって密封される領域に形成されたことを特徴とする請求項１５に記載の液晶表示装置。
  20. 前記反射電極、前記第１乃至第４コンタクト電極は、AlNd/Moの二重構造に形成されたことを特徴とする請求項１５に記載の液晶表示装置。
  21. 前記第2絶縁膜は、エンボス表面を有することを特徴とする請求項６に記載の液晶表示装置。
  22. 前記反射電極は、エンボス表面を有することを特徴とする請求項２１に記載の液晶表示装置。
  23. 前記第２絶縁膜は、有機絶縁膜に形成されたことを特徴とする請求項６に記載の液晶表示装置。
  24. 前記ストレージ上部電極は、前記ゲートラインと前記データーラインとの方向に半分以上重畳されたことを特徴とする請求項１に記載の液晶表示装置。
  25. 前記反射電極は、前記透過ホールを通じて前記画素電極を前記薄膜トランジスター及びストレージ上部電極と接続させることを特徴とする請求項１に記載の液晶表示装置。
  26. 第1マスクを利用して、第１透明導電層を含め、ゲートライン及びゲート電極、画素電極を含めるゲートパターンを形成する段階と、前記ゲートパターンを覆う第１絶縁膜を形成する段階と；第２マスクを利用して、前記第１絶縁膜の上に半導体層を形成すると共に、データーライン、ソース電極、ドレイン電極、ストレージ上部電極を含めるソース/ドレインパターンを形成する段階と；第3マスクを利用して前記ソース/ドレインパターンを覆う第２絶縁膜を形成する段階と；第４マスクを利用して前記画素電極の第１導電層を露出させる透過ホールを形成する段階と；第５マスクを利用して前記透過ホールを通じて前記画素電極を前記ドレイン電極及びストレージ電極と接続させる反射電極を 形成する段階とを含めることを特徴とする液晶表示装置の製造方法。
  27. 前記半導体層は、前記データーラインと重畳されたことを特徴とする請求項２６に記載の液晶表示装置の製造方法。
  28. 前記透過ホールは、前記第１絶縁膜及び前記画素電極の第2導電層を貫通するによって形成されたことを特徴とする請求項２６に記載の液晶表示装置の製造方法。
  29. 前記透過ホールは、前記第２絶縁膜の開口部と重畳されたことを特徴とする請求項２６に記載の液晶表示装置の製造方法。
  30. 前記ソース/ドレインパターン及び第２絶縁膜及の中、少なくともいずれか一つの上に第３絶縁膜を形成する段階をさらに含めることを特徴とする請求項２８に記載の液晶表示装置の製造方法。
  31. 前記透過ホールは、前記第３絶縁膜を貫通することを特徴とする請求項３０に記載の液晶表示装置の製造方法。
  32. 前記ゲートパターンは、第１及び第２導電層が積層された二重構造に形成されたことを特徴とする請求項２６に記載の液晶表示装置の製造方法。
  33. 前記第1マスクを利用して前記ゲートラインと接続された二重構造のゲートぺードを形成する段階と；前記第1マスクを利用して、前記データーラインと接続される二重構造のデーターぺードを形成する段階と；前記第3マスクを利用して前記ゲートパッド及びデーターパッドが形成されたパッド領域の前記２絶縁膜を除去する段階と；前記第４マスクを利用して前記ゲートパッド及びデーターパッドの第1導電層を各々露出させる第1及び第2コンタクトホールを形成する段階とをさらに含めることを特徴とする請求項３２に記載の液晶表示装置の製造方法。
  34. 前記第1マスクを利用して、前記データーパッドから延長された二重構造のデーターリンクを形成する段階と；前記第３マスクを利用して、第２及び第３開口部を前記第２絶縁膜に形成する段階と；前記第4マスクを利用して、前記データーライン及びデーターリンクが露出されるように、第3及び第4コンタクトホールを形成する段階と；前記第５マスクを利用して、前記第3及び第4コンタクトホールを通じて、前記データーライン及びデーターリンクを接続させる第1コンタクト電極を形成する段階とを含めることを特徴とする請求項３３に記載の液晶表示装置の製造方法。
  35. 前記第２及び第３開口部は、前記データーライン及び前記データーリンクが重畳されることを特徴とする請求項３4に記載の液晶表示装置の製造方法。
  36. 前記データーライン及びゲートラインの中、いずれか一つと接続された第２薄膜トランジスター、前記第２薄膜トランジスターのゲート電極及びソース電極との間にダイオード型で接続された第3薄膜トランジスター、前記第2薄膜トランジスターのゲート電極及びドレイン電極との間にダイオード型で接続された第4薄膜トランジスターを含める静電気防止素子を形成する段階をさらに含めることを特徴とする請求項３４に記載の液晶表示装置の製造方法。
  37. 前記静電気防止素子を形成する段階は、前記第１マスクを利用して、前記第２乃至第４薄膜トランジスターの各々のゲート電極を形成する段階と；前記第２マスクを利用して、前記ゲート絶縁膜の上に前記２乃至第４薄膜トランジスターの各々の半導体層、ソース電極、ドレイン電極を形成する段階と；前記第３マスクを利用して、第４乃至第９開口部を前記２絶縁膜に形成する段階と；前記第４マスクを利用して、前記第４乃至第９開口部各々と重畳された電極を露出させる第５乃至第１０コンタクトホールを形成する段階と；前記第５マスクを利用して、第２乃至第４コンタクト電極を形成する段階とを含めることを特徴とする請求項３６に記載の液晶表示装置の製造方法。
  38. 前記第４及び第５開口部は、前記第３薄膜トランジスターのソース電極及びゲート電極と重畳されたことを特徴とする請求項３７に記載の液晶表示装置の製造方法。
  39. 前記第６及び第７開口部は、前記第３または第４薄膜トランジスターのドレイン電極と、前記第２薄膜トランジスターのゲート電極と重畳されたことを特徴とする請求項３７に記載の液晶表示装置の製造方法。
  40. 前記第８及び第９開口部は、前記第４薄膜トランジスターのソース電極及びゲート電極と重畳されたことを特徴とする請求項３７に記載の液晶表示装置の製造方法。
  41. 前記第２コンタクト電極は、前記第５及び第６コンタクトホールを通じて、前記第３薄膜トランジスターのソース電極及びゲート電極を接続させることを特徴とする請求項３７に記載の液晶表示装置の製造方法。
  42. 前記第３コンタクト電極は、 前記第７及び第８コンタクトホールを通じて、前記第３または第４薄膜トランジスターのドレイン電極と、前記第２薄膜トランジスターのゲート電極とを接続させることを特徴とする請求項３７に記載の液晶表示装置の製造方法。
  43. 前記第４コンタクト電極は、前記第９及び第１０コンタクトホールを通じて、前記第４薄膜トランジスターのソース電極及びゲート電極を接続させることを特徴とする請求項３７に記載の液晶表示装置の製造方法。
  44. 前記第1乃至第4コンタクト電極は、シーリング材によって密封される領域に形成されたことを特徴とする請求項３７に記載の液晶表示装置の製造方法。
  45. 前記反射電極と前記第1乃至第4コンタクト電極は、AlNd及びMoで形成されたことを特徴とする請求項３７に記載の液晶表示装置の製造方法。
  46. 前記第2絶縁膜は、有機絶縁膜で形成されたことを特徴とする請求項２６に記載の液晶表示装置の製造方法。
  47. 前記第2絶縁膜は、エンボス表面を有することを特徴とする請求項２６に記載の液晶表示装置の製造方法。
  48. 前記反射電極は、エンボス表面を有することを特徴とする請求項２６に記載の液晶表装置の製造方法。
  49. 第1マスクを利用して、透明な第１導電層と不透明な第２導電層との二重構造を有するゲートライン及びゲート電極、画素電極を含めるゲートパターンを形成する段階と；第２マスクを利用してゲートパターンを覆う第１絶縁膜と、その上に半導体層を形成すると共に、データーライン、ソース電極、ドレイン電極、ストレージ上部電極を含めるソース/ドレインパターンを形成する段階と、第3マスクを利用して前記画素電極の第１導電層を露出させる透過ホールを形成する段階と； 第４マスクを利用して前記ソース/ドレインパターンを覆う第２絶縁膜を形成する段階と； 第５マスクを利用して前記透過ホールを通じて前記画素電極を前記ドレイン電極及びストレージ電極と接続させる反射電極を形成する段階とを含めることを特徴とする液晶表装置の製造方法。
  50. 前記半導体層は、前記データーラインと重畳されたことを特徴とする請求項４９に記載の液晶表装置の製造方法。
  51. 前記ソース/ドレインパターンを覆う第３絶縁膜を形成する段階をさらに含めることを特徴とする請求項４９に記載の液晶表装置の製造方法。
  52. 前記透過ホールは、前記第３絶縁膜から前記画素電極の第２導電層まで貫通するように形成されたことを特徴とする請求項５１に記載の液晶表装置の製造方法。
  53. 前記第１マスクを利用して前記ゲートラインと接続された前記二重構造のゲートパッドを形成する段階と；前期第１マスクを利用して前記データーラインと接続されるデーターパッドを形成する段階と；前記第３マスクを利用して前記ゲートパッド及びデーターパッドの第１導電層を各々露出させる第１及び第２コンタクトホールを形成する段階と；前記第4マスクを利用して前記ゲートパッド及びデーターパッドが形成されたパッド領域の第２絶縁膜を除去する段階とをさらに含めることを特徴とする請求項４９に記載の液晶表装置の製造方法。
  54. 前記第１マスクを利用して前記データーパッドから延長された二重構造のデーターリンクを形成する段階と； 前記第３マスクを利用して前記データーライン及びデーターリンクを各々露出させる第３及び第４コンタクトホールを形成する段階と； 前記第４マスクを利用して第３及び第４コンタクトホールを前記第２絶縁膜なで延長する段階と；前記第５マスクを利用して前記第３及び第４コンタクトホールを通じて前記データーライン及びデーターリンクを接続させる第１コンタクト電極を形成する段階とを含めることを特徴とする請求項４９に記載の液晶表装置の製造方法。
  55. 前記データーライン及びゲートラインの中、いずれか一つと接続された第2薄膜トランジスター、前記第2薄膜トランジスターのゲート電極及びソース電極の間にダイオード型で接続された第3薄膜トランジスター、前記第2薄膜トランジスターのゲート電極及びドレイン電極の間にダイオード型に接続された第4薄膜トランジスターを含める静電気防止素子を形成する段階をさらに含めることを特徴とする請求項4９に記載の液晶表示装置の製造方法。
  56. 前記静電気防止素子を形成する段階は、前記第1マスクを利用して前記第2乃至第4薄膜トランジスター各々のゲート電極を形成する段階と；前記第2マスクを利用して前記ゲート絶縁膜の上に前記第2乃至第4薄膜トランジスター各々の半導体パターン、ソース電極、ドレイン電極を形成する段階と；前記第3マスクを利用して第5乃至第10コンタクトホールを形成する段階と；前記第4マスクを利用して前記第5乃至第10コンタクトホールを前記第2絶縁膜まで延長する段階と；前記第5マスクを利用して第2乃至第4コンタクト電極を形成する段階とを含めることを特徴とする請求項55に記載の液晶表示装置の製造方法。
  57. 前記第5及び第6コンタクトホールは、前記第3薄膜トランジスターのソース電極及びゲート電極を露出させることを特徴とする請求項５６に記載の液晶表示装置の製造方法。
  58. 前記第7及び第8コンタクトホールは、前記第3または第4薄膜トランジスターのドレイン電極と、前記第2薄膜トランジスターのゲート電極とを露出させることを特徴とする請求項５６に記載の液晶表示装置の製造方法。
  59. 前記第9及び第10開口部は、前記第4薄膜トランジスターのソース電極及びゲート電極を露出させることを特徴とする請求項５６に記載の液晶表示装置の製造方法。
  60. 前記第2コンタクト電極は、前記第5及び第6コンタクトホールを通じて前記第3薄膜トランジスターのソース電極及びゲート電極を接続させることを特徴とする請求項56に記載の液晶表示装置の製造方法。
  61. 前記第3コンタクト電極は、前記第7及び第8コンタクトホールを通じて前記第3または第4薄膜トランジスターのドレイン電極と、前記第2薄膜トランジスターのゲート電極とを接続させることを特徴とする請求項５６に記載の液晶表示装置の製造方法。
  62. 前記第4コンタクト電極は、前記第9及び第10コンタクトホールを通じて前記第4薄膜トランジスターのソース電極及びゲート電極を接続させることを特徴とする請求項56に記載の液晶表示装置の製造方法。
  63. 前記第1乃至第4コンタクト電極は、シーリング材によって密封される領域に形成されたことを特徴とする請求項56に記載の液晶表示装置の製造方法。
  64. 前記反射電極と前記第1乃至第4コンタクト電極は、AlNd及びMoで形成されたことを特徴とする請求項56に記載の液晶表示装置の製造方法。
  65. 前記第2絶縁膜は、有機絶縁膜に形成されたことを特徴とする請求項49に記載の液晶表示装置の製造方法。
  66. 前記第2絶縁膜は、エンボス表面を有することを特徴とする請求項49に記載の液晶表示装置の製造方法。
  67. 前記反射電極は、エンボス表面を有することを特徴とする請求項49に記載の液晶表示装置の製造方法。
  68. ゲートラインと；前記ゲートラインの上のゲート絶縁膜と； 前記ゲートラインと交差して画素領域を決定するデーターラインと；前記ゲートライン及びデーターラインと接続されたスイッチング素子と；画素電極と；前記ゲートラインとデーターラインとの方向に半分以上重畳されたストレージ上部電極を含めるストレージキャパシタと；前記画素電極とスイッチング素子とを接続させる反射電極とを備えることを特徴とする液晶表示装置。
  69. 第１透明導電層を含めるゲートラインを形成する段階と；前記ゲートラインの上にゲート絶縁膜を形成する段階と；前記ゲートラインと交差して画素領域を決定するデーターラインを形成する段階と；前記ゲートライン及びデーターラインと接続された薄膜トランジスターを形成する段階と；第２透明導電層を含める画素電極を形成する段階と；前記ゲートラインと重畳されたストレージ上部電極を含めるストレージキャパシタを形成する段階と；前記画素電極の第２透明導電層の少なくとも一部を露出させる透過ホールを形成する段階と；前記画素電極を前記薄膜トランジスター及びストレージ上部電極と接続させる反射電極を形成する段階とを含めることを特徴とする液晶表示装置の製造方法。
JP2005164974A 2004-06-05 2005-06-06 液晶表示装置及びその製造方法 Expired - Fee Related JP3923500B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040041141A KR101057779B1 (ko) 2004-06-05 2004-06-05 반투과형 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2005346086A true JP2005346086A (ja) 2005-12-15
JP3923500B2 JP3923500B2 (ja) 2007-05-30

Family

ID=35448476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005164974A Expired - Fee Related JP3923500B2 (ja) 2004-06-05 2005-06-06 液晶表示装置及びその製造方法

Country Status (4)

Country Link
US (2) US7583337B2 (ja)
JP (1) JP3923500B2 (ja)
KR (1) KR101057779B1 (ja)
CN (1) CN100529933C (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101057779B1 (ko) * 2004-06-05 2011-08-19 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101076426B1 (ko) * 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
JP2006154168A (ja) * 2004-11-29 2006-06-15 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電子デバイス、及びアクティブマトリクス基板の製造方法
KR101159388B1 (ko) * 2005-12-27 2012-06-28 엘지디스플레이 주식회사 액정표시소자와 그 제조 방법
KR100978264B1 (ko) * 2006-12-26 2010-08-26 엘지디스플레이 주식회사 반사투과형 액정표시장치 및 그 제조방법
JP5024786B2 (ja) * 2007-04-13 2012-09-12 Ｎｌｔテクノロジー株式会社 半透過型液晶表示装置
TWI338805B (en) * 2007-06-26 2011-03-11 Au Optronics Corp Transflective liquid crystal display panel and pixel structure thereof
CN101807550B (zh) * 2009-02-18 2013-05-22 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
KR101159399B1 (ko) 2009-02-18 2012-06-28 엘지디스플레이 주식회사 박막트랜지스터 어레이기판 및 그의 제조방법
US8748892B2 (en) * 2009-10-09 2014-06-10 Lg Display Co., Ltd. Thin film transistor and method for fabricating the same
CN102844806B (zh) 2009-12-28 2016-01-20 株式会社半导体能源研究所 液晶显示装置及电子设备
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101842865B1 (ko) * 2009-12-28 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
US9000438B2 (en) * 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
KR102054233B1 (ko) * 2012-12-26 2019-12-10 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102609533B1 (ko) * 2016-11-30 2023-12-05 엘지디스플레이 주식회사 표시장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002182239A (ja) * 2000-12-12 2002-06-26 Toshiba Corp 反射型平面表示装置用アレイ基板
JP2003255378A (ja) * 2002-03-05 2003-09-10 Sanyo Electric Co Ltd 液晶表示装置
WO2003107434A1 (en) * 2002-06-12 2003-12-24 Samsung Electronics Co. Ltd. A method of forming a metal pattern and a method of fabricating tft array panel by using the same
JP2004046223A (ja) * 2002-07-10 2004-02-12 Nec Lcd Technologies Ltd 半透過型液晶表示装置及びその製造方法
JP2004070355A (ja) * 2002-07-31 2004-03-04 Lg Phillips Lcd Co Ltd 反射透過型液晶表示装置及びその製造方法
JP2004101792A (ja) * 2002-09-09 2004-04-02 Nec Lcd Technologies Ltd 液晶表示装置及びその製造方法
JP2005346088A (ja) * 2004-06-05 2005-12-15 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2005352479A (ja) * 2004-06-05 2005-12-22 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP2875363B2 (ja) * 1990-08-08 1999-03-31 株式会社日立製作所 液晶表示装置
KR940004322B1 (ko) * 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JPH06235939A (ja) 1993-02-12 1994-08-23 Hitachi Ltd 液晶表示装置及びその製造方法
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
JP2674516B2 (ja) * 1994-07-21 1997-11-12 日本電気株式会社 アクティブマトリクス基板およびその製造方法
TW321731B (ja) * 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) * 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
JP3684578B2 (ja) * 1998-03-19 2005-08-17 セイコーエプソン株式会社 液晶装置および電子機器
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
KR100654158B1 (ko) * 1999-10-25 2006-12-05 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP4781518B2 (ja) * 1999-11-11 2011-09-28 三星電子株式会社 反射透過複合形薄膜トランジスタ液晶表示装置
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
US6734935B2 (en) * 2001-07-04 2004-05-11 Lg. Philips Lcd Co., Ltd. Array panel for a transflective liquid crystal display device
TW562962B (en) * 2002-01-15 2003-11-21 Chi Mei Optoelectronics Corp Liquid crystal display device
JP4214748B2 (ja) * 2002-09-20 2009-01-28 セイコーエプソン株式会社 液晶表示装置及び電子機器
KR100789090B1 (ko) * 2002-12-30 2007-12-26 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
TWI308247B (en) * 2004-03-24 2009-04-01 Toppoly Optoelectronics Corp Transflective liquid crystal display and method of fabricating the same
KR101057779B1 (ko) * 2004-06-05 2011-08-19 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101076426B1 (ko) * 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US20110184813A1 (en) * 2009-09-14 2011-07-28 Cbs Interactive, Inc. Targeting offers to users of a web site

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002182239A (ja) * 2000-12-12 2002-06-26 Toshiba Corp 反射型平面表示装置用アレイ基板
JP2003255378A (ja) * 2002-03-05 2003-09-10 Sanyo Electric Co Ltd 液晶表示装置
WO2003107434A1 (en) * 2002-06-12 2003-12-24 Samsung Electronics Co. Ltd. A method of forming a metal pattern and a method of fabricating tft array panel by using the same
JP2005530348A (ja) * 2002-06-12 2005-10-06 サムスン エレクトロニクス カンパニー リミテッド 金属パターンの形成方法及びこれを用いる薄膜トランジスタ基板の製造方法
JP2004046223A (ja) * 2002-07-10 2004-02-12 Nec Lcd Technologies Ltd 半透過型液晶表示装置及びその製造方法
JP2004070355A (ja) * 2002-07-31 2004-03-04 Lg Phillips Lcd Co Ltd 反射透過型液晶表示装置及びその製造方法
JP2004101792A (ja) * 2002-09-09 2004-04-02 Nec Lcd Technologies Ltd 液晶表示装置及びその製造方法
JP2005346088A (ja) * 2004-06-05 2005-12-15 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2005352479A (ja) * 2004-06-05 2005-12-22 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
JP3923500B2 (ja) 2007-05-30
US20090290084A1 (en) 2009-11-26
KR101057779B1 (ko) 2011-08-19
CN1707341A (zh) 2005-12-14
US7817231B2 (en) 2010-10-19
CN100529933C (zh) 2009-08-19
KR20050115746A (ko) 2005-12-08
US7583337B2 (en) 2009-09-01
US20050270452A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
JP3923500B2 (ja) 液晶表示装置及びその製造方法
JP4268956B2 (ja) 液晶表示装置及びその製造方法
JP4142672B2 (ja) 液晶表示装置及びその製造方法
JP3923501B2 (ja) 液晶表示装置及びその製造方法
JP5124657B2 (ja) 液晶表示装置及びその製造方法
US8115893B2 (en) Liquid crystal display device with reflection and transmission regions
JP4439448B2 (ja) 液晶表示装置及びその製造方法
KR20060073374A (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101080481B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101296898B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061005

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070221

R150 Certificate of patent or registration of utility model

Ref document number: 3923500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees