JP2005530348A - 金属パターンの形成方法及びこれを用いる薄膜トランジスタ基板の製造方法 - Google Patents

金属パターンの形成方法及びこれを用いる薄膜トランジスタ基板の製造方法 Download PDF

Info

Publication number
JP2005530348A
JP2005530348A JP2004514141A JP2004514141A JP2005530348A JP 2005530348 A JP2005530348 A JP 2005530348A JP 2004514141 A JP2004514141 A JP 2004514141A JP 2004514141 A JP2004514141 A JP 2004514141A JP 2005530348 A JP2005530348 A JP 2005530348A
Authority
JP
Japan
Prior art keywords
layer
gate
organometallic compound
wiring
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004514141A
Other languages
English (en)
Inventor
パク，ホン−シック
カン，スン−チュル
チョ，ホン−ジェ
パク，アン−ナ
パク，ポン−オク
ジョン，チャン−オ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005530348A publication Critical patent/JP2005530348A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0047—Photosensitive materials characterised by additives for obtaining a metallic or ceramic pattern, e.g. by firing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】金属パターンの形成過程単純化する金属パターンの形成方法及び薄膜トランジスタの製造方法
【解決手段】本発明に係る金属パターンの形成方法は、感光性の有機金属錯体を塗布して有機金属化合物層を形成する段階と、前記有機金属化合物層を光マスクを通じて露光する段階と、前記有機金属化合物層を現像して金属パターンを形成する段階と、を含む。これにより、金属パターンの形成過程を単純化できる。更に、この金属パターンを薄膜トランジスタに適用することにより、薄膜トランジスタ基板の製造方法を単純化することができる。

Description

本発明は、金属パターンの形成方法及びそれを用いる薄膜トランジスタ基板の製造方法に関する。
一般に、薄膜トランジスタ（ＴＦＴ）基板は、液晶表示装置や有機ＥＬ（Electro Luminescence）表示装置等で各画素を独立的な方法で駆動するための回路基板として使われる。薄膜トランジスタ基板は、走査信号を伝達する走査信号配線もしくはゲート配線と、画像信号を伝達する画像信号配線またはデータ配線とが形成され、ゲート配線及びデータ配線と連結されている薄膜トランジスタ、薄膜トランジスタと連結されている画素電極、ゲート配線を覆い絶縁するゲート絶縁層、及び薄膜トランジスタとデータ配線を覆い絶縁する保護層が形成されている。
このような薄膜トランジスタは、ゲート配線を通じて伝達される走査信号に応じてデータ配線を通じて画素電極へ画像信号を伝達するためのスイッチング素子である。
薄膜トランジスタで、ゲート線、ゲート電極及びゲートパッドを含むゲート配線と、データ線、データ電極、データパッド及びソース/ドレイン電極を含むデータ配線は、一般にタンタル（Ta）、アルミニウム（Al）、モリブデン（Mo）などの金属材料で形成される。なお、反射電極もアルミニウムなどの光反射特性が優れた金属で形成される。
このような金属を用いて信号配線や反射電極を形成するためには、金属層の蒸着、金属層上の感光膜塗布、光マスクを通じた感光膜露光、感光膜現像及び感光膜をエッチングマスクとして用いる金属層のエッチング過程を含む、写真エッチング工程を施す必要がある。ところが、写真エッチング工程は、非常に複雑な工程で、かつ薄膜トランジスタ基板の製造に要する時間及びコストがかかる。したがって、薄膜トランジスタ基板の製造費用を抑えて生産性を向上するためには、写真エッチング工程に関する工程の数を減らすことが必要である。
そこで、本発明の目的は、金属パターンの形成過程を単純化することである。また、本発明の他の目的は、薄膜トランジスタ基板の製造方法を単純化することである。
このような目的を達成するために本発明では、感光性の有機金属錯体を塗布し、有機金属化合物を露光及び現像して金属配線を形成する。
詳細には、感光性の有機金属錯体を塗布して有機金属化合物層を形成する段階と、光マスクを通じて前記有機金属化合物層を露光する段階と、前記有機金属化合物層を現像して金属パターンを形成する段階とを含む方法で金属パターンを形成する。
前記有機金属化合物層の現像は、有機溶媒を使用して実施でき、前記光マスクの光遮断パターンは、前記金属パターンが形成される部分以外の領域に形成することができる。
絶縁基板上にゲート線、ゲート電極及びゲートパッドを含むゲート配線を形成する段階、前記ゲート配線上にゲート絶縁層、非晶質シリコン層、抵抗性接触層を順次積層する段階、前記抵抗性接触層と前記非晶質シリコン層を写真エッチングしてパターニングする段階、前記抵抗性接触層上にソース電極及びドレイン電極、データ線及びデータパッドを含むデータ配線を形成する段階、前記データ配線上に前記ドレイン電極を露出する第１接触孔、前記ゲートパッドを露出する第２接触孔及び前記データパッドを露出する第３接触孔を有する保護層をデータ配線上に形成する段階、前記保護層上に前記第１接触孔を通じて前記ドレイン電極と連結される画素電極、前記第２接触孔を通じて前記ゲートパッドと連結される補助ゲートパッド及び前記第３接触孔を通じて前記データパッドと連結される補助データパッドを順次に形成する段階を含む方法により薄膜トランジスタ基板を製造する。さらに、前記ゲート配線形成段階、前記データ配線形成段階及び前記画素電極形成段階のうちの少なくとも一つの段階は、感光性の有機金属錯体を塗布して有機金属化合物層を形成する段階、前記有機金属化合物層上の所定領域が露出するように光マスクを配置する段階、前記光マスクを通じて上基有機金属化合物層を露光する段階、前記有機金属化合物層を現像する段階を含む方法によって薄膜トランジスタ基板を製造する。
または、絶縁基板上にゲート線、ゲート電極及びゲートパッドを含むゲート配線を形成する段階、前記ゲート配線上にゲート絶縁層、非晶質シリコン層、抵抗性接触層及び金属層を順次積層する段階、前記金属層、抵抗性接触層及び非晶質シリコン層を写真エッチングして、ソース電極、ドレイン電極、データ線及びデータパッドを含むデータ配線と、ソース電極とドレイン電極との間のチャンネル部を形成する段階、前記データ配線上に第１乃至第３接触孔を含む保護層を形成する段階、前記保護層上に前記第１接触孔を通じて前記ドレイン電極と連結される画素電極、前記第２接触孔を通じて前記ゲートパッドと連結される補助ゲートパッド、前記第３接触孔を通じて前記データパッドと連結される補助データパッドを形成する段階を含む方法により薄膜トランジスタ基板を製造する。さらに、前記ゲート配線形成段階、前記データ配線形成段階及び前記画素電極形成段階のうちの少なくとも一つの段階は、感光性の有機金属錯体を塗布して有機金属化合物層を形成する段階、前記有機金属化合物層上の所定領域が露出するように光マスクを配置する段階、前記有機金属化合物層を前記光マスクを通じて露光する段階、前記有機金属化合物層を現像する段階を含む方法によって薄膜トランジスタ基板を製造する。
この時、前記有機金属化合物層の現像に有機溶媒を用いたり、前記光マスクの光遮断パターンは、信号配線もしくは前記画素電極が形成される部分以外の領域に形成できる。なお、前記金属は銀（Ag）により形成されていたり、前記保護層の表面が屈曲していることができる。
そして、絶縁基板、前記絶縁基板上に形成されているゲート配線、前記ゲート配線上に形成されているゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体層、前記半導体層及び前記ゲート絶縁膜上に形成されているデータ配線、前記データ配線上に形成されている保護膜、前記保護膜上に形成されている画素電極を含み、前記ゲート配線、前記データ配線及び前記画素電極のうちの少なくとも一つは、感光性の有機金属錯体を塗布して有機金属化合物層を形成する段階、前記有機金属化合物層上の所定領域が露出するように光マスクを配置する段階、前記有機金属化合物層を前記光マスクを通じて露光する段階、前記有機金属化合物層を現像する段階を含む金属パターン形成方法によって形成された薄膜トランジスタ基板を用意する。
この時、前記半導体層は非晶質シリコン層及び抵抗性接触層を含み、前記抵抗性接触層は前記データ配線と同一平面パターンを有し、前記非晶質シリコン層はチャンネル領域以外の部分で前記抵抗性接触層と同一平面パターンを有することができる。
また、絶縁基板、前記絶縁基板上に形成されているゲート配線、前記ゲート配線上に形成されているゲート絶縁膜、前記ゲート絶縁膜上に形成されて非晶質シリコン層、抵抗性接触層及び金属層の３重層からなるデータ配線、前記データ配線上に形成されている保護膜及び前記保護膜上に形成されている画素電極を含み、前記ゲート配線、前記データ配線及び前記画素電極のうちの少なくとも一つは感光性の有機金属錯体を塗布して有機金属化合物層を形成する段階、前記有機金属化合物層上の所定領域が露出するように光マスクを配置する段階、前記光マスクを通じて前記有機金属化合物層を露光する段階、前記有機金属化合物層を現像する段階を含む金属パターン形成方法によって形成された薄膜トランジスタ基板を用意する。
この時、前記データ配線は、データ線と、前記データ線に連結されているソース電極と、前記ソース電極と対向しているドレイン電極とを含み、前記ソース電極と前記ドレイン電極との間には、非晶質シリコン層のみからなるチャンネル部が形成されていることができる。
本発明のように、感光性の有機金属錯体を塗布し、これを露光及び現像して金属パターンを形成することによって、工程を簡素化することができる。
以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、領域、基板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。また、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
図１は本発明による金属パターンの形成方法概略的に図示したものである。
感光性の有機金属錯体を有機溶媒に溶かして液化し、液化した有機金属着剤を金属パターンを形成する表面上に塗布して、感光性有機金属化合物層を形成する。ここで、塗布する方法には、スピンコーティングやロールプリンティングなどの方法で実施できる。感光性の有機金属錯体は、例えば紫外線に反応しやすい有機リガンドが銀（Ag）に結合している銀転移化合物などである。塗布後には、有機金属化合物層を乾燥させ有機溶媒を除去する。
次に、パターンが形成されている光マスクを感光性有機金属化合物層上に配置し、光マスクを通じて感光性の有機金属化合物層を露光する。紫外線に反応しやすい銀転移化合物を使用して、有機金属化合物層を形成する場合には紫外線を使用して露光し、光マスクは、金属層が残る必要のある部分が光に露出され、金属層が残る必要のない部分には、光が到達しないように光遮断パターンが位置するように形成する。露光された部分には、有機リガンドが光に反応して蒸発し、金属のみが残される。
最後に、露光された有機金属化合物層を有機溶媒を使用して現像すれば、有機リガンドが残っている有機金属化合物の部分（光を受けない部分）は、有機溶媒に溶解されて除去され、有機リガンドが除去されて金属のみが残っている金属部分（光を受けた部分）は、そのまま残って金属パターンを形成する。
前記のように、本発明では、金属パターンを塗布、露光、現像の写真工程のみで形成できるので、従来写真エッチング工程による方法に比べて、金属パターンの形成方法を単純化することができる。
図２は本発明に基づいて形成された金属薄膜の表面及び断面のSEM写真である。図３は図２Ｂの金属薄膜の断面図を拡大したものである。
図２及び図３は、表面が型押しされた有機絶縁膜上に、本発明による金属パターンの形成方法（ＳＯＭ：Spin On Metal）によって形成された銀（Ag）薄膜を示す。本発明によって形成された金属薄膜も、スパッタリングで形成された金属薄膜と類似する程度の均一性を有することが分かり、よって、信号配線や反射電極として使用できる。
以下、このような金属パターン形成方法に基づいて、薄膜トランジスタ基板を製造する方法を説明する。
本発明の実施例による薄膜トランジスタ基板の製造方法について、図面に基づいて詳細に説明する。
図４aは本発明の第１実施例による薄膜トランジスタ基板を示す配置図であり、図４bは図４aに示すIVb-IVb´線による断面図である。
図４a乃至図４bに示すように、透明な絶縁基板１１０の上に銀からなるゲート配線１２１、１２３、１２５が形成されている。
ゲート配線１２１、１２３、１２５は、横方向に長く形成されているゲート線１２１と、ゲート線１２１の一端に連結され外部デバイスからゲート信号の印加を受けてゲート線１２１に伝達するゲートパッド１２５と、ゲート線１２１と連結されているゲート電極１２３とを含む。
そして、ゲート配線１２１、１２３、１２５を含む基板１１０の全面にゲート絶縁層１４０が形成されている。
ゲート電極１２１と対応する部分のゲート絶縁層１４０上には、非晶質シリコンのような半導体物質で形成された半導体層１５１、１５３、１５９が形成されている。そして半導体層１５１，１５３，１５９上には、非晶質シリコンのような半導体物質にn型不純物を高濃度にドーピングして形成された抵抗性接触層１６１、１６２、１６３、１６５が形成されている。抵抗性接触層１６１、１６２、１６３、１６５及びゲート絶縁層１４０の上には、銀からなるデータ配線１７１、１７３、１７５、１７７、１７９が形成されている。
データ配線１７１、１７３、１７５、１７７、１７９は、ゲート線１２１と垂直に交差し、画素領域を定義するデータ線１７１と、データ線１７１の分枝であり抵抗性接触層１６３にも連結されているソース電極１７３と、データ線１７１の一端に連結され外部デバイスからの画像信号の印加を受けるデータパッド１７９と、ソース電極１７３と分離されゲート電極１２３に対してソース電極１７３の反対側に位置し抵抗性接触層１６５上に形成されているドレイン電極１７５と、保持容量を高めるためにゲート線１２１と重畳させて形成した保持容量電極１７７とを含む。
データ配線１７１、１７３、１７５、１７７、１７９の上には、ドレイン電極１７５を露出する第１接触孔１８１と、ゲートパッド１２５を露出する第２接触孔１８２と、データパッド１２５を露出する第３接触孔１８３と、保持容量用電極１７７を露出する第４接触孔１８４とを有する保護層１８０が形成されている。保護層１８０の表面は型押しされている。
そして、保護層１８０上には、第１及び第４接触孔１８１、１８４を通じてドレイン電極１７５及び保持容量電極１７７と連結されている反射電極１９０と、第２接触孔１８２を通じてゲートパッド１２５と連結される補助ゲートパッド９５と、及び第３接触孔１８３を通じてデータパッド１７９と連結される補助データパッド９７とが形成されている。この時、反射電極１９０、補助ゲートパッド９５及び補助データパッド９７は銀（Ag）により形成されているのが好ましい。反射電極１９０は、基準電極（図示せず）との間で電界を形成するという点では画素電極の一つであると言えるが、光を反射するため反射電極と称する。
このような本発明の実施例による薄膜トランジスタ基板の製造方法について図５乃至図１１bを参照して詳細に説明する。
まず、図５に示すように、透明な絶縁基板１１０上にゲート配線用の有機金属化合物層２０１を形成する。
有機金属化合物層２０１は、銀を含む有機金属着剤を有機溶媒に溶解して適当な粘性を与えてから、絶縁基板１１０上に塗布して、有機溶媒を蒸発させて形成する。この時、有機金属着剤は有機溶媒によって溶解され、光によって有機リガンドが分解され揮発すれば銀が残る性質をもつ。
ここで、塗布する方法には、スピンコーティング、ロールプリンティングなどの方法がある。そして、有機溶媒は、このような方法による塗布によって適正な粘性を与え、塗布を容易にするための補助剤であり、塗布と同時に蒸発する。したがって、蒸発する有機溶媒を考慮して、形成する配線の厚さよりも厚く塗布することが好ましい。
ここで用いられる基板は、薄膜トランジスタ基板を製造するために透明な絶縁基板を使用される。また、基板は、半導体用基板、下部配線や絶縁層を含む基板が形成された基板のように金属配線を形成する全ての基板を含む。
図６に示すように、ゲート配線用の有機金属化合物層２０１上の所定領域が露出するように光マスクを配置する（第１マスク）。この時、光マスクの光遮断パターンは、形成しようとする配線領域（C１）を除く領域（D１）に形成する。
図７a及び図７bに示すように、有機金属化合物層２０１を露光及び現像して、ゲート配線１２１、１２３、１２５を形成する。
露光を行った際、光遮断パターンが形成されていない領域（C１）の有機金属化合物層２０１は光分解して有機リガンドが揮発し、銀のみが残される。そして、光遮断パターンが形成されている領域（D１）の有機金属化合物層２０１は光分解しないので、有機溶媒を使用して除去する。これにより、絶縁基板１１０上には、銀からなるゲート配線１２１、１２３、１２５が形成される。
図８a及び図８bに示すように、ゲート配線１２１、１２３、１２５を含む基板上に、窒化ケイ素もしくは酸化ケイ素を塗布してゲート絶縁層１４０を形成する。
その後、ゲート絶縁層１４０上に、不純物がドーピングされない非晶質シリコン層及びn型不純物が高濃度にドーピングされた非晶質シリコン層を形成する。そして、写真エッチング工程を施して、不純物がドーピングされた非晶質シリコン層及び不純物がドーピングされない非晶質シリコン層を順次エッチングし、ゲート電極１２３と対応するゲート絶縁層１４０上に半導体層１５１、１５３、１５９及び抵抗性接触層１６０A、１６１、１６２を形成する（第２マスク）。
図９に示すように、抵抗性接触層１６０A、１６１、１６２上に、データ配線用有機金属化合物層７０１を形成した後、形成しようとする配線領域（C２）に光マスクを配置する（第３マスク）。
ここで、データ配線用の有機金属化合物層７０１を形成し光遮断パターンを形成する方法は、ゲート配線１２１、１２３、１２５を形成する方法と同じである。そして、光マスクの光遮断パターンは、データ配線１７１、１７３、１７５、１７９及び保持容量電極１７７が形成されない領域（D２）に形成される。
その後、図１０a及び図１０bに示すように、露光及び現像して、データ配線及び保持容量電極１７１、１７３、１７５、１７７、１７９を形成する。次に、ソース電極１７３及びドレイン電極１７５をマスクにしてエッチングすることによって、ソース電極１７３及びドレイン電極１７５の下に位置する抵抗性接触層１６０Aを分離し、抵抗性接触層１６１、１６２、１６３、１６５を形成する。
図１１a、図１１bに示すように、データ配線１７１、１７３、１７５、１７７、１７９上に絶縁物質を塗布して保護層１８０を形成する。そして、保護膜１８０を写真エッチング工程でエッチングして、第１乃至第４接触孔１８１-１８４を形成する。この時、保護層１８０の表面に型押しを形成するために、厚さが０である部分と厚さが薄い部分及び厚さが厚い部分を有する感光膜を利用する。この時、厚さが０である部分は、接触孔１８１乃至１８５が形成される部分に位置し、厚さが薄い部分は凹になる部分に位置し、厚さが厚い部分は凸になる部分に位置する。なお、保護層１８０を感光性の有機物質で形成し、写真工程のみで保護層１８０を形成することもできる（第４マスク）。
その後、第１乃至第４接触孔１８１-１８４を含む基板上に有機金属化合物層を塗布し露光及び現像を行い、反射電極１９０、補助ゲートパッド９５及び補助データパッド９７を形成する（第５マスク）。
反射電極１９０、補助ゲートパッド９５及び補助データパッド９７を形成する形成過程は、前記ゲート配線及びデータ配線の形成工程と同様である。
以上のように、５枚のマスクが用いられてはいるものの、そのうち３回は写真エッチング工程の代わりに写真工程が用いられ、その分薄膜トランジスタ基板の製造方法が単純化し、製造費用も節減される。
第２実施例
図１２aは本発明の第２実施例による薄膜トランジスタ基板の配置図であり、図１２b、図１２cは図１２aの薄膜トランジスタ基板に示すXIIIb-XIIIb´及びXIIIc-XII
Ic´による断面図である。
図１２a乃至図１２cに示すように、透明な絶縁基板１１０上に銀からなるゲート配線１２１、１２３、１２５が形成されている。
ゲート配線は、ゲート線１２１と、ゲートパッド１２５と、ゲート電極１２３とを含む。そして、ゲート配線は維持電極線１３１を更に形成しても良い。維持電極線１３１は、後述する画素電極と連結された保持容量伝導体と重なり、画素の電荷保存能力を向上させる維持容量を構成し、画素電極とゲート線の重畳によって発生する保持容量が充分な場合には、維持電極線１３１は形成しなくても良い。
ゲート配線１２１、１２３、１２５及び維持電極線１３１上には、ゲート絶縁層１４０が形成され、ゲート絶縁層１４０の所定領域には非晶質シリコン層１５１、１５３、１５９及び抵抗性接触層１６１、１６２、１６３、１６５、１６９が形成されている。
そして、抵抗性接触層１６１、１６２、１６３、１６５上には、銀からなるデータ配線１７１、１７３、１７５、１７９が形成されている。データ配線１７１、１７３、１７５、１７９は、データ線１７１と、データパッド１７９と、ソース電極１７３と、ドレイン電極１７５とを含む。また、維持電極線１３１を形成する場合には、維持電極線１３１上に非晶質シリコン層１５７、抵抗性接触層１６９及び保持容量電極１７７を形成する。
データ配線１７１、１７３、１７５、１７９、保持容量電極１７７及び抵抗性接触層１６１、１６２、１６３、１６５、１６９は平面パターンが同一である。非晶質シリコン層１５１、１５３、１５７、１５９は、薄膜トランジスタのチャンネル部１５１を除いて、抵抗性接触層１６１、１６２、１６３、１６５、１６９と平面パターンが同一である。即ち、ソース電極１７３とドレイン電極１７５は互いに分離され、ソース及びドレイン電極１７３、１７５の下に位置する抵抗性接触層１６３、１６５も各々分離されている。しかし、非晶質シリコン層１５１は分離されず連結され、薄膜トランジスタのチャンネルを形成する。
データ配線１７１、１７３、１７５、１７９及び保持容量電極１７７の上には、第１乃至第５接触孔１８１-１８５を含む保護層１８０が形成されている。第１接触孔１８１はドレイン電極１７５を露出し、第２接触孔１８２はゲートパッド１２５を露出し、第３接触孔１８３はデータパッド１７９を露出し、第４及び第５接触孔１８４、１８５は保持容量電極１７９を露出する。この時、保護層１８０表面は型押しされている。
そして、保護層１８０上には、第１接触孔１８１を通じてドレイン電極１７５と連結され、第４及び第５接触孔１８４、１８５を通じて保持容量電極１７７と連結される反射電極１９０、第２接触孔１８２を通じてゲートパッド１２５と連結される補助ゲートパッド９５、及び第３接触孔１８３を通じてデータパッド１７９と連結される補助データパッド９７が形成されている。
このような構造を有する薄膜トランジスタ基板を製造する方法について、図１３乃至図１８cを参照して詳細に説明する。
まず、図１３a乃至図１３bに示すように、透明な絶縁基板１１０上に、ゲート配線用有機金属化合物層２０１を形成し、有機金属化合物層２０１の所定領域が露出するように光マスクを配置する（第１マスク）。
ゲート配線用有機金属化合物層２０１は、銀を含む感光性の有機金属錯体を有機溶媒に溶解して適当な粘性を与えた後、絶縁基板１１０上に塗布して形成される。
ここで、塗布する方法には、スピンコーティングやロールプリンティングなどの方法がある。そして、有機溶媒は、このような方法による塗布において適正な粘性を与えて塗布を容易にするための補助剤であって、塗布と同時に蒸発する。このため、揮発する有機溶媒を考慮して形成する配線の厚さよりも厚く塗布することが好ましい。光マスクの光遮断パターンは、信号配線を形成しようとする配線領域Ｃ１を除く、領域Ｄ１に形成する。
本発明に用いられた基板は、薄膜トランジスタ基板を製造するための透明な絶縁基板を使用するか、半導体用基板、下部配線や絶縁層を含む基板などにおいて金属信号配線が形成される。
図１４a及び図１４cに示すように、基板を露光及び現像してゲート配線１２１、１２３、１２５を形成する。
露光を行った際、光遮断パターンが形成されていない領域Ｃ１の有機金属化合物層２０１が光分解して有機リガンドが揮発し、銀のみが残される。そして、光遮断パターンが形成されている領域Ｄ１の有機金属化合物層２０１は光分解しないので、有機溶媒を使用して除去する。その結果、絶縁基板１１０上には、銀からなるゲート配線１２１、１２３、１２５が形成される。
図１５a乃至図１５bに示すように、ゲート配線１２１、１２３、１２５及び維持電極線１３１上に、窒化ケイ素などの絶縁物質からなるゲート絶縁層１４０、不純物がドーピングされていない非晶質シリコン層１５０及び不純物がドーピングされた非晶質シリコン層１６０を化学気相蒸着法で積層する。そして、不純物がドーピングされた非晶質シリコン層１６０上に金属層７０１を形成する。
図１６a乃至図１６bに示すように、金属層７０１A上に感光膜を塗布した後、露光及び現像して感光膜パターンPRを形成する。感光膜パターンPRにおいて、薄膜トランジスタのチャンネルが形成される第１部分Ｃが、データ配線が形成される部分に位置する第２部分Ｄよりも厚さが薄くなるようにし、厚さのない第３部分Ｅは金属層７０１を露出する。
感光膜の厚さは位置に依存しているが、これはスリットや格子パターンを形成したり半透明膜を使用することにより形成される。
図１７a乃至図１７bに示すように、感光膜パターンPRをマスクにして、金属層７０１、不純物がドーピングされた非晶質シリコン層１６０、不純物がドーピングされない非晶質シリコン層１５０を順次エッチングして、データ配線７０１A、１７１、１７５、１７９、保持容量電極１７７、抵抗性接触層１６０A、１６１、１６２、１６９及び非晶質シリコン層１５１、１５３、１５７、１５９を形成する。ここで、データ配線及び抵抗接触層は、ソース及びドレイン電極の部分７０１Aと、これら７０１Aの下に位置する抵抗性接触層１６０A部分は分離されずに連結されており、完成したデータ配線及び抵抗性接触層のパターンではない。
より詳細には、感光膜パターンをマスクとしたエッチングは複数の工程で行われる。
まず、第３部分Ｅにおいて、に乾式エッチングを施して、不純物がドーピングされた非晶質シリコン層１６０を露出する。その後、第１部分Ｃと共に感光層が形成されていない領域における不純物がドーピングされた非晶質シリコン層１６０及び不純物がドーピングされない非晶質シリコン層１５０を乾式エッチングして、非晶質シリコン層１５１、１５３、１５７、１５９を完成する。この時、第１部分Ｃはエッチングされて下部の金属層が露出する。
次に、第１部分Ｃはアッシングによって完全に除去されることによりチャンネル部上部の金属層を完全に露出する。この時、第２部分Ｄも一部がエッチングされる。
図１８a乃至図１８cに示すように、第１部分Ｃの露出した金属層及びドーピングされた非晶質シリコン層をエッチングして、データ配線１７１、１７３、１７５、１７９、抵抗性接触層１６１、１６２、１６３、１６５、１６９を完成する。この時、第１部分Ｃの非晶質シリコン層１５１の一部がエッチングされる。
そして、図１９a乃至図１９cに示すように、データ配線１７１、１７３、１７５、１７９及び保持容量用電極１７７上に保護層１８０を形成し、写真エッチング工程で第１乃至第５接触孔１８１-１８５を形成する。この時、保護層１８０の表面に型押しを形成するために、厚さが０である部分と、厚さが薄い部分と、厚さが厚い部分を有する感光膜を利用する。この時、厚さが０である部分は、接触孔１８１-１８５が形成される部分に位置し、厚さが薄い部分は凹になる部分に位置し、厚さが厚い部分は凸になる部分に位置する。また、保護層１８０を感光性の有機物質で形成し、写真工程のみで保護層１８０を形成することもできる（第３マスク）。
次に、第１乃至第４接触孔１８１-１８４を含む基板上に、有機金属化合物層を塗布、露光、現像して、反射電極１９０、補助ゲートパッド９５及び補助データパッド９７を形成する（第４マスク）。
反射電極１９０、補助ゲートパッド９５及び補助データパッド９７を形成する方法は前記ゲート配線及びデータ配線の形成工程と同じである。
反射電極１９０は、第１、４、５接触孔１８１、１８４、１８５を通じてドレイン電極１７５及び保持容量電極１７７と連結され、補助ゲートパッド９５は第２接触孔１８２を通じてゲートパッド１２５と連結され、補助データパッド９７は第３接触孔１８３を通じてデータパッド１７９と連結される（図１２b、１２c参照）。
前記第１及び第２実施例では、信号配線及び反射電極を銀で形成したが、銀以外でも、目的に応じてアルミニウムなどの金属も本発明による方法に基づいて薄膜パターンを形成してもよい。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した同業者の様々な変形及び改良形態もまた本発明の権利範囲に属するものである。
本発明に係る金属パターン形成方法の概略図。 本発明によって形成された金属薄膜の表面のSEM写真。 本発明によって形成された金属薄膜の断面のSEM写真。 図２bを拡大写真。 本発明の第１実施例による薄膜トランジスタ基板の配置図。 図４aに示すIV-IV´線による断面図。 図４ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図４ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図４ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図４ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図４ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図４ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図４ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図４ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図４ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図４ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図４ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 本発明の第２実施例による薄膜トランジスタ基板の配置図。 図１２aに示すXIIb-XIIb´線による断面図。 図１２aに示すXIIc-XIIc´線による断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。 図１２ａに示す薄膜トランジスタ基板の製造方法を工程順で示す断面図。
符号の説明
９５ 補助ゲートバッド
９７ 補助データパッド
１１０ 絶縁基板
１２１ ゲート線
１２３ ゲート電極
１２５ ゲートパッド
１３１ 維持電極線
１４０ ゲート絶縁層
１５１，１５３，１５７，１５９ 半導体層
１６１，１６３，１６５ 抵抗接触層
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１７７ 維持容量電極
１７９ データパッド
１９０ 画素電極

Claims (13)

  1. 感光性の有機金属錯体を塗布して有機金属化合物層を形成する段階と、
    前記有機金属化合物層を光マスクを通じて露光する段階と、
    前記有機金属化合物層を現像して金属パターンを形成する段階と、
    を含むことを特徴とする金属パターンの形成方法。
  2. 前記有機金属化合物層の現像は有機溶媒を用いて行われることを特徴とする、請求項１に記載の金属パターンの形成方法。
  3. 前記光マスクの光遮断パターンは、前記金属パターンが形成される部分以外の領域に形成されることを特徴とする、請求項１に記載の金属パターン形成方法。
  4. 絶縁基板上に、ゲート線とゲート電極とゲートパッドとを含むゲート配線を形成する段階と、
    前記ゲート配線上に、ゲート絶縁層と非晶質シリコン層と抵抗性接触層とを順次に積層する段階と、
    前記抵抗性接触層及び前記非晶質シリコン層を写真エッチングしてパターニングする段階と、
    前記抵抗性接触層上に、ソース電極、ドレイン電極、データ線及びデータパッドを含むデータ配線を形成する段階と、
    前記データ配線上に前記ドレイン電極を露出する第１接触孔と、前記ゲートパッドを露出する第２接触孔と、前記データパッドを露出する第３接触孔と、を有する保護層を形成する段階と、
    前記保護層上に前記第１接触孔を通じて前記ドレイン電極と連結される画素電極と、前記第２接触孔を通じて前記ゲートパッドと連結される補助ゲートパッドと、前記第３接触孔を通じて前記データパッドと連結される補助データパッドと、を形成する段階と、
    を含み、前記ゲート配線形成段階、前記データ配線形成段階及び前記画素電極形成段階のうちの少なくとも一つの段階は、
    感光性の有機金属錯体を塗布して有機金属化合物層を形成する段階と、
    前記有機金属化合物層上の所定領域が露出するように光マスクを配置する段階と、
    前記光マスクを通じて前記有機金属化合物層を露光する段階と、
    前記有機金属化合物層を現像する段階と、
    を含むことを特徴とする薄膜トランジスタ基板の製造方法。
  5. 絶縁基板上に、ゲート線とゲート電極とゲートパッドとを含むゲート配線を形成する段階と、
    前記ゲート配線上に、ゲート絶縁層と非晶質シリコン層と抵抗性接触層と金属層とを順次に積層する段階と、
    前記金属層と前記抵抗性接触層と前記非晶質シリコン層とを写真エッチングして、ソース電極とドレイン電極とデータ線とデータパッドとを含むデータ配線及びソース電極とドレイン電極との間のチャンネル部を形成する段階と、
    前記データ配線上に第１乃至第３接触孔を含む保護層を形成する段階と、
    前記保護層上に前記第１接触孔を通じて前記ドレイン電極と連結される画素電極と、前記第２接触孔を通じて前記ゲートパッドと連結される補助ゲートパッドと、前記第３接触孔を通じて前記データパッドと連結される補助データパッドとを形成する段階と、
    を含み、前記ゲート配線形成段階、前記データ配線形成段階及び前記画素電極形成段階のうちの少なくとも一つの段階は、
    感光性の有機金属錯体を塗布して有機金属化合物層を形成する段階と、
    前記有機金属化合物層上の所定領域が露出するように光マスクを配置する段階と、
    前記光マスクを通じて前記有機金属化合物層を露光する段階と、
    前記有機金属化合物層を現像する段階と、
    を含むことを特徴とする薄膜トランジスタ基板の製造方法。
  6. 前記有機金属化合物層の現像は有機溶媒を用いて行われることを特徴とする、請求項４または請求項５に記載の薄膜トランジスタ基板の製造方法。
  7. 前記光マスクの光遮断パターンは、信号配線もしくは前記画素電極が形成される部分以外の領域に形成されることを特徴とする請求項４または請求項５に記載の薄膜トランジスタ基板の製造方法。
  8. 前記金属は銀Agであることを特徴とする請求項４または請求項５に記載の薄膜トランジスタ基板の製造方法。
  9. 前記保護層の表面は凹凸の形状であることを特徴とする請求項４または請求項５に記載の薄膜トランジスタ基板の製造方法。
  10. 絶縁基板と、
    前記絶縁基板上に形成されているゲート配線と、
    前記ゲート配線上に形成されているゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されている半導体層と、
    前記半導体層及び前記ゲート絶縁膜上に形成されているデータ配線と、
    前記データ配線上に形成されている保護膜と、
    前記保護膜上に形成されている画素電極と、
    を含み、前記ゲート配線、前記データ配線及び前記画素電極のうちの少なくとも一つは、
    感光性の有機金属錯体を塗布して有機金属化合物層を形成する手段と、
    前記有機金属化合物層上の所定領域が露出するように光マスクを配置する手段と、
    前記光マスクを通じて前記有機金属化合物層を露光する手段と、
    前記有機金属化合物層を現像する手段と、
    を含む金属パターン形成手段に基づいて形成されている薄膜トランジスタ基板。
  11. 前記半導体層は非晶質シリコン層と抵抗性接触層とを含み、
    前記抵抗性接触層は、前記データ配線と同一平面パターンを有し、前記非晶質シリコン層は、チャンネル領域以外の部分で前記抵抗性接触層と同一平面パターンを有していることを特徴とする請求項１０に記載の薄膜トランジスタ基板。
  12. 絶縁基板と、
    前記絶縁基板上に形成されているゲート配線と、
    前記ゲート配線上に形成されているゲート絶縁膜と、
    前記ゲート絶縁膜上に形成され、非晶質シリコン層、抵抗性接触層及び金属層の３重層からなるデータ配線と、
    前記データ配線上に形成されている保護膜と、
    前記保護膜上に形成されている画素電極と、
    を含み、前記ゲート配線、前記データ配線及び前記画素電極のうちの少なくとも一つは、
    感光性の有機金属錯体を塗布して有機金属化合物層を形成する手段と、
    前記有機金属化合物層上の所定領域が露出するように光マスクを配置する手段と、
    前記光マスクを通じて前記有機金属化合物層を露光する手段と、
    前記有機金属化合物層を現像する手段と、
    を含む金属パターン形成手段に基づいて形成されていることを特徴とする薄膜トランジスタ基板。
  13. 前記データ配線は、データ線と、前記データ線に連結されているソース電極と、前記ソース電極と対向しているドレイン電極と、を含み、前記ソース電極と前記ドレイン電極との間には、非晶質シリコン層のみで形成されたチャンネル部が設けられていることを特徴とする請求項１２に記載の薄膜トランジスタ基板。
JP2004514141A 2002-06-12 2002-07-24 金属パターンの形成方法及びこれを用いる薄膜トランジスタ基板の製造方法 Pending JP2005530348A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020032884A KR100878236B1 (ko) 2002-06-12 2002-06-12 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
PCT/KR2002/001391 WO2003107434A1 (en) 2002-06-12 2002-07-24 A method of forming a metal pattern and a method of fabricating tft array panel by using the same

Publications (1)

Publication Number Publication Date
JP2005530348A true JP2005530348A (ja) 2005-10-06

Family

ID=29728638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004514141A Pending JP2005530348A (ja) 2002-06-12 2002-07-24 金属パターンの形成方法及びこれを用いる薄膜トランジスタ基板の製造方法

Country Status (7)

Country Link
US (1) US20060011912A1 (ja)
JP (1) JP2005530348A (ja)
KR (1) KR100878236B1 (ja)
CN (1) CN100442539C (ja)
AU (1) AU2002313933A1 (ja)
TW (1) TWI298951B (ja)
WO (1) WO2003107434A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005346086A (ja) * 2004-06-05 2005-12-15 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2005346087A (ja) * 2004-06-05 2005-12-15 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2006245557A (ja) * 2005-02-03 2006-09-14 Semiconductor Energy Lab Co Ltd 半導体装置、電子機器および半導体装置の作製方法
JP2007329398A (ja) * 2006-06-09 2007-12-20 Japan Science & Technology Agency 金属堆積方法
JP2011148795A (ja) * 2005-02-07 2011-08-04 Inktec Co Ltd 有機銀錯体化合物、これの製造方法及びこれを用いた薄膜形成方法
JP2011187995A (ja) * 2004-01-26 2011-09-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2017045964A (ja) * 2015-08-28 2017-03-02 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878234B1 (ko) * 2002-07-08 2009-01-13 삼성전자주식회사 반사막 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR20040062074A (ko) * 2002-12-31 2004-07-07 엘지전자 주식회사 광기록재생기용 스윙 암 조립체의 에프피시비 고정구조
KR101050292B1 (ko) * 2003-12-27 2011-07-19 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
DE102004002587B4 (de) * 2004-01-16 2006-06-01 Novaled Gmbh Bildelement für eine Aktiv-Matrix-Anzeige
JP2005244204A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 電子機器、半導体装置およびその作製方法
KR101043675B1 (ko) 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101136026B1 (ko) * 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
KR101102133B1 (ko) * 2004-10-27 2012-01-02 삼성전자주식회사 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
KR101152142B1 (ko) * 2005-06-13 2012-06-15 삼성전자주식회사 액정표시장치의 제조방법
FR2892127B1 (fr) * 2005-10-14 2012-10-19 Commissariat Energie Atomique Dispositif de gazeification de la biomasse et de dechets organiques sous haute temperature et avec apport d'energie exterieure pour la generation d'un gaz de synthese de haute qualite
TWI279008B (en) * 2005-12-26 2007-04-11 Ind Tech Res Inst Thin film transistor, device electrode thereof and method of forming the same
KR100823718B1 (ko) * 2006-04-13 2008-04-21 주식회사 엘지화학 전자파 차폐층 제조시 무전해도금에 대한 촉매 전구체수지조성물, 이를 이용한 금속패턴 형성방법 및 이에 따라제조된 금속패턴
FR2900765B1 (fr) * 2006-05-04 2008-10-10 Commissariat Energie Atomique Procede de realisation d'une grille de transistor comprenant une decomposition d'un materiau precurseur en au moins un materiau metallique, a l'aide d'au moins un faisceau d'electrons

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266870A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 多層配線部材の製造方法
JPH07106331A (ja) * 1993-09-30 1995-04-21 Sony Corp 半導体装置の配線形成方法
JPH10312715A (ja) * 1997-05-13 1998-11-24 Sumitomo Osaka Cement Co Ltd 透明導電膜およびその製造方法
JP2000206571A (ja) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2001244466A (ja) * 2000-02-29 2001-09-07 Sharp Corp 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
JP2002055631A (ja) * 2000-05-29 2002-02-20 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3202484A1 (de) * 1982-01-27 1983-08-04 Bayer Ag, 5090 Leverkusen Metallisierte halbleiter und verfahren zu ihrer herstellung
JPS60140880A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 太陽電池の製造方法
ATE153147T1 (de) * 1992-11-19 1997-05-15 Univ Dundee Dampfabscheidungsverfahren
US5534312A (en) * 1994-11-14 1996-07-09 Simon Fraser University Method for directly depositing metal containing patterned films
US5882722A (en) * 1995-07-12 1999-03-16 Partnerships Limited, Inc. Electrical conductors formed from mixtures of metal powders and metallo-organic decompositions compounds
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3209317B2 (ja) * 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
EP1677582B1 (en) * 1996-01-11 2011-10-12 Ibiden Co., Ltd. Multilayer printed wiring board
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
IE980461A1 (en) * 1998-06-15 2000-05-03 Univ Cork Method for selective activation and metallisation of materials
US6365968B1 (en) * 1998-08-07 2002-04-02 Corning Lasertron, Inc. Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
US6743319B2 (en) * 1998-09-30 2004-06-01 Paralec Inc. Adhesiveless transfer lamination method and materials for producing electronic circuits
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6472335B1 (en) * 1998-10-19 2002-10-29 Taiwan Semiconductor Manufacturing Company Methods of adhesion promoter between low-K layer and underlying insulating layer
JP4247863B2 (ja) * 1999-07-12 2009-04-02 ソニー株式会社 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
US6824603B1 (en) * 2000-04-20 2004-11-30 Parelec, Inc. Composition and method for printing resistors, capacitors and inductors
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US6696363B2 (en) * 2000-06-06 2004-02-24 Ekc Technology, Inc. Method of and apparatus for substrate pre-treatment
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100503128B1 (ko) * 2000-09-04 2005-07-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6951666B2 (en) * 2001-10-05 2005-10-04 Cabot Corporation Precursor compositions for the deposition of electrically conductive features
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266870A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 多層配線部材の製造方法
JPH07106331A (ja) * 1993-09-30 1995-04-21 Sony Corp 半導体装置の配線形成方法
JPH10312715A (ja) * 1997-05-13 1998-11-24 Sumitomo Osaka Cement Co Ltd 透明導電膜およびその製造方法
JP2000206571A (ja) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2001244466A (ja) * 2000-02-29 2001-09-07 Sharp Corp 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
JP2002055631A (ja) * 2000-05-29 2002-02-20 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187995A (ja) * 2004-01-26 2011-09-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005346086A (ja) * 2004-06-05 2005-12-15 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2005346087A (ja) * 2004-06-05 2005-12-15 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2006245557A (ja) * 2005-02-03 2006-09-14 Semiconductor Energy Lab Co Ltd 半導体装置、電子機器および半導体装置の作製方法
JP2011148795A (ja) * 2005-02-07 2011-08-04 Inktec Co Ltd 有機銀錯体化合物、これの製造方法及びこれを用いた薄膜形成方法
US9914743B2 (en) 2005-02-07 2018-03-13 Inktec Co., Ltd. Organic silver complexes, their preparation methods and their methods for forming thin layers
JP2007329398A (ja) * 2006-06-09 2007-12-20 Japan Science & Technology Agency 金属堆積方法
JP2017045964A (ja) * 2015-08-28 2017-03-02 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR20030095605A (ko) 2003-12-24
CN1623236A (zh) 2005-06-01
AU2002313933A1 (en) 2003-12-31
WO2003107434A1 (en) 2003-12-24
KR100878236B1 (ko) 2009-01-13
TWI298951B (en) 2008-07-11
CN100442539C (zh) 2008-12-10
US20060011912A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
JP2005530348A (ja) 金属パターンの形成方法及びこれを用いる薄膜トランジスタ基板の製造方法
KR100482735B1 (ko) 패턴형성방법 및 액정표시장치 제조방법
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
KR100686228B1 (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
JP4509392B2 (ja) 薄膜トランジスタ及びその製造方法
US20080113461A1 (en) Method for manufacturing a lower substrate of a liquid crystal display device
KR970053623A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2003140189A (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
JPH10163174A (ja) 薄膜のパターニング方法
JP2004311931A (ja) 薄膜トランジスタアレイ基板及びその製造方法
US20050287692A1 (en) Method of manufacturing thin film transistor panel
US7125756B2 (en) Method for fabricating liquid crystal display device
JP2004531086A (ja) 薄膜トランジスタ基板及びその製造方法
JP4326988B2 (ja) 薄膜トランジスタ表示板の製造方法
JP4373919B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR20020095997A (ko) 액정 표시장치의 제조방법
KR100878268B1 (ko) 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
US20210217783A1 (en) Transistor arrays
JP2000208397A (ja) アクティブマトリクス基板の製造方法及び電気光学装置とその製造方法
JP3071964B2 (ja) 液晶表示装置の製造方法
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100878234B1 (ko) 반사막 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR20000073181A (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR20040000803A (ko) 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판과 그의 제조 방법
KR100848101B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090113

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090410